CN118173608A - 薄膜晶体管和包括该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管和包括该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN118173608A
CN118173608A CN202311631815.5A CN202311631815A CN118173608A CN 118173608 A CN118173608 A CN 118173608A CN 202311631815 A CN202311631815 A CN 202311631815A CN 118173608 A CN118173608 A CN 118173608A
Authority
CN
China
Prior art keywords
region
drain
source
conductivity control
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311631815.5A
Other languages
English (en)
Inventor
朴在润
郑进元
薛玹珠
姜东连
崔圣主
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220171711A external-priority patent/KR20240086302A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN118173608A publication Critical patent/CN118173608A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管包括有源层；和栅电极，所述栅电极与有源层间隔开，以在平面图中至少部分地与有源层重叠，有源层包括在平面图中与栅电极重叠的沟道区域，连接到沟道区域的一侧而在平面图中不与栅电极重叠的源极区域，以及连接到沟道区域的另一侧而在平面图中不与栅电极重叠的漏极区域。源极区域和漏极区域彼此间隔开，其中沟道区域***其间。有源层包括彼此间隔开的第一源极导电化控制区域和第一漏极导电化控制区域。第一源极导电化控制区域在平面图中与沟道区域的至少一部分相对应，且第一漏极导电化控制区域在平面图中与沟道区域的至少一部分相对应。

Description

薄膜晶体管和包括该薄膜晶体管的显示装置
相关申请的交叉引用
本申请要求享有于2022年12月9日提交的韩国专利申请No.10-2022-0171711的优先权，该申请通过引用的方式结合于此，如同在本文中完全阐述一样。
技术领域
本公开内容涉及一种薄膜晶体管和包括该薄膜晶体管的显示装置。
背景技术
晶体管广泛用作电子装置领域中的开关器件或驱动器件。特别地，由于可以在玻璃基板或塑料基板上制造薄膜晶体管，所以薄膜晶体管被广泛地用作显示装置(例如液晶显示装置或有机发光装置)的开关器件。基于构成有源层的材料，薄膜晶体管可以被分类为其中非晶硅用作有源层的非晶硅薄膜晶体管、其中多晶硅用作有源层的多晶硅薄膜晶体管、以及其中氧化物半导体用作有源层的氧化物半导体薄膜晶体管。
由于可以在短时间内沉积非晶硅以形成有源层，因此非晶硅薄膜晶体管(a-SiTFT)具有制造工艺时间短且生产成本低的优点。另一方面，非晶硅薄膜晶体管的缺点在于，它被限制用于有源矩阵有机发光二极管(AMOLED)，因为电流驱动容量由于低迁移率而不好，并且阈值电压存在变化。
多晶硅薄膜晶体管(多晶硅TFT)是通过沉积非晶硅并使沉积的非晶硅结晶而制成的。由于制造多晶硅薄膜晶体管的工艺需要使非晶硅结晶的步骤，因此由于工艺步骤数量的增加而增加了制造成本。由于在高工艺温度下进行结晶，所以难以将多晶硅薄膜晶体管应用于大尺寸的显示装置。而且，由于多晶特性，难以确保多晶硅薄膜晶体管的均匀性。
构成氧化物半导体薄膜晶体管的有源层的氧化物可以在相对低的温度下生长，并且氧化物半导体薄膜晶体管具有高迁移率，并且根据氧含量具有大的电阻变化，由此可以容易地获得期望的性质。此外，考虑到氧化物的性质，并因为氧化物半导体是透明的，所以氧化物半导体薄膜晶体管可有利于实现透明显示器。
在氧化物半导体薄膜晶体管的情况下，可能需要氧化物半导体层的选择性导电化(conductorization)，并且在这种情况下，重要的是控制在氧化物半导体层中形成的导电化区域和导电化渗透深度。因此，正在研究用于控制导电化区域和导电化渗透深度的技术。
发明内容
因此，本公开内容的实施例针对薄膜晶体管和包括该薄膜晶体管的显示装置，该薄膜晶体管和包括该薄膜晶体管的显示装置基本上消除了由于相关技术的限制和缺点而导致的一个或多个问题。
本公开内容的一方面是提供一种薄膜晶体管，其中有源层包括图案，使得即使沟道区域具有大的宽度也可以控制导电化渗透深度。
本公开内容的另一个方面是提供一种薄膜晶体管，其中有源层包括图案，使得即使沟道区域具有大宽度，也防止或抑制阈值电压在负(-)方向上偏移。
本公开内容的又一个方面是提供一种薄膜晶体管，其中有源层包括图案以提高可靠性。
本公开内容的又一个方面是提供一种包括上述薄膜晶体管的显示装置。
附加的特征和方面将在下面的描述中阐述，并且部分地将从描述中显而易见，或者可以通过实践本文提供的发明构思来了解。本发明构思的其他特征和方面可以通过在书面描述中特别指出的结构、或从其导出的结构、及其权利要求、以及附图来实现和获得。
为了实现本发明构思的这些和其他方面，如本文所体现和广泛描述的，一种薄膜晶体管包括有源层；和栅电极，所述栅电极与有源层间隔开，以在平面图中至少部分地与有源层重叠，其中，有源层包括：在平面图中与栅电极重叠的沟道区域；连接到沟道区域的一侧而在平面图中不与所述栅电极重叠的源极区域；以及连接到所述沟道区域的另一侧而在平面图中不与所述栅电极重叠的漏极区域，其中，所述源极区域和所述漏极区域彼此间隔开，所述沟道区域***其间，其中，所述有源层包括彼此间隔开的第一源极导电化控制区域和第一漏极导电化控制区域，其中，所述第一源极导电化控制区域在所述平面图中与所述沟道区域的至少一部分相对应，并且其中，所述第一漏极导电化控制区域在所述平面图中与所述沟道区域的至少一部分相对应。
应当理解，前面的一般性描述和以下详细描述都是示例性和说明性的，并旨在提供对所要求保护的发明构思的进一步说明。
附图说明
附图被包括进来以提供对本公开内容的进一步理解，并且被并入并构成本申请的一部分，附图示出了本公开内容的实施例，并且与说明书一起用于说明各种原理。在附图中：
图1是示出根据本公开内容的一个实施例的薄膜晶体管的平面图；
图2A是沿图1的线I-I'截取的截面图；
图2B是沿图1的线II-II'截取的截面图；
图3是示出根据本公开内容的另一实施例的薄膜晶体管的截面图；
图4A是示出根据本公开内容的又一实施例的薄膜晶体管的平面图和沿平面图的线III-III'截取的截面图；
图4B是示出根据本公开内容的又一实施例的薄膜晶体管的平面图和沿平面图的线III-III'截取的截面图；
图5是示出根据本公开内容的又一实施例的薄膜晶体管的平面图和沿平面图的线IV-IV'截取的截面图；
图6是示出根据本公开内容的又一实施例的薄膜晶体管的平面图和沿平面图的线V-V'截取的截面图；
图7是示出根据本公开内容的又一实施例的薄膜晶体管的截面图；
图8是示出根据本公开内容的又一实施例的薄膜晶体管的平面图；
图9是示出根据本公开内容的又一实施例的薄膜晶体管的平面图；
图10是示出根据本公开内容的又一实施例的薄膜晶体管的平面图；
图11A是示出根据本公开内容的又一实施例的薄膜晶体管的平面图；
图11B是沿图11A的线VI-VI'截取的截面图；
图11C是沿图11A的线VII-VII'截取的截面图；
图12A是沿着根据图11A的另一实施例的薄膜晶体管的线VI-VI'截取的截面图；
图12B是沿着根据图11A的另一实施例的薄膜晶体管的线VII-VII'截取的截面图；
图13是示出根据本公开内容的又一实施例的薄膜晶体管的平面图；
图14是示出根据本公开内容的又一实施例的薄膜晶体管的平面图；
图15是示出根据本公开内容的又一实施例的薄膜晶体管的平面图；
图16A是示出根据实施例和对照例的薄膜晶体管的阈值电压的曲线图；
图16B是示出根据图16A的对照例的薄膜晶体管的平面图；
图17是示出有源层的每个区域的载流子浓度的曲线图；
图18是示出有源层的每个区域的载流子浓度的曲线图；
图19是示出根据本公开内容的一个实施例的显示装置的示意图；
图20是示出移位寄存器的示意图；
图21是示出图19的任何一个像素的电路图；
图22是示出根据本公开内容的另一实施例的显示装置的任何一个像素的电路图；以及
图23是示出根据本公开内容的又一实施例的显示装置的任何一个像素的电路图。
具体实施方式
通过参考附图描述的以下实施例，将阐明本公开内容的优点和特征及其实现方法。然而，本公开内容可以以不同的形式实施，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开内容将是透彻和完整的，并且将向本领域技术人员充分传达本公开内容的范围。此外，本公开内容仅由权利要求的范围来限定。
在用于描述本公开内容的实施例的附图中公开的形状、尺寸、比率、角度和数量仅仅是示例，并因此，本公开内容不限于所示的细节。在整个说明书中，类似的附图标记表示类似的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地使本公开内容的重点难以理解时，将省略详细描述。
在使用本公开内容中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅～”，否则可以添加另一部分。除非另有说明，否则单数形式的术语可以包括复数形式。
在解释元件时，元件被解释为包括误差带，尽管没有明确的描述。
在描述位置关系时，例如，当位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……旁边”时，除非使用“就”或“直接”，否则一个或多个部分可以设置在两个其他部分之间。
在本文中可以使用诸如“下方”、“下面”、“下部”、“上方”和“上部”的空间相对术语来容易地描述如附图所示的一个或多个元件与另一个或多个元件的关系。应当理解，除了附图中所示的取向之外，这些术语旨在涵盖设备的不同取向。例如，如果图中所示的设备被反转，则被描述为布置在另一设备“下方”或“下面”的设备可以布置在另一设备“上方”。因此，示例性术语“下方或下面”可以包括“下方或下面”和“上方”取向。同样地，示例性术语“上方”或“上”可以包括“上方”和“下方或下面”取向。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“接下来”和“之前”时，除非使用“就”或“直接”，否则可以包括不连续的情况。
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开内容的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
应当理解，术语“至少一个”包括与任何一个项目相关的所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”可以包括选自第一元件、第二元件和第三元件中的两个或更多个元件以及第一元件、第二元件和第三元件中的每个元件的所有组合。
本公开内容的各种实施例的特征可以部分地或整体地彼此耦合或组合，并且可以彼此不同地相互操作并且在技术上被驱动，如本领域技术人员可以充分理解的。本公开内容的实施例可以彼此独立地执行，或者可以以相互依赖的关系一起执行。
在向描述本公开内容的实施例的每个附图的部件添加附图标记时，相同的部件可以具有与可以在其他附图上显示的相同的符号。
在本公开内容的实施例中，为了便于描述，区分源电极和漏电极，并且源电极和漏电极可以互换。源电极可以是漏电极，并且反之亦然。另外，任何一个实施例的源电极可以是另一实施例中的漏电极，并且任何一个实施例的漏电极可以是另一实施例中的源电极。
在本公开内容的一些实施例中，为了便于描述，将源极区域与源电极区分开，并且将漏极区域与漏电极区分开，但是本公开内容的实施例不限于此。源极区域可以是源电极，且漏极区域可以是漏电极。另外，源极区域可以是漏电极，且漏极区域可以是源电极。
图1是示出根据本公开内容的一个实施例的薄膜晶体管100的平面图。图2A是沿图1的线I-I'截取的截面图。图2B是沿图1的线II-II'截取的截面图。
参考图1、图2A和图2B，根据本公开内容的一个实施例的薄膜晶体管100可以包括有源层130和栅电极150。
详细地，参考图1、图2A和图2B，薄膜晶体管100可以包括有源层130和与有源层130间隔开并且与有源层130至少部分重叠的栅电极150。
根据本公开内容的一个实施例的薄膜晶体管100还可以包括基础基板110。参考图2A和图2B，有源层130设置在基础基板110上。
根据本公开内容的一个实施例的薄膜晶体管100还可以包括缓冲层120。参考图2A和图2B，有源层130设置在缓冲层120上。详细地，缓冲层120设置在基础基板110和有源层130之间。
根据本公开内容的一个实施例的薄膜晶体管100还可以包括栅极绝缘层140。参考图2A和图2B，栅极绝缘层140设置在有源层130上。详细地，栅极绝缘层140设置在有源层130和栅电极150之间。
根据本公开内容的一个实施例的薄膜晶体管100还可以包括层间绝缘层160。参考图2A，层间绝缘层160设置在栅电极150上。详细地，栅电极150设置在栅极绝缘层140和层间绝缘层160之间。
根据本公开内容的一个实施例的薄膜晶体管100还可以包括源电极171和漏电极172。参考图2A，源电极171和漏电极172设置在层间绝缘层160上。详细地，层间绝缘层160设置在栅电极150与源电极171和漏电极172之间。
在下文中，将更详细地描述根据本公开内容的一个实施例的薄膜晶体管100的元件。
玻璃或塑料可以用作基础基板110。可以使用具有柔性的透明塑料(例如聚酰亚胺)作为塑料。
当聚酰亚胺用作基础基板110时，考虑到在基础基板110上进行高温沉积工艺，可以使用能够承受高温的耐热聚酰亚胺。在这种情况下，为了形成薄膜晶体管，可以在聚酰亚胺基板设置在由诸如玻璃的高耐久性材料制成的载体基板上的状态下执行诸如沉积、蚀刻等的工艺。
参考图2A和图2B，缓冲层120可以设置在基础基板110上。
缓冲层120形成在基础基板110上，并且可以由无机材料或有机材料制成。例如，缓冲层120可以包括诸如氧化硅(SiOx)和氧化铝(Al2O3)的绝缘氧化物。
缓冲层120用于通过阻挡从基础基板110引入的诸如水分和氧气的杂质来保护有源层130，并且平坦化基础基板110的上部部分，缓冲层120可以由单层或多层形成。
参考图2A和图2B，有源层130可以设置在缓冲层120上。
有源层130可以包括沟道区域130a、源极区域130b和漏极区域130c。
详细地，有源层130可以包括在平面上与栅电极150重叠的沟道区域130a、在平面上不与栅电极150重叠并且连接到沟道区域130a的一侧的源极区域130b、以及在平面上不与栅电极150重叠并且连接到沟道区域130a的另一侧的漏极区域130c。
根据本公开内容的一个实施例，源极区域130b和漏极区域130c彼此间隔开，其中沟道区域130a***其间。
根据本公开内容的一个实施例，有源层130可以包括半导体材料。有源层130可以包括氧化物半导体材料。
氧化物半导体材料可以包括例如以下中的至少一种：基于IZO(InZnO)的氧化物半导体材料、基于IGO(InGaO)的氧化物半导体材料、基于ITO(InSnO)的氧化物半导体材料、基于IGZO(InGaZnO)的氧化物半导体材料、基于IGZTO(InGaZnSnO)的氧化物半导体材料、基于GZTO(GaZnSnO)的氧化物半导体材料、基于GZO(GaZnO)的氧化物半导体材料、基于ITZO(InSnZnO)的氧化物半导体材料、或基于FIZO(FeInZnO)的氧化物半导体材料，但是本公开内容的一个实施例不限于此。有源层130可以包括本领域已知的另一种氧化物半导体材料。
源极区域130b和漏极区域130c可以通过由半导体材料制成的有源层130的选择性导电化来形成。根据本公开内容的一个实施例，将导电性给予有源层130的特定部分以允许该特定部分用作导体将被称为选择性导电化。
例如，可以通过离子掺杂来使有源层130选择性地导电化。因此，可形成源极区域130b和漏极区域130c，但本公开内容的一个实施例不限于此。可以通过本领域已知的另一种方法来使有源层130选择性地导电化。
源极区域130b和漏极区域130c不与栅电极150重叠。与沟道区域130a相比，源极区域130b和漏极区域130c具有优异的导电性和高迁移率。因此，源极区域130b和漏极区域130c中的每一个可充当线路。
参考图1，沟道区域130a具有沟道长度L和沟道宽度W。沟道区域130a的沟道长度L是指在源极区域130b和漏极区域130c的方向上的长度。另外，沟道区域130a的沟道宽度W与垂直于沟道区域130a的长度的长度相对应。
根据本公开内容的一个实施例，有源层130可以包括第一源极导电化控制区域135a和第一漏极导电化控制区域136a。此外，第一源极导电化控制区域135a和第一漏极导电化控制区域136a彼此间隔开。详细地，第一源极导电化控制区域135a和第一漏极导电化控制区域136a彼此间隔开，其中沟道区域130a的至少一部分***其间。
参考图1和图2B，第一源极导电化控制区域135a可以对应于沟道区域130a的至少一部分，例如但不限于，形成在、限定在、或设置在沟道区域130a的至少一部分中。图1示出了其中第一源极导电化控制区域135a与沟道区域130a的至少一部分相对应的配置，但是本公开内容的一个实施例不限于此。第一源极导电化控制区域135a可以与沟道区域130a相对应并且同时与源极区域130b相对应。
另外，第一漏极导电化控制区域136a可以与沟道区域130a的至少一部分相对应。图1示出了其中第一漏极导电化控制区域136a与沟道区域130a的至少一部分相对应的配置，但是本公开内容的一个实施例不限于此。参考图1，第一漏极导电化控制区域136a可与沟道区域130a相对应且同时与漏极区域130c相对应。
根据本公开内容的一个实施例，可以通过图案化有源层130来形成第一源极导电化控制区域135a和第一漏极导电化控制区域136a。详细地，第一源极导电化控制区域135a可以是与沟道区域130a的至少一部分相对应并且被有源层130围绕的区域。例如，第一源极导电化控制区域135a可以是其中有源层130被部分图案化然后被去除的部分。
此外，第一漏极导电化控制区域136a可以是与沟道区域130a的至少一部分相对应并且被有源层130围绕的区域。例如，第一漏极导电化控制区域136a可以是其中有源层130被部分图案化然后被去除的部分。
参考图1，根据本公开内容的一个实施例，第一源极导电化控制区域135a和第一漏极导电化控制区域136a具有宽度D和长度S，并且在这种情况下，宽度D可以在0.5μm至5μm的范围内。
参考图1，根据本公开内容的一个实施例，当第一源极导电化控制区域135a和栅电极150彼此重叠的区域具有长度S1时，S1可以在0.5μm至1.5μm的范围内。即使在第一漏极导电化控制区域136a的情况下，这也是相同的，并且当第一漏极导电化控制区域136a和栅电极150彼此对应的区域具有长度S2时，S2可以在0.5μm至1.5μm的范围内。
根据本公开内容的一个实施例，第一源极导电化控制区域135a可以与源极区域130b相对应。当第一源极导电化控制区域135a和源极区域130b彼此对应的区域具有长度S3时，S3可以在0.5μm至5μm的范围内。即使在第一漏极导电化控制区域136a的情况下，这也是相同的，并且当第一漏极导电化控制区域136a和漏极区域130c彼此对应的区域具有长度S4时，S4可以在0.5μm至5μm的范围内。
另外，参考图13，根据本公开内容的一个实施例，第一源极导电化控制区域135a可以不与沟道区域130a和源极区域130b之间的边界相对应。当沟道区域130a和源极区域130b之间的边界与第一源极导电化控制区域135a之间的最短距离为S5时，S5可以在0.5μm至5μm的范围内。即使在第一漏极导电化控制区域136a的情况下，这也是相同的，并且当沟道区域130a和漏极区域130c之间的边界与第一漏极导电化控制区域136a之间的最短距离为S6时，S6可以在0.5μm至1.5μm的范围内。
根据本公开内容的一个实施例，沟道区域130a可以是部分导电化的。详细地，由于沟道区域130a与栅电极150重叠，所以沟道区域130a在导电化过程中不被直接导电化。然而，沟道区域130a与源极区域130b之间的边界以及沟道区域130a与漏极区域130c之间的边界可由于在导电化过程中掺杂剂(例如金属离子)的扩散、氢的扩散、以及等离子体的间接影响而部分导电化。因此，沟道区域130a与源极区域130b之间的边界以及沟道区域130a与漏极区域130c之间的边界中的每一个可具有载流子浓度梯度。将参考图17和图18详细描述载流子浓度梯度。
通常，当有源层130的沟道区域130a具有大的沟道宽度W时，可以在沟道区域130a与源极区域130b和漏极区域130c之间的边界区域中执行导电化扩散。当执行导电化扩散时，薄膜晶体管100的阈值电压Vth在负(-)方向上偏移，并因此薄膜晶体管100的驱动稳定性可能劣化。
当有源层130的沟道区域130a具有小沟道宽度W时，可减小沟道区域130a与源极区域130b和漏极区域130c之间的边界区域中的导电化扩散。另一方面，当有源层130的沟道区域130a具有小的沟道宽度W时，通过薄膜晶体管100的沟道区域130a的载流子的总量可能减少，并且导通电流特性可能劣化。结果，当大量电流在具有小沟道宽度W的薄膜晶体管100中在沟道区域130a中流动时，薄膜晶体管100可能被损坏，使得薄膜晶体管100的驱动稳定性可能劣化。因此，有源层130在具有大的沟道宽度W的同时需要控制导电化扩散。
参考图3、图4A和图4B，根据本公开内容的一个实施例的第一源极导电化控制区域135a和第一漏极导电化控制区域136a通过图案化第一有源层131而形成，并且第一有源层131在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中可以不堆叠或者其厚度可以较小。结果，在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中几乎没有掺杂剂的浓度，或者掺杂剂的浓度可以较低。此外，可以避免或抑制第一源极导电化控制区域135a和第一漏极导电化控制区域136a的***中的掺杂剂扩散。因此，第一源极导电化控制区域135a和第一漏极导电化控制区域136a可以具有与在有源层130中形成具有小沟道宽度W的多个沟道区域130a相同的功能，并且即使沟道区域130a具有大宽度也可以控制导电化渗透。
参考图1，当有源层130包括第一源极导电化控制区域135a和第一漏极导电化控制区域136a时，可以抑制第一源极导电化控制区域135a和第一漏极导电化控制区域136a上的导电化。因此，在有源层130的沟道区域130a的除第一源极导电化控制区域135a和第一漏极导电化控制区域136a之外的区域中执行导电化。结果，即使有源层130的沟道区域130a具有大的沟道宽度W，执行导电化的区域的宽度也变窄，使得可以避免或控制导电化渗透到沟道区域130a中。
根据本公开内容的一个实施例，第一漏极导电化控制区域136a可设置在是跨第一源极导电化控制区域135a的连接源极区域130b与漏极区域130c的最短线的第一线LN上。详细地，参考图1，第一源极导电化控制区域135a和第一漏极导电化控制区域136a可以设置在第一线LN上，但是本公开内容的一个实施例不限于此。第一漏极导电化控制区域136a可不设置在是跨第一源极导电化控制区域135a连接源极区域130b与漏极区域130c的最短线的第一线LN上。
根据本公开内容的一个实施例，有源层130可以包括第一有源层131。详细地，第一有源层131可设置在沟道区域130a的至少一部分、源极区域130b的至少一部分、和漏极区域130c的至少一部分上。另外，第一有源层131可以不设置在第一源极导电化控制区域135a和第一漏极导电化控制区域136a的至少一部分中。
当第一有源层131设置在第一源极导电化控制区域135a中时，设置在第一源极导电化控制区域135a中的第一有源层131的厚度可以小于设置在除了第一源极导电化控制区域135a之外的沟道区域130a中的第一有源层131的厚度(参见图4B)。
此外，当第一有源层131设置在第一漏极导电化控制区域136a中时，设置在第一漏极导电化控制区域136a中的第一有源层131的厚度可以小于设置在除了第一漏极导电化控制区域136a之外的沟道区域130a中的第一有源层131的厚度(参见图4B)。
根据本公开内容的一个实施例，第一源极导电化控制区域135a可以与沟道区域130a和源极区域130b之间的边界相对应，并且与源极区域130b的至少一部分相对应。在图1中，第一源极导电化控制区域135a与沟道区域130a和源极区域130b之间的边界相对应，并且与源极区域130b相对应，但是本公开内容的一个实施例不限于此。第一源极导电化控制区域135a可以与沟道区域130a和源极区域130b之间的边界相对应，并且可以不与源极区域130b相对应(参见图9)。另外，第一源极导电化控制区域135a可以不与沟道区域130a和源极区域130b之间的边界相对应(参见图13)。
另外，根据本公开内容的一个实施例，第一漏极导电化控制区域136a可以与沟道区域130a和漏极区域130c之间的边界相对应，并且与漏极区域130c的至少一部分相对应。在图1中，第一漏极导电化控制区域136a与沟道区域130a和漏极区域130c之间的边界相对应，并且与漏极区域130c相对应，但本公开内容的一个实施例不限于此。第一漏极导电化控制区域136a可以与沟道区域130a和漏极区域130c之间的边界相对应，并且可以不与漏极区域130c相对应(参见图9)。另外，第一漏极导电化控制区域136a可以不与沟道区域130a和漏极区域130c之间的边界相对应(参见图13)。
参考图1或图9，沟道区域130a可以具有第一扩散区域A1和第二扩散区域A2。详细地，根据本公开内容的一个实施例，第一扩散区域A1和第二扩散区域A2被设置成彼此间隔开。
根据本公开内容的一个实施例，第一扩散区域A1可以设置在沟道区域130a上，并且可以与源极区域130b接触。第二扩散区域A2可以设置在沟道区域130a上，并且可以与漏极区域130c接触。
更详细地，第一扩散区域A1和第二扩散区域A2不与第一源极导电化控制区域135a和第一漏极导电化控制区域136a相对应。
第一扩散区域A1和第二扩散区域A2是部分导电化的区域，并且第一扩散区域A1和第二扩散区域A2意指在沟道区域130a中部分导电化的区域。详细地，第一扩散区域A1和第二扩散区域A2与栅电极150相对应，并因此在导电化过程中不被直接导电化。然而，由于在导电化过程中掺杂剂的扩散、氢的扩散、和等离子体的间接影响，第一扩散区域A1和第二扩散区域A2可能被部分地导电化。因此，第一扩散区域A1和第二扩散区域A2中的每一个具有载流子浓度梯度。将参考图17和图18详细描述载流子浓度梯度。
另外，参考图1，第一扩散区域A1和第二扩散区域A2是沟道区域130a被部分导电化的区域，并且沟道区域130a被导电化的区域的长度或沟道区域130a的导电化距离将被称为导电化渗透深度ΔL。
根据本公开内容的一个实施例，当第一扩散区域A1和第二扩散区域A2的长度被称为导电化渗透深度ΔL时，导电化渗透深度ΔL可以在0μm至1μm的范围内。
详细地，沟道区域130a在有源层130的选择性导电化过程期间被部分地导电化，并且导电化区域不用作沟道。在图1中，作为沟道区域130a中的第一扩散区域A1和第二扩散区域A2的长度的导电化渗透深度由“ΔL”表示。另外，沟道区域130a的能够有效地用作沟道而不导电化的区域将被称为有效沟道。当导电化渗透深度ΔL增加时，有效沟道的长度缩短。
为了使薄膜晶体管执行开关功能，应将有效沟道的长度保持为等于或大于预定值，并且需要调节导电化渗透深度ΔL以确保有效沟道的预定长度。因此，导电化渗透深度ΔL需要在0μm至1μm的范围内。
栅极绝缘层140可以设置在有源层130上。详细地，参考图2A，栅极绝缘层140设置在有源层130和栅电极150之间。
栅极绝缘层140可以包括氧化硅、氮化硅或金属氧化物中的至少一种。栅极绝缘层140可以具有单层结构或多层结构。
栅电极150可以设置在栅极绝缘层140上。栅电极150可以包括以下中的至少一种：铝基金属(诸如铝(Al)或铝合金)、银基金属(诸如银(Ag)或银合金)、铜基金属(诸如铜(Cu)或铜合金)、钼基金属(诸如钼(Mo)或钼合金)、铬(Cr)、钽(Ta)、钕(Nd)、或钛(Ti)。尽管未示出，但是栅电极150可以具有多层结构，该多层结构包括具有彼此不同的各自物理性质的两个导电层。
栅电极150用作氢阻挡层，用于防止氢从栅电极150的上部部分引入。
根据本公开内容的一个实施例的薄膜晶体管100还可以包括层间绝缘层160。层间绝缘层160设置在栅电极150上。层间绝缘层160是由绝缘材料制成的绝缘层。层间绝缘层160可以由有机材料制成，可以由无机材料制成，或者可以由有机材料层和无机材料层的堆叠体制成。
根据本公开内容的一个实施例，薄膜晶体管100可以包括源电极171和漏电极172。例如，如图2A所示，源电极171和漏电极172可以设置在层间绝缘层160上。
源电极171和漏电极172可以彼此间隔开并且分别连接到有源层130。参考图2A，源电极171和漏电极172中的每一个可以通过接触孔连接到有源层130。更详细地，源电极171和漏电极172中的每一个可以通过接触孔连接到有源层130的源极区域130b和漏极区域130c。
源电极171和漏电极172中的每一个可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)、或其合金中的至少一种。
在本公开内容的一个实施例和附图中，仅为了便于描述而区分源电极171和漏电极172，并且源电极171和漏电极172不受附图和前述描述的限制。源电极171和漏电极172可以互换。为了便于描述，也区分了源极区域130b和漏极区域130c，并且源极区域130b和漏极区域130c可以互换。
图3是示出根据本公开内容的另一实施例的薄膜晶体管200的截面图。
根据本公开内容的一个实施例，第一有源层131还可以包括第一氧化物半导体层131a和第二氧化物半导体层131b。参考图3，第二氧化物半导体层131b可设置在第一氧化物半导体层131a上。
图4A是示出根据本公开内容的又一实施例的薄膜晶体管300的平面图和沿平面图的线III-III'截取的截面图，并且图4B是示出根据本公开内容的又一实施例的薄膜晶体管的平面图和沿平面图的线III-III'截取的截面图。
参考图4A，与图1相比，根据本公开内容的一个实施例，有源层130还可以包括第一有源层131和在第一有源层131上的第二有源层132。
根据本公开内容的一个实施例，第二有源层132可以由半导体材料形成。第二有源层132可以包括氧化物半导体材料。
第二有源层132可以由与第一有源层131的氧化物半导体材料相同的氧化物半导体材料制成，或者可以由与第一有源层131的氧化物半导体材料不同的氧化物半导体材料制成。
根据本公开内容的一个实施例，第二有源层132可设置在整个沟道区域130a、整个源极区域130b和整个漏极区域130c中。详细地，第二有源层132可以设置在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中。在图4A和图4B中，第二有源层132设置在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中。更详细地，第二有源层132的至少一部分可以在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中与第一有源层131的一侧接触。
更详细地，在图4A中，第一有源层131不设置在第一源极导电化控制区域135a和第一漏极导电化控制区域136a的至少一部分中，并且第二有源层132设置在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中。此外，参考图4A，第二有源层132可以在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中与缓冲层120接触。
另一方面，与图4A相比，在图4B中，第一有源层131设置在第一源极导电化控制区域135a中。详细地，当第一有源层131设置在第一源极导电化控制区域135a中时，设置在第一源极导电化控制区域135a中的第一有源层131的厚度可以小于设置在除了第一源极导电化控制区域135a之外的沟道区域130a中的第一有源层131的厚度。在这种情况下，第二有源层132在第一源极导电化控制区域135a中不与缓冲层120接触。
此外，第一有源层131可以设置在第一漏极导电化控制区域136a中。详细地，当第一有源层131设置在第一漏极导电化控制区域136a中时，设置在第一漏极导电化控制区域136a中的第一有源层131的厚度可以小于设置在除了第一漏极导电化控制区域136a之外的沟道区域130a中的第一有源层131的厚度。在这种情况下，第二有源层132在第一漏极导电化控制区域136a中不与缓冲层120接触。
根据本公开内容的一个实施例，即使有源层130具有多层结构，第一源极导电化控制区域135a和第一漏极导电化控制区域136a在厚度上也小于有源层130除了第一源极导电化控制区域135a和第一漏极导电化控制区域136a之外的区域，由此可以控制到沟道区域130a的导电化渗透深度ΔL。
图5是示出根据本公开内容的又一实施例的薄膜晶体管400的平面图和沿平面图的线IV-IV'截取的截面图。
在图5中，与图4A和图4B相比，第一有源层131可包括第一氧化物半导体层131a和第二氧化物半导体层131b。参考图5，第一有源层131可包括第一氧化物半导体层131a和在第一氧化物半导体层131a上的第二氧化物半导体层131b。详细地，可以对第一有源层131图案化以形成第一源极导电化控制区域135a和第一漏极导电化控制区域136a，且第二有源层132可设置在整个沟道区域130a、整个源极区域130b和整个漏极区域130c中。更详细地，第二有源层132可以设置在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中。第二有源层132的至少一部分可与第一源极导电化控制区域135a和第一漏极导电化控制区域136a中的第一氧化物半导体层131a和第二氧化物半导体层131b中的任一个接触。
图6是示出根据本公开内容的又一实施例的薄膜晶体管500的平面图和沿平面图的线V-V'截取的截面图。
在图6中，与图4A和图4B相比，第二有源层132可包括第三氧化物半导体层132a和第四氧化物半导体层132b。参考图6，第二有源层132可包括第三氧化物半导体层132a和在第三氧化物半导体层132a上的第四氧化物半导体层132b。详细地，可以对第一有源层131图案化以形成第一源极导电化控制区域135a和第一漏极导电化控制区域136a，且第二有源层132可设置在整个沟道区域130a、整个源极区域130b和整个漏极区域130c中。更详细地，第一有源层132的至少一部分可与第一源极导电化控制区域135a和第一漏极导电化控制区域136a中的第三氧化物半导体层132a的至少一部分接触。
图7是示出根据本公开内容的又一实施例的薄膜晶体管600的截面图。
参考图7，根据本公开内容的一个实施例，栅极绝缘层140可以覆盖有源层130的沟道区域130a的上表面，并且可以以暴露源极区域130b和漏极区域130c的上表面的各种形式图案化。
在图7中，栅极绝缘层140覆盖有源层130的整个上表面，但是本公开内容的一个实施例不限于此。栅极绝缘层140可以暴露源极区域130b和漏极区域130c的上表面(参见图2A)。
图8是示出根据本公开内容的又一实施例的薄膜晶体管700的平面图。
在图8中，与图1相比，有源层130还包括第二源极导电化控制区域135b和第二漏极导电化控制区域136b。
根据本公开内容的一个实施例，有源层130包括彼此间隔开的第二源极导电化控制区域135b和第二漏极导电化控制区域136b，并且第二源极导电化控制区域135b可以与沟道区域130a的至少一部分相对应。
第二漏极导电化控制区域136b可与沟道区域130a的至少一部分相对应。
图8示出了第一源极导电化控制区域135a、第二源极导电化控制区域135b、第一漏极导电化控制区域136a和第二漏极导电化控制区域136b具有相同的尺寸，但是本公开内容的一个实施例不限于此。第一源极导电化控制区域135a、第二源极导电化控制区域135b、第一漏极导电化控制区域136a和第二漏极导电化控制区域136b可以不具有相同的尺寸。
图8示出了第一源极导电化控制区域135a设置在平面上的第二源极导电化控制区域135b的上部部分上，但是本公开内容的一个实施例不限于此，并且第一源极导电化控制区域135a和第二源极导电化控制区域135b的位置可以改变。这同样适用于第一漏极导电化控制区域136a和第二漏极导电化控制区域136b。
第二源极导电化控制区域135b可以与沟道区域130a和源极区域130b之间的边界相对应，并且与源极区域130b的至少一部分相对应。在图8中，第二源极导电化控制区域135b与沟道区域130a和源极区域130b之间的边界相对应，并且与源极区域130b的至少一部分相对应，但是本公开内容的一个实施例不限于此。第二源极导电化控制区域135b可以不与源极区域130b相对应，或者可以不与沟道区域130a和源极区域130b之间的边界相对应。
第二漏极导电化控制区域136b可以与沟道区域130a和漏极区域130c之间的边界相对应，并且可以与漏极区域130c的至少一部分相对应。在图8中，第二漏极导电化控制区域136b与沟道区域130a和漏极区域130c之间的边界相对应，并且与漏极区域130c的至少一部分相对应，但本公开内容的一个实施例不限于此。第二漏极导电化控制区域136b可以不与漏极区域130b相对应或可以不与沟道区域130a和漏极区域130c之间的边界相对应。
参考图8，第一扩散区域A1可以设置在第一源极导电化控制区域135a和第二源极导电化控制区域135b之间。在这种情况下，第一扩散区域A1不与第一源极导电化控制区域135a和第二源极导电化控制区域135b相对应。
参考图8，第二扩散区域A2可以设置在第一漏极导电化控制区域136a和第二漏极导电化控制区域136b之间。在这种情况下，第二扩散区域A2不与第一漏极导电化控制区域136a和第二漏极导电化控制区域136b相对应。
根据本公开内容的一个实施例，当有源层130包括第二源极导电化控制区域135b时，第一源极导电化控制区域135a和第二源极导电化控制区域135b彼此间隔开。当第一源极导电化控制区域135a和第二源极导电化控制区域135b彼此间隔开时，第一扩散区域A1可以设置在第一源极导电化控制区域135a和第二源极导电化控制区域135b之间。
当有源层130包括第一漏极导电化控制区域136a和第二漏极导电化控制区域136b时，第一漏极导电化控制区域136a和第二漏极导电化控制区域136b彼此间隔开。当第一漏极导电化控制区域136a和第二漏极导电化控制区域136b彼此间隔开时，第二扩散区域A2可以设置在第一漏极导电化控制区域136a和第二漏极导电化控制区域136b之间。
根据本公开内容的一个实施例，第一源极导电化控制区域135a和第二源极导电化控制区域135b可以以0.5μm至20μm的间隔设置。
此外，第一漏极导电化控制区域136a和第二漏极导电化控制区域136b可以以0.5μm至20μm的间隔设置。此时，第一源极导电化控制区域135a和第二源极导电化控制区域135b之间的间隔以及第一漏极导电化控制区域136a和第二漏极导电化控制区域136b之间的间隔可以彼此相同或不同。
当第一源极导电化控制区域135a和第二源极导电化控制区域135b之间的间隔大于20μm时，沟道区域130a的执行导电化的区域的宽度变宽，使得不能避免或控制沟道区域130a中的导电化。结果，扩散区域A1和A2的导电化渗透深度ΔL变得更长，并且具有相对短的有效沟道长度。另外，薄膜晶体管的阈值电压Vth在负(-)方向上偏移，使得薄膜晶体管的驱动稳定性可能劣化。即使当第一漏极导电化控制区域136a和第二漏极导电化控制区域136b之间的间隔大于20μm时，这也是相同的。
当第一源极导电化控制区域135a和第二源极导电化控制区域135b之间的间隔在0.5μm至20μm的范围内时，沟道区域130a的执行导电化的区域的宽度变窄，使得可以避免或控制沟道区域130a中的导电化。另一方面，当第一源极导电化控制区域135a和第二源极导电化控制区域135b之间的间隔小于0.5μm时，执行导电化的区域的宽度太窄，通过薄膜晶体管100的沟道区域130a的载流子的总量可能减少，并且可能抑制导通电流。结果，当大量电流在具有小宽度的薄膜晶体管100中在执行导电化的区域中流动时，薄膜晶体管100可能损坏，使得薄膜晶体管100的驱动稳定性可能劣化。即使当第一漏极导电化控制区域136a和第二漏极导电化控制区域136b之间的间隔小于0.5μm时，这也是相同的。
根据本公开内容的一个实施例，有源层130还可以包括第三源极导电化控制区域和第三漏极导电化控制区域。尽管图8仅示出了第一源极导电化控制区域135a、第二源极导电化控制区域135b、第一漏极导电化控制区域136a和第二漏极导电化控制区域136b，但是本公开内容的一个实施例不限于此。尽管未示出，但是可以提供三个或更多个源极凹槽和三个或更多个漏极凹槽。
图9是示出根据本公开内容的又一实施例的薄膜晶体管800的平面图。
在图9中，与图8相比，第一源极导电化控制区域135a和第二源极导电化控制区域135b与沟道区域130a和源极区域130b之间的边界相对应，并且可以不与源极区域130b相对应。另外，第一漏极导电化控制区域136a和第二漏极导电化控制区域136b可以与沟道区域130a与漏极区域130c之间的边界相对应，并且可以不与漏极区域130c相对应。
根据本公开内容的一个实施例，即使第一源极导电化控制区域135a、第二源极导电化控制区域135b、第一漏极导电化控制区域136a和第二漏极导电化控制区域136b中的每一个都不与源极区域130b和漏极区域130c相对应，也可以避免或控制到沟道区域130a中的导电化扩散。
图10是示出根据本公开内容的又一实施例的薄膜晶体管900的平面图。
在图10中，与图9相比，第一源极导电化控制区域135a或第二源极导电化控制区域135b中的至少一个可以与源极区域130b相对应。
在图10中，第一源极导电化控制区域135a与源极区域130b相对应，并且第二源极导电化控制区域135b不与源极区域130b相对应，但是本公开内容的一个实施例不限于此。第一源极导电化控制区域135a可以不与源极区域130b相对应，并且第二源极导电化控制区域135b可以与源极区域130b相对应。
根据本公开内容的一个实施例，第一漏极导电化控制区域136a或第二漏极导电化控制区域136b中的至少一个可以与漏极区域130c相对应。在图10中，第一漏极导电化控制区域136a与漏极区域130c相对应，并且第二漏极导电化控制区域136b不与漏极区域130c相对应，但本公开内容的一个实施例不限于此。第一漏极导电化控制区域136a可以不与漏极区域130c相对应，并且第二漏极导电化控制区域136b可以与漏极区域130c相对应。
图11A是示出根据本公开内容的又一实施例的薄膜晶体管的平面图。
图11B是沿图11A的线VI-VI'截取的截面图。
图11C是沿图11A的线VII-VII'截取的截面图。
根据本公开内容的一个实施例，第一源极导电化控制区域135a与沟道区域130a的长度方向上的边缘R相对应，并且在这种情况下，沟道区域130a的长度方向是连接源极区域130b与漏极区域130c的方向。
参考图11A、图11B和图11C，薄膜晶体管1000的有源层130包括第一有源层131和第二有源层132。
详细地，有源层130包括第一源极导电化控制区域135a和第二源极导电化控制区域135b，并且第一源极导电化控制区域135a和第二源极导电化控制区域135b与沟道区域130a的长度方向上的边缘R相对应。更详细地，参考图8，第一源极导电化控制区域135a和第二源极导电化控制区域135b不与沟道区域130a的长度方向上的边缘R相对应。例如，在图8中，第一源极导电化控制区域135a和第二源极导电化控制区域135b设置成与沟道区域130a的长度方向上的边缘R间隔开。
根据本公开内容的一个实施例，第一漏极导电化控制区域136a可以与沟道区域130a的长度方向上的边缘R相对应。
参考图11A、图11B和图11C，有源层130包括第一漏极导电化控制区域136a和第二漏极导电化控制区域136b，并且第一漏极导电化控制区域136a和第二漏极导电化控制区域136b与沟道区域130a的长度方向上的边缘R相对应。将省略第一源极导电化控制区域135a和第二源极导电化控制区域135b的冗余描述。
在图11B和图11C中，有源层包括第一有源层131和第二有源层132，但是本公开内容的一个实施例不限于此。有源层可以不包括第二有源层132。
图12A是沿着根据图11A的另一实施例的薄膜晶体管的线VI-VI'截取的截面图。
图12B是沿着根据图11A的另一实施例的薄膜晶体管的线VII-VII'截取的截面图。
在图12A和图12B中，与图11B和图11C相比，有源层不包括第二有源层132。
图13是根据本公开内容的又一实施例的薄膜晶体管1100的平面图。
根据本公开内容的一个实施例，第一源极导电化控制区域135a可以不与沟道区域130a和源极区域130b之间的边界相对应。第一漏极导电化控制区域136a可以不与沟道区域130a和漏极区域130c之间的边界相对应。
在图13中，与图8相比，第一源极导电化控制区域135a和第二源极导电化控制区域135b可以不与源极区域130b相对应，并且可以不与源极区域130b和沟道区域130a之间的边界相对应。
根据本公开内容的一个实施例，即使当第一源极导电化控制区域135a和第二源极导电化控制区域135b不与源极区域130b和沟道区域130a之间的边界相对应时，也可以避免或控制到沟道区域130a中的导电化扩散。同样，即使当第一漏极导电化控制区域136a和第二漏极导电化控制区域136b不与漏极区域130c和沟道区域130a之间的边界相对应时，也可以避免或控制到沟道区域130a中的导电化扩散。
图14是示出根据本公开内容的又一实施例的薄膜晶体管1200的平面图。
在图14中，与图13相比，第一源极导电化控制区域135a和第二源极导电化控制区域135b与源极区域130b和沟道区域130a之间的边界相对应，并且不与源极区域130b相对应，但是本公开内容的一个实施例不限于此。仅第一漏极导电化控制区域136a和第二漏极导电化控制区域136b可以与漏极区域130c和沟道区域130a之间的边界相对应，并且可以不与漏极区域130c相对应。即使在这种情况下，也可以控制或避免到沟道区域130a中的导电化扩散。
图15是示出根据本公开内容的又一实施例的薄膜晶体管1300的平面图。
在图15中，与图13相比，第一源极导电化控制区域135a和第二源极导电化控制区域135b与源极区域130b相对应，但是本公开内容的一个实施例不限于此。仅第一漏极导电化控制区域136a和第二漏极导电化控制区域136b可以与漏极区域130c相对应。在任何情况下，可以控制或避免到沟道区域130a中的导电化扩散。
图16A是示出根据实施例和对照例的薄膜晶体管的阈值电压Vth的曲线图。
图16B是示出根据图16A的对照例的薄膜晶体管的平面图。
参考图16A，曲线图“a”是测量根据实施例的薄膜晶体管的阈值电压Vth的结果，并且曲线图“b”是测量根据对照例的薄膜晶体管的阈值电压Vth的结果。
在图16A的曲线图中，横轴表示栅极电压VG，并且纵轴表示漏源电流IDS的对数值。
根据实施例的薄膜晶体管包括第一源极导电化控制区域135a和第一漏极导电化控制区域136a。另一方面，根据对照例的薄膜晶体管不包括第一源极导电化控制区域135a和第一漏极导电化控制区域136a(参见图16B)。根据实施例的薄膜晶体管还可以包括第二源极导电化控制区域135b和第二漏极导电化控制区域136b。
在包括第一源极导电化控制区域135a和第一漏极导电化控制区域136a的实施例的情况下，可以在沟道区域130a和源极区域130b之间的边界以及沟道区域130a和漏极区域130c之间的边界处避免或控制导电化渗透。结果，即使当有源层130的沟道区域130a具有大的沟道宽度W时，执行导电化的区域的沟道宽度W也变窄，使得可以在沟道区域130a中抑制或控制导电化。
因此，当抑制或控制沟道区域130a中的导电化时，导电化渗透深度ΔL变短，从而获得相对大的有效沟道长度。另外，当抑制或控制沟道区域130a中的导电化时，可以控制薄膜晶体管的阈值电压Vth在负(-)方向上的偏移，从而可以提高薄膜晶体管的驱动稳定性。
参考图16B，在不包括第一源极导电化控制区域135a和第一漏极导电化控制区域136a的对照例的情况下，可能在沟道区域130a与源极区域130b之间的边界和沟道区域130a与漏极区域130c之间的边界处执行导电化。
因此，当在沟道区域130a中执行导电化时，导电化渗透深度ΔL的长度加长，从而获得相对短的有效沟道长度。另外，当在沟道区域130a中执行导电化时，薄膜晶体管的阈值电压Vth可能在负(-)方向上偏移，使得薄膜晶体管的驱动稳定性可能劣化。
当根据本公开内容的一个实施例的薄膜晶体管(该薄膜晶体管包括包含第一源极导电化控制区域135a和第一漏极导电化控制区域136a的有源层130)与根据本公开内容的对照例的薄膜晶体管(该薄膜晶体管包括不包含第一源极导电化控制区域135a和第一漏极导电化控制区域136a的有源层130)进行比较时，注意，在相同导通电流的情况下，根据本公开内容的对照例的薄膜晶体管的阈值电压Vth在负(-)方向上偏移。
图17是示出有源层130的每个区域的载流子浓度的曲线图。详细地，图17是示出根据有源层130的VIII-VIII'的载流子浓度的曲线图。在这种情况下，有源层130可以由氧化物半导体材料制成。
图17的曲线图中的横轴依次表示源极区域130b、沟道区域130a和漏极区域130c，第一源极导电化控制区域135a与源极区域130b和沟道区域130a相对应，且第一漏极导电化控制区域136a与沟道区域130a和漏极区域130c相对应。图17的横轴可以对应于从图17所示的有源层130的左端测量的距离。
图17的曲线图中的纵轴表示载流子浓度(a.u.)。
参考图17，在第一源极导电化控制区域135a和第一漏极导电化控制区域136a上，第一有源层131可以不堆叠或者其厚度可以较小。结果，在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中几乎没有掺杂剂的浓度，或者掺杂剂的浓度可以较低。因此，第一源极导电化控制区域135a和第一漏极导电化控制区域136a的载流子浓度可以不存在或非常低。另一方面，设置在除了第一源极导电化控制区域135a和第一漏极导电化控制区域136a之外的沟道区域130a中的第一有源层131的厚度大于设置在第一源极导电化控制区域135a和第一漏极导电化控制区域136a中的第一有源层131的厚度，由此，除了第一源极导电化控制区域135a和第一漏极导电化控制区域136a之外的沟道区域130a的载流子浓度大于第一源极导电化控制区域135a和第一漏极导电化控制区域136a的载流子浓度。源极区域130b和漏极区域130c是通过导电化而形成的区域，并且具有高载流子浓度。
图18是示出有源层130的每个区域的载流子浓度的曲线图。详细地，图18是示出根据有源层130的IX-IX'的载流子浓度的曲线图。在这种情况下，有源层130可以由氧化物半导体材料制成。
图18的曲线图中的纵轴与图17的曲线图中的纵轴相同，因此将省略对其的描述。
图18的曲线图中的横轴依次表示源极区域130b、沟道区域130a和漏极区域130c，并且沟道区域130a包括第一扩散区域A1和第二扩散区域A2。图18的横轴可以对应于从图18所示的有源层130的左端测量的距离。
参考图18，除了第一源极导电化控制区域135a和第一漏极导电化控制区域136a之外的沟道区域130a具有高载流子浓度，并且源极区域130b和漏极区域130c是通过导电化形成的区域，并且具有高载流子浓度。另外，在第一扩散区域A1和第二扩散区域A2中形成载流子浓度梯度。
根据本公开内容的一个实施例，第一扩散区域A1具有沿着远离源极区域130b的方向减小的载流子浓度梯度。详细地，参考图18的曲线图，载流子浓度在源极区域130b中最高，随着第一扩散区域A1变得远离源极区域130b，第一扩散区域A1的载流子浓度逐渐减小，并且载流子浓度在沟道区域130a的不包括第一扩散区域A1和第二扩散区域A2的区域中最低。
根据本公开内容的一个实施例，第二扩散区域A2具有沿着远离漏极区域130c的方向减小的载流子浓度梯度。详细地，参考图18的曲线图，载流子浓度在漏极区域130c中最高，随着第二扩散区域A2变得远离漏极区域130c，第二扩散区域A2的载流子浓度逐渐减小，并且载流子浓度在沟道区域130a的不包括第一扩散区域A1和第二扩散区域A2的区域中最低。
图19是示出根据本公开内容的一个实施例的显示装置1500的示意图。
如图19所示，根据本公开内容的又一实施例的显示装置1500可包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
显示面板310包括栅极线GL和数据线DL，并且像素P设置在栅极线GL和数据线DL的交叉区域中。通过驱动像素P来显示图像。栅极线GL、数据线DL和像素P可以设置在基础基板110上。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部***(未示出)提供的信号来输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部***输入的输入图像数据进行采样，重新排列所采样的数据，并将重新排列的数字图像数据RGB提供给数据驱动器330。
栅极控制信号GCS包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst、和栅极时钟GCLK。此外，用于控制移位寄存器的控制信号可以包括在栅极控制信号GCS中。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE、和极性控制信号POL。
数据驱动器330向显示面板310的数据线DL提供数据电压。详细地，数据驱动器330将从控制器340输入的图像数据RGB转换为模拟数据电压，并将该数据电压提供给数据线DL。
根据本公开内容的一个实施例，栅极驱动器320可以封装在显示面板310上。以此方式，将栅极驱动器320直接封装在显示面板310上的结构称为面板中栅极(GIP)结构。详细地，在面板中栅极(GIP)结构中，栅极驱动器320可以设置在基础基板110上。
根据本公开内容的一个实施例的显示装置1500可以包括上述薄膜晶体管100、200、300、400、500、600、700、800、900、1000、1100、1200和1300。根据本公开内容的一个实施例，栅极驱动器320可以包括上述薄膜晶体管100、200、300、400、500、600、700、800、900、1000、1100、1200和1300。
栅极驱动器320可以包括移位寄存器350。
移位寄存器350通过使用从控制器340传送的起始信号和栅极时钟，在一帧内顺序地向栅极线GL提供栅极脉冲。在这种情况下，一帧意指通过显示面板310输出一个图像的时间段。栅极脉冲具有能够导通设置在像素P中的开关器件(薄膜晶体管)的导通电压。
此外，移位寄存器350在不提供栅极脉冲的一帧的另一个时段内，将能够关闭开关器件的栅极截止信号提供给栅极线GL。在下文中，栅极脉冲和栅极截止信号将被统称为扫描信号SS或Scan。
移位寄存器350可以包括上述薄膜晶体管100、200、300、400、500、600、700、800、900、1000、1100、1200和1300。
图20是示出移位寄存器350的示意图。
参考图20，移位寄存器350可以包括g个级351(ST1至STg)。
移位寄存器350通过一条栅极线GL向连接到一条栅极线GL的像素P传送一个扫描信号SS。每一级351可以连接到一条栅极线GL。当在显示面板110中形成g条栅极线GL时，移位寄存器350可以包括g个级351(ST1至STg)，并且可以生成g个扫描信号SS1至SSg。
通常，每一级351在一帧期间输出栅极脉冲GP一次，并且从每一级351依次输出栅极脉冲GP。
图21是示出图19的任何一个像素P的电路图。
图21的电路图是包括有机发光二极管(OLED)作为显示器件710的显示装置1500的像素P的等效电路图。
参考图21，像素P包括显示器件710和用于驱动显示器件710的像素驱动电路PDC。详细地，根据本公开内容的一个实施例的显示装置1500可以包括在基础基板110上的像素驱动电路PDC。
图21的像素驱动电路PDC包括作为开关晶体管的第一薄膜晶体管TR1和作为驱动晶体管的第二薄膜晶体管TR2。根据本公开内容的另一实施例的显示装置1500可以包括上述薄膜晶体管100、200、300、400、500、600、700、800、900、1000、1100、1200或1300中的至少一个。
第一薄膜晶体管TR1连接到栅极线GL和数据线DL，并且由通过栅极线GL提供的扫描信号SS导通或截止。
数据线DL向像素驱动电路PDC提供数据电压Vdata，并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电力线PL向显示器件710提供驱动电压Vdd，并且第一薄膜晶体管TR1控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示器件710的有机发光二极管(OLED)的像素驱动电压。
当第二薄膜晶体管TR2由通过栅极线GL从栅极驱动器320施加的扫描信号SS导通时，通过数据线DL提供的数据电压Vdata被提供给连接到显示器件710的第二薄膜晶体管TR2的栅电极。数据电压Vdata在形成于第二薄膜晶体管TR2的栅电极和源电极之间的存储电容器CSt中充电。
根据数据电压Vdata控制通过第二薄膜晶体管TR2提供给作为显示器件710的有机发光二极管(OLED)的电流量，由此可以控制从显示器件710输出的光的灰度。
图22是示出根据本公开内容的另一实施例的显示装置1600的任何一个像素P的电路图。
图22是有机发光显示装置的像素P的等效电路图。
图22所示的显示装置1600的像素P包括作为显示器件710的有机发光二极管(OLED)和用于驱动显示器件710的像素驱动电路PDC。显示器件710与像素驱动电路PDC连接。
在像素P中，设置有用于向像素驱动电路PDC提供信号的信号线DL、GL、PL、RL和SCL。
将数据电压Vdata提供给数据线DL，将扫描信号SS提供给栅极线GL，将用于驱动像素的驱动电压Vdd提供给驱动电力线PL，将参考电压Vref提供给参考线RL，并且将感测控制信号SCS提供给感测控制线SCL。
像素驱动电路PDC包括例如与栅极线GL和数据线DL连接的第一薄膜晶体管TR1(开关晶体管)、用于根据通过第一薄膜晶体管TR1传送的数据电压Vdata来控制输出到显示器件710的电流的大小的第二薄膜晶体管TR2(驱动晶体管)、以及用于感测第二薄膜晶体管TR2的特性的第三薄膜晶体管TR3(感测晶体管)。
第一薄膜晶体管TR1由提供给栅极线GL的扫描信号SS导通，以将提供给数据线DL的数据电压Vdata传送到第二薄膜晶体管TR2的栅电极。
第三薄膜晶体管TR3连接到第二薄膜晶体管TR2和显示器件710之间的第一节点n1与参考线RL，并因此通过感测控制信号SCS导通或截止，并且在感测时段内感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅电极连接的第二节点n2与第一薄膜晶体管TR1连接。存储电容器Cst形成在第二节点n2与第一节点n1之间。
当第一薄膜晶体管TR1导通时，将通过数据线DL提供的数据电压Vdata提供给第二薄膜晶体管TR2的栅电极。数据电压Vdata在形成于第二薄膜晶体管TR2的栅电极和源电极之间的存储电容器Cst中充电。
当第二薄膜晶体管TR2导通时，根据用于驱动像素的驱动电压Vdd通过第二薄膜晶体管TR2将电流提供给显示器件710，由此从显示器件710输出光。
根据本公开内容的另一实施例的显示装置1600可以包括上述薄膜晶体管100、200、300、400、500、600、700、800、900、1000、1100、1200或1300中的至少一个。
图23是示出根据本公开内容的又一实施例的显示装置1700的任何一个像素P的电路图。
图23所示的显示装置1700的像素P包括作为显示器件710的有机发光二极管(OLED)和用于驱动显示器件710的像素驱动电路PDC。显示器件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，设置有用于向像素驱动电路PDC提供驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图22的像素P相比，图23的像素P还包括发射控制线EL。将发射控制信号EM提供给发射控制线EL。此外，与图22的像素驱动电路PDC相比，图23的像素驱动电路PDC还包括第四薄膜晶体管TR4，第四薄膜晶体管TR4是用于控制第二薄膜晶体管TR2的光发射定时的发射控制晶体管。
第一薄膜晶体管TR1由提供给栅极线GL的扫描信号SS导通，以将提供给数据线DL的数据电压Vdata传送给第二薄膜晶体管TR2的栅电极。
存储电容器CSt位于第二薄膜晶体管TR2的栅电极和显示器件710之间。
第三薄膜晶体管TR3连接到参考线RL，并因此由感测控制信号SCS导通或截止，并在感测时段内感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发射控制信号EM将驱动电压Vdd传输到第二薄膜晶体管TR2或屏蔽驱动电压Vdd。当第四薄膜晶体管TR4导通时，向第二薄膜晶体管TR2提供电流，从而从显示器件710输出光。
除了上述结构之外，根据本公开内容的又一实施例的像素驱动电路PDC可以以各种结构形成。像素驱动电路PDC可以包括例如五个或更多个薄膜晶体管。
根据本公开内容，可以获得以下有利效果。
在根据本公开内容的一个实施例的薄膜晶体管中，有源层包括图案，使得即使沟道区域具有大的宽度，也可以控制导电化渗透深度。
在根据本公开内容的一个实施例的薄膜晶体管中，有源层包括图案，使得即使沟道区域具有大宽度，也可以防止阈值电压Vth在负(-)方向上偏移。
在根据本公开内容的一个实施例的薄膜晶体管中，有源层包括图案，使得可以提供稳定性和优异的可靠性。
对于本领域技术人员显而易见的是，上述本公开内容不受上述实施例和附图的限制，并且在不脱离本公开内容的精神或范围的情况下，可以在本公开内容中进行各种替换、修改和变化。因此，本公开内容的范围由所附权利要求限定，并且意图是从权利要求的含义、范围和等同概念导出的所有变化或修改都落入本公开内容的范围内。

Claims (38)

1.一种薄膜晶体管，包括：
有源层；以及
栅电极，与所述有源层间隔开，以在平面图中至少部分地与所述有源层重叠，
其中，所述有源层包括：
沟道区域，在所述平面图中与所述栅电极重叠；
源极区域，连接到所述沟道区域的一侧而在所述平面图中不与所述栅电极重叠；以及
漏极区域，连接到所述沟道区域的另一侧而在所述平面图中不与所述栅电极重叠，
其中，所述源极区域和所述漏极区域彼此间隔开，其中，所述沟道区域***其间，
其中，所述有源层包括彼此间隔开的第一源极导电化控制区域和第一漏极导电化控制区域，
其中，所述第一源极导电化控制区域在所述平面图中与所述沟道区域的至少一部分相对应，并且
其中，所述第一漏极导电化控制区域在所述平面图中与所述沟道区域的至少一部分相对应。
2.根据权利要求1所述的薄膜晶体管，其中，所述第一漏极导电化控制区域在第一线路上，所述第一线路是跨所述第一源极导电化控制区域将所述源极区域与所述漏极区域连接的最短线路。
3.根据权利要求1所述的薄膜晶体管，其中，至少在所述第一源极导电化控制区域和所述第一漏极导电化控制区域的部分处没有所述有源层。
4.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括第一有源层，并且
其中，所述第一有源层在所述沟道区域的至少一部分、所述源极区域的至少一部分和所述漏极区域的至少一部分中。
5.根据权利要求4所述的薄膜晶体管，其中，在所述第一源极导电化控制区域中的所述第一有源层的厚度小于在除所述第一源极导电化控制区域和所述第一漏极导电化控制区域之外的所述沟道区域中的所述第一有源层的厚度。
6.根据权利要求4所述的薄膜晶体管，其中，至少在所述第一源极导电化控制区域和所述第一漏极导电化控制区域的部分处没有所述第一有源层。
7.根据权利要求4所述的薄膜晶体管，其中，所述有源层还包括在所述第一有源层上的第二有源层。
8.根据权利要求7所述的薄膜晶体管，其中，所述第二有源层在整个所述沟道区域、整个所述源极区域、和整个所述漏极区域中。
9.根据权利要求7所述的薄膜晶体管，其中，所述第二有源层在所述第一源极导电化控制区域和所述第一漏极导电化控制区域中。
10.根据权利要求9所述的薄膜晶体管，其中，所述第二有源层的至少一部分在所述第一源极导电化控制区域和所述第一漏极导电化控制区域中与所述第一有源层的一侧接触。
11.根据权利要求4所述的薄膜晶体管，其中，所述第一有源层包括第一氧化物半导体层和在所述第一氧化物半导体层上的第二氧化物半导体层。
12.根据权利要求7所述的薄膜晶体管，其中，所述第二有源层包括第三氧化物半导体层和在所述第三氧化物半导体层上的第四氧化物半导体层。
13.根据权利要求11所述的薄膜晶体管，其中，所述有源层还包括在所述第一有源层上的第二有源层，并且
其中，所述第二有源层的至少一部分在所述第一源极导电化控制区域和所述第一漏极导电化控制区域中与所述第一氧化物半导体层和所述第二氧化物半导体层中的至少一个接触。
14.根据权利要求12所述的薄膜晶体管，其中，所述第一有源层的至少一部分在所述第一源极导电化控制区域和所述第一漏极导电化控制区域中与所述第三氧化物半导体层的至少一部分接触。
15.根据权利要求1所述的薄膜晶体管，其中，在所述平面图中，所述第一源极导电化控制区域设置在所述沟道区域中至所述沟道区域和所述源极区域之间的边界，并且所述第一源极导电化控制区域不延伸至所述源极区域中。
16.根据权利要求1所述的薄膜晶体管，其中，在所述平面图中，所述第一漏极导电化控制区域设置在所述沟道区域中至所述沟道区域和所述漏极区域之间的边界，并且所述第一漏极导电化控制区域不延伸至所述漏极区域中。
17.根据权利要求1所述的薄膜晶体管，其中，在所述平面图中，所述第一源极导电化控制区域在所述沟道区域和所述源极区域中，以延伸跨过所述沟道区域和所述源极区域之间的边界。
18.根据权利要求1所述的薄膜晶体管，其中，在所述平面图中，所述第一漏极导电化控制区域在所述沟道区域和所述漏极区域中，以延伸跨过所述沟道区域和所述漏极区域之间的边界。
19.根据权利要求1所述的薄膜晶体管，其中，在所述平面图中，所述第一源极导电化控制区域不延伸跨过所述沟道区域和所述源极区域之间的边界。
20.根据权利要求1所述的薄膜晶体管，其中，所述第一漏极导电化控制区域不与所述沟道区域和所述漏极区域之间的边界重叠。
21.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括彼此间隔开的第二源极导电化控制区域和第二漏极导电化控制区域，
其中，所述第二源极导电化控制区域在所述平面图中与所述沟道区域的至少一部分相对应，并且
其中，所述第二漏极导电化控制区域在所述平面图中与所述沟道区域的至少一部分相对应。
22.根据权利要求21所述的薄膜晶体管，其中，所述第一源极导电化控制区域与所述第二源极导电化控制区域彼此间隔开，并且
其中，所述第一漏极导电化控制区域与所述第二漏极导电化控制区域彼此间隔开。
23.根据权利要求22所述的薄膜晶体管，其中，所述第一源极导电化控制区域和所述第二源极导电化控制区域以0.5μm至20μm的间隔设置。
24.根据权利要求22所述的薄膜晶体管，其中，所述第一漏极导电化控制区域和所述第二漏极导电化控制区域以0.5μm至20μm的间隔设置。
25.根据权利要求1所述的薄膜晶体管，其中，所述第一源极导电化控制区域和所述第一漏极导电化控制区域各自具有宽度和长度，并且
其中，所述宽度的范围从0.5μm至5μm。
26.根据权利要求1所述的薄膜晶体管，其中，所述第一源极导电化控制区域和所述栅电极彼此重叠的区域的长度的范围从0.5μm至1.5μm。
27.根据权利要求1所述的薄膜晶体管，其中，所述第一漏极导电化控制区域和所述栅电极彼此重叠的区域的长度的范围从0.5μm至1.5μm。
28.根据权利要求17所述的薄膜晶体管，其中，当所述第一源极导电化控制区域和所述源极区域彼此重叠的区域的长度为S3时，S3的范围从0.5μm至5μm。
29.根据权利要求18所述的薄膜晶体管，其中，所述第一漏极导电化控制区域延伸0.5μm至5μm进入所述漏极区域中。
30.根据权利要求19所述的薄膜晶体管，其中，所述沟道区域和所述源极区域之间的边界与所述第一源极导电化控制区域之间的最短距离的范围从0.5μm至1.5μm。
31.根据权利要求20所述的薄膜晶体管，其中，所述沟道区域和所述漏极区域之间的边界与所述第一漏极导电化控制区域之间的最短距离的范围从0.5μm至1.5μm。
32.根据权利要求21所述的薄膜晶体管，其中，在所述平面图中，所述第一源极导电化控制区域或所述第二源极导电化控制区域中的至少一个在所述沟道区域和所述源极区域中，以延伸跨过所述沟道区域和所述源极区域之间的边界。
33.根据权利要求21所述的薄膜晶体管，其中，在所述平面图中，所述第一漏极导电化控制区域或所述第二漏极导电化控制区域中的至少一个在所述沟道区域和所述漏极区域中，以延伸跨过所述沟道区域和所述漏极区域之间的边界。
34.根据权利要求1所述的薄膜晶体管，其中，所述第一源极导电化控制区域延伸至所述沟道区域的长度方向上的边缘，并且
其中，所述沟道区域的长度方向是所述源极区域与所述漏极区域之间的方向。
35.根据权利要求1所述的薄膜晶体管，其中，所述第一漏极导电化控制区域延伸至所述沟道区域的长度方向上的边缘，并且
其中，所述沟道区域的长度方向是所述源极区域与所述漏极区域之间的方向。
36.根据权利要求1所述的薄膜晶体管，其中，所述沟道区域具有彼此间隔开的第一扩散区域和第二扩散区域，
其中，所述第一扩散区域在所述沟道区域中并与所述源极区域接触，
其中，所述第二扩散区域在所述沟道区域中并与所述漏极区域接触，
其中，所述第一扩散区域和所述第二扩散区域不延伸至所述第一源极导电化控制区域和所述第一漏极导电化控制区域中，并且
其中，所述第一扩散区域和所述第二扩散区域是部分导电化的。
37.根据权利要求36所述的薄膜晶体管，其中，所述第一扩散区域具有沿着远离所述源极区域的方向减小的载流子浓度梯度，并且
其中，所述第二扩散区域具有沿着远离所述漏极区域的方向减小的载流子浓度梯度。
38.一种显示装置，包括：
根据权利要求1所述的薄膜晶体管；
被配置为发光的像素，所述像素连接到所述薄膜晶体管。
CN202311631815.5A 2022-12-09 2023-12-01 薄膜晶体管和包括该薄膜晶体管的显示装置 Pending CN118173608A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0171711 2022-12-09
KR1020220171711A KR20240086302A (ko) 2022-12-09 박막 트랜지스터 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
CN118173608A true CN118173608A (zh) 2024-06-11

Family

ID=87748096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311631815.5A Pending CN118173608A (zh) 2022-12-09 2023-12-01 薄膜晶体管和包括该薄膜晶体管的显示装置

Country Status (3)

Country Link
US (1) US20240194791A1 (zh)
EP (1) EP4383347A1 (zh)
CN (1) CN118173608A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005395A (ja) * 2005-06-21 2007-01-11 Mitsubishi Electric Corp 薄膜トランジスタ
TWI299213B (en) * 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor

Also Published As

Publication number Publication date
EP4383347A1 (en) 2024-06-12
US20240194791A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
KR102585516B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR20200079894A (ko) 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
US11888069B2 (en) Thin film transistor and display apparatus comprising the same
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
KR102551581B1 (ko) 이종의 절연막을 포함하는 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN118173608A (zh) 薄膜晶体管和包括该薄膜晶体管的显示装置
US20240204010A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2024083238A (ja) 薄膜トランジスタおよびそれを含む表示装置
US20230110764A1 (en) Thin film transistor, fabricating method thereof and display device comprising the same
US20230071089A1 (en) Thin film transistor, fabrication method thereof, and display apparatus comprising the same
US11817509B2 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
KR102599741B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
CN118263331A (zh) 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
KR20240086302A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20240091562A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20220091240A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034840A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20210001739A (ko) 박막 트랜지스터 기판, 표시장치 및 박막 트랜지스터 기판의 제조방법
KR20230034849A (ko) 박막 트랜지스터, 박막 트랜지스터 어레이, 그 제조방법 및 박막 트랜지스터를 포함하는 표시장치
KR20240057965A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20240096061A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20230034846A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination