CN111044874B - 一种显示模组、检测方法及电子设备 - Google Patents

Abstract

本申请公开了一种显示模组、检测方法及电子设备，其中，显示模组的显示面板包括衬底、发光元件、像素电路和检测电路，检测电路包括第一输入端、第二输入端和参考电压输出端，检测电路的工作状态包括第一状态和第二状态，通过改变检测电路的工作状态可以实现将经第一参考电压传输给参考电压输出端，或将第二参考电压传输给参考电压输出端的目的，从而实现使第一参考电压配合像素电路控制发光元件正常工作，或使第一参考电压与第二参考电压配合对发光元件和像素电路的薄膜晶体管检测的目的，即在薄膜晶体管检测时，无需对显示模组进行拆解和使用微米扎针扎探相应线路的步骤，简化了显示模组中薄膜晶体管的检测工序，提高了薄膜晶体管的检测效率。

Description

一种显示模组、检测方法及电子设备

技术领域

本申请涉及显示技术领域，更具体地说，涉及一种显示模组、检测方法及电子设备。

背景技术

随着显示技术的不断发展，相较于液晶显示模组(Liquid Crystal Display，LCD)具有更好显示效果的有机电致发光(Organic Light-Emitting Diode，OLED)显示模组和Micro LED显示模组的制备技术也日臻成熟。

在OLED显示模组或Micro LED显示模组的制程工艺中，需要模组中控制发光元件的像素电路进行检测，以确定像素电路中的薄膜晶体管(Thin Film Transistor，TFT)的功能是否正常。

一般情况下，一个完整的模组制备工序包括前段工序和后段工序，前段工序主要在一块大基板上进行，该基板上包括多个制备区域，每个制备区域在切割后均会被封装成为一个完整的显示模组，在制备区域上形成了像素电路和发光元件后，通过引出的检测点向像素电路提供检测信号，以检测所述像素电路中的薄膜晶体管是否正常；后段工序是指基板被切割成为单个单元并进行封装的工序，在后段工序中，如果模组出现显示异常的问题，则需要再次对像素电路进行检测，以确定模组显示异常的原因。但是由于在前端工序中引出的检测点在切割过程中均被切除，此时对薄膜晶体管的检测就只能是将已经封装完成的模组拆开，使用微米扎针扎探相应线路并提供相应的检测信号，以实现像素电路薄膜晶体管的检测，整个检测过程工序复杂且检测效率低下。

发明内容

为解决上述技术问题，本申请提供了一种显示模组、检测方法及电子设备，以实现简化显示模组中薄膜晶体管的检测工序，提高薄膜晶体管的检测效率的目的。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种显示模组，包括显示面板，所述显示面板包括：

衬底，位于所述衬底一侧的发光元件；

与所述发光元件电连接的像素电路，所述像素电路包括多个薄膜晶体管，所述像素电路用于驱动所述发光元件发光，所述像素电路包括参考电压输入端；

检测电路，所述检测电路包括第一输入端、第二输入端和参考电压输出端，所述第一输入端用于接收第一参考电压，所述第二输入端用于接收第二参考电压，所述参考电压输出端与所述像素电路的所述参考电压输入端电连接；

所述检测电路的工作状态包括第一状态和第二状态，在所述第一状态下，经所述第一输入端输入的所述第一参考电压传输至所述参考电压输出端，在所述第二状态下，经所述第二输入端输入的所述第二参考电压传输至所述参考电压输出端；

所述第一参考电压用于配合所述像素电路控制所述发光元件工作；

所述第一参考电压用于与所述第二参考电压配合对所述发光元件和所述像素电路的薄膜晶体管检测。

一种检测方法，应用于显示模组，所述显示模组包括衬底，位于衬底一侧的多个发光元件、与所述发光元件电连接的像素电路以及与所述像素电路的参考电压输入端电连接的检测电路，所述检测电路包括第一输入端、第二输入端和参考电压输出端，所述第一输入端用于接收第一参考电压，所述第二输入端用于接收第二参考电压，所述像素电路中薄膜晶体管的检测方法包括：

第一状态时，所述第一参考电压通过所述检测电路输出到所述像素电路的所述参考电压输入端；

第二状态时，所述第二参考电压通过所述检测电路输出到所述像素电路的所述参考电压输入端；

所述第一参考电压与所述第二参考电压配合对所述发光元件和所述像素电路的薄膜晶体管检测。

一种电子设备，包括如上述任一项所述的显示模组。

从上述技术方案可以看出，本申请实施例提供了一种显示模组、检测方法及电子设备，其中，所述显示模组的显示面板包括衬底，位于衬底一侧的发光元件、像素电路和检测电路，所述检测电路包括第一输入端、第二输入端和参考电压输出端，所述检测电路的工作状态包括第一状态和第二状态，通过改变所述检测电路的工作状态可以实现将经所述第一输入端输入的第一参考电压传输给所述参考电压输出端，或将经所述第二输入端输入的第二参考电压传输给所述参考电压输出端的目的，从而实现使所述第一参考电压配合所述像素电路控制所述发光元件正常工作，或使所述第一参考电压与所述第二参考电压配合对所述发光元件和所述像素电路的薄膜晶体管检测的目的，即在对所述显示模组进行检测时，无需对显示模组进行拆解和使用微米扎针扎探相应线路的步骤，简化了显示模组中薄膜晶体管的检测工序，提高了薄膜晶体管的检测效率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请的一个实施例提供的一种显示模组的俯视结构示意图；

图2为像素电路与检测电路的具体连接关系示意图；

图3为本申请的一个实施例提供的一种检测电路的结构示意图；

图4为本申请的另一个实施例提供的一种检测电路的结构示意图；

图5为本申请的一个实施例提供的一种检测电路与驱动芯片的连接关系示意图；

图6为本申请的一个实施例提供的一种检测电路与柔性线路板中的检测点的连接关系示意图；

图7为本申请的一个实施例提供的一种像素电路的结构示意图；

图8为本申请的另一个实施例提供的一种像素电路的结构示意图；

图9为本申请的又一个实施例提供的一种像素电路的结构示意图；

图10为本申请图9所示的像素电路在正常显示时接收的各个信号的时序示意图；

图11为本申请的一个实施例提供的一种检测方法的流程示意图；

图12为本申请的另一个实施例提供的一种检测方法的流程示意图；

图13为本申请的又一个实施例提供的一种检测方法的流程示意图；

图14为本申请的一个实施例提供的一种电子设备的外观示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种显示模组，包括显示面板，参考图1和图2，图1为所述显示面板的俯视结构示意图，图2为像素电路与检测电路的具体连接关系示意图，所述显示面板包括：

衬底100，位于所述衬底100一侧的发光元件113。

与所述发光元件113电连接的像素电路114，所述像素电路114包括多个薄膜晶体管，所述像素电路114用于驱动所述发光元件113发光，所述像素电路114包括参考电压输入端Vin。

检测电路115，所述检测电路115包括第一输入端Vref1、第二输入端Vref2和参考电压输出端Vout，所述第一输入端Vref1用于接收第一参考电压，所述第二输入端Vref2用于接收第二参考电压，所述参考电压输出端Vout与所述像素电路114的所述参考电压输入端Vin电连接。

所述检测电路115的工作状态包括第一状态和第二状态，在所述第一状态下，经所述第一输入端Vref1输入的所述第一参考电压传输至所述参考电压输出端Vout，在所述第二状态下，经所述第二输入端Vref2输入的所述第二参考电压传输至所述参考电压输出端Vout。

所述第一参考电压用于配合所述像素电路114控制所述发光元件113工作。

所述第一参考电压用于与所述第二参考电压配合对所述发光元件113和所述像素电路114的薄膜晶体管检测。

在图1中除了位于所述衬底100的显示区110中的发光元件113、像素电路114和检测电路115外，还示出了连接所述检测电路115与所述像素电路的连接线116、交叉设置的多条栅极线111和多条数据线112以及位于边框区120中的驱动芯片121。

所述发光元件113、像素电路114和检测电路115位于多条所述栅极线111和多条所述数据线112的交叉限定区域中。

在显示模组处于显示状态时，所述栅极线111用于向所述像素电路114传输栅极信号，所述数据线112用于向所述像素电路114传输数据信号，所述检测电路115则处于第一状态，将经所述第一输入端Vref1输入的第一参考电压通过所述参考电压输出端Vout传输给所述像素电路114，以使所述像素电路114根据所述第一参考电压、栅极信号和数据信号控制所述发光元件113工作。

在显示模组处于薄膜晶体管检测状态时，通过控制所述检测电路115的工作状态，以使所述检测电路115先后将所述第一参考电压和第二参考电压提供给所述像素电路114，以使所述第一参考电压与所述第二参考电压配合对所述发光元件113和所述像素电路114的薄膜晶体管进行检测。

所述检测电路115的工作状态可以由所述驱动芯片提供的使能信号控制，也可以是由外部信号控制，该外部信号可以先传输给所述驱动芯片，然后由所述驱动芯片传输给所述检测电路115，当然也可以直接提供给所述检测电路115。

通过上述描述可知，在本实施例提供的所述显示模组进行薄膜晶体管检测时，无需对显示模组进行拆解和使用微米扎针扎探相应线路的步骤，简化了显示模组中薄膜晶体管的检测工序，提高了薄膜晶体管的检测效率。

在上述实施例的基础上，在本申请的一个实施例中，所述第一参考电压小于所述第二参考电压。

更具体地说，所述第一参考电压通常为低电平(相较于地电位而言)，所述第二参考电压通常为高电平(相较于地电位而言)，这是因为在显示模组处于显示状态时，低电平的第一参考电压通常用于像素电路114的复位，以使数据信号可以正常地写入像素电路114，并使像素电路114正确地控制发光元件的发光亮度。而在显示模组处于薄膜晶体管检测状态时，除了需要低电平的第一参考电压对薄膜晶体管进行检测外，还需要配合高电平的第二参考电压对发光元件113和薄膜晶体管进行检测。

具体地，当所述第一参考电压小于所述第二参考电压时，所述第一参考电压除了在所述显示模组处于显示状态时，用于配合所述像素电路114控制所述发光元件113工作之外，还用于在所述显示模组处于薄膜晶体管检测状态时，对所述像素电路114的薄膜晶体管检测，或者，用于和所述第二参考电压配合对所述像素电路114的薄膜晶体管检测。

所述第二参考电压用于对所述发光元件113检测。

其中，在所述显示模组处于薄膜晶体管检测状态时，所述第一参考电压对所述像素电路114的薄膜晶体管进行检测的具体过程包括：

所述第一参考电压提供给所述像素电路114，将电源信号通过像素电路114的第一电源信号端提供给所述像素电路114，并配合所述栅极信号导通所述第一电源信号端与发光元件113所在的通路，此时如果该通路中的薄膜晶体管均能正常导通，则所述发光元件113应被点亮，而如果该通路中的任一薄膜晶体管无法正常导通，则发光元件113则不能被点亮。

所述第二参考电压对所述发光元件113检测的具体过程包括：

将所述第二参考电压通过所述参考电压输出端Vout提供给所述像素电路114的参考电压输入端Vin，配合所述栅极信号导通所述参考电压输入端Vin到所述发光元件113所在通路，由于第二参考电压为高电平，此时该通路导通，如果发光元件113被点亮，则说明发光元件113的状态正常，如果发光元件113无法点亮，则说明所述发光元件113的状态异常。

所述第一参考电压和所述第二参考电压配合对所述像素电路114的薄膜晶体管检测的具体过程包括：

首先将第一参考电压提供给所述像素电路114，配合栅极信号对所述像素电路114进行复位。

然后，将数据信号提供给所述像素电路114，配合所述栅极信号将所述数据信号写入到所述像素电路114中。

最后，将电源信号通过所述第一电源信号端提供给所述像素电路114，并配合所述栅极信号导通所述第一电源信号端与发光元件所在的通路，此时根据所述发光元件的亮度是否与数据信号对应的亮度匹配，来判断所述第一电源信号端与发光元件所在的通路中的驱动晶体管是否存在漏流或阈值漂移等问题。

在检测所述第一电源信号端与发光元件所在的通路中的薄膜晶体管是否存在漏流或阈值漂移等问题时，所述第一参考电压、数据信号、栅极信号和电源信号的具体时序与显示时的时序相同。

下面对所述检测电路和像素电路的具体可行结构进行举例说明。

关于检测电路，在本申请的一个实施例中，参考图3，图3为本申请实施例提供的一种检测电路的结构示意图，所述检测电路包括：第一晶体管M1和第二晶体管M2，其中，

所述第一晶体管M1的第一端与所述第一输入端Vref1电连接，所述第一晶体管M1的第二端与所述参考电压输出端Vout电连接，所述第一晶体管M1的控制端与第一控制端ctrl1电连接；在所述第一状态下，所述第一控制端ctrl1控制所述第一输入端Vref1输入的所述第一参考电压传输至所述参考电压输出端Vout。

所述第二晶体管M2的第一端与所述第二输入端Vref2电连接，所述第二晶体管M2的第二端与所述参考电压输出端Vout电连接，所述第二晶体管M2的控制端与第二控制端ctrl2电连接；所述第二控制端ctrl2控制所述第二输入端Vref2输入的所述第二参考电压传输至所述参考电压输出端Vout。

在本实施例中，采用第一晶体管M1作为第一参考电压是否能够传输到所述参考电压输出端Vout的控制器件，采用第二晶体管M2作为第二参考电压是否能够传输到所述参考电压输出端Vout的控制器件，更具体地说，所述第一控制端ctrl1接收的信号传输给所述第一晶体管M1的控制端，以实现第一晶体管M1的导通或关断，从而实现是否将第一参考电压传输至所述参考电压输出端Vout的控制；所述第二控制端ctrl2接收的信号传输给所述第二晶体管M2的控制端，以实现第二晶体管M2的导通或关断，从而实现是否将第二参考电压传输至所述参考电压输出端Vout的控制。但所述第一晶体管M1和第二晶体管M2不可同时导通，即所述第一参考电压和所述第二参考电压不可同时传输至所述参考电压输出端Vout。

采用第一晶体管M1和第二晶体管M2作为控制第一参考电压和第二参考电压是否传输到所述参考电压输出端Vout的控制器件，具有电路结构和控制方式简单的优点。

在图3所示的检测电路结构中，所述第一控制端ctrl1和第二控制端ctrl2分开设置，此时需要分别为所述第一控制端ctrl1和第二控制端ctrl2提供相应的控制信号，以实现分别控制所述第一晶体管M1和第二晶体管M2的关断与导通的目的。

在本申请的一些实施例中，参考图4，图4为本申请实施例提供的一种检测电路的结构示意图，所述第一控制端ctrl1和第二控制端ctrl2也可以电连接在一起成为一个控制端CTRL，即通过一个输入信号实现对第一晶体管M1和第二晶体管M2的关断与导通的目的，但由于第一晶体管M1和第二晶体管M2在同一时刻仅能有一个导通，因此，在图4所示的结构中，所述第一晶体管M1和第二晶体管M2的类型不同，以实现在控制端输入信号相同时，一个导通而另一个关断的目的。

所述第一晶体管M1和第二晶体管M2的类型不同可以是：所述第一晶体管M1为N型晶体管和P型晶体管中的一种，所述第二晶体管M2为N型晶体管和P型晶体管中的另一种。即当所述第一晶体管M1为N型晶体管时，所述第二晶体管M2而P型晶体管，当所述第二晶体管M2为P型晶体管时，所述第一晶体管M1为N型晶体管。

在图4所示的电路结构中，所述第一晶体管M1为N型晶体管，第二晶体管M2而P型晶体管，此时，当所述第一控制端ctrl1和所述第二控制端ctrl2输入的控制信号为低电平时，所述第二晶体管M2的控制端的电压小于所述第二晶体管M2的第一端的电压，且所述第二晶体管M2的控制端与所述第二晶体管M2的第一端的电压差小于P型晶体管的阈值电压，满足P型晶体管的导通条件，此时第二晶体管M2导通，所述第二参考电压传输到所述参考电压输出端Vout；此时所述第一晶体管M1的第一端接收低电平的第一参考信号，控制端接收的控制信号也为低电平，只要所述第一参考信号和控制信号的电位差小于N型晶体管的阈值电压，则可使所述第一晶体管M1关断，满足同一时刻只有第一参考电压或第二参考电压传输到所述参考电压输出端Vout的目的。

类似的，当所述第一控制端ctrl1和所述第二控制端ctrl2输入的控制信号为高电平时，只要保证控制信号的电位与第一参考电压的差值大于N型晶体管的阈值电压，则第二晶体管M2的控制端与第一端的电位差即满足N型晶体管的导通条件，此时第一晶体管M1导通，所述第一参考传输到所述参考电压输出端Vout；此时所述第二晶体管M2的控制端的电压大于所述第二晶体管M2的第一端的电压，不满足P型晶体管控制端电压需小于第一端电压的导通条件，此时第二晶体管M2关断。

在上述实施例的基础上，在本申请的又一个实施例中，参考图5，图5为本申请实施例提供的驱动芯片121与检测电路115的电连接示意图，所述显示面板包括显示区110和边框区120。

所述边框区120中设置有驱动芯片121。

在图5中，所述驱动芯片121通过第一检测线TL1向所述检测电路115的第一输入端Vref1提供第一参考电压，通过第二检测线TL2向所述检测电路115的第二输入端Vref2提供第二参考电压，通过第三检测线TL3向所述检测电路115的所述第一控制端和第二控制端(在图5中第一控制端和第二控制端电连接，以控制端CTRL表示)提供控制信号。

在所述第一状态下，所述控制信号使所述第一晶体管M1导通，所述第二晶体管M2截止。

在所述第二状态下，所述控制信号使所述第二晶体管M2导通，所述第一晶体管M1截止。

在图5所示的结构中，所述检测电路115的第一输入端Vref1、第二输入端Vref2、第一控制端和第二控制端均与所述驱动信号连接，即在薄膜晶体管检测过程中，第一参考电压、第二参考电压和第一控制端、第二控制端所需的控制信号均由所述驱动芯片121提供，无需额外设置其他控制器或通过其他外部结构引入信号，可进一步提高薄膜晶体管的检测效率。

可选的，参考图6，在图6所示的显示模组中，还包括柔性线路板200(FlexiblePrinted Circuit，FPC)，所述柔性线路板200上设置有第一检测点TP1、第二检测点TP2和第三检测点TP3，其中第一检测点TP1与所述检测电路115的第一输入端Vref1电连接，所述第二检测点TP2与所述检测电路115的第二输入端Vref2电连接，所述第三检测点TP3与所述检测电路115的第一控制端和第二控制端(在图6中第一控制端和第二控制端电连接，以控制端CTRL表示)电连接；在薄膜晶体管的检测过程中，可以通过外部电路或设置在所述柔性线路板200上的控制器实现第一参考电压、第二参考电压和控制信号的提供，使得在所述显示模组的驱动芯片121发生异常时，仍然可以对像素电路114的薄膜晶体管进行检测。

关于像素电路，参考图7，图7为本申请实施例提供的一种像素电路的结构示意图，所述像素电路包括第一检测通路TX1和第二检测通路TX2，所述第一检测通路TX1用于检测所述发光元件113，所述第二检测通路TX2用于检测所述像素电路的薄膜晶体管。

所述第一检测通路TX1与第一栅极信号端S1、所述参考电压输入端Vin和所述发光元件113的阳极电连接。

响应所述第一栅极信号端S1输入的信号，所述第一检测通路TX1将所述参考电压输入端Vin输入的信号传输至所述发光元件113的阳极。

所述第二检测通路TX2与所述参考电压输入端Vin、第二栅极信号端S2、第三栅极信号端S3、第一电源信号端PVDD以及所述发光元件113的阳极电连接。

响应所述第二栅极信号端S2、所述第三栅极信号端S3、所述参考电压输入端Vin的信号，所述第二检测通路TX2将所述第一电源信号端PVDD的信号传输至所述发光元件113的阳极。

在像素电路的薄膜晶体管检测过程中，由于第一检测通路TX1中的薄膜晶体管出现异常的概率极低，因此认为所述第一检测通路TX1不会出现异常，因此当所述第一检测通路TX1导通时，如果所述参考电压输入端Vin输入的信号为第一参考电压，则所述第一参考电压对像素电路进行复位，如果所述参考电压输入端Vin输入的信号为第二参考电压，则所述发光元件113接收所述第二参考电压后点亮，此时图7中第一检测通路TX1中的电流流向如图示中第一检测通路TX1中的箭头所示，如果此时所述发光元件113无法点亮，则说明所述发光元件113异常。

所述第二检测通路TX2为薄膜晶体管检测过程中的主要检测通路，在通过第一检测通路TX1确认发光元件113没有问题时，在输入正确的所述第二栅极信号端S2、所述第三栅极信号端S3和所述参考电压输入端Vin的信号，以期控制第二检测通路TX2导通时，可以通过发光元件113是否点亮来判断所述第二检测通路TX2中的薄膜晶体管是否异常。图7中，第二检测通路TX2中的箭头表示通路形成时的电流流向，即从第一电源信号端PVDD流向发光元件113。

参考图8，所述第一检测通路TX1包括：第三晶体管M3。

所述第三晶体管M3的控制端与所述第一栅极信号端S1电连接。

所述第三晶体管M3的第一端与所述参考电压输入端Vin电连接。

所述第三晶体管M3的第二端与所述发光元件113的阳极电连接。

在本实施例中，所述第一检测通路TX1中的薄膜晶体管仅包括第三晶体管M3，且所述第三晶体管M3的制备工艺比较成熟，因此可以认为所述第一检测通路TX1中第三晶体管M3出现异常的概率很低，即认为所述第一检测通路TX1中的第三晶体管M3正常，因此，以图8所示的结构为例，在当所述第三晶体管M3的控制端接收到信号使其导通时(图8中，第三晶体管M3为P型晶体管，则控制端在接收到低电平的栅极信号时导通)，可以通过控制所述检测电路的工作状态，将所述第二参考电压通过所述检测电路的参考电压输出端传输至所述像素电路的参考电压输入端Vin，以使所述第二参考电压驱动所述发光元件113，当所述发光元件113正常时，则在所述第二参考电压的驱动下，所述发光元件113点亮，当所述发光元件113异常时，施加在所述发光元件113阳极上的第二参考电压则无法驱动所述发光元件113正常点亮。

仍然参考图8，所述第二检测通路TX2包括：第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7。

所述第四晶体管M4的控制端与所述第二栅极信号端S2电连接，所述第四晶体管M4的第一端与所述第五晶体管M5的控制端电连接，所述第四晶体管M4的第二端与所述参考电压输入端Vin电连接。

所述第六晶体管M6的控制端与所述第七晶体管M7的控制端与所述第三栅极信号端S3电连接，所述第六晶体管M6的第一端与所述第一电源信号端PVDD电连接，所述第六晶体管M6的第二端与所述第五晶体管M5的第一端电连接，所述第五晶体管M5的第二端与所述第七晶体管M7的第一端电连接，所述第七晶体管M7的第二端与所述发光元件113的阳极电连接。

在本实施例中，在对所述第二检测通路TX2检测时：

首先通过所述第二栅极信号端S2为所述第四晶体管M4提供低电平的栅极信号，以控制所述第四晶体管M4打开，并通过控制所述检测电路的工作状态，为所述像素电路的参考电压输入端Vin提供第一参考电压，以将图7中的节点N1的电位拉低，从而打开所述第五晶体管M5。

然后通过第三栅极信号端S3为所述第六晶体管M6和第七晶体管M7的控制端提供低电平的栅极信号，以控制所述第六晶体管M6和第七晶体管M7打开，此时第二检测通路TX2导通，通过所述第一电源信号端PVDD提供电源信号，则所述电源信号可以施加在所述发光元件113的阳极，在所述发光元件113无异常的情况下，如果所述第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7均无异常，则所述发光元件113点亮，而如果所述第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7中的任意一个异常，则所述发光元件113无法点亮。

在上述检测过程中可以发现，在对所述第二检测通路TX2进行检测时，在所述第五晶体管M5打开之前，即使第六晶体管M6和第七晶体管M7打开，第一电源信号端PVDD也无法和发光元件113的阳极之间形成通路，因此在通过第一栅极信号端S1向所述第三晶体管M3的控制端提供低电平的栅极信号以打开所述第三晶体管M3时，也可以通过所述第三栅极信号端S3向所述第六晶体管M6和第七晶体管M7的控制端提供相同的栅极信号，这并不影响最终的检测结果，因此第三栅极信号端S3可以和第一栅极信号端S1接收的栅极信号的时序相同，即所述第三栅极信号端S3可以和所述第一栅极信号端S1为同一信号端，从而简化检测时的栅极信号。

在上述实施例的基础上，在本申请的一个可选实施例中，参考图9，图9为本申请实施例提供的一种像素电路的结构示意图，在图9所示的结构中，所述像素电路还包括：

数据信号输入端Vdata、第四栅极信号输入端、第八晶体管M8和第九晶体管M9；所述第八晶体管M8和所述第九晶体管M9的控制端与所述第四栅极信号输入端电连接，所述第八晶体管M8的第一端与所述数据信号输入端Vdata电连接，所述第八晶体管M8的第二端与所述第五晶体管M5的第一端电连接；

所述第九晶体管M9的第一端与所述第五晶体管M5的第二端电连接，所述第九晶体管M9的第二端与所述第五晶体管M5的控制端电连接。

电容Cst，所述电容Cst的第一极与所述第一电源信号电连接，所述电容Cst的第二极与所述第五晶体管M5的控制端电连接。

对于图9所示的像素电路，参考图10，图10为图9所示的像素电路在正常显示时接收的各个信号的电平时序，在复位阶段T1，第一栅极信号端S1、第二栅极信号端S2输入低电平的栅极信号以打开第三晶体管M3和第四晶体管M4，同时参考信号输入端Vin输入第一参考电压，将节点N2和N1复位，打开第五晶体管M5，第三栅极信号端S3以及第四栅极信号端S4输入高电平的栅极信号，以关断第六晶体管M6、第七晶体管M7、第八晶体管M8以及第九晶体管M9。

在数据写入阶段T2，第一栅极信号端S1、第二栅极信号端S2输入高电平的栅极信号以关断第三晶体管M3和第四晶体管M4，由于电容Cst的存在，节点N1的电位保持为第一参考电压的电位，第五晶体管M5保持导通；第四栅极信号端S4输入低电平的栅极信号，以打开第八晶体管M8和第九晶体管M9，此时第五晶体管M5、第八晶体管M8和第九晶体管M9构成二极管接法，数据信号从数据信号输入端Vdata写入第五晶体管M5的控制端，即N1节点。

在发光显示阶段T3，第一栅极信号端S1、第二栅极信号端S2和第四栅极信号端S4输入高电平的栅极信号，以关断第三晶体管M3、第四晶体管M4、第八晶体管M8和第九晶体管M9，第三栅极信号端S3输入低电平的栅极信号，以打开第六晶体管M6和第七晶体管M7，此时第五晶体管M5、第六晶体管M6和第七晶体管M7导通，第一电源信号端PVDD和第二电源信号端PVEE输入的电源信号与写入在N1节点的数据信号共同控制发光元件113发光。

在对图9所示的像素电路进行薄膜晶体管检测时，当第一检测通路TX1检测，确认发光元件113无异常后，首先通过第一栅极信号端S1和第二栅极信号端S2为所述第三晶体管M3和第四晶体管M4的控制端提供低电平的栅极信号，以打开所述第三晶体管M3和第四晶体管M4，并通过所述检测电路向所述像素电路的参考电压输入端Vin提供第一参考电压，以使所述第一参考电压将所述像素电路的N1和N2节点复位。

之后通过第一栅极信号端S1和第二栅极信号端S2为所述第三晶体管M3和第四晶体管M4的控制端提供高电平的栅极信号，以关断所述第三晶体管M3和第四晶体管M4，此时由于电容Cst的存在，使得N1节点保持在低电位，从而使得所述第五晶体管M5处于打开状态。

然后通过所述第四栅极信号端S4为所述第八晶体管M8和第九晶体管M9的控制端提供低电平的栅极信号，并为所述数据信号输入端Vdata输入数据信号，此时第八晶体管M8、第五晶体管M5和第九晶体管M9构成二极管接法，使得数据信号写入到N1节点。

最后通过所述第四栅极信号端S4、第一栅极信号端S1和第二栅极信号端S2为所述第三晶体管M3、第四晶体管M4、第八晶体管M8和第九晶体管M9的控制端提供高电平的栅极信号，以关断这些晶体管，并通过所述第三晶体管M3为所述第六晶体管M6和第七晶体管M7提供低电平的栅极信号，以打开所述第六晶体管M6和第七晶体管M7，此时由于电容Cst的存在，所述第五晶体管M5保持打开状态，即形成了从第一电源信号端PVDD、第六晶体管M6、第五晶体管M5、第七晶体管M7到发光元件113的通路，通过向所述第一电源信号端PVDD提供电源信号，可以使所述发光元件113根据所述数据信号点亮，通过所述发光元件113的点亮亮度与所述数据信号对应的亮度是否对应，可以判断所述第五晶体管M5是否存在漏流或阈值漂移等问题。

通过上述描述不难发现，对于第二检测通路TX2的检测时提供的栅极信号的电平时序与所述像素电路控制所述发光元件113发光时的电平时序相同，因此无需额外针对第二检测通路TX2设计相应的检测时序，有利于简化薄膜晶体管的检测过程。

下面对本申请实施例提供的检测方法进行描述，下文描述的检测方法可与上文描述的显示模组的检测过程相互对应参照。

相应的，本申请实施例还提供了一种检测方法，如图11所示，图11为本申请实施例提供的一种检测方法的流程示意图，所述检测方法应用于显示模组，参考图1和图2，所述显示模组包括衬底100，位于衬底100一侧的多个发光元件113、与所述发光元件113电连接的像素电路114以及与所述像素电路114的参考电压输入端Vin电连接的检测电路115，所述检测电路115包括第一输入端Vref1、第二输入端Vref2和参考电压输出端Vout，所述第一输入端Vref1用于接收第一参考电压，所述第二输入端Vref2用于接收第二参考电压，所述像素电路中薄膜晶体管的检测方法包括：

S101：第一状态时，所述第一参考电压通过所述检测电路输出到所述像素电路的所述参考电压输入端。

S102：第二状态时，所述第二参考电压通过所述检测电路输出到所述像素电路的所述参考电压输入端。

所述第一参考电压与所述第二参考电压配合对所述发光元件和所述像素电路的薄膜晶体管检测。

本实施例提供的检测方法在进行薄膜晶体管检测时，无需对显示模组进行拆解和使用微米扎针扎探相应线路的步骤，简化了显示模组中薄膜晶体管的检测工序，提高了薄膜晶体管的检测效率

在上述实施例的基础上，在本申请的一个实施例中，参考图12，图12为本申请实施例提供的另一种检测方法的流程示意图，所述检测方法包括：

S201：第一状态时，所述第一参考电压通过所述检测电路输出到所述像素电路的所述参考电压输入端。

所述第一参考电压配合所述像素电路控制所述发光元件工作；

S202：第二状态时，所述第二参考电压通过所述检测电路输出到所述像素电路的所述参考电压输入端。

所述第一参考电压与所述第二参考电压配合对所述发光元件和所述像素电路的薄膜晶体管检测。

即在本实施例中，所述第一参考电压通常为低电平(相较于地电位而言)，所述第二参考电压通常为高电平(相较于地电位而言)，这是因为在显示模组处于显示状态时，低电平的第一参考电压通常用于像素电路的复位，以使数据信号可以正常地写入像素电路，并使像素电路正确地控制发光元件的发光亮度。而在显示模组处于薄膜晶体管检测状态时，除了需要低电平的第一参考电压对薄膜晶体管进行检测外，还需要高电平的第二参考电压对发光元件进行检测。

在上述实施例的基础上，在本申请的一个实施例中，所述像素电路包括第一检测通路和第二检测通路，所述第一检测通路与第一栅极信号端、所述参考电压输入端和所述发光元件的阳极电连接。

所述第二检测通路与所述参考电压输入端、第二栅极信号端、第三栅极信号端、第一电源信号端以及所述发光元件的阳极电连接。

参考图13，图13为本申请实施例提供的又一种检测方法的流程示意图，所述检测方法包括：

S301：第二状态下，所述参考电压输出端输出第二参考电压，响应所述第一栅极信号端输入的信号，所述第一检测通路将所述第二参考电压传输至所述发光元件的阳极；若所述发光元件发光，则所述发光元件正常。

S302：第一状态下，所述参考电压输出端输出所述第一参考电压，响应所述第二栅极信号端的信号、所述第三栅极信号端的信号，所述第一参考电压传输至所述第二检测通路中，所述第二检测通路将所述第一电源信号端的信号传输至所述发光元件的阳极；若所述发光元件发光，则所述第二检测通路中的薄膜晶体管正常。

在像素电路的薄膜晶体管检测过程中，由于第一检测通路中的薄膜晶体管出现异常的概率极低，因此认为所述第一检测通路不会出现异常，因此当所述第一检测通路导通时，如果所述参考电压输入端输入的信号为第一参考电压，则所述第一参考电压对像素电路进行复位，如果所述参考电压输入端输入的信号为第二参考电压，则所述发光元件接收所述第二参考电压后点亮，如果此时所述发光元件无法点亮，则说明所述发光元件异常。

所述第二检测通路为薄膜晶体管检测过程中的主要检测通路，在通过第一检测通路确认发光元件没有问题时，在输入正确的所述第二栅极信号端、所述第三栅极信号端和所述参考电压输入端的信号，以期控制第二检测通路导通时，可以通过发光元件是否点亮来判断所述第二检测通路中的薄膜晶体管是否异常。

相应的，本申请实施例还提供了一种电子设备，参考图14，图14为所述电子设备的外观示意图，所述电子设备包括如上述任一实施例所述的显示模组。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种显示模组，其特征在于，包括显示面板，所述显示面板包括：

衬底，位于所述衬底一侧的发光元件；

与所述发光元件电连接的像素电路，所述像素电路包括多个薄膜晶体管，所述像素电路用于驱动所述发光元件发光，所述像素电路包括参考电压输入端；

检测电路，所述检测电路包括第一输入端、第二输入端和参考电压输出端，所述第一输入端用于接收第一参考电压，所述第二输入端用于接收第二参考电压，所述参考电压输出端与所述像素电路的所述参考电压输入端电连接；

所述检测电路的工作状态包括第一状态和第二状态，在所述第一状态下，经所述第一输入端输入的所述第一参考电压传输至所述参考电压输出端，在所述第二状态下，经所述第二输入端输入的所述第二参考电压传输至所述参考电压输出端；

所述第一参考电压用于配合所述像素电路控制所述发光元件工作；

所述第一参考电压用于与所述第二参考电压配合对所述发光元件和所述像素电路的薄膜晶体管检测。

2.根据权利要求1所述的显示模组，其特征在于，所述第一参考电压小于所述第二参考电压。

3.根据权利要求2所述的显示模组，其特征在于，所述第一参考电压用于对所述像素电路的薄膜晶体管检测，或者，所述第一参考电压和所述第二参考电压配合对所述像素电路的薄膜晶体管检测；

所述第二参考电压用于对所述发光元件检测。

4.根据权利要求1所述的显示模组，其特征在于，所述检测电路包括：第一晶体管和第二晶体管，其中，

所述第一晶体管的第一端与所述第一输入端电连接，所述第一晶体管的第二端与所述参考电压输出端电连接，所述第一晶体管的控制端与第一控制端电连接；在所述第一状态下，所述第一控制端控制所述第一输入端输入的所述第一参考电压传输至所述参考电压输出端；

所述第二晶体管的第一端与所述第二输入端电连接，所述第二晶体管的第二端与所述参考电压输出端电连接，所述第二晶体管的控制端与第二控制端电连接；所述第二控制端控制所述第二输入端输入的所述第二参考电压传输至所述参考电压输出端。

5.根据权利要求4所述的显示模组，其特征在于，所述第一控制端和所述第二控制端电连接。

6.根据权利要求5所述的显示模组，其特征在于，所述第一晶体管为N型晶体管和P型晶体管中的一种，所述第二晶体管为N型晶体管和P型晶体管中的另一种。

7.根据权利要求5所述的显示模组，其特征在于，所述显示面板包括显示区和边框区，位于所述边框区中的驱动芯片；

所述驱动芯片通过第一检测线向所述检测电路的第一输入端提供第一参考电压，通过第二检测线向所述检测电路的第二输入端提供第二参考电压，通过第三检测线向所述检测电路的所述第一控制端和第二控制端提供控制信号；

在所述第一状态下，所述控制信号使所述第一晶体管导通，所述第二晶体管截止；

在所述第二状态下，所述控制信号使所述第二晶体管导通，所述第一晶体管截止。

8.根据权利要求1所述的显示模组，其特征在于，所述像素电路包括第一检测通路和第二检测通路，所述第一检测通路用于检测所述发光元件，所述第二检测通路用于检测所述像素电路的薄膜晶体管；

所述第一检测通路与第一栅极信号端、所述参考电压输入端和所述发光元件的阳极电连接；

响应所述第一栅极信号端输入的信号，所述第一检测通路将所述参考电压输入端输入的信号传输至所述发光元件的阳极；

所述第二检测通路与所述参考电压输入端、第二栅极信号端、第三栅极信号端、第一电源信号端以及所述发光元件的阳极电连接；

响应所述第二栅极信号端、所述第三栅极信号端、所述参考电压输入端的信号，所述第二检测通路将所述第一电源信号端的信号传输至所述发光元件的阳极。

9.根据权利要求8所述的显示模组，其特征在于，所述第一检测通路包括：第三晶体管；

所述第三晶体管的控制端与所述第一栅极信号端电连接；

所述第三晶体管的第一端与所述参考电压输入端电连接；

所述第三晶体管的第二端与所述发光元件的阳极电连接。

10.根据权利要求8所述的显示模组，其特征在于，所述第二检测通路包括：第四晶体管、第五晶体管、第六晶体管和第七晶体管；

所述第四晶体管的控制端与所述第二栅极信号端电连接，所述第四晶体管的第一端与所述第五晶体管的控制端电连接，所述第四晶体管的第二端与所述参考电压输入端电连接；

所述第六晶体管的控制端与所述第七晶体管的控制端与所述第三栅极信号端电连接，所述第六晶体管的第一端与所述第一电源信号端电连接，所述第六晶体管的第二端与所述第五晶体管的第一端电连接，所述第五晶体管的第二端与所述第七晶体管的第一端电连接，所述第七晶体管的第二端与所述发光元件的阳极电连接。

11.根据权利要求10所述的显示模组，其特征在于，所述第二检测通路还包括：

数据信号输入端、第四栅极信号输入端、第八晶体管和第九晶体管；所述第八晶体管和所述第九晶体管的控制端与所述第四栅极信号输入端电连接，所述第八晶体管的第一端与所述数据信号输入端电连接，所述第八晶体管的第二端与所述第五晶体管的第一端电连接；

所述第九晶体管的第一端与所述第五晶体管的第二端电连接，所述第九晶体管的第二端与所述第五晶体管的控制端电连接；

电容，所述电容的第一极与所述第一电源信号电连接，所述电容的第二极与所述第五晶体管的控制端电连接。

12.一种检测方法，其特征在于，应用于显示模组，所述显示模组包括衬底，位于衬底一侧的多个发光元件、与所述发光元件电连接的像素电路以及与所述像素电路的参考电压输入端电连接的检测电路，所述检测电路包括第一输入端、第二输入端和参考电压输出端，所述第一输入端用于接收第一参考电压，所述第二输入端用于接收第二参考电压，所述像素电路中薄膜晶体管的检测方法包括：

第一状态时，所述第一参考电压通过所述检测电路输出到所述像素电路的所述参考电压输入端；

第二状态时，所述第二参考电压通过所述检测电路输出到所述像素电路的所述参考电压输入端；

所述第一参考电压与所述第二参考电压配合对所述发光元件和所述像素电路的薄膜晶体管检测。

13.根据权利要求12所述的检测方法，其特征在于，第一状态时，所述第一参考电压通过所述检测电路输出到所述像素电路的所述参考电压输入端；

所述第一参考电压配合所述像素电路控制所述发光元件工作。

14.根据权利要求12所述的检测方法，其特征在于，所述像素电路包括第一检测通路和第二检测通路，所述第一检测通路与第一栅极信号端、所述参考电压输入端和所述发光元件的阳极电连接；

所述第二检测通路与所述参考电压输入端、第二栅极信号端、第三栅极信号端、第一电源信号端以及所述发光元件的阳极电连接；

第二状态下，所述参考电压输出端输出第二参考电压，响应所述第一栅极信号端输入的信号，所述第一检测通路将所述第二参考电压传输至所述发光元件的阳极；若所述发光元件发光，则所述发光元件正常；

第一状态下，所述参考电压输出端输出所述第一参考电压，响应所述第二栅极信号端的信号、所述第三栅极信号端的信号，所述第一参考电压传输至所述第二检测通路中，所述第二检测通路将所述第一电源信号端的信号传输至所述发光元件的阳极；若所述发光元件发光，则所述第二检测通路中的薄膜晶体管正常。

15.一种电子设备，其特征在于，包括如权利要求1-11任一项所述的显示模组。

Images