CN110428776B - 像素电路及检测方法、显示面板以及显示装置 - Google Patents

像素电路及检测方法、显示面板以及显示装置 Download PDF

Info

Publication number
CN110428776B
CN110428776B CN201910748921.9A CN201910748921A CN110428776B CN 110428776 B CN110428776 B CN 110428776B CN 201910748921 A CN201910748921 A CN 201910748921A CN 110428776 B CN110428776 B CN 110428776B
Authority
CN
China
Prior art keywords
terminal
circuit
transistor
pixel
sensing line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910748921.9A
Other languages
English (en)
Other versions
CN110428776A (zh
Inventor
董甜
殷新社
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910748921.9A priority Critical patent/CN110428776B/zh
Publication of CN110428776A publication Critical patent/CN110428776A/zh
Priority to US17/418,559 priority patent/US11636789B2/en
Priority to PCT/CN2020/109008 priority patent/WO2021027897A1/zh
Application granted granted Critical
Publication of CN110428776B publication Critical patent/CN110428776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素电路、像素电路的检测方法、显示面板以及显示装置。该像素电路包括：驱动电路、第一感测线和第二感测线。驱动电路被配置为可驱动与像素电路电连接的发光元件发光；驱动电路包括控制端、第一端和第二端；驱动电路的第一端被配置为与第一电源端电连接，以接收第一电源端提供的第一电源电压；驱动电路的第一端还被配置为与第一感测线电连接；驱动电路的第二端被配置为与发光元件电连接；驱动电路的控制端被配置为与第二感测线电连接。该像素电路的检测方法、显示面板、显示装置以及显示装置的驱动方法可以提升像素电路的阈值检测结果的准确度以及包括该像素电路的显示面板和显示装置的显示效果。

Description

像素电路及检测方法、显示面板以及显示装置
技术领域
本公开的实施例涉及一种像素电路、像素电路的检测方法、显示面板、以及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示面板由于具有视角宽、对比度高、响应速度快以及相比于无机发光显示器件的更高的发光亮度、更低的驱动电压等优势而逐渐受到人们的广泛关注。由于上述特点，有机发光二极管(OLED)显示面板可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。
发明内容
本公开的至少一个实施例提供了一种像素电路，其包括：驱动电路、第一感测线和第二感测线。所述驱动电路被配置为可驱动与所述像素电路电连接的发光元件发光；所述驱动电路包括控制端、第一端和第二端；所述驱动电路的第一端被配置为与第一电源端电连接，以接收所述第一电源端提供的第一电源电压；所述驱动电路的第一端还被配置为与所述第一感测线电连接；所述驱动电路的第二端被配置为与所述发光元件电连接；所述驱动电路的控制端被配置为与所述第二感测线电连接。
例如，在所述像素电路的至少一个示例中，所述像素电路还包括补偿连接电路、存储电路和感测连接电路。所述补偿连接电路被配置为将所述驱动电路的第二端和所述驱动电路的控制端电连接；所述存储电路被配置为存储写入至所述驱动电路的控制端的信号；所述感测连接电路被配置为将所述驱动电路的控制端与所述第二感测线电连接。
例如，在所述像素电路的至少一个示例中，所述像素电路还包括复位电路，其中，所述复位电路被配置为接收复位信号，以用于对所述驱动电路的控制端执行复位操作。
例如，在所述像素电路的至少一个示例中，所述复位电路包括第一端、第二端和控制端，所述复位电路的第一端与所述第二感测线相连，所述复位电路的第二端被配置为接收所述复位信号。
例如，在所述像素电路的至少一个示例中，所述感测连接电路包括第一端、第二端和控制端，所述感测连接电路的第一端与所述驱动电路的控制端相连，所述感测连接电路的第二端与所述第二感测线相连。
例如，在所述像素电路的至少一个示例中，所述像素电路还包括数据写入电路。所述数据写入电路被配置为使得数据信号可写入至所述驱动电路的控制端。
例如，在所述像素电路的至少一个示例中，所述数据写入电路被配置为将所述驱动电路的控制端与所述第二感测线电连接。
例如，在所述像素电路的至少一个示例中，所述像素电路还包括电压选择电路；所述电压选择电路被配置为将所述发光元件的第二端选择性地连接到所述第一电源端和第二电源端之一；以及所述第二电源端被配置为提供所述第二电源电压，所述第二电源电压小于所述第一电源电压。
例如，在所述像素电路的至少一个示例中，所述电压选择电路包括第一电源电压提供电路和第二电源电压提供电路；所述第一电源电压提供电路被配置为可将所述发光元件的第二端电连接到所述第一电源端；以及所述第二电源电压提供电路被配置为可将所述发光元件的第二端电连接到所述第二电源端。
例如，在所述像素电路的至少一个示例中，所述驱动电路包括第一晶体管。所述第一晶体管包括控制端、第一端和第二端；所述第一晶体管的控制端、第一端和第二端分别被配置为所述驱动电路的控制端、第一端和第二端；所述像素电路还包括存储电容、第二晶体管、第三晶体管、第四晶体管、第五晶体管，第六晶体管和第七晶体管；所述第一晶体管的控制端被配置为与第一节点相连，所述第一晶体管的第二端被配置为与第二节点相连；所述存储电容的第一端被配置为与所述第一节点相连，所述存储电容的第二端被配置为与所述第一晶体管的第一端相连；所述第二晶体管的第一端被配置为与所述第一节点相连，所述第二晶体管的第二端被配置为与所述第二节点相连；所述第三晶体管的第一端被配置为与所述第一节点相连，所述第三晶体管的第二端被配置为与所述第二感测线相连；所述第四晶体管的第一端被配置为与所述第一节点相连，所述第四晶体管的第二端被配置为与所述第二感测线相连；所述第五晶体管的第一端被配置为与所述第二感测线相连，所述第五晶体管的第二端被配置为接收复位信号；所述第六晶体管的第一端被配置为与所述第一电源端相连，所述第六晶体管的第二端被配置为与所述发光元件的第二端相连；以及所述第七晶体管的第一端被配置为与第二电源端相连，所述第七晶体管的第二端被配置为与所述发光元件的第二端相连。
本公开的至少一个实施例还提供了一种显示面板，其包括阵列排布的多个像素单元。所述多个像素单元的每个包括本公开的至少一个实施例提供的任一像素电路。
例如，在所述显示面板的至少一个示例中，所述多个像素单元包括第一像素单元和第二像素单元，所述第一像素单元的第一感测线和所述第二像素单元的第一感测线彼此电连接。
例如，在所述显示面板的至少一个示例中，所述第一像素单元的第一感测线和所述第二像素单元的第一感测线为同一公共感测线。
例如，在所述显示面板的至少一个示例中，所述的显示面板还包括电源总线。所述电源总线被配置为与所述第一电源端电连接且与所述多个像素单元电连接，以为所述多个像素单元提供所述第一电源电压；以及所述公共感测线被配置为与所述电源总线电连接。
例如，在所述显示面板的至少一个示例中，所述多个像素单元还包括第三像素单元和第四像素单元，所述第三像素单元的第一感测线和所述第四像素单元的第一感测线同为另一公共感测线；所述公共感测线和所述另一公共感测线分别连接到所述电源总线的不同位置。
例如，在所述显示面板的至少一个示例中，所述多个像素单元包括第一像素单元和第二像素单元，所述第一像素单元的第一感测线和所述第二像素单元的第一感测线彼此独立。
例如，在所述显示面板的至少一个示例中，所述第一像素单元的第一感测线从所述第一像素单元所在位置以走线的形式延伸至检测电路；或/和所述第二像素单元的第一感测线从所述第二像素单元所在位置以走线的形式延伸至检测电路。
本公开的至少一个实施例还提供了一种显示装置，其包括本公开的至少一个实施例提供的任一显示面板。
例如，在所述显示装置的至少一个示例中，所述显示装置还包括检测电路。所述检测电路包括第一信号端和第二信号端，所述第一信号端被配置为与所述第一感测线电连接，所述第二信号端被配置为与所述第二感测线电连接。
本公开的至少一个实施例还提供了一种像素电路的检测方法，所述像素电路包括驱动电路，所述驱动电路包括驱动晶体管，所述检测方法包括：经由第一感测线检测所述驱动晶体管的第一端的电压，以及经由第二感测线检测所述驱动晶体管的控制端的电压。所述驱动晶体管的第一端被配置为与第一电源端电连接，以接收所述第一电源端提供的第一电源电压，所述驱动晶体管的第一端的电压以及所述驱动晶体管的控制端的电压被配置为获取所述像素电路的驱动晶体管的阈值电压。
例如，在所述检测方法的至少一个示例中，所述阈值电压等于所述驱动晶体管的控制端的电压与所述驱动晶体管的第一端的电压的差值。
本公开的至少一个实施例还提供了一种显示装置的驱动方法，所述显示装置包括像素电路，所述驱动方法包括：对所述像素电路执行本公开的至少一个实施例提供的任一检测方法，以用于获得所述像素电路的驱动晶体管的阈值电压；将所述阈值电压用于与待施加至所述像素电路的数据信号结合以驱动所述像素电路。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1是一种像素电路的示意图；
图2是本公开的至少一个实施例提供的一种像素电路的示意性框图；
图3是图2所示的像素电路的一个示例；
图4是图3所示的像素电路的一种驱动时序；
图5A是图3所示的像素电路在复位阶段的示意图；
图5B是图3所示的像素电路在充电阶段和采样阶段的示意图；
图5C是图3所示的像素电路在发光阶段的示意图；
图6是图2所示的像素电路的另一个示例；
图7是图2所示的像素电路的再一个示例；
图8是图2所示的像素电路的又再一个示例；
图9是本公开的至少一个实施例提供的显示面板和显示装置的示例性框图；
图10是图9所示的显示面板和显示装置的一个示例；
图11是图9所示的显示面板和显示装置的另一个示例的一个示意图；
图12是图9所示的显示面板和显示装置的另一个示例的另一个示意图；
图13是图9所示的显示面板和显示装置的再一个示例；
图14是图9所示的显示面板和显示装置的又再一个示例；以及
图15是图9所示的显示面板和显示装置的又再一个示例。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
目前，消费者对显示器件的尺寸和分辨率的要求不断增加、并因此对生产工艺的要求也不断增加。然而，目前在显示器件的生产制造过程中，由于生产工艺、制造技术等因素的影响，显示器件可能会出现波纹(Mura)。波纹例如是一种因显示器件的像素单元的显示偏差(例如，亮度偏差)导致的亮度不均匀现象。在显示器件存在波纹的情况下，显示器件的画面质量将对应地降低，由此降低了用户的使用体验。
本公开的发明人在研究中注意到，亮度均匀性是OLED(有机发光二级管)显示面板目前面临的一个主要问题。为了解决OLED显示面板的关于亮度均匀性的技术问题，除了改善制作工艺之外，研究人员还提出了内部补偿技术和外部补偿技术。
本公开的发明人在研究中注意到，在显示偏差的情况下，如果仅采用内部补偿技术，亮度均匀性提升的效果有限，此种情况下，可以通过例如外部补偿技术提升OLED显示面板的补偿效果。下面结合中小尺寸的OLED显示面板(例如，用于移动终端的显示面板)进行示例性说明。
例如，中小尺寸的OLED显示面板中通常采用低温多晶硅薄膜晶体管(LTPS TFT)，这是因为LTPS TFT的迁移率更大，晶体管所占面积更小，因此，更适合于制作高PPI(PixelsPer Inch，每英寸像素数目)的显示面板。对于中小尺寸显示面板中使用的OLED像素电路，由于形成TFT的多晶硅有源层的晶化工艺的限制，不同位置的LTPS TFT可能在诸如阈值电压、迁移率等电学参数上具有非均匀性，这种非均匀性会转化为OLED显示面板的像素单元之间的电流差异和亮度差异，并被人眼所感知(即波纹(Mura)现象)。
目前，可通过内部补偿技术或外部补偿技术来应对OLED显示面板的亮度均匀性和残像问题。该内部补偿技术是指在像素内部利用TFT构建的补偿子电路进行补偿的方法。该外部补偿技术是指通过外部的驱动电路或外部设备感知像素的电学或光学特性，然后进行对待显示的数据信号进行补偿的方法。在显示面板为高分辨率(QHD(2560x1440)及以上级别)的显示面板的情况下，由于OLED的电路结构复杂且制作工艺的难度较高，如果只对显示面板做内部补偿，有时很难完全消除显示屏幕的波纹现象。因此，为了提高显示面板的良率和/或显示质量、抑制波纹现象，可以采用外部补偿技术(例如，在内部补偿的基础上，采用外部补偿技术)进一步地提高显示面板的良率和/或显示质量。
外部补偿技术是一种用于消除或抑制显示器件的波纹，提升显示画面的亮度均匀性的技术。图1是一种可应用外部补偿技术的像素电路的示意图。
需要说明的是，为方便描述，图1还示出了检测电路。例如，图1所示的像素电路可以实现为4T1C像素电路，也即，图1所示的像素电路的核心电路为四个晶体管和一个电容。
如图1所示，该像素电路500包括第一晶体管T1、存储电容C1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5，第六晶体管T6和第七晶体管T7。
如图1所示，第一晶体管T1被配置为驱动晶体管，并被配置为可驱动与像素电路500电连接的发光元件EL发光；第一晶体管T1的第一端与第一电源端VDD相连，以接收第一电源端VDD提供的第一电源电压；第一晶体管T1的第二端被配置为与发光元件EL电连接，以向发光元件EL提供驱动电流。
如图1所示，第七晶体管T7被配置为可将发光元件EL与第二电源端VSS电连接，第二电源端VSS被配置为提供第二电源电压，第二电源电压小于第一电源电压。例如，第一电源端VDD和第二电源端VSS可以分别为包括该像素电路500的显示装置的电源的一部分。
本公开的发明人注意到，可以通过以下的阈值检测方法来获取(例如，估计)第一晶体管T1的阈值电压：使用第一电源端VDD提供的第一电源电压对驱动晶体管(第一晶体管T1)的栅极充电；在充电完成或充电接近完成时，使用检测电路20获取第一晶体管T1的控制端的电压；然后，将检测电路20获取的第一晶体管T1的控制端的电压与基于第一电源端VDD输出的第一电源电压的理论值或设计值(例如，理论值或设计值为固定值)之间的差值作为第一晶体管T1的阈值电压。
然而，本公开的发明人注意到，第一电源端VDD输出的第一电源电压的实际值存在波动(也即，第一电源端VDD输出的第一电源电压的实际值与第一电源端VDD输出的第一电源电压的理论值或设计值之间存在差异，且该差异随时间变化)，并且，第一晶体管T1的第一端接收的电压的电压值与第一电源端VDD输出的第一电源电压的实际值之间存在差异，由此不利的影响了上述阈值检测方法的准确性。
本公开的至少一个实施例提供了一种像素电路、像素电路的检测方法、显示面板、显示装置以及显示装置的驱动方法。该像素电路包括：驱动电路、第一感测线和第二感测线。驱动电路被配置为可驱动与像素电路电连接的发光元件发光；驱动电路包括控制端、第一端和第二端；驱动电路的第一端被配置为与第一电源端电连接，以接收第一电源端提供的第一电源电压；驱动电路的第一端还被配置为与第一感测线电连接；驱动电路的第二端被配置为与发光元件电连接；驱动电路的控制端被配置为与第二感测线电连接。该像素电路的检测方法、显示面板、显示装置以及显示装置的驱动方法可以提升像素电路的阈值检测结果的准确度以及显示面板和显示装置的显示效果。
下面通过几个示例和实施例对根据本公开实施例提供的像素电路、像素电路的检测方法、显示面板、显示装置以及显示装置的驱动方法进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体示例和实施例中不同特征可以相互组合，从而得到新的示例和实施例，这些新的示例和实施例也都属于本公开保护的范围。
图2是本公开的至少一个实施例提供的一种像素电路100的示意性框图。如图2所示，该像素电路100包括驱动电路111、第一感测线SENL1和第二感测线SENL2。驱动电路111被配置为可驱动与像素电路100电连接的发光元件130发光；驱动电路111包括控制端、第一端和第二端；驱动电路111的第一端被配置为与第一电源端VDD电连接，以接收第一电源端VDD提供的第一电源电压；驱动电路111的第一端还被配置为与第一感测线SENL1电连接(例如，直接相连或间接相连)；驱动电路111的第二端被配置为与发光元件130电连接(例如，直接相连或间接相连)；驱动电路111的控制端被配置为与第二感测线SENL2电连接。
例如，通过设置第一感测线SENL1和第二感测线SENL2，可以提升阈值检测的准确度。下面结合图2和图3进行示例性说明。图3是图2所示的像素电路100的一个示例。
需要说明的是，为方便描述，图2和图3还示出了检测电路20。例如，检测电路20包括第一信号端241(图2和图3未示出，参见图10)和第二信号端242(图2和图3未示出，参见图10)，第一信号端241被配置为与第一感测线SENL1电连接，第二信号端242被配置为与第二感测线SENL2电连接。
例如，如图2和图3所示，驱动电路111包括第一晶体管T1；第一晶体管T1包括控制端、第一端和第二端；第一晶体管T1的控制端、第一端和第二端分别被配置为驱动电路111的控制端、第一端和第二端；第一晶体管T1的控制端被配置为与第一节点N1相连，第一晶体管T1的第二端被配置为与第二节点N2相连。
例如，如图2所示，像素电路100还包括存储电路116，存储电路116被配置为存储写入至驱动电路111的控制端的信号。例如，如图2和图3所示，存储电路116包括存储电容C1；存储电容C1的第一端被配置为与第一节点N1相连；存储电容C1的第二端被配置为与第一晶体管T1的第一端相连。
例如，如图2所示，像素电路100还包括补偿连接电路112，补偿连接电路112被配置为将驱动电路111的第二端和驱动电路111的控制端相连电连接。例如，如图2和图3所示，补偿连接电路112包括第二晶体管T2；第二晶体管T2的第一端被配置为与第一节点N1相连；第二晶体管T2的第二端被配置为与第二节点N2相连；第二晶体管T2的控制端被配置为与感测控制线Sn相连，以接收感测控制线Sn提供的感测控制信号；第二晶体管T2响应于感测控制信号将第一晶体管T1的控制端与第一晶体管T1的第二端电连接。
例如，如图2所示，像素电路100还包括感测连接电路113，感测连接电路113被配置为将驱动电路111的控制端与第二感测线SENL2电连接；感测连接电路113包括第一端、第二端和控制端；感测连接电路113的第一端与驱动电路111的控制端相连；感测连接电路113的第二端与第二感测线SENL2相连。例如，如图2和图3所示，感测连接电路113包括第三晶体管T3；第三晶体管T3包括第一端、第二端和控制端，第三晶体管T3的第一端、第二端和控制端分别被配置为感测连接电路113的第一端、第二端和控制端；第三晶体管T3的第一端被配置为与第一节点N1相连，第三晶体管T3的第二端被配置为与第二感测线SENL2相连；第三晶体管T3的控制端被配置为与感测控制线Sn相连，以接收感测控制线Sn提供的感测控制信号；第三晶体管T3响应于感测控制信号将第一晶体管T1的控制端与第二感测线SENL2电连接；此种情况下，检测电路20可以经由第二感测线SENL2和导通的第三晶体管T3获取第一晶体管T1的控制端的电压。
例如，如图2所示，像素电路100还包括数据写入电路115。数据写入电路115被配置为使得数据信号可写入至驱动电路111的控制端。例如，如图2所示，数据写入电路115被配置为将驱动电路111的控制端与第二感测线SENL2电连接。例如，如图2和图3所示，数据写入电路115包括第四晶体管T4；第四晶体管T4的第一端被配置为与第一节点N1相连；第四晶体管T4的第二端被配置为与第二感测线SENL2相连，以接收第二感测线SENL2提供的数据信号。第四晶体管T4的控制端被配置为与扫描控制线Gn相连，以接收扫描控制线Gn提供的扫描控制信号；第四晶体管T4被配置为响应扫描控制信号将第二感测线SENL2提供的数据信号写入至驱动电路111的控制端。此种情况下，第二感测线SENL2复用为数据线DL，检测电路20复用为数据驱动电路，也即，检测电路20分时的获取第一晶体管T1的控制端的电压以及向第一晶体管T1的控制端提供数据信号。例如，扫描控制信号的有效电平的持续时间(或无效电平的持续时间)不等于感测控制信号的有效电平的持续时间(或无效电平的持续时间)，由此可以提升包括该像素电路的显示面板的补偿效果和显示效果。
例如，如图2所示，像素电路100还包括像素电路100还包括复位电路114，复位电路114被配置为接收复位信号，以用于对驱动电路111的控制端执行复位操作。例如，如图2所示，复位电路114包括第一端、第二端和控制端，复位电路114的第一端与第二感测线SENL2相连，复位电路114的第二端被配置为接收复位信号。例如，如图2和图3所示，复位电路114包括第五晶体管T5；第五晶体管T5包括第一端、第二端和控制端；第五晶体管T5的第一端、第二端和控制端分别被配置为复位电路114的第一端、第二端和控制端；第五晶体管T5的第一端被配置为与第二感测线SENL2相连，第五晶体管T5的第二端被配置为接收复位信号Vini；第五晶体管T5的控制端被配置为与复位控制线RST相连，以接收复位控制线RST提供的复位控制信号，并对驱动电路111的控制端执行复位操作。
例如，如图2所示，像素电路100还包括电压选择电路117；电压选择电路117被配置为将发光元件130的第二端选择性地连接到第一电源端VDD和第二电源端VSS之一；第二电源端VSS被配置为提供第二电源电压，第二电源电压小于第一电源电压。例如，电压选择电路117包括第一电源电压提供电路(图中未标示)和第二电源电压提供电路(图中未标示)；第一电源电压提供电路被配置为可将发光元件130的第二端电连接到第一电源端VDD；以及第二电源电压提供电路被配置为可将发光元件130的第二端电连接到第二电源端VSS。
例如，如图2和图3所示，第一电源电压提供电路包括第六晶体管T6，第二电源电压提供电路包括第七晶体管T7。
例如，如图2和图3所示，第六晶体管T6的第一端被配置为与第一电源端VDD相连，第六晶体管T6的第二端被配置为与发光元件130的第二端相连；第六晶体管T6的控制端被配置为与第二感测控制线SEN相连，以接收第二感测控制线SEN提供的第二感测控制信号；第六晶体管T6响应于第二感测控制信号将发光元件130的第二端电连接到第一电源端VDD。例如，第二感测控制信号在感测阶段为有效信号(例如，Vgl)，第六晶体管T6在感测阶段导通，因此，使得发光元件130的第二端在感测阶段电连接到第一电源端VDD，由此可以避免发光元件130在感测阶段发光。这样可以提高采用该像素电路100的显示装置的对比度，降低能耗。
例如，如图2和图3所示，第七晶体管T7的第一端被配置为与第二电源端VSS相连，第七晶体管T7的第二端被配置为与发光元件130的第二端相连；第七晶体管T7的控制端被配置为与发光控制线EM相连，以接收发光控制线EM提供的发光控制信号；发光控制信号在感测阶段为无效信号(例如，Vgh)，由此发光元件130的第二端在感测阶段不与第二电源端VSS相连。
例如，在发光阶段，第七晶体管T7响应于发光控制信号(例如，发光控制信号在发光阶段为有效信号)将发光元件130的第二端电连接到第二电源端VSS，因此，第七晶体管T7在发光阶段导通，发光元件130的第二端在发光阶段电连接到第二电源端VSS，由此使得发光元件130可以在发光阶段发光。
需要说明的是，在一些示例中，像素电路还可以不包括电压选择电路117，此种情况下，像素电路可以选用发光控制电路，该发光控制电路例如设置在驱动晶体管(第一晶体管T1)和发光元件的第一端之间，不再赘述。
例如，第一晶体管T1至第七晶体管T7可以均为P型晶体管(例如，PMOS管，也即，n型衬底、p沟道，靠空穴的流动运送电流的MOS管)；此种情况下，第一晶体管T1至第七晶体管T7在接收到高电平(第一电平)时关闭，在接收到低电平(第二电平，第二电平小于第一电平)时导通，也即，高电平(第一电平)为无效电平(也即，使得晶体管关闭的电平)，低电平(第二电平)为有效电平(也即，使得晶体管导通的电平)。需要说明的是，第一晶体管T1至第七晶体管T7不限于均实现为P型晶体管，根据实际应用需求，第一晶体管T1至第七晶体管T7的一个或多个还可以实现为N型晶体管。
例如，如图2所示，该像素电路100还包括第二存储电路118。例如，如图2和图3所示，第二存储电路118包括第二存储电容C2，第二存储电容C2例如为第二感测线SENL2的寄生电容，也即，第二存储电容C2不独立存在。
例如，如图2和图3所示，发光元件130可以为有机发光元件EL，有机发光元件EL例如可以为有机发光二极管(OLED)，但本公开的实施例不限于此。例如，发光元件130还可以为无机发光元件。
例如，图3所示的像素电路100可以实现为4T1C像素电路，也即，图3所示的像素电路100的核心电路为四个晶体管(第一晶体管T1至第四晶体管T4)和一个电容(存储电容C1)。需要说明的是，在一些示例中，也可以将第五晶体管T5第七晶体管T7及发光元件不作为像素电路100的一部分，不再赘述。
下面结合图4以及图5A-图5B说明图3所示的像素电路100的阈值检测方法。
图4是图3所示的像素电路100的一种驱动时序。如图4所示，像素电路100的阈值检测包括复位阶段ST_RST、充电阶段ST_CH和采样阶段ST_SMPL。
图5A是图3所示的像素电路100在复位阶段ST_RST的示意图，如图5A所示，在复位阶段ST_RST，第二晶体管T2、第三晶体管T3、第五晶体管T5和第六晶体管T6均接收有效电平，第四晶体管T4和第七晶体管T7均接收无效电平，此种情况下，第二晶体管T2、第三晶体管T3、第五晶体管T5和第六晶体管T6导通，第四晶体管T4和第七晶体管T7关闭；复位信号Vini经由导通的第五晶体管T5、第二感测线SENL2和导通的第三晶体管T3写入至第一晶体管T1的控制端。例如，复位信号Vini为复位电压，复位电压例如等于零伏。
图5B是图3所示的像素电路100在充电阶段ST_CH和采样阶段ST_SMPL的示意图。如图5B所示，在充电阶段ST_CH和采样阶段ST_SMPL，第二晶体管T2、第三晶体管T3和第六晶体管T6均接收有效电平，第四晶体管T4、第五晶体管T5和第七晶体管T7均接收无效电平，此种情况下，第二晶体管T2、第三晶体管T3和第六晶体管T6导通，第四晶体管T4、第五晶体管T5和第七晶体管T7关闭。
例如，在充电阶段ST_CH，第一电源端VDD对第一晶体管T1的控制端(存储电容C1)充电，直至第一晶体管T1的控制端的电压等于或接近V_SEN1+Vth，此处，V_SEN1为当前第一电源电压，Vth为第一晶体管T1的阈值电压。
例如，在采样阶段ST_SMPL(也即，在第一晶体管T1的控制端的电压等于或接近V_SEN1+Vth的一段时间)，检测电路20可以基于采样信号SMPL获取特定时刻(采样阶段ST_SMPL)的第一晶体管T1的第一端的电压V_SEN1(也即，当前第一电源电压)和第一晶体管T1的控制端的电压V_SEN2(例如，检测电路20可以在同一时刻同时获取第一晶体管T1的第一端的电压V_SEN1以及第一晶体管T1的控制端的电压V_SEN2)，第一晶体管T1的第一端的电压V_SEN1和第一晶体管T1的控制端的电压V_SEN2例如均为模拟信号。例如，检测电路20可以经由第一感测线SENL1检测驱动晶体管(例如，第一晶体管T1)的第一端的电压V_SEN1，并经由第二感测线SENL2检测驱动晶体管的控制端的电压V_SEN2。由此，可以基于驱动晶体管的第一端的电压V_SEN1以及驱动晶体管的控制端的电压V_SEN2获取像素电路100的驱动晶体管的阈值电压Vth。阈值电压Vth等于驱动晶体管的控制端的电压V_SEN2与驱动晶体管的第一端的电压V_SEN1的差值，也即，Vth＝V_SEN2-V_SEN1。例如，由于P型晶体管的阈值电压为负，在第一晶体管T1为P型晶体管的情况下，在采样阶段ST_SMPL，驱动晶体管的控制端的电压V_SEN2小于第一端的电压V_SEN1。
例如，可以将阈值电压Vth与待施加至像素电路100的数据信号结合获得校正后的数据信号Vdat_correct，并可以在发光阶段(例如，包括该像素电路100的显示面板10的显示阶段)基于校正后的数据信号驱动像素电路100。
例如，将阈值电压Vth与待施加至像素电路100的数据信号结合获得校正后的数据信号Vdat_correct的具体方法可以根据实际应用进行设定。在一个示例中，可以首先对显示面板的各个像素单元进行伽马校正，并获取显示面板的各个像素单元在第一帧中的校正后的数据信号。然后，基于前一帧中各个像素单元的校正后数据信号(也即，施加至各个像素单元的数据信号)以及阈值电压的变化量(或者基于前一帧中各个像素单元的校正后数据信号、阈值电压的变化量以及待施加至的数据电压的变化量)获取当前帧中各个像素单元的校正后数据信号。
例如，在前一帧中待施加至像素电路100的数据电压和当前帧中待施加至像素电路100的数据电压保持不变时，校正后的数据信号等于在前一帧施加至像素电路100的数据电压(也即，前一帧的校正后的数据信号)Vdat_LF与阈值电压变化量△Vth_dat之和，也即，Vdat_correct＝Vdat_LF+△Vth_dat。此处，阈值电压变化量△Vth_dat满足以下表达式。
△Vth_dat＝Vth__CF-Vth__LF
＝(V_SEN2_CF–V_SEN1_CF)-(V_SEN2_LF-V_SEN1_LF)。
此处，Vth__CF是驱动晶体管在当前帧的阈值电压，Vth__LF是驱动晶体管在前一帧的阈值电压，V_SEN2_CF是驱动晶体管的控制端在当前帧的电压，V_SEN1_CF是驱动晶体管的第一端在当前帧的电压，V_SEN2_LF是驱动晶体管的控制端在前一帧的电压，V_SEN1_LF是驱动晶体管的第一端在前一帧的电压。
例如，在当前帧中待施加至像素电路100的数据电压相比于前一帧中待施加至像素电路100的数据电压发生改变时，校正后的数据信号等于在前一帧中施加至像素电路100的数据电压(也即，前一帧的校正后的数据信号)Vdat_LF、待施加至像素电路100的数据电压的改变量△Vdat以及阈值电压变化量△Vth_dat之和，也即，Vdat_correct＝Vdat_LF+△Vdat+△Vth_dat。此处，待施加至像素电路100的数据电压的改变量△Vdat等于当前帧中待施加至像素电路100的数据电压Vdat_CFI与前一帧中待施加至像素电路100的数据电压Vdat_LFI的差值，也即，△Vdat＝Vdat_CFI-Vdat_LFI。因此，Vdat_correct＝Vdat_LF+Vdat_CFI-Vdat_LFI+Vth__CF-Vth__LF。
例如，通过设置第一感测线SENL1和第二感测线SENL2，并分别采用第一感测线SENL1和第二感测线SENL2同时获取第一晶体管T1的第一端的电压V_SEN1以及第一晶体管T1的控制端的电压V_SEN2，可以避免第一电源电压端输出的第一电源电压的波动对阈值检测的准确度的不利影响，由此可以提升第一晶体管T1的阈值电压Vth以及校正后的数据信号的准确度，提升包括该像素电路的显示面板和显示装置的显示效果。
图5C是图3所示的像素电路100在发光阶段的示意图。例如，如图5C所示，在发光阶段，第二晶体管T2、第三晶体管T3、第五晶体管T5和第六晶体管T6均接收无效电平，第四晶体管T4和第七晶体管T7均接收有效电平，此种情况下，第二晶体管T2、第三晶体管T3、第五晶体管T5和第六晶体管T6关闭，第四晶体管T4和第七晶体管T7导通。
例如，如图5C所示，在发光阶段，检测电路20经由导通的第四晶体管T4将校正后的数据信号写入到第一晶体管T1的控制端；导通的第七晶体管T7将发光元件130的第二端连接至第二电源端VSS，此种情况下，发光元件130基于施加在第一晶体管T1的控制端的校正后的数据信号发光。
需要说明的是，图2所示的像素电路100不限于实现为图3所示的像素电路100，根据实际应用需求，图2所示的像素电路100还可以实现为图6所示的像素电路100、图7所示的像素电路100、图8所示的像素电路100或其它适用的像素电路。下面结合图6-图8做示例性说明。
图6是图2所示的像素电路100的另一个示例。图6所示的像素电路100和图3所示的像素电路100类似，因此，此处仅阐述两者的不同之处，相同之处不再赘述。
如图3和图6所示，图6所示的像素电路100和图3所示的像素电路100的不同包括以下两点。(1)图6所示的像素电路100的第五晶体管T5的第二端与第二电源端VSS相连，也即，图6所示的像素电路100的第二电源电压被复用为复位信号，由此包括图6所示的像素电路100的显示装置无需设置复位信号提供端。(2)图6所示的像素电路100的第四晶体管T4的第二端被配置为与数据信号提供端Vdat(数据线DL)相连，此种情况下，数据线DL和第二感测线SENL2为不同的走线，检测电路20无需具有提供数据信号的功能。
图7是图2所示的像素电路100的另一个示例。图7所示的像素电路100和图3所示的像素电路100类似，因此，此处仅阐述两者的不同之处，相同之处不再赘述。
如图3和图7所示，图7所示的像素电路100和图3所示的像素电路100的不同包括：图7所示的像素电路100不包括第四晶体管T4，且图7所示的像素电路100的第二晶体管T2的控制端和第三晶体管T3的控制端与不同的控制线(Sn1和Sn)相连。此种情况下，数据写入电路115的功能由第三晶体管T3实现，也即，感测连接电路113复用为数据写入电路115。例如，通过使得第二晶体管T2的控制端和第三晶体管T3的控制端与不同的控制线(Sn1和Sn)相连，可以保证第二晶体管T2(补偿连接电路112)在发光阶段关闭。例如，图7所示的像素电路100可以实现为3T1C像素电路100，也即，图7所示的像素电路100的核心电路为三个晶体管(第一晶体管T1至第三晶体管T3)和一个电容(存储电容C1)。
图8是图2所示的像素电路100的再一个示例。图8所示的像素电路100和图3所示的像素电路100类似，因此，此处仅阐述两者的不同之处，相同之处不再赘述。
如图3和图8所示，图8所示的像素电路100和图3所示的像素电路100的不同包括：图8所示的像素电路100不包括电压选择电路117，此种情况下，发光元件130的第二端与可变电源端VDD_VSS电连接(相连)，可变电源端VDD_VSS被配置为在感测阶段提供第一电源电压，并被配置为在发光阶段提供第二电源电压。
需要说明的是，图3所示的像素电路100可以具有以上四个不同之处(也即，图6所示的像素电路100的两个不同之处，图7所示的像素电路100的一个不同之处以及图8所示的像素电路100的一个不同之处)的任一个或任意组合。例如，包括以上四个不同之处的任一个或任意组合的像素电路可以作为图2所示的像素电路100。
本公开的至少一个实施例还提供了一种显示面板10和显示装置01。图9是本公开的至少一个实施例提供的显示面板10和显示装置01的示例性框图。本公开的至少一个实施例提供的显示面板10包括本公开的至少一个实施例提供的任一像素电路100，本公开的至少一个实施例提供的显示装置01包括本公开的至少一个实施例提供的任一显示面板10。
例如，图9所示的显示面板10包括阵列排布的多个像素单元。多个像素单元的每个包括本公开的至少一个实施例提供的任一像素电路100。
在一些示例中，显示面板10的多个像素单元的像素电路100的至少部分可以共用第一感测线SENL1，此种情况下，可以减少第一感测线SENL1的数量以及第一感测线SENL1占据的面积，由此可以保证或提升显示面板10的分辨率。下面结合图10-图15进行示例性说明。
图10是图9所示的显示面板10和显示装置01的一个示例。如图10所示，显示面板10包括彼此交叉的多根栅线GL和多根数据线DL，多根栅线GL和多根数据线DL限定了阵列排布的多个像素单元210，多个像素单元210的每个包括本公开的至少一个实施例提供的任一像素电路100。
例如，如图10所示，多根数据线DL被复用为多根第二感测线SENL2，也即，位于同一列的像素单元210的像素电路100共用同一根第二感测线SENL2。
例如，如图10所示，显示面板10的所有的像素单元210的像素电路100共用同一根第一感测线SENL1。例如，如图10所示，多个像素单元210包括第一像素单元210和第二像素单元212，第一像素单元210的第一感测线SENL1和第二像素单元212的第一感测线SENL1彼此电连接；第一像素单元210的第一感测线SENL1和第二像素单元212的第一感测线SENL1为同一公共感测线231。
如图10所示，显示面板10还包括电源总线220，显示面板10的所有的像素单元210的像素电路100(像素电路100的第一晶体管T1的第一端)均与电源总线220相连。
如图10所示，显示面板10还包括多根第一电源走线221和多根第二电源走线222。第一电源走线221的延伸方向与数据线DL的延伸方向相同，多根第一电源走线221均与电源总线220电连接(例如，直接电性连接)。第二电源走线222的延伸方向与栅线GL的延伸方向相同，多根第二电源走线222和与其交叉的第一电源走线221电连接(例如，直接相连)。
如图10所示，该显示装置01还包括电源30和检测电路20。如图10所示，电源包括第一电源端VDD和第二电源端VSS(图10中未示出，参见图12)，第一电源端VDD提供第一电源电压，第二电源端VSS提供第二电源电压；电源总线220被配置为与第一电源端VDD电连接，由此电源总线220可以为多个像素单元210提供第一电源电压。例如，电源30可以实现为电路板(例如，柔性电路板)。
如图10所示，该显示装置01还包括供电走线201，供电走线201位于第一电源端VDD和电源总线220之间，并从第一电源端VDD延伸至电源总线220，以使得电源总线220与第一电源端VDD电连接。例如，如图10所示，显示装置01包括两根供电走线201，两根供电走线201分别与电源总线220的两端相连。例如，显示装置01还可以包括其它适用数目的供电走线201，在此不再赘述。
如图10所示，检测电路20包括第一信号端241和第二信号端242，第一信号端241被配置为与第一感测线SENL1电连接，第二信号端242被配置为与第二感测线SENL2电连接。
例如，如图10所示，第二信号端242的数目等于第二感测线SENL2的数目，显示面板10的多根数据线DL(第二感测线SENL2)与检测电路20的多个第二信号端242相连。例如，检测电路20可以实现为芯片(半导体芯片，IC)或者FPGA电路，例如，检测电路20还具有提供数据信号的功能。
如图10所示，公共感测线231(例如，公共感测线231的两端)被配置为与电源总线220和第一信号端241电连接电连接。例如，如图10所示，公共感测线231位于电源总线220和第一信号端241之间，并从电源总线220延伸至第一信号端241。例如，如图10所示，第一信号端241的数目等于第一感测线SENL1的数目(也即，公共感测线231的数目)。
例如，电源总线220包括电阻中点，公共感测线231与电源总线220电阻中点相连。例如，电源总线220的电阻中点可以为电源总线220物理中点。
需要说明的是，显示面板10和显示装置01不限于包括一根公共感测线231，根据实际应用需求，显示装置01还可以包括两根公共感测线231，下面结合图11和图12进行示例性说明。
图11是图9所示的显示面板10和显示装置01的另一个示例的一个示意图，图12是图9所示的显示面板10和显示装置01的另一个示例的另一个示意图；图11和图12所示的显示面板10和显示装置01与图10所示的显示面板10和显示装置01类似，因此，此处仅阐述两者的不同之处，相同之处不再赘述。
例如，图11所示的显示面板10的所有的像素单元210的像素电路100共用两根公共感测线231，两根公共感测线231分别与电源总线220的第一位置2311和第二位置2312相连。例如，如图11所示，第一位置2311和第二位置2312分别接近电源总线220的供电走线201(或电源总线220的两个端点)，且第一位置2311和第二位置2312位于多根数据线DL的最外侧数据线DL的靠近对应的供电走线201的一侧。例如，第一位置2311和第二位置2312分别电源总线220的第一端和第二端之间的电阻1/5点和电阻4/5点；又例如，第一位置2311和第二位置2312分别电源总线220的第一端和第二端之间的电阻1/3点和电阻2/3点；再例如，第一位置2311和第二位置2312分别电源总线220的第一端和第二端之间的电阻1/7点和电阻6/7点。
例如，通过设置两根公共感测线231，可以检测获得电源总线220的第一位置2311处的电压值和第二位置2312处的电压值，此种情况下，驱动电路111的第一端的电压等于第一位置2311处的电压值和第二位置2312处的电压值的平均值。例如，通过设置两根公共感测线231可以提升阈值检测的准确度。
例如，如图11所示，多个像素单元210还包括第三像素单元213和第四像素单元214，第三像素单元213的第一感测线SENL1和第四像素单元214的第一感测线SENL1同为另一公共感测线231(例如，右侧的公共感测线231)；公共感测线231和另一公共感测线231分别连接到电源总线220的不同位置(例如，分别连接到第一位置和第二位置)。例如，第一像素单元210、第二像素单元212、第三像素单元213和第四像素单元214经由电源总线220彼此电连接。
需要说明的是，图11所示的显示面板10和显示装置01不限于设置两根公共感测线231，根据实际应用需求，图11所示的显示面板10和显示装置01还可以设置其它适用数目的公共感测线231。
例如，如图12所示，显示面板10包括阵列区域(AA区)和周边区域，阵列区域包括多个像素单元210。需要说明的是，在本公开的一些示例中，像素单元210的像素电路100包括感测线是指检测电路20经由该感测线获取该像素电路100的感测信号，而不限定该感测线完全位于该像素单元210中。例如，感测线的部分可以位于像素单元210中，或者整根感测线还可以位于对应的像素单元210之外。
例如，如图12所示，显示面板10可以包括两根电源总线220，两根电源总线220设置在第一电源走线221的两侧，并分别与第一电源走线221的两端相连。
例如，如图12所示，显示装置01还可以包括两组驱动电路111，每组驱动电路111包括沿栅线GL延伸方向顺次布置的第一栅极驱动电路251、第二栅极驱动电路252以及复位电压提供电路253。例如，如图12所示，两组驱动电路111在栅线GL延伸方向上设置在阵列区域的两侧。例如，第一栅极驱动电路251和第二栅极驱动电路252可以均实现为GOA(阵列基板上栅驱动集成)。例如，显示装置01不限于采用图12所示的双边驱动，显示装置01还可以采用单边驱动。
例如，第一栅极驱动电路251与像素电路100的发光控制线EM(或第七晶体管T7的控制端)电连接，以为像素电路100提供发光控制信号。例如，第二栅极驱动电路252与像素电路100的扫描控制线Gn(或第四晶体管T4的控制端)电连接，以为像素电路100提供扫描控制信号。例如，复位电压提供电路253与像素电路100的复位电路114(第五晶体管T5的第二端)相连，以为像素电路100提供复位信号。
例如，如图12所示，显示装置01还可以包括第二电源总线280，第二电源总线280沿着显示装置01的周边区域延伸(围绕阵列区域区和两组驱动电路111)，并与电源的第二电源端VSS相连，以将第二电源端VSS提供的第二电源电压提供给显示装置01的各个像素单元210的像素电路100。
例如，如图12所示，显示装置01还可以包括静电释放结构ESD、N选一选择电路MUX等。例如，N选一选择电路MUX包括N个输入端和一个输出端，N选一选择电路MUX的N个输入端分别与显示面板10的N根数据线DL相连，以减少检测电路20的第二信号端242的数目。
需要说明的是，在使用检测电路20获取检测信号时，可以针对阵列区域进行逐行扫描，此种情况下，位于不同行的像素单元的像素电路100与不同的扫描控制线和不同的感测控制线相连。例如，针对阵列区域进行逐行扫描的情况下，多个像素单元210接收的第一电源电压的差异较小，由此可以进一步地提升阈值检测的准确度。
图13是图9所示的显示面板10和显示装置01的再一个示例；图13所示的显示面板10和显示装置01与图11所示的显示面板10和显示装置01类似，因此，此处仅阐述两者的不同之处，相同之处不再赘述。
例如，图13所示显示面板10和显示装置01与图11所示的显示面板10和显示装置01具有以下区别。(1)图13所示显示面板10不包括第二电源走线222，每列像素单元210与同一根第一电源走线221相连，多根第一电源走线221均与电源总线220相连。(2)图13所示显示面板10包括多根(M根，M等于像素单元210的列数)公共感测线231，每列像素单元210与同一根公共感测线231相连，也即，位于同一列的像素单元210的第一感测线SENL1彼此电连接，且位于同一列的像素单元210的第一感测线SENL1配置为同一公共感测线231。(3)检测电路20包括多个(例如，M个)第一信号端241，多根公共感测线231分别与多个第一信号端241相连。例如，通过使得每列像素单元210与同一根公共感测线231相连，可以进一步地提升阈值检测的准确度。
图14是图9所示的显示面板10和显示装置01的又再一个示例；图14所示的显示面板10和显示装置01与图11所示的显示面板10和显示装置01类似，因此，此处仅阐述两者的不同之处，相同之处不再赘述。
例如，如图14所示，显示面板10的显示区域可以划分为两个子显示区域(图中未标示)，显示面板10包括两条电源总线220，两条电源总线220的至少部分分别位于两个子显示区域；如图14所示，每个子显示区域的所有的像素单元210的像素电路100的驱动电路111的第一端(第一晶体管T1的第一端)均与对应的电源总线220电连接(也即，每个子显示区域的所有的像素单元210的像素电路100的驱动电路111的第一端彼此电连接)，由此两条电源总线220可以分别向两个子显示区域的像素单元210供电；两条电源总线220分别与电源的第一电源端VDD相连，以分别接收第一电源端VDD提供的第一电源电压。
例如，如图14所示，显示面板10包括两组公共感测线231，每个子显示区域的所有像素单元210的显示子像素共用同一组公共感测线231，也即，每个子显示区域的所有像素单元210的第一感测线SENL1彼此电连接，且每个子显示区域的所有像素单元210的第一感测线SENL1为同一公共感测线231；如图14所示，两组公共感测线231分别与检测电路20电连接，以分别向检测电路20两个子显示区域的各个像素单元210的第一电源电压。
例如，通过将显示面板10的显示区域划分为两个子显示区域，并使得每个子显示区域的所有像素单元210的与对应的电源总线220电连接，可以降低显示面板10的像素单元210接收的第一电源电压与感测到的第一电源电压差之间的差异(差异的最大值)，由此可以进一步地提升阈值检测的准确度。
需要说明的是，对于图14所示的显示面板10，两个子显示区域不限于在数据线DL延伸的方向上并列布置，根据实际应用需求，两个子显示区域还可以在栅线GL延伸的方向上并列布置。需要说明的是，图14所示的显示面板10不限于划分为两个子显示区域，还可以划分为其它适用数目的子显示区域。
图15是图9所示的显示面板10和显示装置01的又再一个示例；图15所示的显示面板10和显示装置01与图11所示的显示面板10和显示装置01类似，因此，此处仅阐述两者的不同之处，相同之处不再赘述。
例如，如图15所示，显示面板10不包括电源总线220，显示面板10的各个像素单元210(各个像素单元210的像素电路100的驱动电路111的第一端)分别与电源30的第一电源端VDD相连。如图15所示，多个像素单元210的第一感测线SENL1彼此独立，多个像素单元210的第一感测线SENL1分别以走线的形式延伸至检测电路20。
例如，如图15所示，多个像素单元210包括第一像素单元210和第二像素单元212，第一像素单元210的第一感测线SENL1和第二像素单元212的第一感测线SENL1彼此独立。例如，如图15所示，第一像素单元210的第一感测线SENL1从第一像素单元210所在位置以走线的形式延伸至检测电路20；或/和第二像素单元212的第一感测线SENL1从第二像素单元212所在位置以走线的形式延伸至检测电路20。
例如，通过使得多个像素单元210的第一感测线SENL1彼此独立，可以进一步地缩小像素单元210接收的第一电源电压与第一感测线SENL1感测的第一电源电压之间的差异，由此可以进一步地提升阈值检测的准确度。
需要说明的是，对于该显示面板10和显示装置01的其它组成部分(例如，控制装置、图像数据编码/解码装置、时钟电路等)可以采用适用的部件，这些均是本领域的普通技术人员所应该理解的，在此不做赘述，也不应作为对本公开的限制。
本公开的至少一个实施例还提供了一种像素电路的检测方法，像素电路包括驱动电路，驱动电路包括驱动晶体管(例如，第一晶体管)，检测方法包括：经由第一感测线检测驱动晶体管的第一端的电压，以及经由第二感测线检测驱动晶体管的控制端的电压。驱动晶体管的第一端被配置为与第一电源端电连接，以接收第一电源端提供的第一电源电压。驱动晶体管的第一端的电压以及驱动晶体管的控制端的电压被配置为获取像素电路的驱动晶体管的阈值电压。例如，阈值电压等于驱动晶体管的控制端的电压与驱动晶体管的第一端的电压的差值。
例如，通过经由第一感测线检测驱动晶体管的第一端的电压，并经由第二感测线检测驱动晶体管的控制端的电压，可以提升阈值检测的准确度，以及包括该像素电路的显示面板和显示装置的显示效果。
例如，像素电路的检测方法的具体实现方式可以参见前述的像素电路的实施例，在此不再赘述。
本公开的至少一个实施例还提供了一种显示装置的驱动方法，显示装置包括像素电路，驱动方法包括以下的步骤S101和步骤S102.
步骤S101：对像素电路执行本公开的至少一个实施例提供的任一检测方法，以用于获得像素电路的驱动晶体管(例如，第一晶体管)的阈值电压。
步骤S102：将阈值电压用于与待施加至像素电路的数据信号结合以驱动像素电路。
例如，可以将阈值电压用于与待施加至像素电路的数据信号结合获得校正后的数据信号，并可以在发光阶段(例如，包括该像素电路的显示面板的显示阶段)基于校正后的数据信号驱动像素电路。例如，校正后的数据信号的计算方法可以参见本公开的至少一个实施例提供的像素电路和显示面板，此处不再赘述。例如，本公开的至少一个实施例提供的显示装置的驱动方法可以提升显示装置的显示效果。
虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (15)

1.一种像素电路，包括：驱动电路、第一感测线和第二感测线，
其中，所述驱动电路被配置为可驱动与所述像素电路电连接的发光元件发光；
所述驱动电路包括控制端、第一端和第二端；
所述驱动电路的第一端被配置为与第一电源端电连接，以接收所述第一电源端提供的第一电源电压；
所述驱动电路的第一端还被配置为与所述第一感测线电连接；
所述驱动电路的第二端被配置为与所述发光元件电连接；以及
所述驱动电路的控制端被配置为与所述第二感测线电连接。
2.根据权利要求1所述的像素电路，还包括补偿连接电路、存储电路和感测连接电路，
其中，所述补偿连接电路被配置为将所述驱动电路的第二端和所述驱动电路的控制端电连接；
所述存储电路被配置为存储写入至所述驱动电路的控制端的信号；以及
所述感测连接电路被配置为将所述驱动电路的控制端与所述第二感测线电连接。
3.根据权利要求2所述的像素电路，还包括复位电路，其中，所述复位电路被配置为接收复位信号，以用于对所述驱动电路的控制端执行复位操作。
4.根据权利要求3所述的像素电路，其中，所述复位电路包括第一端、第二端和控制端，所述复位电路的第一端与所述第二感测线相连，所述复位电路的第二端被配置为接收所述复位信号。
5.根据权利要求3所述的像素电路，其中，所述感测连接电路包括第一端、第二端和控制端，所述感测连接电路的第一端与所述驱动电路的控制端相连，所述感测连接电路的第二端与所述第二感测线相连。
6.根据权利要求2所述的像素电路，还包括数据写入电路，
其中，所述数据写入电路被配置为使得数据信号可写入至所述驱动电路的控制端；以及
所述数据写入电路被配置为将所述驱动电路的控制端与所述第二感测线电连接。
7.根据权利要求1-6任一所述的像素电路，其中，所述像素电路还包括电压选择电路；
所述电压选择电路被配置为将所述发光元件的第二端选择性地连接到所述第一电源端和第二电源端之一；
所述第二电源端被配置为提供所述第二电源电压，所述第二电源电压小于所述第一电源电压；
所述电压选择电路包括第一电源电压提供电路和第二电源电压提供电路；
所述第一电源电压提供电路被配置为可将所述发光元件的第二端电连接到所述第一电源端；以及
所述第二电源电压提供电路被配置为可将所述发光元件的第二端电连接到所述第二电源端。
8.根据权利要求1所述的像素电路，所述驱动电路包括第一晶体管，
其中，所述第一晶体管包括控制端、第一端和第二端；
所述第一晶体管的控制端、第一端和第二端分别被配置为所述驱动电路的控制端、第一端和第二端；
所述像素电路还包括存储电容、第二晶体管、第三晶体管、第四晶体管、第五晶体管，第六晶体管和第七晶体管；
所述第一晶体管的控制端被配置为与第一节点相连，所述第一晶体管的第二端被配置为与第二节点相连；
所述存储电容的第一端被配置为与所述第一节点相连，所述存储电容的第二端被配置为与所述第一晶体管的第一端相连；
所述第二晶体管的第一端被配置为与所述第一节点相连，所述第二晶体管的第二端被配置为与所述第二节点相连；
所述第三晶体管的第一端被配置为与所述第一节点相连，所述第三晶体管的第二端被配置为与所述第二感测线相连；
所述第四晶体管的第一端被配置为与所述第一节点相连，所述第四晶体管的第二端被配置为与所述第二感测线相连；
所述第五晶体管的第一端被配置为与所述第二感测线相连，所述第五晶体管的第二端被配置为接收复位信号；
所述第六晶体管的第一端被配置为与所述第一电源端相连，所述第六晶体管的第二端被配置为与所述发光元件的第二端相连；以及
所述第七晶体管的第一端被配置为与第二电源端相连，所述第七晶体管的第二端被配置为与所述发光元件的第二端相连。
9.一种显示面板，包括阵列排布的多个像素单元，其中，所述多个像素单元的每个包括如权利要求1-8任一所述的像素电路。
10.根据权利要求9所述的显示面板，其中，所述多个像素单元包括第一像素单元和第二像素单元；
所述第一像素单元的第一感测线和所述第二像素单元的第一感测线彼此电连接；以及
所述第一像素单元的第一感测线和所述第二像素单元的第一感测线为同一公共感测线。
11.根据权利要求10所述的显示面板，还包括电源总线，
其中，所述电源总线被配置为与所述第一电源端电连接且与所述多个像素单元电连接，以为所述多个像素单元提供所述第一电源电压；以及
所述公共感测线被配置为与所述电源总线电连接。
12.根据权利要求9所述的显示面板，其中，所述多个像素单元包括第一像素单元和第二像素单元，所述第一像素单元的第一感测线和所述第二像素单元的第一感测线彼此独立。
13.一种显示装置，包括检测电路以及如权利要求9-12任一所述的显示面板，其中，所述检测电路包括第一信号端和第二信号端，所述第一信号端被配置为与所述第一感测线电连接，所述第二信号端被配置为与所述第二感测线电连接。
14.一种像素电路的检测方法，所述像素电路包括驱动电路，所述驱动电路包括驱动晶体管，所述检测方法包括：
经由第一感测线检测所述驱动晶体管的第一端的电压，以及经由第二感测线检测所述驱动晶体管的控制端的电压，
其中，所述驱动晶体管的第一端被配置为与第一电源端电连接，以接收所述第一电源端提供的第一电源电压；
所述驱动晶体管的第一端还被配置为与所述第一感测线电连接；
所述驱动晶体管的第二端被配置为与所述像素电路驱动的发光元件电连接；
所述驱动晶体管的控制端被配置为与所述第二感测线电连接；以及所述驱动晶体管的第一端的电压以及所述驱动晶体管的控制端的电压被配置为获取所述像素电路的驱动晶体管的阈值电压。
15.根据权利要求14所述检测方法，其中，所述阈值电压等于所述驱动晶体管的控制端的电压与所述驱动晶体管的第一端的电压的差值。
CN201910748921.9A 2019-08-14 2019-08-14 像素电路及检测方法、显示面板以及显示装置 Active CN110428776B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910748921.9A CN110428776B (zh) 2019-08-14 2019-08-14 像素电路及检测方法、显示面板以及显示装置
US17/418,559 US11636789B2 (en) 2019-08-14 2020-08-13 Pixel unit, array substrate, display panel, display apparatus, and detection method of pixel circuit
PCT/CN2020/109008 WO2021027897A1 (zh) 2019-08-14 2020-08-13 像素单元、阵列基板、显示面板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910748921.9A CN110428776B (zh) 2019-08-14 2019-08-14 像素电路及检测方法、显示面板以及显示装置

Publications (2)

Publication Number Publication Date
CN110428776A CN110428776A (zh) 2019-11-08
CN110428776B true CN110428776B (zh) 2021-03-19

Family

ID=68414576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910748921.9A Active CN110428776B (zh) 2019-08-14 2019-08-14 像素电路及检测方法、显示面板以及显示装置

Country Status (3)

Country Link
US (1) US11636789B2 (zh)
CN (1) CN110428776B (zh)
WO (1) WO2021027897A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428776B (zh) * 2019-08-14 2021-03-19 京东方科技集团股份有限公司 像素电路及检测方法、显示面板以及显示装置
CN111044874B (zh) * 2019-12-31 2022-05-24 武汉天马微电子有限公司 一种显示模组、检测方法及电子设备
CN111210771A (zh) * 2020-02-26 2020-05-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111312129A (zh) * 2020-02-28 2020-06-19 京东方科技集团股份有限公司 像素电路、发光器件老化的检测补偿方法及显示基板
KR20220120806A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 픽셀 회로, 이를 포함하는 표시 장치 및 이의 구동 방법
CN114283718B (zh) * 2021-12-23 2023-10-24 云谷（固安）科技有限公司 显示面板的Mura检测方法、装置及可读存储介质
KR20240003374A (ko) * 2022-06-30 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384698B2 (en) * 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
KR101082302B1 (ko) * 2009-07-21 2011-11-10 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
CN101697268B (zh) * 2009-09-24 2012-05-23 友达光电股份有限公司 有机发光二极管显示器、像素电路及数据电流写入方法
TWI428890B (zh) * 2010-10-08 2014-03-01 Au Optronics Corp 具電源電壓降補償功能之畫素電路與發光面板
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
JP2015156002A (ja) * 2014-02-21 2015-08-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置、および制御方法
KR102274740B1 (ko) * 2014-10-13 2021-07-08 삼성디스플레이 주식회사 표시 장치
KR102404485B1 (ko) * 2015-01-08 2022-06-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102455327B1 (ko) * 2015-06-15 2022-10-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN105931600A (zh) * 2016-07-08 2016-09-07 京东方科技集团股份有限公司 Amoled显示器件及其补偿方法
KR102522534B1 (ko) 2016-07-29 2023-04-18 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
CN109119024A (zh) * 2018-08-28 2019-01-01 武汉天马微电子有限公司 一种驱动电路、驱动方法、显示面板和显示装置
KR102618477B1 (ko) * 2018-10-12 2023-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN109377944B (zh) * 2018-10-30 2020-11-27 京东方科技集团股份有限公司 像素驱动电路、显示面板及其驱动方法和显示装置
CN109523952B (zh) * 2019-01-24 2020-12-29 京东方科技集团股份有限公司 一种像素电路及其控制方法、显示装置
CN110428776B (zh) * 2019-08-14 2021-03-19 京东方科技集团股份有限公司 像素电路及检测方法、显示面板以及显示装置

Also Published As

Publication number Publication date
CN110428776A (zh) 2019-11-08
US11636789B2 (en) 2023-04-25
US20220076602A1 (en) 2022-03-10
WO2021027897A1 (zh) 2021-02-18

Similar Documents

Publication Publication Date Title
CN110428776B (zh) 像素电路及检测方法、显示面板以及显示装置
US20240071308A1 (en) Display device and pixel circuit thereof
JP7502194B2 (ja) 表示パネル、その駆動方法及び表示装置
US10121452B2 (en) Display device having compensating capacitors for different wiring lengths and method of manufacturing the same
US9916789B2 (en) Organic light-emitting diode display and method of driving the same
US7924249B2 (en) Method and system for light emitting device displays
KR101966381B1 (ko) 쉬프트 레지스터 및 이를 포함하는 평판표시장치
US11205379B2 (en) Pixel circuit with signal-controlled voltage divider and drive method thereof, display substrate, display device
CN110992878A (zh) 一种显示面板及其补偿方法、显示装置
US20150029238A1 (en) Drive circuit, optoelectronic device, electronic device, and drive method
CN114120922B (zh) 显示装置及包括该显示装置的电子装置
CN114360421B (zh) 显示面板及使用该显示面板的显示装置
KR20220051619A (ko) 표시패널과 이를 이용한 표시장치
CN114530123A (zh) 显示面板及使用该显示面板的显示设备
CN116416952A (zh) 显示装置
US11847950B2 (en) Electroluminescent display apparatus and driving method thereof
US11348504B2 (en) Display driver integrated circuit (DDI) chip and display apparatus
CN115602114A (zh) 像素电路和包括该像素电路的显示装置
KR20220032767A (ko) 게이트 구동 장치와 이를 이용한 표시장치
CN113066445B (zh) 移位寄存器电路和包括该移位寄存器电路的发光显示装置
JP2010044257A (ja) 表示装置およびその駆動制御方法
CN118248097A (zh) 像素电路、显示面板和包括像素电路的显示装置
TW202326684A (zh) 感測電路以及使用其的顯示裝置
CN116363987A (zh) 子像素电路、显示面板和显示装置
CN118230678A (zh) 像素电路和包括该像素电路的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant