CN110998807B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110998807B
CN110998807B CN201880048522.5A CN201880048522A CN110998807B CN 110998807 B CN110998807 B CN 110998807B CN 201880048522 A CN201880048522 A CN 201880048522A CN 110998807 B CN110998807 B CN 110998807B
Authority
CN
China
Prior art keywords
layer
emitter
collector
wiring
stress relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880048522.5A
Other languages
English (en)
Other versions
CN110998807A (zh
Inventor
黑川敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110998807A publication Critical patent/CN110998807A/zh
Application granted granted Critical
Publication of CN110998807B publication Critical patent/CN110998807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体装置(100)由HBT、与HBT的发射极电极(6)连接，并覆盖HBT的发射极布线(14)、在俯视时在HBT上具备开口(13)的钝化膜(15)、经由开口(13)与发射极布线(14)连接，并由高熔点金属形成为厚度300nm以上的UBM层(17)、以及配置在UBM层(17)上，且具备金属柱(18)和焊料层(19)的柱状凸块(20)构成。UBM层(17)作为应力缓和层发挥作用，缓和构成HBT的各层的GaAs系的材料与柱状凸块(20)的热膨胀率之差对HBT的应力。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是涉及具有在异质结双极晶体管的正上形成了凸块的结构的半导体装置。
背景技术
作为构成移动终端机等功率放大器模块的晶体管，使用异质结双极晶体管(HBT：Hetero junction Bipolar Transistor)。
作为HBT，提出了采用通过在发射极层的正上配置凸块，来减小热阻的结构。但是，在该结构中，在对HBT进行通电时，产生起因于发射极层等构成HBT的半导体层的热膨胀率与凸块的热膨胀率之差的热应力。由于该热应力，产生HBT的电流放大率在短时间降低这样的问题。
为了解决该问题，在专利文献1提出了在俯视时从发射极层偏离的位置配置凸块的结构的HBT。该HBT具有与发射极电连接的发射极布线、具有使发射极布线露出的开口的钝化膜、以及在钝化膜上形成为填埋该开口，并经由发射极布线与发射极层连接的凸块。通过采用该结构，根据专利文献1所公开的HBT，能够抑制热阻并缓和热应力。
专利文献1：国际公开第2015/104967号
在专利文献1所公开的HBT中，在俯视时从发射极层偏离的位置形成凸块。因此，元件尺寸(占有面积)变大，制造成本变高。
另外，由于也作为散热装置发挥作用的凸块与晶体管分离地形成，所以有热阻变大，散热性能变低，而由于发热，不能够充分地发挥HBT的性能的担心。
发明内容
本发明是鉴于上述实际情况而完成的，目的在于提供具备散热性优异，并且，元件尺寸较小的异质结双极晶体管的半导体装置。
为了实现上述目的，本发明的第一观点所涉及的半导体装置具备：
HBT，其具备发射极层和集电极层；
凸块，其形成在HBT上；以及
应力缓和层，其配置在HBT的发射极层或者集电极层与凸块之间，由包含W的高熔点金属，包含W的高熔点金属的合金或者包含W的高熔点金属的化合物形成，且具有100nm以上的厚度。
本发明的第二观点所涉及的半导体装置具备：
HBT，其具备发射极层和集电极层；
凸块，其形成在HBT上；以及
应力缓和层，其配置在HBT的发射极层或者集电极层与凸块之间，由包含Ti、Mo、Ta、Nb、Cr的任意一个的高熔点金属，这些高熔点金属的合金，或者这些高熔点金属的化合物形成，且具有300nm以上的厚度。
例如，也可以HBT还具备基极层、和与发射极层连接的发射极电极，半导体装置还具备与发射极电极电连接，并形成在覆盖HBT的位置的发射极布线、和形成在发射极布线上，且具备使发射极层的正上的区域露出的开口的绝缘层。在这种情况下，也可以应力缓和层例如包含形成在绝缘层上，并经由开口与发射极布线连接的层，凸块具备形成在应力缓和层上，且热膨胀率比应力缓和层大的金属层、和形成在金属层上的焊料层。
例如，也可以HBT具备基极层、和与发射极层连接的发射极电极。在这种情况下，也可以应力缓和层例如包含发射极电极的至少一部分。
例如，也可以HBT具备基极层、与发射极层连接的发射极电极、以及形成在发射极电极上，并将发射极电极与外部的电路连接的发射极布线。在这种情况下，也可以应力缓和层包含发射极布线的至少一部分。
也可以发射极布线例如还具备将发射极电极与外部的电路连接的第一发射极布线、和与第一发射极布线连接的第二发射极布线。在这种情况下，也可以应力缓和层在俯视时在发射极层上的位置，形成在第一发射极布线与第二发射极布线之间的位置。
例如，也可以一体地形成发射极布线与发射极电极，发射极布线兼用作发射极电极。
例如，也可以凸块、应力缓和层以及发射极层形成在俯视时重合的位置。该情况下，优选发射极层的与凸块以及应力缓和层重合的部分的面积在发射极层的面积的51％以上。
例如，也可以HBT具备基极层、和与集电极层连接的集电极电极，半导体装置还具备与集电极电极电连接，并形成在覆盖HBT的位置的集电极布线、和形成在集电极布线上，且具备使集电极层的正上的区域露出的开口的绝缘层。在这种情况下，也可以应力缓和层例如包含形成在绝缘层上，并经由开口与集电极布线连接的层，另外，也可以凸块例如具备形成在应力缓和层上，且热膨胀率比应力缓和层大的金属层、和形成在金属层上的焊料层。
例如，也可以HBT还具备基极层、与集电极层连接的集电极电极。该情况下，也可以应力缓和层例如包含集电极电极的至少一部分。
例如，也可以HBT具备基极层、与集电极层连接的集电极电极、以及形成在集电极电极上，并将集电极电极与外部的电路连接的集电极布线。在这种情况下，也可以应力缓和层例如包含集电极布线的至少一部分。
例如，集电极布线具备将集电极电极与外部的电路连接的第一集电极布线、和与第一集电极布线连接的第二集电极布线。该情况下，也可以应力缓和层在俯视时在集电极层上的位置，形成在第一集电极布线与第二集电极布线之间的位置。
例如，也可以构成为一体地形成集电极布线与集电极电极，集电极布线兼用作集电极电极。
例如，也可以凸块、应力缓和层以及集电极层形成在俯视时重合的位置。该情况下，例如，优选集电极层的与凸块以及应力缓和层重合的部分的面积在集电极层的整个面积的51％以上。
例如，也可以配置与凸块的下部相接地形成的凸块下金属层。在这种情况下，也可以由凸块下金属层构成应力缓和层。
例如也可以层叠多个层构成应力缓和层。该情况下，优选由高熔点金属，高熔点金属的合金，或者高熔点金属的化合物形成的层的厚度的合计在100nm或者300nm以上。
例如也可以通过由高熔点金属，高熔点金属的合金，或者高熔点金属的化合物形成的第一层、和导电率比第一层高的第二层的层叠体构成应力缓和层。在这些情况下，也可以第一层形成在HBT上，第二层形成为延伸到比第一层宽广的区域。
根据上述构成，在HBT上形成凸块。因此，能够得到较高的散热性。另外，能够抑制元件面积。
另外，通过应力缓和层的作用缓和从凸块施加给HBT的热应力。其结果，能够防止由于高温环境下的通电，而HBT的电流放大率在短时间降低的情况，能够使具备HBT的半导体装置的可靠性提高。
附图说明
图1是本发明的实施方式1所涉及的半导体装置的俯视图。
图2是图1所示的半导体装置的II－II线剖视图。
图3是图1所示的半导体装置的III－III线剖视图。
图4是表示具有图1～图3所示的构成的半导体装置的UBM层的材质、厚度以及施加给发射极层的热应力降低率的关系的图。
图5是表示本发明的实施方式2所涉及的半导体装置的发射极电极的材质、厚度以及施加给发射极层的热应力降低率的关系的图。
图6(a)和图6(b)分别是例示本发明的实施方式3所涉及的半导体装置的布线的结构的图。
图7是本发明的实施方式3所涉及的半导体装置的剖视图。
图8是用于说明实施方式3所涉及的半导体装置的布线的位置和结构的图。
图9是表示本发明的实施方式3所涉及的半导体装置的发射极布线的材质、厚度以及施加给发射极层的热应力降低率的关系的图。
图10是本发明的实施方式4所涉及的半导体装置的剖视图。
图11是表示本发明的实施方式所涉及的半导体装置的UBM层、凸块、发射极层的平面的位置关系的图。
图12是表示本发明的实施方式所涉及的半导体装置的UBM层、凸块、发射极层的平面的位置关系的变形例的图。
图13是表示本发明的实施方式所涉及的半导体装置的UBM层和凸块的位置和形状不同的例子的图。
图14是表示本发明的变形例所涉及的半导体装置的元件结构的示意的剖视图。
具体实施方式
以下，参照附图对本发明的实施方式所涉及的具备异质结双极晶体管(HBT：Hetero junction Bipolar Transistor)的半导体元件进行说明。
(实施方式1)
如早图1的俯视图、在图2的图1的II－II线剖视图、在图3的图1的III－III线剖视图所示，本实施方式所涉及的半导体装置100具备GaAs基板1、形成在GaAs基板1上的子集电极层2、形成在子集电极层2上的集电极层3、形成在集电极层3上的基极层4、形成在基极层4上的发射极层5、形成在发射极层5上的发射极电极6、形成在基极层4上的基极电极7、形成在子集电极层2上的集电极电极8、第一绝缘层9、第一发射极布线11a、基极布线11b、集电极布线11c、第二绝缘层12、第二发射极布线14、钝化膜15、凸块下金属层(以下，UBM层)17、以及柱状凸块20。
本实施方式所涉及的HBT由子集电极层2、集电极层3、基极层4、发射极层5、发射极电极6、以及基极电极7构成。
GaAs基板1由半绝缘性的GaAa结晶形成。
子集电极层2由高浓度地掺杂了n型掺杂剂的高浓度n型GaAs结晶构成，具有0.5μm左右的厚度，并形成在GaAs基板1上。通过离子注入等使子集电极层2中为了HBT与未图示的其它的电路元件间的隔离所需要的区域绝缘化。
集电极层3作为HBT的集电极发挥作用，形成在子集电极层2上。集电极层3由高浓度地掺杂了n型掺杂剂的高浓度n型GaAs结晶构成，例如具有1.0μm左右的厚度。
基极层4作为HBT的基极发挥作用，形成在集电极层3上。基极层4由掺杂了p型掺杂剂的p型GaAs结晶构成，例如具有100nm左右的厚度。
发射极层5作为HBT的发射极发挥作用，形成在基极层4上。发射极层5由三层结构形成，例如从基极层4侧开始层叠由n型InGaP结晶构成，且具有30～40nm的厚度的第一层、由高浓度n型GaAs结晶构成，且具有100nm的厚度的第二层、以及由高浓度n型InGaAs结晶构成，且具有100nm的厚度的第三层而形成。此外，第三层是用于在与发射极电极6之间取得欧姆接触的层。
发射极电极6是用于将发射极层5与外部电路连接的电极，形成在发射极层5上，例如由厚度约50nm的Ti膜构成。
基极电极7是用于将基极层4与外部电路连接的电极。基极电极7形成在基极层4上，例如从基极层4侧开始由厚度约50nm的Ti膜、厚度约50nm的Pt膜以及厚度约200nm的Au膜的层叠体构成。如图1所示，基极电极7在俯视时为形成L形。
集电极电极8是用于将集电极层3与外部电路连接的电极。集电极电极8形成在子集电极层2上，并经由子集电极层2与集电极层3电连接。集电极电极8例如从子集电极层2侧开始由厚度约60nm的AuGe膜、厚度约10nm的Ni膜以及厚度约200nm的Au膜的层叠体构成。
第一绝缘层9由SiN等绝缘材料形成，覆盖子集电极层2、集电极层3、基极层4、发射极层5、发射极电极6、基极电极7、以及集电极电极8，使层间绝缘。在第一绝缘层9形成有使发射极电极6的上面露出的第一开口10。
第一发射极布线11a形成在第一绝缘层9上，并经由第一开口10，与发射极电极6连接，将发射极电极6与外部电路电连接。第一发射极布线11a例如由厚度约50nm的Ti膜和厚度约1μm的Au膜的层叠体构成。此外，发射极电极6侧为Ti膜。
基极布线11b形成在第一绝缘层9上，并经由形成在第一绝缘层9的接触孔，与基极电极7连接。基极布线11b将基极电极7与外部电路电连接。基极布线11b例如由厚度约50nm的Ti膜和厚度约1μm的Au膜的层叠体构成。此外，基极电极7侧为Ti膜。
集电极布线11c形成在第一绝缘层9上，并经由形成在第一绝缘层9的接触孔，与集电极电极8连接。集电极布线11c将集电极电极8与外部电路电连接。集电极布线11c例如由厚度约50nm的Ti膜和厚度约1μm的Au膜的层叠体构成。集电极电极8侧为Ti膜。
以下，在进行总称的情况下，将形成在第一绝缘层9上的第一发射极布线11a、基极布线11b、集电极布线11c称为第一布线11a～11c。
第二绝缘层12覆盖第一布线11a～11c，例如由厚度约100nm的SiN膜形成。在第二绝缘层12的发射极层5的正上的区域形成有使第一发射极布线11a露出的第二开口13。
第二发射极布线14形成在第二绝缘层12上，并经由第二开口13与第一发射极布线11a电连接，将发射极电极6与外部电路电连接。第二发射极布线14例如由厚度约50nm的Ti膜(基板侧)和厚度约4μm的Au膜的层叠体构成。第二发射极布线14形成为覆盖包含集电极层3、基极层4以及发射极层5的HBT的整体。
钝化膜15例如由膜厚约500nm的SiN膜形成，覆盖第二发射极布线14，从外部环境保护HBT并使其与外部电绝缘。在钝化膜15的发射极层5的正上的位置形成有使第二发射极布线14露出的第三开口16。
凸块下金属(Under Bump Metal，以下称为UBM)层17和形成在其上的柱状凸块20形成在钝化膜15上，并形成为埋入第三开口16。
UBM层17位于柱状凸块20的下层(第二发射极布线14侧)，由包含W、Ti、Mo、Ta、Nb、Cr的任意一个的高熔点金属、这些高熔点金属的合金、这些高熔点金属的化合物形成。UBM层17大约形成为100nm～3μm的厚度。UBM层17作为缓和施加给HBT的热应力的应力缓和层发挥作用。后述其详细。
柱状凸块20具有金属柱18和焊料层19的层叠结构。
金属柱18形成在UBM层17上，例如由Cu形成为大约50μm的厚度。金属柱18经由焊料层19，将安装电路基板上的电路与第二发射极布线14电连接。另外，金属柱18也具有将在半导体装置100产生的热量传递至安装电路基板进行散热的功能。
焊料层19例如由厚度约30μm的Sn或以Sn为主成分的层形成，并焊接于安装电路基板的电极。
此外，也可以在金属柱18与焊料层19之间例如形成有Ni等防止相互扩散用的阻挡金属层。
接下来，对UBM层17、柱状凸块20、钝化膜15的第三开口16、HBT的平面的位置关系进行说明。
如图1所示，发射极层5在俯视时大致形成为矩形。若将发射极层5的长边方向设为X方向，并将与长边方向正交的方向设为Y方向，则发射极层5的Y方向的长度(宽度)例如设定为2～4μm，X方向(长边方向)的长度例如设定为20～40μm。另一方面，柱状凸块20的X方向的长度例如设定为75μm，Y方向的长度设定为75μm～500μm左右。UBM层17形成为其外缘与柱状凸块20的外缘相等。
钝化膜15的第三开口16的X方向的长度设定为55μm。另外，钝化膜15的第三开口16配置为包围发射极层5。
并且，UBM层17与柱状凸块20在俯视时，配置在发射极层5的正上，即配置在与发射极层5的距离最短的位置。UBM层17与柱状凸块20经由第三开口16，在发射极层5的正上与第二发射极布线14直接连接。
HBT配置在与UBM层17和柱状凸块20重合的区域。换句话说，UBM层17与柱状凸块20覆盖HBT整体。
上述构成的半导体装置100与通常的HBT相同，根据经由基极布线11b和基极电极7供给至基极层4的基极电流，放大经由第一发射极布线11a和集电极布线11c，在发射极层5与集电极层3之间流过的电流，作为功率放大器发挥作用。
如以往技术的一栏所说明的那样，构成HBT的以GaAs为主体的部件的热膨胀率与柱状凸块20的热膨胀率之差较大。其结果，在模拟了实际动作的可靠度评价即在高温环境下对半导体装置进行通电并实施可靠性寿命评价(HTOL评价：High TemperatureOperating Life test：高温寿命试验)时，起因于HBT的发射极层5等的热膨胀率与柱状凸块20的热膨胀率之差的热应力施加给发射极层5等。
具体而言，GaAs的热膨胀率为6ppm/℃较小，InGaP也具有大致同等程度的热膨胀率。与此相对，构成柱状凸块20的金属柱18的Cu的热膨胀率为16.5ppm/℃，构成焊料层19的Sn的热膨胀率为22ppm/℃较大。
因此，在假设采用了将金属柱18与第二发射极布线14直接连接的结构的情况下，若将半导体装置100配置在高温环境，则由于热膨胀量之差而产生热应变以发射极层5为中心对HTB施加较大的热应力。因此，如专利文献1所公开的那样，使发射极层的位置与柱状凸块的位置偏移，确保距离的构成有效。
与此相对，在本实施方式的半导体装置100中，在发射极层5的正上形成柱状凸块20，另一方面在柱状凸块20的下层，配置由高熔点金属，这些金属的合金，或者这些金属的化合物构成，且100nm～300nm以上的比较厚的UBM层17。该UBM层17缓和起因于热膨胀率之差的热应变，使其传递不到形成HBT的区域。换句话说，UBM层17位于HBT与柱状凸块20之间，作为缓和起因于热膨胀率之差，而施加到HBT，特别是施加到发射极层5的热应力的应力缓和层发挥作用。
本申请发明者发现了在UBM层17为较薄的结构的情况下，在发射极层5的正上区域形成了凸块的HBT的HTOL评价中，成为评价为HBT在短时间劣化而经不住实际使用的结果。这是因为如上述那样，起因于构成凸块的焊料、Cu等的热膨胀而热应力对构成HBT的各半导体层造成损伤，使可靠度降低。
本申请发明者发现了与该构成相比较，在使热应力降低2％左右的情况下的HTOL评价中，出现35倍左右的寿命的改善，HBT的寿命成为经得住实用的范围。换句话说，发现了通过使热应力降低率在2％以上，能够得到经得住实用的HBT。
此外，确认了若使热应力降低率比2％大，则HBT的寿命进一步延长，但该延长逐渐变得缓慢。例如，在28％的应力的降低时，能够得到41倍的寿命改善。
在如上述那样，利用包含W、Ti、Mo、Ta、Nb、Cr的任意一个的高熔点金属，这些高熔点金属的合金，或者这些高熔点金属的化合物构成UBM层17的情况下，能够通过使其厚度在300nm以上来实现上述的热应力的优选的降低率“2％以上”。更优选使其厚度更厚，或者使用在这些高熔点金属中低热膨胀率比较小的材料，例如Ti以外的W、Cr、Mo、Ta、Nb的合金，或者它们的化合物即可。特别是，在UBM层17使用了热膨胀率较小的W，其合金，或者其化合物的情况下，通过使其厚度在100nm以上能够使热应力降低2％以上。换句话说，为了得到2％以上的应力降低率，使UBM层17为i)W单层，或W的合金或者W的化合物形成的层，并形成为100nm以上的厚度，或者，ii)不管是否包含W，而使其为由高熔点金属单层，高熔点金属的合金或者高熔点金属的化合物形成的层作，并且，使其形成为300nm以上的厚度即可。
这里上述i)W的单层只要是以W为主成分形成的层即可。例如，也可以在W混杂少量，例如40％以下的Cu、Al等其它成分。上述ii)高熔点金属单层也只要是Ti、Mo、Ta、Nb、Cr的任意一个为主要成分即可。
优选以发射极层5的上部的尽量平坦的部分的厚度的平均值定义UBM层17的厚度。作为用于确保品质的膜厚确认只要在发射极层5的上部通过剖面TEM等进行多点的厚度确认即可。例如对于100nm以上的厚度的确认来说，只要取基于剖面TEM等的平均即可。在厚度为1μm以上的情况下也可以是基于剖面SEM等的确认。
示出数据，对这一点进行具体的说明。
对UBM层17的材质以及厚度与UBM层17降低施加给发射极层5的热应力的比例(％)的关系进行了评价的图表的一个例子如图4所示。
关于图4的模拟的晶体管结构，是与本实施例相同的结构。凸块的尺寸为典型的宽度75μm且长度240μm。发射极层的尺寸也为典型的宽度4μm，长度30μm。计算在从凸块安装时的温度230℃下降至晶体管动作时的温度Tj＝150℃时产生的热应力。以发射极层上的平坦部分的多点的厚度的测定值的平均值示出UBM层17的厚度。
图4的横轴示出UBM层17的厚度，单位为μm。图4的纵轴示出在各厚度下在UBM层17的厚度为0时能够降低施加给发射极层5的热应力的比例(％)。此外，作为前提，假定柱状凸块20的金属柱18由厚度50μm的Cu形成，焊料层19由厚度30μm的Sn形成。
如图4所示，在UBM层17的材料为热膨胀率为4.5ppm/℃的W的情况下，若厚度在100nm(0.1μm)以上，则能够将施加给发射极层5的热应力降低2％以上。另外，通过使热膨胀率为5.1ppm/℃的Mo为130nm，使热膨胀率为4.9ppm/℃的Cr为140nm，使热膨胀率为6.3ppm/℃的Ta为200nm，使热膨胀率为8.6ppm/℃的Ti为300nm，热应力降低率为2％以上。
确认了无论在哪种材质的情况下，只要确保300nm以上的厚度，应力降低率均在2％以上。另外，对于Nb来说热膨胀率为上述W与Ti的热膨胀率的中间的值所以也有相同的应力降低效果。
另外，UBM层17越厚热应力越降低。虽然在图4未记载厚度1.2μm以上，但若使UBM层17增厚到5μm左右，则能够得到应力的进一步的降低效果。但是，由于该效果在某种程度饱和，所以5μm左右是得到热应力降低效果的厚度的上限。此外，UBM层17的厚度本身没有限制。
另外，即使由包含W、Ti、Mo、Ta、Nb、Cr的任意一个的高熔点金属的合金或者这些高熔点金属的化合物形成UBM层17，并使其厚度在300nm以上，也能够得到相同的效果。作为包含W、Ti、Mo、Ta、Nb、Cr的任意一个的高熔点金属的合金，例如有作为W和Ti的合金的TiW。作为包含W、Ti、Mo、Ta、Nb、Cr的任意一个的高熔点金属的化合物，有高熔点金属的氮化物、硅化合物(硅化物)等。例如是WN、TaN、WSi、TiN、MoSi、TaSi、TiSi、TiWN等。这里，对于热膨胀率较小的W的合金例如TiW、W的化合物例如WSi(钨硅化物)来说，只要具有100nm以上的厚度则也能够得到2％以上的应力降低率。即使在其它的合金、化合物例如TaN、TiN、MoSi的情况下，只要具有300nm以上的厚度，则能够得到2％以上的应力降低率。
另外，也可以使UBM层17为这些材料的层叠膜。例如，也可以是在下层具备与钝化膜15(SiN)等的粘合性较好的Ti的层，并在上层具备应力降低效果较高的W的层的双层结构的UBM层17。另外，例如也可以将W与Ti的合金TiW的厚度100nm以上的层作为UBM层17。也可以使UBM层17为三层以上的多层结构。
在多层膜结构的UBM层17的情况下，只要层叠的层的至少一层为i)W单层，或由W的合金或者W的化合物形成的层，且形成为100nm以上的厚度即可，另外，否则，ii)不管是否包含W，只要是由高熔点金属单层，高熔点金属的合金或者高熔点金属的化合物形成的层，并且，使这些多层结构的膜的厚度的合计在300nm以上即可。此时，优选将层配置为越接近金属柱18热膨胀率越大，越接近发射极层5热膨胀率越小。这里上述i)W单层、ii)高熔点金属单层如上述那样，只要是以W或其它的高熔点金属为主成分形成的层即可，也可以包含杂质，或者其它的少量的物质。
如上述那样，在本实施方式的半导体装置100中，施加给发射极层5等的热应力缓和2％以上。因此，在HTOL评价的实施时，能够防止HBT的电流放大率在短时间降低的情况，使半导体装置100的可靠性提高。
另外，在本实施方式中，能够在作为散热单元发挥作用的柱状凸块20的正下配置发射极层5。其结果，作为散热性的指标的热阻与以往技术相比能够降低至1/1.5左右。因此，能够抑制在功率晶体管用途的发热较大的HBT的温度上升，能够引出HBT的性能，提高高频特性。
另外，在本实施方式中，没有相对于发射极层5的柱状凸块20的配置位置的制约，而布局的自由度较高。因此能够减小半导体装置100整体的尺寸进行配置，能够实现半导体装置的小型化、原价的降低。
(实施方式2)
在实施方式1中，通过在金属柱18与第二发射极布线14之间配置由高熔点金属等构成的UBM层17，缓和对发射极层5へ的热应力。在该构成中，UBM层17作为应力缓和层发挥作用。该发明并不限定于该构成。
只要能够在金属柱18与HBT(特别是，发射极层5)之间配置作为缓和对发射极层5的热应力的应力缓和层发挥作用高熔点金属等层，则其结构任意。
以下，作为实施方式2对发射极电极6作为HBT的一部分发挥作用，并且发射极电极6的至少一部分和UBM层17作为应力缓和层发挥作用的半导体装置进行说明。
本实施方式所涉及的半导体装置的基本构成与参照图1～图3说明的实施方式1的半导体装置100相同。
在本实施方式中，发射极电极6由包含W、Ti、Mo、Ta、Nb、Cr的任意一个的高熔点金属，这些高熔点金属的合金，或者这些高熔点金属的化合物构成。具体而言，发射极电极6例如由Ti、W、TiW、WSi、Cr、Mo、Ta、Nb、TaN、TiN、WN、TaSi、TiSi、MoSi、TiWN等形成，其厚度形成为300nm以上的厚度。另一方面，UBM层17为50nm左右的薄膜，并由Ti构成。
在本实施方式中，UBM层17为50nm左右较薄，UBM层17单独的话难以充分降低施加给发射极层5的热应力。
另一方面，在本实施方式中，发射极电极6由厚膜的高熔点金属，高熔点金属的合金，或高熔点金属的化合物构成，能够缓和来自柱状凸块20、安装基板的基于热膨胀率的不同所引起的对晶体管部的热应力。因此，发射极电极6作为发射极层5与金属柱18之间的应力缓和层发挥作用，将施加给发射极层5等的应力降低2％以上。
图5示出对使发射极电极6为厚膜的高熔点金属的情况下的热应力降低率(％)进行评价的结果。图5的模拟的晶体管结构是与本实施例相同的结构。凸块的尺寸、发射极的尺寸也使用与图4的模拟相同的典型的值。另外计算热应力的温度条件也与图4相同。如图5所示，在本实施方式中，在将使发射极电极6的厚度为0的情况下施加给发射极层5的应力作为基准的情况下，也随着使发射极电极6的厚度增厚，应力降低量(％)增加。因此，能够得到与实施方式1的半导体装置100相同的效果。
在本实施方式中，在发射极电极6为W的情况下，若其厚度在100nm以上，则能够得到与2％相比足够大的应力降低量。另外，在其它的高熔点金属的情况下，只要在300nm以上，则也能够得到与2％相比足够大的应力降低率。在发射极电极6为高熔点金属的合金、化合物的情况下也相同。
此外，在本实施方式中，发射极电极6和UBM层17相当于配置在金属柱18与发射极层5之间的高熔点金属层。而且，该高熔点金属层作为热应力缓和层发挥作用。该情况下，也可以根据发射极电极6的膜厚与UBM层17的膜厚的合计计算作为热应力缓和层发挥作用的高熔点金属层的厚度。即，在发射极电极6和UBM层17均为W，其合金，或者其化合物的情况下，将各个膜厚设定为膜厚的和在100nm以上，在为其它的高熔点金属，它们的合金，或者化合物的情况下，将各自的材质和厚度设定为厚度的和在300nm以上即可。例如，根据发射极层5上的平坦部分的多点的厚度的平均值求出发射极电极6与UBM层17的厚度的和。
(实施方式3)
如上述那样，只要能够在金属柱18与发射极层5之间配置应力缓和层，则其具体的结构任意。例如，也能够使用第一布线11a～11c、第二发射极布线14等布线作为应力缓和层。以下，对使用布线的一部分和UBM层作为应力缓和层的实施方式3进行说明。
在该实施方式中，半导体装置的基本构成也与参照图1～图3说明的实施方式1的半导体装置100的构成相同。但是，第一布线11a～11c，或者，第二发射极布线14由高熔点金属，高熔点金属的合金，或者，高熔点金属的化合物的厚膜构成。另外，UBM层17由50nm左右的薄膜构成。
这里，在仅利用包含W、Ti、Mo、Ta、Nb、Cr的任意一个的高高熔点金属，这些高熔点金属的合金，或者，这些高熔点金属的化合物形成各布线的情况下，布线电阻较大。因此，如图6(a)、(b)所例示的那样，优选由包含W、Ti、Mo、Ta、Nb、Cr的任意一个的高熔点金属层(包含这些高熔点金属的合金的层、这些高熔点金属的化合物的层)、和导电率比高熔点金属高的导体的层(为了进行区分，称为良导体层)的层叠体形成各布线。该情况下，应力缓和层由通过高熔点金属，高熔点金属的合金，或者高熔点金属的化合物形成的第一层与导电率比第一层高的层的层叠体构成。在俯视时，第一层形成在发射极层5上，在比第一层宽广的区域延伸形成第二层。
图6(a)示出使布线为双层结构的例子，例如示出使其为由1μm左右的Au膜构成的良导体层111与高熔点金属层112的层叠体的例子。另外，图6(b)示出使布线为三层结构的例子，例如示出利用膜厚350nm左右的高熔点金属层112、和膜厚50nm左右的高熔点金属层113夹住由1μm左右的Au膜构成的良导体层111的三层结构的布线。
使哪个布线为高熔点金属层是任意的。例如，能够适当地选择i)仅使第一布线11a～11c为高熔点金属层、ii)仅使第一布线11a～11c的一部分例如第一发射极布线11a为高熔点金属层、iii)即使第二发射极布线14为高熔点金属层、iv)使第一布线11a～11c的全部或者一部分和第二发射极布线14为高熔点金属层等。无论在哪个情况下，只要根据层的材质而使层叠在发射极层5与柱状凸块20之间的高熔点金属层的厚度的合计在100nm以上或者300nm以上即可。例如，根据发射极层5上的高熔点金属层的多点的厚度的合计值的平均值求出高熔点金属层的厚度的合计即可。
在这些情况下，不需要使布线整体为高熔点金属层。即，为了缓和热应力，只要在发射极层5的附近，特别是在连接成为热应力的重要因素的柱状凸块20与发射极层5的线上即俯视时在发射极层5的正上配置高熔点金属即可。因此，例如，在使第二发射极布线14为高熔点金属层的情况下，如图7以及图8所示，也可以利用Au层等良导体层构成第二发射极布线14的主要部分，并仅在覆盖发射极层5的平面区域配置足以使应力降低率在2％以上的厚度的高熔点金属层112。换句话说，应力缓和层也可以在发射极层5上的位置配置在第一发射极布线11a与第二发射极布线14之间的位置。
同样地，也可以使第一发射极布线11a为Au层等良导体层，并仅在覆盖发射极层5的平面区域在Au层上配置较厚的高熔点金属层。
此外，由高熔点金属的薄膜构成的UBM层17负担应力降低功能的一部分，所以也可以包含UBM层17的厚度，根据材质使高熔点金属层的膜厚的合计在100nm以上或者300nm以上。
图9示出使第一布线11a～11c为上层为1μm厚的Au，下层为厚膜的Ti或W的情况下的对热应力降低率进行评价的结果。关于图9的模拟的晶体管结构，是与本实施例相同的结构。凸块的尺寸、发射极的尺寸也使用与图4的模拟相同的典型的值。另外计算热应力的温度条件也与图4相同。
如图示所示，W只要有100nm(0.1μm)以上的厚度则热应力降低率在4％以上能够得到足够的热应力降低效果。另外，确认了对于在高熔点金属中热膨胀率比较大的Ti，只要有300nm(0.3μm)的厚度则能够得到2％以上的应力降低率。
此外，在利用高熔点金属形成第二发射极布线14的情况下，如图7所示，优选在覆盖发射极层5的区域配置特别厚的高熔点金属层112。通过如图那样配置厚膜的高熔点金属层112，容易将施加给发射极层5的热应力降低2％以上。
另外，Ti等高熔点金属与Au等相比较热传导度较低。因此，若利用较厚的高熔点金属等形成第二发射极布线14的整个区域，则与利用Au等形成第二发射极布线14的情况相比从HBT的散热性变低。如图6～图8所示，通过采用在良导体层111的下层部(或上层部)，仅在发射极层5的上部形成高熔点金属层112的结构，能够改善散热性，并且能够确保热应力的降低效果。
此外，也能够使良导体层为具有Cu的线热膨胀系数16.4×10－6/K的材料，使良导体层的至少一部分为用于降低热应力的应力缓和层的一部分。
(实施方式4)
以上对本发明的实施方式进行了说明，但该发明的HBT的结构并不限定于图1～图3所示的结构，只要能够作为晶体管发挥作用，则能够采用任意的构成。
例如，在上述实施方式中，例示了在发射极层5上形成发射极电极6，并在发射极电极6上配置第一发射极布线11a的构成，但例如也能够采用除去发射极电极6，而第一发射极布线11a直接接触(电接触)发射极层5的构成。即，第一发射极布线11a也可以兼作发射极电极。换句话说，也可以构成为一体地形成发射极布线和发射极电极，发射极布线兼用作发射极电极。
该情况下，如图10所示，优选从基极层4侧开始由n型InGaP层(例如30～40nm)的真性发射极层5a和形成在其上部的发射极台面层5b构成发射极层5。发射极台面层5b由高浓度n型GaAs层(例如100nm)、和高浓度n型InGaAs层(例如100nm)形成。InGaP层构成真性发射极层5a和作为其延长的形成在基极层4上的区域即所谓的凸缘层25。基极电极7将凸缘层25的一部分开口并与基极层4相接。
虽然真性发射极层5a与凸缘层25由相同的InGaP形成，但仅在上部有发射极台面层5b的半导体的InGaP的部分作为晶体管的发射极发挥作用。另一方面，凸缘层25在其上部未配置半导体层，所以不作为发射极发挥作用，而作为抑制在基极层4的表面重组的保护层发挥作用。在本申请中将有助于HBT的动作的真性发射极层5a和发射极台面层5b称为发射极层，凸缘层25不包含于发射极层。
即使在HBT为这样的构成的情况下，也与实施方式1相同，能够通过使UBM层17为300nm以上的高熔点金属(Ti、Mo、Ta、Nb、Cr)，或者其合金、它们的化合物来实现2％以上的应力降低率。并且，能够通过由W，或者其合金、化合物形成UBM层17，以100nm的厚度，实现2％以上的应力降低率。另外，与实施方式3相同，能够通过使第一发射极布线11a(发射极电极を兼作)中Au层的下层的金属为300nm以上的高熔点金属(Ti、Mo、Ta、Nb、Cr)，或者其合金、它们的化合物来实现2％以上的应力降低率。特别是，在由W，或者其合金、化合物形成下层的金属的情况下，能够以100nm的厚度，实现2％以上的应力降低率。由此，与实施方式1～3相同，能够缓和施加给HBT的热应力。因此，在高温环境下进行通电来评价可靠性寿命时，能够防止HBT的电流放大率在短时间降低的情况，能够使半导体装置100的可靠性提高。
另外，在柱状凸块20的正下配置发射极层5，能够确保较高的散热效率，抑制HBT的温度上升，能够引出HBT的性能，提高高频特性。
另外，没有相对于发射极层5的柱状凸块20的配置位置的制约，布局的自由度较高，能够较小地配置半导体装置整体的尺寸，能够实现半导体装置的小型化、原价的降低。
另外由于第一发射极布线11a兼作发射极电极所以制造变得简易能够降低制造成本。
另外，由InGaP形成的凸缘层25覆盖基极层4所以能够抑制基极层4的表面重组，HBT晶体管的信赖度提高。
此外，也可以分别使基极电极7与基极布线11b一体化，使集电极电极8与集电极布线11c一体化，使基极布线11b与基极层4直接接触，并使集电极布线11c与子集电极层2直接接触。
在上述的各实施方式1～4中，例举具备一个双极晶体管的半导体装置进行了说明，但也可以是在半绝缘性GaAs基板形成多个双极晶体管的半导体装置。另外，虽然作为凸块例举柱状凸块进行了说明，但除了柱状凸块之外，例如也可以是焊料凸块、螺柱凸块。
并且，各实施方式所示的材料、膜厚等尺寸为例示，并不进行限定。例如，虽然例举发射极层5由InGaP层形成，基极层4由GaAs层形成的情况进行了说明，但发射极层以及基极层的材料的组合(发射极层/基极层)并不限定于InGaP层/GaAs层。例如能够应用AlGaAs层/GaAs层、InP层/InGaAs层、InGaP层/GaAsSb层、InGaP层/InGaAsN层、Si层/SiGe层、AlGaN层/GaN层等。
另外，虽然在上述的各实施方式中，例举发射极层5的平面形状为矩形的情况进行了说明，但发射极层的平面形状也可以是圆形，椭圆形，六边形，或者八边形等。
图11是示意地表示图1的发射极层5与UBM层17以及柱状凸块20的外缘的位置关系的俯视图。如图1以及图11所示，在上述实施方式中，在俯视时，UBM层17以及柱状凸块20配置形成为覆盖发射极层5的整个面。但是，该发明并不限定于此。只要能够减小HBT与柱状凸块20之间的热阻以及电阻，并且，缓和施加给发射极层5的热应力，则柱状凸块20也可以形成为偏离发射极层5的正上。
例如，如图12的俯视图所示意地示出，也可以发射极层5的一部分形成为突出到形成UBM层17以及柱状凸块20的区域之外。该情况下，优选发射极层5的与UBM层17以及柱状凸块20重合的区域的面积比未重合的区域的面接大。具体而言，发射极层5的与UBM层17以及柱状凸块20重合的区域的面积在发射极层5整体的51％以上，优选在60％以上。这是因为若重叠该程度，则能够将在HBT产生的热量高效地传递·散热至柱状凸块20，抑制发射极层5与柱状凸块20之间的电阻，并且，缓和发射极层5与柱状凸块20之间的应力，而元件的可靠度提高。
另外，虽然在上述实施方式中，示出UBM层17的边缘与柱状凸块20的边缘在俯视时重合的例子。但UBM层17的边缘与柱状凸块20的边缘不需要完全重合。即，如图13所示，UBM层17的外缘在俯视时既可以比柱状凸块20的外缘大也可以比其小，均包含于本发明的技术范围。另外，平面形状也可以相互不同。在如图13所示UBM层17的边缘与柱状凸块20的边缘偏移的情况下，发射极层5的与UBM层17和柱状凸块20双方重合的区域的面积在发射极层5整体的51％以上，优选在60％以上。
在上述实施方式中，主要对在GaAs基板1上按照集电极层3、基极层4、发射极层5的顺序层叠半导体层的结构的HBT进行了说明。但本发明并不限定于此。例如，如图14的示意剖视图所示，也能够将该发明应用于在GaAs基板1上按照发射极层5A、基极层4A、集电极层3A的顺序层叠半导体层的结构的HBT。
该情况下，例如，在集电极层3A上，依次形成集电极电极8A和集电极布线14A，在集电极布线14A上形成UBM层17，并在UBM层17上形成柱状凸块20。根据该构成，通过在集电极层3A的正上形成柱状凸块20，能够较小地抑制集电极层3A与柱状凸块20之间的电阻以及热阻，并且，通过作为应力缓和层的至少一部分发挥作用的UBM层17，能够缓和施加给构成晶体管的各半导体层即集电极层3A、基极层4A、发射极层5A的热应力。
并且，根据与实施方式2相同的观点，也可以使UBM层17为50nm左右的薄膜，由高熔点金属，高熔点金属的合金，或高熔点金属的化合物形成集电极电极8A，并使其厚度在300nm以上。该情况下，集电极电极8A作为HBT的一部分发挥作用，另外，集电极电极8A的至少一部分和UBM层17也作为应力缓和层发挥作用。
另外，根据与实施方式3相同的观点，也可以利用高熔点金属，高熔点金属的合金，或者，高熔点金属的化合物形成包含集电极布线14A的位于集电极层3A上的布线类，并使其厚度在300nm以上。该情况下，布线类的至少一部分与UBM层17也作为应力缓和层发挥作用。
另外，为了避免布线电阻的增大，如图6(a)、(b)所例示的那样，也可以由高熔点金属层(包含高熔点金属的合金的层、高熔点金属的化合物的层)与良导体层的层叠体形成各布线。
并且，也可以仅利用高熔点金属等形成布线中位于HBT上，更正确而言位于集电极层3A上的部分。同样地，也可以利用较厚的高熔点金属层形成布线中HBT上，更正确而言是集电极层3A上的部分。例如，也可以仅在集电极层3A与集电极布线14A之间的部分配置应力缓和层。或者，也可以由将集电极电极与外部的电路连接的第一集电极布线、和与第一集电极布线连接的第二集电极布线形成集电极布线，并在俯视时在集电极层上的位置并在第一集电极布线与第二集电极布线之间的位置形成应力缓和层等。
另外，根据与实施方式4相同的观点，也可以使集电极电极8A与集电极布线14A一体化并由高熔点金属等形成，而集电极布线14A兼用作集电极电极8A。
另外，集电极层3A的平面位置既可以仅位于UBM层17与柱状凸块20的外缘之内，也可以配置为一部分从外缘突出。在形成为集电极层3A的一部分从UBM层17以及柱状凸块20的外缘向外突出的情况下，集电极层3A的与UBM层17以及柱状凸块20重合的区域的面积在集电极层3A整体的51％以上，优选在60％以上。
以上，对本发明的实施方式以及变形例(另外包含书面记载的内容。以下，相同。)进行了说明，但本发明并不限定于这些实施方式。本发明包含适当地组合了实施方式以及变形例后的实施方式、对其适当地实施了变更后的实施方式。例如，也可以将实施方式3与4组合，使发射极电极与发射极布线一体化，并且使其为多层结构，并且，仅对发射极区域上的部分增厚高熔点金属层等。
本申请主张于2017年8月1日申请的日本国专利申请2017－149448号。并在此引用其全部内容。
附图标记说明
1…GaAs基板，2…子集电极层，3、3A…集电极层，4、4A…基极层，5、5A…发射极层，5a…真性发射极层，5b…发射极台面层，6…发射极电极，7…基极电极，8、8A…集电极电极，9…第一绝缘层，10…第一开口，11a…第一发射极布线，11b…基极布线，11c…集电极布线，12…第二绝缘层，13…第二开口，14…第二发射极布线，14A…集电极布线，15…钝化膜，16…第三开口，17…UBM(Under Bump Metal)层，18…金属柱，19…焊料层，20…柱状凸块，25…凸缘层，100…半导体装置，111…良导体层，112、113…高熔点金属层。

Claims (15)

1.一种半导体装置，其特征在于，具备：
异质结双极晶体管，其具备发射极层和集电极层；
凸块，其形成在上述异质结双极晶体管上；以及
应力缓和层，其配置在上述异质结双极晶体管的上述发射极层或上述集电极层与上述凸块之间，并由包含W的高熔点金属、包含W的高熔点金属的合金、或者包含W的高熔点金属的化合物形成，具有100nm以上的厚度，
上述异质结双极晶体管还具备基极层、和与上述发射极层连接的发射极电极，
上述半导体装置还具备：
发射极布线，其与上述发射极电极电连接，形成在覆盖上述异质结双极晶体管的位置；以及
绝缘层，其形成在上述发射极布线上，具备使上述发射极层的正上的区域露出的开口，
上述应力缓和层包含形成在上述绝缘层上且经由上述开口与上述发射极布线连接的层，
上述凸块具备形成在上述应力缓和层上且热膨胀率比上述应力缓和层大的金属层、和形成在上述金属层上的焊料层，
上述凸块、上述应力缓和层、以及上述发射极层形成在俯视时重合的位置，
上述发射极层的与上述凸块以及上述应力缓和层重合的部分的面积为上述发射极层的面积的51％以上。
2.一种半导体装置，其特征在于，具备：
异质结双极晶体管，其具备发射极层和集电极层；
凸块，其形成在上述异质结双极晶体管上；以及
应力缓和层，其配置在上述异质结双极晶体管的上述发射极层或上述集电极层与上述凸块之间，并由包含Ti、Mo、Ta、Nb、Cr中的任意一种的高熔点金属、这些高熔点金属的合金、或者这些高熔点金属的化合物形成，具有300nm以上的厚度，
上述异质结双极晶体管还具备基极层、和与上述发射极层连接的发射极电极，
上述半导体装置还具备：
发射极布线，其与上述发射极电极电连接，形成在覆盖上述异质结双极晶体管的位置；以及
绝缘层，其形成在上述发射极布线上，具备使上述发射极层的正上的区域露出的开口，
上述应力缓和层包含形成在上述绝缘层上且经由上述开口与上述发射极布线连接的层，
上述凸块具备形成在上述应力缓和层上且热膨胀率比上述应力缓和层大的金属层、和形成在上述金属层上的焊料层，
上述凸块、上述应力缓和层、以及上述发射极层形成在俯视时重合的位置，
上述发射极层的与上述凸块以及上述应力缓和层重合的部分的面积为上述发射极层的面积的51％以上。
3.根据权利要求1或者2所述的半导体装置，其特征在于，
上述应力缓和层包含上述发射极电极的至少一部分。
4.根据权利要求1或者2所述的半导体装置，其特征在于，
上述异质结双极晶体管具备基极层、与上述发射极层连接的发射极电极、以及形成在上述发射极电极上且将上述发射极电极与外部的电路连接的发射极布线，
上述应力缓和层包含上述发射极布线的至少一部分。
5.根据权利要求4所述的半导体装置，其特征在于，
上述发射极布线还具备将上述发射极电极与外部的电路连接的第一发射极布线、和与上述第一发射极布线连接的第二发射极布线，
上述应力缓和层的俯视时上述发射极层上的位置形成在上述第一发射极布线与上述第二发射极布线之间的位置。
6.根据权利要求4所述的半导体装置，其特征在于，
上述发射极布线与上述发射极电极一体形成，上述发射极布线兼用作上述发射极电极。
7.根据权利要求1或者2所述的半导体装置，其特征在于，
上述异质结双极晶体管还具备基极层、和与上述集电极层连接的集电极电极，
上述半导体装置还具备：
集电极布线，其与上述集电极电极电连接且形成在覆盖上述异质结双极晶体管的位置；以及
绝缘层，其形成在上述集电极布线上且具备使上述集电极层的正上的区域露出的开口，
上述应力缓和层包含形成在上述绝缘层上且经由上述开口与上述集电极布线连接的层，
上述凸块具备形成在上述应力缓和层上且热膨胀率比上述应力缓和层大的金属层、和形成在上述金属层上的焊料层。
8.根据权利要求1或者2所述的半导体装置，其特征在于，
上述异质结双极晶体管还具备基极层、和与上述集电极层连接的集电极电极，
上述应力缓和层包含上述集电极电极的至少一部分。
9.根据权利要求1或者2所述的半导体装置，其特征在于，
上述异质结双极晶体管还具备基极层、与上述集电极层连接的集电极电极、以及形成在上述集电极电极上且将上述集电极电极与外部的电路连接的集电极布线，
上述应力缓和层包含上述集电极布线的至少一部分。
10.根据权利要求9所述的半导体装置，其特征在于，
上述集电极布线还具备将上述集电极电极与外部的电路连接的第一集电极布线、和与上述第一集电极布线连接的第二集电极布线，
上述应力缓和层的俯视时上述集电极层上的位置形成在上述第一集电极布线与上述第二集电极布线之间的位置。
11.根据权利要求9所述的半导体装置，其特征在于，
上述集电极布线与上述集电极电极一体形成，上述集电极布线兼用作上述集电极电极。
12.根据权利要求7所述的半导体装置，其特征在于，
上述凸块、上述应力缓和层以及上述集电极层形成在俯视时重合的位置，
上述集电极层的与上述凸块以及上述应力缓和层重合的部分的面积为上述集电极层的面积的51％以上。
13.根据权利要求1所述的半导体装置，其特征在于，
层叠多个层构成上述应力缓和层，由高熔点金属、高熔点金属的合金、或者高熔点金属的化合物形成的层的厚度的合计为100nm以上。
14.根据权利要求2所述的半导体装置，其特征在于，
层叠多个层构成上述应力缓和层，由高熔点金属、高熔点金属的合金、或者高熔点金属的化合物形成的层的厚度的合计为300nm以上。
15.根据权利要求1或者2所述的半导体装置，其特征在于，
通过由高熔点金属、高熔点金属的合金、或者高熔点金属的化合物形成的第一层、和导电率比上述第一层高的第二层的层叠体构成上述应力缓和层。
CN201880048522.5A 2017-08-01 2018-07-30 半导体装置 Active CN110998807B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017149448 2017-08-01
JP2017-149448 2017-08-01
PCT/JP2018/028481 WO2019026851A1 (ja) 2017-08-01 2018-07-30 半導体装置

Publications (2)

Publication Number Publication Date
CN110998807A CN110998807A (zh) 2020-04-10
CN110998807B true CN110998807B (zh) 2023-12-01

Family

ID=65232536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048522.5A Active CN110998807B (zh) 2017-08-01 2018-07-30 半导体装置

Country Status (3)

Country Link
US (2) US10903343B2 (zh)
CN (1) CN110998807B (zh)
WO (1) WO2019026851A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149485A (ja) * 2018-02-27 2019-09-05 株式会社村田製作所 半導体装置
JP2020120080A (ja) * 2019-01-28 2020-08-06 株式会社村田製作所 半導体素子

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653227A (ja) * 1992-02-26 1994-02-25 Hitachi Ltd 半導体装置及び電気回路
JPH0669223A (ja) * 1992-08-18 1994-03-11 Fujitsu Ltd 半導体装置の製造方法
JP2000012559A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体装置
JP2000349088A (ja) * 1999-06-09 2000-12-15 Toshiba Corp 半導体装置及びその製造方法
JP2001068557A (ja) * 1999-06-21 2001-03-16 Matsushita Electric Ind Co Ltd Ｐｉｎダイオードを含む複合半導体装置、この装置の製造方法及びこの装置を用いた高周波装置
CN102201398A (zh) * 2008-06-05 2011-09-28 三菱电机株式会社 树脂密封型半导体装置及其制造方法
CN105849873A (zh) * 2014-01-10 2016-08-10 株式会社村田制作所 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2095904B (en) * 1981-03-23 1985-11-27 Gen Electric Semiconductor device with built-up low resistance contact and laterally conducting second contact
JPH09289215A (ja) * 1996-02-19 1997-11-04 Sharp Corp 化合物半導体装置及びその製造方法
JP3387478B2 (ja) * 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2001319936A (ja) * 2000-05-12 2001-11-16 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
US20140021603A1 (en) * 2012-07-23 2014-01-23 Rf Micro Devices, Inc. Using an interconnect bump to traverse through a passivation layer of a semiconductor die
JP2015104967A (ja) 2013-11-29 2015-06-08 ヤマハ発動機株式会社 鞍乗型車両
US9184267B1 (en) * 2014-07-31 2015-11-10 Chung Hua University Power semiconductor device and method for manufacturing the same
US10439580B2 (en) * 2017-03-24 2019-10-08 Zhuhai Crystal Resonance Technologies Co., Ltd. Method for fabricating RF resonators and filters
JP2020120080A (ja) * 2019-01-28 2020-08-06 株式会社村田製作所 半導体素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653227A (ja) * 1992-02-26 1994-02-25 Hitachi Ltd 半導体装置及び電気回路
JPH0669223A (ja) * 1992-08-18 1994-03-11 Fujitsu Ltd 半導体装置の製造方法
JP2000012559A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体装置
JP2000349088A (ja) * 1999-06-09 2000-12-15 Toshiba Corp 半導体装置及びその製造方法
JP2001068557A (ja) * 1999-06-21 2001-03-16 Matsushita Electric Ind Co Ltd Ｐｉｎダイオードを含む複合半導体装置、この装置の製造方法及びこの装置を用いた高周波装置
CN102201398A (zh) * 2008-06-05 2011-09-28 三菱电机株式会社 树脂密封型半导体装置及其制造方法
CN105849873A (zh) * 2014-01-10 2016-08-10 株式会社村田制作所 半导体装置

Also Published As

Publication number Publication date
US20200168726A1 (en) 2020-05-28
US11411102B2 (en) 2022-08-09
CN110998807A (zh) 2020-04-10
WO2019026851A1 (ja) 2019-02-07
US20210126116A1 (en) 2021-04-29
US10903343B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
JP4955384B2 (ja) 半導体装置
US11532736B2 (en) Semiconductor device
US10777667B2 (en) Semiconductor device
KR102327745B1 (ko) 반도체 장치 및 그의 제조 방법
US10566303B2 (en) Semiconductor element
CN115527971A (zh) 半导体装置以及功率放大器模块
US11411102B2 (en) Semiconductor device
CN110197849A (zh) 半导体装置
CN111341738B (zh) 半导体装置
CN111477598B (zh) 半导体装置
CN108461467B (zh) 安装了半导体芯片的模块以及半导体芯片安装方法
CN111490022B (zh) 半导体元件
US20230369278A1 (en) Semiconductor device
CN115360161B (zh) 一种半导体装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant