CN115360161B - 一种半导体装置及其形成方法 - Google Patents

一种半导体装置及其形成方法 Download PDF

Info

Publication number
CN115360161B
CN115360161B CN202211011627.8A CN202211011627A CN115360161B CN 115360161 B CN115360161 B CN 115360161B CN 202211011627 A CN202211011627 A CN 202211011627A CN 115360161 B CN115360161 B CN 115360161B
Authority
CN
China
Prior art keywords
conductive
substrate
electronic component
semiconductor device
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211011627.8A
Other languages
English (en)
Other versions
CN115360161A (zh
Inventor
陈邦星
曹凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Priority to CN202211011627.8A priority Critical patent/CN115360161B/zh
Publication of CN115360161A publication Critical patent/CN115360161A/zh
Application granted granted Critical
Publication of CN115360161B publication Critical patent/CN115360161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本揭露提供了一种半导体装置及其形成方法。一种半导体装置包含电子组件及传导组件。电子组件具有第一表面及相对于第一表面的第二表面。传导组件设置于电子组件的第二表面上，传导组件包括基板、导电图案及导热结构。基板具有面向电子组件的第一表面及相对于基板的第一表面的第二表面。导电图案设置于基板的第一表面上。导电图案电性连接至电子组件。导热结构设置于基板的第二表面上。

Description

一种半导体装置及其形成方法
技术领域
本公开涉及一种半导体装置，并且更具体地涉及一种包含传导组件的半导体装置。
背景技术
包含直接能隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件可以在各种条件下或各种环境中(例如，在不同的电压和频率下)操作或工作。
半导体组件可以包含异质结双极性晶体管(HBT，heterojunction bipolartransistor)、异质结场效应晶体管(HFET，heterojunction field effect transistor)、高电子迁移率晶体管(HEMT，high-electron-mobility transistor)、调制掺杂场效应晶体管(MODFET，modulation-doped FET)等。
发明内容
根据本公开的一些实施例，一种半导体装置包含电子组件及传导组件。电子组件具有第一表面及相对于第一表面的第二表面。传导组件设置于电子组件的第二表面上，传导组件包括基板、导电图案及导热结构。基板具有面向电子组件的第一表面及相对于基板的第一表面的第二表面。导电图案设置于基板的第一表面上。导电图案电性连接至电子组件。导热结构设置于基板的第二表面上。
根据本公开的一些实施例，一种半导体装置之制造方法。方法包含提供电子组件，其具有第一表面及相对于第一表面的第二表面。方法亦包含形成传导组件于电子组件的第二表面上。传导组件包括基板、导电图案及导热结构。基板具有面向电子组件的第一表面及相对于基板的第一表面的第二表面。导电图案设置于传导组件的第一表面上，导电图案电性连接至电子组件。导热结构设置于传导组件的第二表面上。
根据本公开的一些实施例，一种半导体装置包含：一引线架，具有一第一表面及相对于所述第一表面的一第二表面；一电子组件，设置于所述引线架的所述第二表面上；一第一散热组件，设置于所述引线架的所述第一表面上；以及一第二散热组件，设置于所述电子组件上。
本揭露提供一种半导体装置，其包含传导组件。通过传导组件，能提供比1个更多的路径将来自电子组件的热散发至半导体装置的外部。相较于比较例的半导体装置，本揭露的半导体装置的导热能力较佳。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。经审慎考虑的是，各种特征可能未按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1是根据本公开的一些实施例的半导体装置的截面图。
图2是图1的半导体装置的局部之放大图。
图3是电子组件的俯视图。
图4是传导组件的俯视图。
图5是根据本公开的一些实施例的电子组件的截面图。
图6是根据本公开的一些实施例的半导体装置的截面图。
图7是根据本公开的一些实施例的半导体装置的截面图。
图8A、图8B、图8C、图8D、图8E及图8F展示了根据本公开的一些实施例的用于制造半导体装置的方法的各个阶段。
贯穿附图和具体实施方式，使用共同的附图标记来指示相同或类似的组件。根据以下结合附图进行的详细描述，本公开将更加明显。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述了组件和布置的具体实例。当然，这些仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上方形成或设置第一特征的引用可以包含将第一特征和第二特征被形成或设置为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成或设置另外的特征使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且并非用于限定所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定环境下具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
本公开提供了一种半导体装置。此半导体装置可包括传导组件。此传导组件可具有电性连接的功能，亦有将半导体装置产生的热较容易地传导至外部的作用。与先前的半导体装置相比，本公开的半导体装置的散热效率相对较佳。
图1是根据本公开的一些实施例的半导体装置1a的截面图。半导体装置1a可包含引线架10(lead frame)。半导体装置1a可包含电子组件20(electronic component)。半导体装置1a可包含导电结构311。半导体装置1a可包含导电结构312。半导体装置1a可包含导电结构321。半导体装置1a可包含导电结构322。半导体装置1a可包含黏着剂33。半导体装置1a可包含传导组件40。半导体装置1a可包含囊封体50。
引线架10可包含铜。引线架10可包含铜合金。引线架10可包含银。引线架10可包含银合金。引线架10可包含铁。引线架10可包含铁合金。引线架10可包含镍。引线架10可包含镍合金。引线架10可包含其他金属。引线架10可包含上述组合。引线架10可包含芯片焊盘11(die paddle)。引线架10可包含引脚12(lead)及引脚13。
芯片焊盘11可用于承载电子组件20。芯片焊盘11可与一部分的引脚12连接。芯片焊盘11可与引脚13隔开。引脚12可为接地(electrically connected to ground)。引脚12可为实际接地(electrically connected to real ground)。引脚12可为虚拟接地(electrically connected to virtual ground)。引脚12及引脚13可连接至不同的供给电压。虽然图1未绘示，经审慎考虑，引线架10可包含更多的引线。
电子组件20可设置于芯片焊盘11之上。电子组件20可经由黏着剂33固定在芯片焊盘11之上。电子组件20可包含有源装置(active device)。电子组件20可包含无源装置(passive device)。电子组件20可包含HBT。电子组件20可包含HFET。电子组件20可包含HEMT。电子组件20可包含MODFET。电子组件20可包含低压HEMT装置。电子组件20可包含高压HEMT装置。电子组件20可包含射频(RF，radio frequency)HEMT装置。电子组件20可具有表面20s1及表面20s2。表面20s1可为背表面(backside surface)。表面20s2可为有源表面(active surface)。表面20s2可与表面20s1相对。在此揭露，有源表面可为来自电子组件20的讯号输出至外部所穿过的表面。在此揭露，有源表面可为外部讯号输入电子组件20所穿过的表面。
电子组件20可包含导电垫21及导电垫22。导电垫21可经设置以电性连接至电子组件20内的端子(terminal)，例如电极。导电垫21可设置于电子组件20的表面20s2上。导电垫21可包含铜。导电垫21可包含铜合金。导电垫21可包含铝。导电垫21可包含铝合金。导电垫21可包含银。导电垫21可包含银合金。导电垫21可包含铁。导电垫21可包含铁合金。导电垫21可包含镍。导电垫21可包含镍合金。导电垫21可包含其他金属。导电垫21可包含上述组合。
导电垫22可经设置以电性连接至电子组件20内的端子，例如电极。导电垫22可设置于电子组件20的表面20s2上。导电垫22可与导电垫21隔开。导电垫22可包含铜。导电垫22可包含铜合金。导电垫22可包含铝。导电垫22可包含铝合金。导电垫22可包含银。导电垫22可包含银合金。导电垫22可包含铁。导电垫22可包含铁合金。导电垫22可包含镍。导电垫22可包含镍合金。导电垫22可包含其他金属。导电垫22可包含上述组合。
钝化层24可设置于电子组件20的表面20s2上。钝化层24可覆盖电子组件20的表面20s1。钝化层24可定义多个开口，以露出导电垫21及导电垫22。钝化层24可隔开导电垫22与导电垫21。钝化层24可包含介电材料。钝化层24可包含聚酰亚胺(polyimide)。钝化层24可包含其他材料。
导电结构311可设置于电子组件20的表面20s2上。导电结构311可设置在导电垫21上。导电结构311可与导电垫21连接。导电结构311可与导电垫21直接接触。导电结构311可经设置以电性连接导电垫21。导电结构311可经设置以将电子组件20产生的热传导至电子组件20的外部。导电结构311包含可经回焊(reflow)之材料。导电结构311可包含导电胶(conductive paste)。导电结构311可包含锡膏(Solder paste)。导电结构311可包含银胶(silver glue)。
导电结构312可设置于电子组件20的表面20s2上。导电结构312可设置在导电垫22上。导电结构312可与导电垫22连接。导电结构312可与导电垫22直接接触。导电结构312可经设置以电性连接导电垫22。导电结构312可经设置以将电子组件20产生的热传导至电子组件20的外部。导电结构312包含可经回焊之材料。导电结构312可包含导电胶。导电结构312可包含锡膏。导电结构312可包含银胶。
导电结构321可设置于引脚12上。导电结构321可与引脚12连接。导电结构321可与引脚12直接接触。导电结构321可经设置以电性连接引脚12。导电结构321可经设置以将引线架10产生的热传导至引线架10的外部。导电结构321包含可经回焊之材料。导电结构321可包含导电胶。导电结构321可包含锡膏。导电结构321可包含银胶。
导电结构322可设置于引脚13上。导电结构322可与引脚13连接。导电结构322可与引脚13直接接触。导电结构322可经设置以电性连接引脚13。导电结构322可经设置以将引线架10产生的热传导至10的外部。导电结构322包含可经回焊之材料。导电结构322可包含导电胶。导电结构322可包含锡膏。导电结构322可包含银胶。
导电结构311可经设置以弥补电子组件20与引线架10的高度差H。导电结构311可经设置以弥补电子组件20的导电垫21与引线架10的高度差H。导电结构312可经设置以弥补电子组件20与引线架10的高度差H。导电结构321可经设置以弥补电子组件20与引线架10的高度差H。导电结构322可经设置以弥补电子组件20与引线架10的高度差H。导电结构311、导电结构312、导电结构321及导电结构322可经设置以弥补电子组件20与引线架10的高度差H，使得传导组件40可平坦地设置于电子组件20上。高度差H可被定义为电子组件20的上表面与引脚12的上表面之间的垂直距离。高度差H可被定义为电子组件20的上表面与引脚13的上表面之间的垂直距离。导电结构311可具有厚度T1。导电结构321可具有厚度T2。导电结构311的厚度T1可与导电结构321的厚度T2不同。导电结构311的厚度T1可小于导电结构321的厚度T2。
传导组件40可设置于电子组件20的表面20s2上。传导组件40可设置于电子组件20的表面20s2上方。传导组件40可设置于导电结构311上。传导组件40可设置于导电结构312上。传导组件40可设置于导电结构321上。传导组件40可设置于导电结构322上。传导组件40可电性连接至电子组件20。传导组件40可经配置将来自电子组件20的热传导至半导体装置1a的外部。传导组件40可经配置将来自电子组件20的热通过导电结构311传导至半导体装置1a的外部。传导组件40可经配置将来自电子组件20的热通过导电结构312传导至半导体装置1a的外部。传导组件40可经配置将来自电子组件20的热通过导电结构321传导至半导体装置1a的外部。传导组件40可经配置将来自电子组件20的热通过导电结构322传导至半导体装置1a的外部。传导组件40可经配置将来自电子组件20的热通过引线架10传导至半导体装置1a的外部。
传导组件40可包含基板41、导电图案42及导热结构43。基板41可为电绝缘材料。基板41可为导热材料。基板41可包含陶瓷。基板41可包含蓝宝石基板。基板41可包含高分子聚合物。基板41可包含石墨烯。基板41可包含填充物。基板41的导热系数可超过1Wm-1K-1，例如1Wm-1K-1、5Wm-1K-1、10Wm-1K-1、50Wm-1K-1、100Wm-1K-1或更高。基板41的电阻可超过100ohm，例如100ohm、500ohm、1000ohm、10000ohm、100000ohm或更高。基板41可包含表面41s1、表面41s2及表面41s3。表面41s2可与表面41s1相对。表面41s3可延伸于表面41s1与表面41s2之间。表面41s1可被视为传导组件40的下表面。表面41s2可被视为传导组件40的上表面。表面41s3可被视为传导组件40的侧表面。
导电图案42可设置于基板41的表面41s1上。导电图案42可用于电性连接导电结构311及导电结构321。导电图案42可用于电性连接导电结构312及导电结构322。导电图案42可经配置以将来自电子组件20的热传导至基板41。导电图案42可包含铜。导电图案42可包含铜合金。导电图案42可包含铝。导电图案42可包含铝合金。导电图案42可包含银。导电图案42可包含银合金。导电图案42可包含铁。导电图案42可包含铁合金。导电图案42可包含镍。导电图案42可包含镍合金。导电图案42可包含其他金属。导电图案42可包含上述组合。导电图案42可具有多个隔开的部分，将解说于后续的篇幅。
导热结构43可设置于基板41的表面41s2上。导热结构43可经配置以将来自电子组件20的热传导至半导体装置1a的外部。导热结构43可经配置以将来自电子组件20的热通过基板41传导至半导体装置1a的外部。导热结构43可包含铜。导热结构43可包含铜合金。导热结构43可包含铝。导热结构43可包含铝合金。导热结构43可包含银。导热结构43可包含银合金。导热结构43可包含铁。导热结构43可包含铁合金。导热结构43可包含镍。导热结构43可包含镍合金。导热结构43可包含其他金属。导热结构43可包含上述组合。导热结构43可不具有电性连接的功能。导热结构43可与电子组件20电性绝缘。导热结构43可与引线架10电性绝缘。导热结构43可与引脚12电性绝缘。导热结构43可与引脚13电性绝缘。导热结构43的轮廓可与导电图案42不同。从俯视图观看，导热结构43的表面积可与导电图案42的表面积不同。从俯视图观看，导热结构43的表面积可大于导电图案42的表面积。
囊封体50可包覆引线架10。囊封体50可包覆电子组件20。囊封体50可包覆导电结构311。囊封体50可包覆导电结构312。囊封体50可包覆导电结构321。囊封体50可包覆导电结构322。囊封体50可包覆传导组件40。囊封体50可包覆基板41的表面41s3。囊封体50可包覆导电图案42的下表面。囊封体50可包含表面50s1及表面50s2。囊封体50可由模制材料制成，所述模制材料可包含例如酚醛类树脂、环氧类树脂、硅酮类树脂或其它另一适合的密封体。还可包含适合的填充剂，如粉末SiO2。
图2是图1的半导体装置1a的区域R之放大图。
导热结构43可具有表面43s1、表面43s2及表面43s3。表面43s2可与表面43s1相对。表面43s3可延伸于表面43s1及表面43s2之间。囊封体50未包覆导热结构43。囊封体50未包覆导热结构43的表面43s2。囊封体50未包覆导热结构43的表面43s3。由于囊封体50未包覆导热结构43，因此来自导热结构43的热可充分地消散至环境。
囊封体50未包覆基板41的表面41s2。由于囊封体50未包覆基板41的表面41s2，因此来自基板41的热可充分地消散至环境。
表面41s2可包含部分411及部分412。部分411被导热结构43覆盖。部分412未被导热结构43覆盖。部分412可从导热结构43露出。部分411的粗糙度可与部分412的粗糙度不同。部分411的粗糙度可小于部分412的粗糙度。囊封体50的表面50s2的粗糙度可与部分412的粗糙度不同。囊封体50的表面50s2的粗糙度可大于部分412的粗糙度。
基板41的表面41s2大抵上可与囊封体50的表面50s2共面。导热结构43的表面43s1大抵上可与囊封体50的表面50s2共面。
图3是电子组件20的俯视图。图3可显示电子组件20的表面20s2。
电子组件20可具有导电垫21、导电垫22及导电垫23。导电垫21、导电垫22及导电垫23可电性连接至电子组件20不同的端子。导电垫21可电性连接至电子组件20的源极(source)。导电垫22可电性连接至电子组件20的漏极(drain)。导电垫23可电性连接至电子组件20的栅极(gate)。导电垫21的轮廓可与导电垫22的轮廓不同。导电垫21的轮廓可与导电垫23的轮廓不同。导电垫22的轮廓可与导电垫23的轮廓不同。导电垫21的表面积可与导电垫22的表面积不同。导电垫21的表面积可与导电垫23的表面积不同。导电垫22的表面积可与导电垫23的表面积不同。虽然图3绘示导电垫21、导电垫22、导电垫23具有不同的轮廓及/或表面积，经审慎考虑，导电垫21、导电垫22及/或导电垫23可具有相同的轮廓及/或表面积。
图4是传导组件导电图案42的俯视图。图4可显示电子组件41的表面41s1。
导电图案42可具有导电结构421、导电结构422及导电结构423。导电结构421可与导电结构422隔开。导电结构421可与导电结构423隔开。导电结构422可与导电结构423隔开。导电结构421可电性连接至电子组件20的导电垫21。导电结构422可电性连接至电子组件20的导电垫22。导电结构423可电性连接至电子组件20的导电垫23。导电结构421的轮廓可与导电结构422的轮廓不同。导电结构421的轮廓可与导电结构423的轮廓不同。导电结构422的轮廓可与导电结构423的轮廓不同。导电结构421的表面积可与导电结构422的表面积不同。导电结构421的表面积可与导电结构423的表面积不同。导电结构422的表面积可与导电结构423的表面积不同。导电结构421可覆盖电子组件20的导电垫21。导电结构421可完全覆盖电子组件20的导电垫21。导电结构422可覆盖电子组件20的导电垫22。导电结构422可完全覆盖电子组件20的导电垫22。导电结构423可覆盖电子组件20的导电垫23。导电结构423可完全覆盖电子组件20的导电垫23。导电结构421的表面积可大于电子组件20的导电垫21的表面积。导电结构422的表面积可大于电子组件20的导电垫22的表面积。导电结构423的表面积可大于电子组件20的导电垫23的表面积。导电结构421、导电结构422及导电结构423可电性连接至不同的引脚。上述的配置有助于将来自电子组件20的热通过导电图案42传导至基板41。
请回到图1，在本揭露，半导体装置1a可通过路径P1将来自电子组件20的热散发至外部。路径P1可经过(pass through)导电结构311(或导电结构312)。路径P1可经过导电图案42。路径P1可经过导电结构321(或导电结构322)。路径P1可经过引脚12(或引脚13)。电子组件20可通过路径P1电性连接至引脚12。半导体装置1a可通过路径P2将来自电子组件20的热散发至外部。路径P2可经过(pass through)导电结构311(或导电结构312)。路径P2可经过导电图案42。路径P2可经过基板41。路径P2可经过导热结构43。通过传导组件40，可提供比1个更多的路径将来自电子组件20的热散发至半导体装置1a的外部。通过传导组件40，亦可提供较短的导电路径。在比较例的半导体装置，电子组件通过打线(bonding wire)而电性连接至引脚，在比较例的半导体装置，来自电子组件的热仅能通过引脚而散发至半导体装置的外部。在比较例的半导体装置，打线的导热能力并不如本揭露的传导组件40。
图5是根据本公开的一些实施例的电子组件20的截面图。
电子组件20可以包含衬底201、缓冲层202、氮化物半导体层203、氮化物半导体层204、氮化物半导体层205、端子206、端子207、端子208、介电层209及导孔2061、2071及2081。
衬底201可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底201可以包含但不限于蓝宝石、绝缘体上硅(SOI，siliconon insulator)或其它合适的材料。衬底201的厚度可介于约200μm至约400μm的范围间，例如220μm、240μm、260μm、280μm、300μm、320μm、340μm、360μm或380μm。
缓冲层202可以设置在衬底201上。缓冲层202可经配置以减少因衬底201与氮化物半导体层203之间的晶格失配(lattice mismatch)所引起的缺陷。
氮化物半导体层203(或沟道层，channel layer)可以设置在衬底201上。氮化物半导体层203可以设置在缓冲层202上。氮化物半导体层203可以包含III-V族层。氮化物半导体层203可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。所述III族氮化物进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层203可以包含氮化镓(GaN)层。GaN的能隙为约3.4eV。氮化物半导体层203的厚度的范围可以为但不限于约0.1μm到约1μm。
氮化物半导体层204(或阻挡层，barrier layer)可以设置在氮化物半导体层203上。氮化物半导体层204可以包含III-V族层。氮化物半导体层204可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。所述III族氮化物可以进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层204的能隙可以大于氮化物半导体层203的能隙。氮化物半导体层204可以包含铝氮化镓(AlGaN)层。AlGaN的能隙为约4.0eV。氮化物半导体层204的厚度的范围可以为但不限于约10nm到约100nm。
在氮化物半导体层204与氮化物半导体层203之间形成异质结，并且异质结的极化在氮化物半导体层203中形成二维电子气(2DEG，two-dimensional electron gas)区域。
氮化物半导体层205(或耗尽层，depletion layer)可设置在氮化物半导体层204上。氮化物半导体层205可以与氮化物半导体层204直接接触。氮化物半导体层205可设置于端子206与氮化物半导体层204之间。氮化物半导体层205可以掺杂有杂质(dopant)。氮化物半导体层205可以包含p型掺杂质。氮化物半导体层205可以包含p型掺杂GaN层、p型掺杂AlGaN层、p型掺杂AlN层或其它合适的III-V族层。p型掺杂质可以包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。氮化物半导体层205可以被配置成控制氮化物半导体层203中的2DEG的浓度。氮化物半导体层205可以用于耗尽氮化物半导体层205正下方的2DEG。
端子206可以设置在氮化物半导体层204上。端子206可以设置在氮化物半导体层205上。端子206可以设置在端子207与端子208之间。端子206可作为栅极。端子206可以包含栅极金属。栅极金属可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
端子207可以设置在氮化物半导体层204上。端子207可以与氮化物半导体层204接触。端子207可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。端子207可以包含多层结构。例如，端子207可以包含两层不同材料的结构。端子207可以包含三层结构，其中两个相邻层由不同材料制成。端子207可以电性连接到接地(ground)。端子207可以电性连接到虚拟接地(virtual ground)。端子207可以电性连接到实际接地(real ground)。端子207可作为源极。
端子208可以设置在氮化物半导体层204上。端子208可以与氮化物半导体层204接触。端子208可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。端子208的结构可以与端子207的结构类似或相同。端子208可作为漏极。
介电层209可以设置在氮化物半导体层204上。介电层209可覆盖端子206。介电层209可覆盖端子207。介电层209可覆盖端子208。介电层209可包含高介电(high k)常数介电材料。高介电常数介电材料的k值可大于约5。介电层209可包含低介电常数介电材料。低介电常数介电材料的k值可小于约5。介电层209可以包含氧化物、氮化物、氮氧化物或其它合适的材料。介电层209可包括多层介电层。上述介电层的材料可部分相同。上述介电层的材料可部分不同。上述相邻的介电层之间可具有不完整的界线(例如一部分的界面的界线可通过扫描电子显微镜(scanning electron microscope，SEM)确认，另一部分的界面由SEM观察不出界线)。上述相邻的介电层之间大抵上可不具有界线。
导孔2061可设置于端子206上。导孔2061可电性连接至端子206。导孔2061可经配置以电性连接至外部组件。导孔2071可设置于端子207上。导孔2071可电性连接至端子207。导孔2071可经配置以电性连接至外部组件。导孔2081可设置于端子208上。导孔2081可电性连接至端子208。导孔2081可经配置以电性连接至外部组件。
图6是根据本公开的一些实施例的半导体装置1b的截面图，半导体装置1b的结构可与半导体装置1a的结构相同或相似，不同之处如下。
半导体装置1b可更包含散热组件60。半导体装置1b可更包含散热组件80。
引线架10可具有表面10s1及与表面10s1相对的表面10s2。电子组件20设置于引线架10的表面10s2上。
散热组件60可设置于电子组件20的表面20s1上。散热组件60可设置于引线架10的表面10s1上。散热组件60可设置于引线架10的表面10s1之下方。散热组件60可包含基板61、导电垫62及导通孔63。散热组件60可包含电路板(circuit board)。散热组件60可经配置以将来自电子组件20的热散发之半导体装置1b的外部。
基板61可包含聚酰亚胺。基板61可包含陶瓷。基板61可包含其他材料。基板61可具有表面61s1及表面61s2。经审慎考虑，虽然图式未绘示，但基板61可具有一或多个介电层、导线及/或通孔设置于其内部。
导电垫62可由基板61的表面61s2露出。导电垫62可与引脚12电性连接。导电垫62可与引脚13电性连接。导电垫62可包含铜。导电垫62可包含铜合金。导电垫62可包含铝。导电垫62可包含铝合金。导电垫62可包含银。导电垫62可包含银合金。导电垫62可包含铁。导电垫62可包含铁合金。导电垫62可包含镍。导电垫62可包含镍合金。导电垫62可包含其他金属。导电垫62可包含上述组合。
导通孔63可延伸于基板61的表面61s1与表面61s2之间。导通孔63可由基板61的表面61s1露出。导通孔63可经配置以将来自电子组件20的热散发之半导体装置1b的外部。导通孔63可与芯片焊盘11直接接触。导通孔63可包含铜。导通孔63可包含铜合金。导通孔63可包含铝。导通孔63可包含铝合金。导通孔63可包含银。导通孔63可包含银合金。导通孔63可包含铁。导通孔63可包含铁合金。导通孔63可包含镍。导通孔63可包含镍合金。导通孔63可包含其他金属。导通孔63可包含上述组合。
散热组件80可设置于电子组件20的表面20s2上。散热组件80可设置于电子组件20的表面20s2之上方。散热组件80可包含传导组件40。散热组件80可包含散热结构70。散热组件80可经配置以将来自电子组件20的热散发之半导体装置1b的外部。
散热结构70可设置于基板41的表面41s2上。散热结构70可经配置以将来自电子组件20的热散发之半导体装置1b的外部。散热结构70可通过导热胶81与传导组件40连接。散热结构70可包含金属。散热结构70可包含合金。散热结构70可包含其他适合的散热材料。
半导体装置1b可通过路径P3将来自电子组件20的热散发至外部。路径P3可经过传导组件40。路径P3可经过导热胶81。路径P3可经过散热组件80。半导体装置1b可通过路径P4将来自电子组件20的热散发至外部。路径P4可经过传导组件40。路径P4可经过散热组件60。在本揭露，有比1个更多的路径将来自电子组件20的热散发至半导体装置1b的外部。在比较例的半导体装置，电子组件通过打线(bonding wire)而电性连接至引脚，在比较例的半导体装置，来自电子组件的热仅能通过引脚而散发至半导体装置的外部。在比较例的半导体装置，打线的导热能力并不如本揭露的传导组件40。
图7是根据本公开的一些实施例的半导体装置1c的截面图，半导体装置1c的结构可与半导体装置1b的结构相同或相似，不同之处如下。
散热组件60可更包含导通孔64。导通孔64可与导电垫62电性连接。导通孔64可与导电垫62直接接触。导通孔64可由基板61的表面61s1露出。导通孔64可经配置以将来自电子组件20的热散发之半导体装置1c的外部。
在此实施例，导通孔64有助于提供更多的路径，将来自电子组件20的热散发之半导体装置1c的外部。
图8A、图8B、图8C、图8D、图8E及图8F展示了根据本公开的一些实施例的用于制造半导体装置的方法的各个阶段。
参阅图8A，提供引线架10。电子组件20被放置于引线架10的芯片焊盘11上。
参阅图8B，导电结构311可形成在电子组件20的表面20s2上。导电结构312可形成在电子组件20的表面20s2上。导电结构321可形成在引线架10的引脚12上。导电结构322可形成在引线架10的引脚13上。
参阅图8C，传导组件40可形成于电子组件20的表面20s2上。可通过传导组件40的导电图案42，将传导组件40连接至导电结构311、导电结构312、导电结构321及导电结构322。可先在电子组件20、引脚12及引脚13上涂布导电胶，将传导组件40放置于导电胶上之后，经回焊固化导电胶，以形成导电结构311、导电结构312、导电结构321及导电结构322。
参阅图8D，形成囊封体50，以包覆电子组件20及传导组件40。导热结构43可被囊封体50覆盖。导热结构43的上表面可被囊封体50覆盖。导热结构43的侧表面可被囊封体50覆盖。基板41的表面41s2可被囊封体50覆盖。
参阅图8E，移除一部分的囊封体50。导热结构43的上表面可通过囊封体50露出。导热结构43的侧表面可通过囊封体50露出。基板41的表面41s2可通过囊封体50露出。基板41的表面41s2大抵上可与囊封体50的表面50s2共面。可透过干蚀刻移除一部分的囊封体50。
参阅图8F，对引线架10剪切成型(trim/form)，以得到与图1所描述和展示的半导体装置1a相同或类似的半导体装置。
根据本公开的一些实施例，一种半导体装置包含电子组件及传导组件。电子组件具有第一表面及相对于第一表面的第二表面。传导组件设置于电子组件的第二表面上，传导组件包括基板、导电图案及导热结构。基板具有面向电子组件的第一表面及相对于基板的第一表面的第二表面。导电图案设置于基板的第一表面上。导电图案电性连接至电子组件。导热结构设置于基板的第二表面上。
根据本公开的一些实施例，一种半导体装置之制造方法。方法包含提供电子组件，其具有第一表面及相对于第一表面的第二表面。方法亦包含形成传导组件于电子组件的第二表面上。传导组件包括基板、导电图案及导热结构。基板具有面向电子组件的第一表面及相对于基板的第一表面的第二表面。导电图案设置于传导组件的第一表面上，导电图案电性连接至电子组件。导热结构设置于传导组件的第二表面上。
根据本公开的一些实施例，一种半导体装置包含引线架、电子组件、第一散热组件及第二散热组件。引线架具有第一表面及相对于第一表面的第二表面。电子组件设置于引线架的第二表面上。第一散热组件设置于引线架的第一表面上。第二散热组件设置于电子组件上。
除非另外规定，否则如“在…上”、“在…下”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“高于”、“低于”、“上部”、“在…上方”、“在…下方”的空间描述是相对于图式中所展示的定向指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点不会因此类布置而有偏差。
如本文中所使用，术语“竖直”用以指向上和向下方向，而术语“水平”是指横向于竖直方向的方向。
如本文中所使用，术语“大约”、“大体上”、“大体”和“约”用以描述和解释小的变化。当与事件或情况结合使用时，术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％的变化范围内，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％，那么第一数值可认为“大体上”相同于或等于第二数值。举例来说，“大体上”垂直可指代相对于90°的小于或等于±10°的角度变化范围，如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。
如果两个表面之间的移位不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为这两个表面是共面的或大体上共面的。如果表面的最高点与最低点之间的移位不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为表面大体上平坦。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代输送电流的能力。导电材料通常指示呈现对于电流流动的极少或零对抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常，导电材料是导电性大于大约104S/m(如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度而变化。除非另外指定，否则材料的电导率在室温下测量。
此外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是为了便利和简洁而使用，且应灵活地理解，不仅包含明确地指定为范围极限的数值，而且包含涵盖于那个范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由随附权利要求书定义的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。归因于制造过程和公差，本公开中的工艺再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限定性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改是既定在随附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。

Claims (19)

1.一种半导体装置，包含：
一电子组件，其具有一第一表面及相对于所述第一表面的一第二表面；以及
一传导组件，设置于所述电子组件的所述第二表面上，所述传导组件包括：
一基板，其具有面向所述电子组件的一第一表面及相对于所述基板的所述第一表面的一第二表面；
一导电图案，设置于所述基板的所述第一表面上，所述导电图案电性连接至所述电子组件；以及
一导热结构，设置于所述基板的所述第二表面上；
其中，所述半导体装置，更包含：
一囊封体，其包覆所述电子组件及所述传导组件，未包覆所述导热结构，且未包覆所述基板的所述第二表面；
其中所述基板的所述第二表面包含被所述导热结构覆盖的一第一部分，以及未被所述导热结构覆盖的一第二部分，所述第一部分的表面粗糙度小于所述第二部分的表面粗糙度，或所述囊封体露出所述基板的所述第二部分的表面的粗糙度大于所述基板的所述第二部分的粗糙度。
2.根据权利要求1所述的半导体装置，更包含：
一引线架，设置于所述电子组件的所述第一表面上。
3.根据权利要求2所述的半导体装置，更包含：
一第一导电结构，电性连接所述引线架与所述传导组件的所述导电图案。
4.根据权利要求3所述的半导体装置，更包含：
一第二导电结构，电性连接所述电子组件与所述传导组件的所述导电图案。
5.根据权利要求4所述的半导体装置，其中所述第一导电结构与所述第二导电结构经设置以弥补所述电子组件与所述引线架的一高度差。
6.根据权利要求2所述的半导体装置，更包括：
一电路板，其支撑所述引线架。
7.根据权利要求6所述的半导体装置，所述电路板包含一导通孔，所述导通孔延伸于所述电路板的一第一表面及与该所述第一表面相对的一第二表面之间。
8.根据权利要求1所述的半导体装置，其中所述导热结构具有透过所述基板露出的一侧面。
9.根据权利要求1所述的半导体装置，其中所述囊封体具有一第一表面及相对于所述第一表面的一第二表面，其中所述基板的所述第二表面大抵上与所述囊封体的所述第二表面大抵上共平面。
10.根据权利要求1所述的半导体装置，更包括：
一散热结构，设置于所述传导组件的所述导热结构上。
11.根据权利要求1所述的半导体装置，其中所述传导组件的所述基板包含陶瓷、氧化铝、氮化镓或上述组合。
12.一种半导体装置之制造方法，包含：
提供一电子组件，其具有一第一表面及相对于所述第一表面的一第二表面；以及
形成一传导组件于所述电子组件的所述第二表面上，所述传导组件包括：
一基板，其具有面向所述电子组件的一第一表面及相对于所述基板的所述第一表面的一第二表面；
一导电图案，设置于所述传导组件的所述第一表面上，所述导电图案电性连接至所述电子组件；以及
一导热结构，设置于所述传导组件的所述第二表面上；
其中，所述方法，更包含：
形成一囊封体，囊封所述电子组件及所述传导组件；
移除一部分的囊封体，露出所述传导组件的所述导热结构和所述基板的所述第二表面；
其中所述基板的所述第二表面包含被所述导热结构覆盖的一第一部分，以及未被所述导热结构覆盖的一第二部分，所述第一部分的表面粗糙度小于所述第二部分的表面粗糙度，或所述囊封体露出所述基板的所述第二部分的表面的粗糙度大于所述基板的所述第二部分的粗糙度。
13.根据权利要求12所述的方法，更包含：
提供一引线架，将所述电子组件的所述第一表面安置在所述引线架上。
14.根据权利要求12所述的方法，其中移除所述部分的所述囊封体包含：
执行雷射移除制程，使所述囊封体的一表面与所述基板的所述第二表面大抵上共平面。
15.一种半导体装置，包含：
一引线架，具有一第一表面及相对于所述第一表面的一第二表面；
一电子组件，设置于所述引线架的所述第二表面上；
一第一散热组件，设置于所述引线架的所述第一表面上；以及
一第二散热组件，设置于所述电子组件上；
其中所述第一散热组件包含：
一第一基板；
其中所述第二散热组件包含：
一传导组件，设置于所述电子组件上，所述传导组件包括：
一第二基板，其具有面向所述电子组件的一第一表面及相对于所述第二基板的所述第一表面的一第二表面；以及
一导热结构，设置于所述第二基板的所述第二表面上；
其中，所述半导体装置，更包含：
一囊封体，其包覆所述电子组件及所述传导组件，未包覆所述导热结构，且未包覆所述第二基板的所述第二表面；
其中所述第二基板的所述第二表面包含被所述导热结构覆盖的一第一部分，以及未被所述导热结构覆盖的一第二部分，所述第一部分的表面粗糙度小于所述第二部分的表面粗糙度，或所述囊封体露出所述基板的所述第二部分的表面的粗糙度大于所述基板的所述第二部分的粗糙度。
16.根据权利要求15所述的半导体装置，其中所述第一散热组件还包含：
一导通孔，贯穿所述第一基板。
17.根据权利要求16所述的半导体装置，其中所述第一散热组件更包含导电垫，所述引线架与所述导电垫电性连接。
18.根据权利要求15所述的半导体装置，其中所述第二散热组件还包含：
一散热结构，其中所述传导组件位于所述电子组件及所述散热结构之间。
19.根据权利要求18所述的半导体装置，其中所述传导组件还包含：
一导电图案，设置于所述第二基板的所述第一表面上，所述导电图案电性连接至所述电子组件。
CN202211011627.8A 2022-08-23 2022-08-23 一种半导体装置及其形成方法 Active CN115360161B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211011627.8A CN115360161B (zh) 2022-08-23 2022-08-23 一种半导体装置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211011627.8A CN115360161B (zh) 2022-08-23 2022-08-23 一种半导体装置及其形成方法

Publications (2)

Publication Number Publication Date
CN115360161A CN115360161A (zh) 2022-11-18
CN115360161B true CN115360161B (zh) 2024-03-08

Family

ID=84002452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211011627.8A Active CN115360161B (zh) 2022-08-23 2022-08-23 一种半导体装置及其形成方法

Country Status (1)

Country Link
CN (1) CN115360161B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004030443A1 (de) * 2004-06-24 2006-01-19 Robert Bosch Gmbh Steuergerät
CN113113391A (zh) * 2020-01-10 2021-07-13 半导体元件工业有限责任公司 用于双面功率模块的引线框间隔件
CN114743947A (zh) * 2022-04-11 2022-07-12 中国工程物理研究院电子工程研究所 基于to形式的功率器件封装结构及封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102213604B1 (ko) * 2017-02-15 2021-02-05 매그나칩 반도체 유한회사 반도체 패키지 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004030443A1 (de) * 2004-06-24 2006-01-19 Robert Bosch Gmbh Steuergerät
CN113113391A (zh) * 2020-01-10 2021-07-13 半导体元件工业有限责任公司 用于双面功率模块的引线框间隔件
CN114743947A (zh) * 2022-04-11 2022-07-12 中国工程物理研究院电子工程研究所 基于to形式的功率器件封装结构及封装方法

Also Published As

Publication number Publication date
CN115360161A (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
US11257733B2 (en) Semiconductor device including heat-dissipating metal multilayer having different thermal conductivity, and method for manufacturing same
US7605451B2 (en) RF power transistor having an encapsulated chip package
US9633957B2 (en) Semiconductor device, a power semiconductor device, and a method for processing a semiconductor device
US20210375856A1 (en) Methods for pillar connection on frontside and passive device integration on backside of die
US20150206768A1 (en) Method and system for co-packaging gallium nitride electronics
EP4084064A1 (en) Semiconductor device
JP2004319552A (ja) フリップチップ型対面電極ｈｅｍｔ
CN115360161B (zh) 一种半导体装置及其形成方法
US20220384286A1 (en) Chip package structure with heat conductive layer
TWI323932B (en) Semiconductor device
US10068780B2 (en) Lead frame connected with heterojunction semiconductor body
CN116960160A (zh) 半导体元件及其形成方法
EP2309538A2 (en) Package for semiconductor devices
US20200075571A1 (en) Semiconductor device package and method of manufacturing the same
CN112956018B (zh) 半导体器件结构及其制造方法
US11588036B2 (en) High-efficiency packaged chip structure and electronic device including the same
WO2024011439A1 (en) Semiconductor packaged device and method for manufacturing the same
US11881524B2 (en) Semiconductor device
CN115732555B (zh) 氮化物半导体器件、互连结构及其制造方法
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
WO2024000475A1 (en) Semiconductor packaged device and method for manufacturing thereof
WO2024087083A1 (en) Semiconductor packaged device and method for manufacturing the same
US20230420328A1 (en) Semiconductor device and method forming the same
US11742381B2 (en) Monolithic semiconductor device assemblies
WO2024108369A1 (en) Semiconductor packaged device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant