JPH0653227A - 半導体装置及び電気回路 - Google Patents
半導体装置及び電気回路Info
- Publication number
- JPH0653227A JPH0653227A JP3969292A JP3969292A JPH0653227A JP H0653227 A JPH0653227 A JP H0653227A JP 3969292 A JP3969292 A JP 3969292A JP 3969292 A JP3969292 A JP 3969292A JP H0653227 A JPH0653227 A JP H0653227A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- base layer
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】高電流密度動作時の特性変動の極めて少ないヘ
テロ接合バイポーラトランジスタを有する半導体装置及
びこのトランジスタを用いた電気回路を提供すること。 【構成】ベース層とベース層の上部に設けられたエミッ
タ層とベース層の下部に設けられたコレクタ層からなる
ヘテロ接合バイポーラトランジスタを有する半導体装置
において、少なくともエミッタ層側面周囲を空気又は不
活性ガスが満たされた空間とするか、エミッタ層をこの
層に発生する応力が実質的にゼロになるように構成する
か、又はエミッタ層側面周囲に設けられた絶縁膜をその
表面が上記エミッタ層の底面より低い位置にあるように
した半導体装置。この半導体装置を差動増幅回路に用い
た電気回路。
テロ接合バイポーラトランジスタを有する半導体装置及
びこのトランジスタを用いた電気回路を提供すること。 【構成】ベース層とベース層の上部に設けられたエミッ
タ層とベース層の下部に設けられたコレクタ層からなる
ヘテロ接合バイポーラトランジスタを有する半導体装置
において、少なくともエミッタ層側面周囲を空気又は不
活性ガスが満たされた空間とするか、エミッタ層をこの
層に発生する応力が実質的にゼロになるように構成する
か、又はエミッタ層側面周囲に設けられた絶縁膜をその
表面が上記エミッタ層の底面より低い位置にあるように
した半導体装置。この半導体装置を差動増幅回路に用い
た電気回路。
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合バイポーラ
トランジスタを有する半導体装置及びヘテロ接合バイポ
ーラトランジスタを用いた電気回路に関する。
トランジスタを有する半導体装置及びヘテロ接合バイポ
ーラトランジスタを用いた電気回路に関する。
【０００２】
【従来の技術】従来のヘテロ接合バイポーラトランジス
タを有するIII−Ｖ族化合物半導体装置は、例えばジャ
パニーズ・ジャーナル・オブ・アプライド・フィジック
ス 第２４巻（１９８５年）第Ｌ５９６頁から第Ｌ５９
８頁（Japanese Journal ofApplied Physics 24（1
985）pp．L596〜L598）に記載されているように、ベー
ス層の上にいわゆるメサ型のエミッタ層を、ベース層の
下にコレクタ層を設け、半導体層表面保護膜としてＳｉ
Ｏ2又はＳｉＮを用い、エミッタ電極、ベース電極及び
コレクタ電極にはＡｕを主成分とした金属を用いてい
た。
タを有するIII−Ｖ族化合物半導体装置は、例えばジャ
パニーズ・ジャーナル・オブ・アプライド・フィジック
ス 第２４巻（１９８５年）第Ｌ５９６頁から第Ｌ５９
８頁（Japanese Journal ofApplied Physics 24（1
985）pp．L596〜L598）に記載されているように、ベー
ス層の上にいわゆるメサ型のエミッタ層を、ベース層の
下にコレクタ層を設け、半導体層表面保護膜としてＳｉ
Ｏ2又はＳｉＮを用い、エミッタ電極、ベース電極及び
コレクタ電極にはＡｕを主成分とした金属を用いてい
た。
【０００３】
【発明が解決しようとする課題】上記従来技術は、特に
ベース層ｐ型不純物にＢｅを用いたＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの場合に、１×
１０5Ａ／ｃｍ2以上のコレクタ電流密度で連続動作させ
ると、コレクタ電流が低減してしまうという問題がある
ことが、アイイーイーイー・インターナショナル・エレ
クトロン・デバイス・ミーティング１９９０（１９９０
年）第６７３頁から第６７６頁（ＩＥＥＥInternationa
l Electron Device Meeting 1990（1990）pp．673
〜676）に指摘されている。同様な問題は、ベース層不
純物にＺｎを用いたIII−Ｖ族化合物半導体メサ型ヘテ
ロ接合バイポーラトランジスタの場合やその他のメサ型
ヘテロ接合バイポーラトランジスタの場合にも当てはま
る。この原因は、通電により生じるキャリアの再結合過
程で発生したエネルギーにより、エミッタメサ周辺での
ベース層不純物のエミッタ層中への拡散が促進されるた
めと考えられている。このような現象は、電流増幅率の
劣化やオン電圧のシフトといった問題を引き起こすた
め、メサ型ヘテロ接合バイポーラトランジスタ及びそれ
を用いた電気回路の信頼性を損なう。
ベース層ｐ型不純物にＢｅを用いたＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの場合に、１×
１０5Ａ／ｃｍ2以上のコレクタ電流密度で連続動作させ
ると、コレクタ電流が低減してしまうという問題がある
ことが、アイイーイーイー・インターナショナル・エレ
クトロン・デバイス・ミーティング１９９０（１９９０
年）第６７３頁から第６７６頁（ＩＥＥＥInternationa
l Electron Device Meeting 1990（1990）pp．673
〜676）に指摘されている。同様な問題は、ベース層不
純物にＺｎを用いたIII−Ｖ族化合物半導体メサ型ヘテ
ロ接合バイポーラトランジスタの場合やその他のメサ型
ヘテロ接合バイポーラトランジスタの場合にも当てはま
る。この原因は、通電により生じるキャリアの再結合過
程で発生したエネルギーにより、エミッタメサ周辺での
ベース層不純物のエミッタ層中への拡散が促進されるた
めと考えられている。このような現象は、電流増幅率の
劣化やオン電圧のシフトといった問題を引き起こすた
め、メサ型ヘテロ接合バイポーラトランジスタ及びそれ
を用いた電気回路の信頼性を損なう。
【０００４】本発明の目的は、高電流密度動作時の特性
変動の極めて少ないメサ型ヘテロ接合バイポーラトラン
ジスタを有する半導体装置を提供することにある。本発
明の他の目的は、高電流密度動作時の特性変動の極めて
少ない、メサ型ヘテロ接合バイポーラトランジスタを用
いた電気回路を提供することにある。
変動の極めて少ないメサ型ヘテロ接合バイポーラトラン
ジスタを有する半導体装置を提供することにある。本発
明の他の目的は、高電流密度動作時の特性変動の極めて
少ない、メサ型ヘテロ接合バイポーラトランジスタを用
いた電気回路を提供することにある。
【０００５】
【課題を解決するための手段】上記目的は、（１）ベー
ス層と該ベース層の上部に設けられたエミッタ層と該ベ
ース層の下部に設けられたコレクタ層により構成される
ヘテロ接合バイポーラトランジスタを有する半導体装置
において、少なくとも上記エミッタ層側面周囲は、空気
又は不活性ガスが満たされた空間であることを特徴とす
る半導体装置、（２）上記１記載の半導体装置におい
て、上記ベース層表面は、スペーサ層とベース電極のみ
に接していることを特徴とする半導体装置、（３）ベー
ス層と該ベース層の上部に設けられたエミッタ層と該ベ
ース層の下部に設けられたコレクタ層により構成される
ヘテロ接合バイポーラトランジスタを有する半導体装置
において、上記エミッタ層は、この層に発生する応力が
実質的にゼロになるように構成されたことを特徴とする
半導体装置、（４）ベース層と該ベース層の上部に設け
られたエミッタ層と該ベース層の下部に設けられたコレ
クタ層により構成されるヘテロ接合バイポーラトランジ
スタを有する半導体装置において、上記エミッタ層側面
周囲に設けられた絶縁膜は、その表面が上記エミッタ層
の底面より低い位置にあることを特徴とする半導体装
置、（５）上記４記載の半導体装置において、上記ベー
ス層近傍の絶縁膜は、その表面の位置がベース層表面よ
り低い位置にあることを特徴とする半導体装置、（６）
上記１から５のいずれか一に記載の半導体装置におい
て、上記ベース層、上記エミッタ層、上記コレクタ層を
構成する半導体は、III−Ｖ族化合物半導体であること
を特徴とする半導体装置、（７）上記６記載の半導体装
置において、上記ベース層は、不純物としてＢｅを含
み、その導電型は、ｐ型であることを特徴とする半導体
装置、（８）上記６記載の半導体装置において、上記ベ
ース層は、不純物としてＺｎを含み、その導電型は、ｐ
型であることを特徴とする半導体装置、（９）上記１か
ら８のいずれか一に記載の半導体装置において、上記エ
ミッタ層及びベース層とそれぞれ電気的に接続するエミ
ッタ電極及びベース電極は、熱膨張率が各電極が形成さ
れた半導体層の熱膨張率と１０％以下の差である金属か
らなることを特徴とする半導体装置、（１０）上記９記
載の半導体装置において、上記金属は、Ｗ若しくはＴａ
又はこれらを主成分とする合金であることを特徴とする
半導体装置、（１１）上記１から１０のいずれか一に記
載の半導体装置において、上記ヘテロ接合バイポーラト
ランジスタのヘテロ接合界面の露出した部分に、Ｓ、Ｓ
ｅ及びＴｅからなる群から選ばれた少なくとも一種の元
素が存在することを特徴とする半導体装置によって達成
される。
ス層と該ベース層の上部に設けられたエミッタ層と該ベ
ース層の下部に設けられたコレクタ層により構成される
ヘテロ接合バイポーラトランジスタを有する半導体装置
において、少なくとも上記エミッタ層側面周囲は、空気
又は不活性ガスが満たされた空間であることを特徴とす
る半導体装置、（２）上記１記載の半導体装置におい
て、上記ベース層表面は、スペーサ層とベース電極のみ
に接していることを特徴とする半導体装置、（３）ベー
ス層と該ベース層の上部に設けられたエミッタ層と該ベ
ース層の下部に設けられたコレクタ層により構成される
ヘテロ接合バイポーラトランジスタを有する半導体装置
において、上記エミッタ層は、この層に発生する応力が
実質的にゼロになるように構成されたことを特徴とする
半導体装置、（４）ベース層と該ベース層の上部に設け
られたエミッタ層と該ベース層の下部に設けられたコレ
クタ層により構成されるヘテロ接合バイポーラトランジ
スタを有する半導体装置において、上記エミッタ層側面
周囲に設けられた絶縁膜は、その表面が上記エミッタ層
の底面より低い位置にあることを特徴とする半導体装
置、（５）上記４記載の半導体装置において、上記ベー
ス層近傍の絶縁膜は、その表面の位置がベース層表面よ
り低い位置にあることを特徴とする半導体装置、（６）
上記１から５のいずれか一に記載の半導体装置におい
て、上記ベース層、上記エミッタ層、上記コレクタ層を
構成する半導体は、III−Ｖ族化合物半導体であること
を特徴とする半導体装置、（７）上記６記載の半導体装
置において、上記ベース層は、不純物としてＢｅを含
み、その導電型は、ｐ型であることを特徴とする半導体
装置、（８）上記６記載の半導体装置において、上記ベ
ース層は、不純物としてＺｎを含み、その導電型は、ｐ
型であることを特徴とする半導体装置、（９）上記１か
ら８のいずれか一に記載の半導体装置において、上記エ
ミッタ層及びベース層とそれぞれ電気的に接続するエミ
ッタ電極及びベース電極は、熱膨張率が各電極が形成さ
れた半導体層の熱膨張率と１０％以下の差である金属か
らなることを特徴とする半導体装置、（１０）上記９記
載の半導体装置において、上記金属は、Ｗ若しくはＴａ
又はこれらを主成分とする合金であることを特徴とする
半導体装置、（１１）上記１から１０のいずれか一に記
載の半導体装置において、上記ヘテロ接合バイポーラト
ランジスタのヘテロ接合界面の露出した部分に、Ｓ、Ｓ
ｅ及びＴｅからなる群から選ばれた少なくとも一種の元
素が存在することを特徴とする半導体装置によって達成
される。
【０００６】上記他の目的は、（１２）少なくとも２個
のバイポーラトランジスタを持ち、該２個のバイポーラ
トランジスタのコレクタが抵抗を介して結合され、か
つ、それぞれのエミッタが結合され、それぞれのベース
へ入力される信号の差を増幅する機能を持つ差動増幅回
路を有する電気回路において、上記２個のバイポーラト
ランジスタは、上記１から１１のいずれか一に記載の半
導体装置のヘテロ接合バイポーラトランジスタであるこ
とを特徴とする電気回路によって達成される。
のバイポーラトランジスタを持ち、該２個のバイポーラ
トランジスタのコレクタが抵抗を介して結合され、か
つ、それぞれのエミッタが結合され、それぞれのベース
へ入力される信号の差を増幅する機能を持つ差動増幅回
路を有する電気回路において、上記２個のバイポーラト
ランジスタは、上記１から１１のいずれか一に記載の半
導体装置のヘテロ接合バイポーラトランジスタであるこ
とを特徴とする電気回路によって達成される。
【０００７】本発明は、化合物半導体装置に適用して効
果がある。特にIII−Ｖ族化合物半導体装置は上記の問
題が顕著に認められるため、III−Ｖ族化合物半導体装
置に本発明を適用することが好ましい。また、上記
（１）、（３）項の構成を取るには、例えば、少くとも
エミッタ層側面を絶縁膜と接しないようにすればよい。
さらに、ベース層表面が絶縁膜と接しないようにするこ
とが好ましい。
果がある。特にIII−Ｖ族化合物半導体装置は上記の問
題が顕著に認められるため、III−Ｖ族化合物半導体装
置に本発明を適用することが好ましい。また、上記
（１）、（３）項の構成を取るには、例えば、少くとも
エミッタ層側面を絶縁膜と接しないようにすればよい。
さらに、ベース層表面が絶縁膜と接しないようにするこ
とが好ましい。
【０００８】
【作用】少くともエミッタ層あるいはその側面周辺を上
記のように構成し、エミッタ層の側面が絶縁膜と接しな
いようにすること、さらに、ベース層表面が絶縁膜と接
しないようにすることにより、高電流密度動作時の特性
変動を従来に比較して抑制することができる。加えて、
エミッタ電極及びベース電極を構成する金属として、そ
の熱膨張率が、エミッタ電極及びベース電極が設けられ
ている半導体層の熱膨張率と１０％以下の差である金属
を用いることにより、高電流密度動作時の特性変動を極
めて少くできる。これは、高電流密度動作時の特性変動
に絶縁膜と半導体界面の応力依存性があるという新たに
見い出した実験事実に基づいている。以下、これを図４
から図７を用いて説明する。
記のように構成し、エミッタ層の側面が絶縁膜と接しな
いようにすること、さらに、ベース層表面が絶縁膜と接
しないようにすることにより、高電流密度動作時の特性
変動を従来に比較して抑制することができる。加えて、
エミッタ電極及びベース電極を構成する金属として、そ
の熱膨張率が、エミッタ電極及びベース電極が設けられ
ている半導体層の熱膨張率と１０％以下の差である金属
を用いることにより、高電流密度動作時の特性変動を極
めて少くできる。これは、高電流密度動作時の特性変動
に絶縁膜と半導体界面の応力依存性があるという新たに
見い出した実験事実に基づいている。以下、これを図４
から図７を用いて説明する。
【０００９】図４は、ＧａＡｓ（１００）基板上に作製
した従来のＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バ
イポーラトランジスタの断面図である。半絶縁性ＧａＡ
ｓ基板１上に、高ドープｎ型ＧａＡｓ層（Ｓｉ濃度＝５
×１０18／ｃｍ3、厚さ０．５μｍ）からなるサブコレ
クタ層２、ｎ型ＧａＡｓ層（Ｓｉ濃度＝５×１０16／ｃ
ｍ3、厚さ０．４μｍ）からなるコレクタ層３、高ドー
プｐ型ＧａＡｓ層（Ｂｅ濃度＝４×１０19／ｃｍ9、厚
さ０．１μｍ）からなるベース層４、アンドープＧａＡ
ｓ層（厚さ０．０１μｍ）からなるスペーサ層５、ｎ型
ＡｌＧａＡｓ層（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝
１×１０18／ｃｍ3、厚さ０．１５μｍ）からなるエミ
ッタ層６、高ドープｎ型ＩｎＧａＡｓ層（ＩｎＡｓモル
比は０から０．５まで徐々に変化、Ｓｉ濃度＝１×１０
19／ｃｍ3、厚さ０．１μｍ）からなるキャップ層１０
１を分子線エピタキシー法により成長させ、ホトリソグ
ラフィー及びエッチングを行った。エミッタ電極１０２
及びコレクタ電極１０４にはＡｕＧｅ系の材料を、ベー
ス電極１０３にはＡｕＺｎ系の材料を、表面保護膜１０
５にはＳｉＯ2を用いた。
した従来のＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バ
イポーラトランジスタの断面図である。半絶縁性ＧａＡ
ｓ基板１上に、高ドープｎ型ＧａＡｓ層（Ｓｉ濃度＝５
×１０18／ｃｍ3、厚さ０．５μｍ）からなるサブコレ
クタ層２、ｎ型ＧａＡｓ層（Ｓｉ濃度＝５×１０16／ｃ
ｍ3、厚さ０．４μｍ）からなるコレクタ層３、高ドー
プｐ型ＧａＡｓ層（Ｂｅ濃度＝４×１０19／ｃｍ9、厚
さ０．１μｍ）からなるベース層４、アンドープＧａＡ
ｓ層（厚さ０．０１μｍ）からなるスペーサ層５、ｎ型
ＡｌＧａＡｓ層（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝
１×１０18／ｃｍ3、厚さ０．１５μｍ）からなるエミ
ッタ層６、高ドープｎ型ＩｎＧａＡｓ層（ＩｎＡｓモル
比は０から０．５まで徐々に変化、Ｓｉ濃度＝１×１０
19／ｃｍ3、厚さ０．１μｍ）からなるキャップ層１０
１を分子線エピタキシー法により成長させ、ホトリソグ
ラフィー及びエッチングを行った。エミッタ電極１０２
及びコレクタ電極１０４にはＡｕＧｅ系の材料を、ベー
ス電極１０３にはＡｕＺｎ系の材料を、表面保護膜１０
５にはＳｉＯ2を用いた。
【００１０】図５は図４に示した従来のヘテロ接合バイ
ポーラトランジスタの高電流密度動作試験前後の典型的
な電流−電圧特性である。通電試験は初期コレクタ電流
密度Ｊｃｏを２．５×１０5Ａ／ｃｍ2として、室温にお
いて１０分間行った。実線が通電前、破線が通電後の電
流−電圧特性である。通電によってコレクタ電流密度は
減少し、その結果電流増幅率も減少した。ベース・エミ
ッタ間電圧ＶBE＝１．２Ｖにおける、通電後のコレクタ
電流密度の通電前のコレクタ電流密度に対する比をｋと
定義すると、図６に示すようにｋは保護膜として用いた
ＳｉＯ2の膜厚ｄに依存し、ｄが小さいほどｋは１に近
づく、すなわち特性変動は起こりにくいことが分かっ
た。ｄが小さいほどエミッタ層とベース層が絶縁膜から
受ける応力は小さくなるので、通電によるベース層のＢ
ｅのエミッタ層への拡散が低減したためだと考えられ
る。ｄ＝０でもｋ＝１とならないのは、エミッタ電極及
びベース電極が設けられている半導体層がそれらの電極
から受ける応力が残留しているためだと推察される。こ
の場合、エミッタ電極が設けられているキャップ層が電
極から受ける応力はエミッタにも及ぶ。
ポーラトランジスタの高電流密度動作試験前後の典型的
な電流−電圧特性である。通電試験は初期コレクタ電流
密度Ｊｃｏを２．５×１０5Ａ／ｃｍ2として、室温にお
いて１０分間行った。実線が通電前、破線が通電後の電
流−電圧特性である。通電によってコレクタ電流密度は
減少し、その結果電流増幅率も減少した。ベース・エミ
ッタ間電圧ＶBE＝１．２Ｖにおける、通電後のコレクタ
電流密度の通電前のコレクタ電流密度に対する比をｋと
定義すると、図６に示すようにｋは保護膜として用いた
ＳｉＯ2の膜厚ｄに依存し、ｄが小さいほどｋは１に近
づく、すなわち特性変動は起こりにくいことが分かっ
た。ｄが小さいほどエミッタ層とベース層が絶縁膜から
受ける応力は小さくなるので、通電によるベース層のＢ
ｅのエミッタ層への拡散が低減したためだと考えられ
る。ｄ＝０でもｋ＝１とならないのは、エミッタ電極及
びベース電極が設けられている半導体層がそれらの電極
から受ける応力が残留しているためだと推察される。こ
の場合、エミッタ電極が設けられているキャップ層が電
極から受ける応力はエミッタにも及ぶ。
【００１１】そこで、ｄ＝０の状態でエミッタ電極及び
ベース電極の金属材料主成分を変えて、高電流密度動作
試験を行った結果が図７である。エミッタ電極及びベー
ス電極が設けられている半導体層との熱膨張係数差が小
さい金属ほど特性変動が起こり難く、特に該熱膨張係数
差が１０％以下となるＷやＴａ又はこれらを主成分とす
る金属を用いると高電流密度動作時の特性変動は無視で
きる程度に小さくできることが分かった。他のIII−Ｖ
族化合物半導体の熱膨張率はＧａＡｓにほぼ等しいた
め、同様な効果は他のIII−Ｖ族化合物半導体あるいは
その混晶を用いたメサ型ヘテロ接合バイポーラトランジ
スタやベース層やｐ型不純物にＺｎを用いたメサ型ヘテ
ロ接合バイポーラトランジスタについても観察された。
ベース電極の金属材料主成分を変えて、高電流密度動作
試験を行った結果が図７である。エミッタ電極及びベー
ス電極が設けられている半導体層との熱膨張係数差が小
さい金属ほど特性変動が起こり難く、特に該熱膨張係数
差が１０％以下となるＷやＴａ又はこれらを主成分とす
る金属を用いると高電流密度動作時の特性変動は無視で
きる程度に小さくできることが分かった。他のIII−Ｖ
族化合物半導体の熱膨張率はＧａＡｓにほぼ等しいた
め、同様な効果は他のIII−Ｖ族化合物半導体あるいは
その混晶を用いたメサ型ヘテロ接合バイポーラトランジ
スタやベース層やｐ型不純物にＺｎを用いたメサ型ヘテ
ロ接合バイポーラトランジスタについても観察された。
【００１２】また、上記手段を用いたIII−Ｖ族メサ型
ヘテロ接合バイポーラトランジスタの集積化にはエミッ
タ、ベース及びコレクタの各電極に配線を行う必要があ
るが、エミッタ電極に接続する配線金属とメサ周辺に露
出したヘテロ接合界面との間の空間には、空気または不
活性ガスのみ存在するようにすることで、配線用層間絶
縁膜を用いた場合の特性変動の発生を防止することがで
きる。さらに、メサ型部分周辺に露出したヘテロ接合界
面上に２原子層以下のＳ、Ｓｅ又はＴｅを有するように
することでその部分の元素の未結合手が終端され、長期
にわたる信頼性の保証を得ることができる。
ヘテロ接合バイポーラトランジスタの集積化にはエミッ
タ、ベース及びコレクタの各電極に配線を行う必要があ
るが、エミッタ電極に接続する配線金属とメサ周辺に露
出したヘテロ接合界面との間の空間には、空気または不
活性ガスのみ存在するようにすることで、配線用層間絶
縁膜を用いた場合の特性変動の発生を防止することがで
きる。さらに、メサ型部分周辺に露出したヘテロ接合界
面上に２原子層以下のＳ、Ｓｅ又はＴｅを有するように
することでその部分の元素の未結合手が終端され、長期
にわたる信頼性の保証を得ることができる。
【００１３】また、上記メサ型ヘテロ接合バイポーラト
ランジスタを、トランジスタ全部あるいは少なくとも差
動増幅回路部に用いて電気回路を構成することにより、
長期にわたり信頼性が優れた電気回路を作製することが
できる。差動増幅回路には特性の揃った２個のトランジ
スタが必要であるが、上記メサ型ヘテロ接合バイポーラ
トランジスタをこの部分に用いると、高電流密度動作時
の特性変動が極めて少なく、使用中に一方の特性が変化
することがないためである。
ランジスタを、トランジスタ全部あるいは少なくとも差
動増幅回路部に用いて電気回路を構成することにより、
長期にわたり信頼性が優れた電気回路を作製することが
できる。差動増幅回路には特性の揃った２個のトランジ
スタが必要であるが、上記メサ型ヘテロ接合バイポーラ
トランジスタをこの部分に用いると、高電流密度動作時
の特性変動が極めて少なく、使用中に一方の特性が変化
することがないためである。
【００１４】
【実施例】実施例１ 以下、本発明の第１の実施例であるベース層不純物にＢ
ｅを用いたＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バ
イポーラトランジスタを有する半導体装置を説明する。
図１に示すように、半絶縁性ＧａＡｓ基板１の上に、高
ドープｎ型ＧａＡｓ層（Ｓｉ濃度＝５×１０18／ｃ
ｍ3、厚さ０．５μｍ）からなるサブコレクタ層２、ｎ
型ＧａＡｓ層（Ｓｉ濃度＝５×１０16／ｃｍ3、厚さ
０．４μｍ）からなるコレクタ層３、高ドープｐ型Ｇａ
Ａｓ層（Ｂｅ濃度＝４×１０19／ｃｍ9、厚さ０．１μ
ｍ）からなるベース層４、アンドープＧａＡｓ層（厚さ
０．０１μｍ）からなるスペーサ層５、ｎ型ＡｌＧａＡ
ｓ層（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１×１０18
／ｃｍ3、厚さ０．１５μｍ）からなるエミッタ層６、
高ドープｎ型ＩｎＧａＡｓ層（ＩｎＡｓモル比は０から
１まで徐々に変化、Ｓｉ濃度＝１× １０19／ｃｍ3、
厚さ０．１μｍ）からなるキャップ層７、高ドープｎ型
ＩｎＡｓ層（Ｓｉ濃度＝１×１０19／ｃｍ3、厚さ０．
１μｍ）からなるキャップ層８を分子線エピタキシー法
により成長させ、ホトリソグラフィー及びエッチングに
よりＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バイポー
ラトランジスタを作製した。エミッタ電極９、ベース電
極１０及びコレクタ電極１１にはＷを用いた。
ｅを用いたＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バ
イポーラトランジスタを有する半導体装置を説明する。
図１に示すように、半絶縁性ＧａＡｓ基板１の上に、高
ドープｎ型ＧａＡｓ層（Ｓｉ濃度＝５×１０18／ｃ
ｍ3、厚さ０．５μｍ）からなるサブコレクタ層２、ｎ
型ＧａＡｓ層（Ｓｉ濃度＝５×１０16／ｃｍ3、厚さ
０．４μｍ）からなるコレクタ層３、高ドープｐ型Ｇａ
Ａｓ層（Ｂｅ濃度＝４×１０19／ｃｍ9、厚さ０．１μ
ｍ）からなるベース層４、アンドープＧａＡｓ層（厚さ
０．０１μｍ）からなるスペーサ層５、ｎ型ＡｌＧａＡ
ｓ層（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１×１０18
／ｃｍ3、厚さ０．１５μｍ）からなるエミッタ層６、
高ドープｎ型ＩｎＧａＡｓ層（ＩｎＡｓモル比は０から
１まで徐々に変化、Ｓｉ濃度＝１× １０19／ｃｍ3、
厚さ０．１μｍ）からなるキャップ層７、高ドープｎ型
ＩｎＡｓ層（Ｓｉ濃度＝１×１０19／ｃｍ3、厚さ０．
１μｍ）からなるキャップ層８を分子線エピタキシー法
により成長させ、ホトリソグラフィー及びエッチングに
よりＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バイポー
ラトランジスタを作製した。エミッタ電極９、ベース電
極１０及びコレクタ電極１１にはＷを用いた。
【００１５】本メサ型ヘテロ接合バイポーラトランジス
タは、Ｊｃｏを２．５×１０5Ａ／ｃｍ2として室温にお
いて１０分間通電しても、ｋ＝１であり、すなわち特性
変動は全く観察されなかった。本実施例によれば、表面
保護膜を用いないこと及び電極が設けられた半導体層と
の熱膨張率の差が８％であるＷを電極材料に用いたこと
により、半導体層に発生する応力が実質的に零とでき、
高電流密度動作時の特性変動が極めて小さいメサ型ヘテ
ロ接合バイポーラトランジスタを実現することができ
た。
タは、Ｊｃｏを２．５×１０5Ａ／ｃｍ2として室温にお
いて１０分間通電しても、ｋ＝１であり、すなわち特性
変動は全く観察されなかった。本実施例によれば、表面
保護膜を用いないこと及び電極が設けられた半導体層と
の熱膨張率の差が８％であるＷを電極材料に用いたこと
により、半導体層に発生する応力が実質的に零とでき、
高電流密度動作時の特性変動が極めて小さいメサ型ヘテ
ロ接合バイポーラトランジスタを実現することができ
た。
【００１６】なお、本実施例ではエミッタ、ベース及び
コレクタの各電極材料にＷを用いたがＴａでもよく、ま
たＷやＴａを主成分とする合金膜又はこれらを下層とす
る積層膜であってもよい。Ｔａの場合、電極が設けられ
た半導体層と熱膨張率の差は４％である。またコレクタ
電極は上記金属材料である必要はない。本実施例ではＡ
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの場合を示したが、他のIII−Ｖ族化合物半導体であ
るＩｎＡｌＡｓ／ＩｎＧａＡｓ、ＩｎＰ／ＩｎＧａＡｓ
を用いたメサ型ヘテロ接合バイポーラトランジスタの場
合にも全く同様に適用できる。また、本実施例ではベー
ス層不純物にＢｅを用いたが、Ｚｎを用いた場合にも同
様な効果が得られた。
コレクタの各電極材料にＷを用いたがＴａでもよく、ま
たＷやＴａを主成分とする合金膜又はこれらを下層とす
る積層膜であってもよい。Ｔａの場合、電極が設けられ
た半導体層と熱膨張率の差は４％である。またコレクタ
電極は上記金属材料である必要はない。本実施例ではＡ
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの場合を示したが、他のIII−Ｖ族化合物半導体であ
るＩｎＡｌＡｓ／ＩｎＧａＡｓ、ＩｎＰ／ＩｎＧａＡｓ
を用いたメサ型ヘテロ接合バイポーラトランジスタの場
合にも全く同様に適用できる。また、本実施例ではベー
ス層不純物にＢｅを用いたが、Ｚｎを用いた場合にも同
様な効果が得られた。
【００１７】実施例２ 以下、本発明の第２の実施例であるエミッタ電極から引
き出された配線金属とエミッタ層側面との間に空間を持
つＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトラン
ジスタを有する半導体装置について説明する。図２ａは
ＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バイポーラト
ランジスタの平面図、図２ｂは切断面Ａ−Ａ’における
断面図、図２ｃは切断面Ｂ−Ｂ’における断面図であ
る。配線金属１２、１２’、１２”及び絶縁膜１３以外
は、図１に示したメサ型ヘテロ接合バイポーラトランジ
スタと同様の構成である。配線金属１２、１２’、１
２”にはＡｌを、絶縁膜１３にはＳｉＯ2膜を用いた
が、それぞれ他の金属材料及び他の絶縁膜を用いてもも
ちろんよい。絶縁膜１３はベース層４以下の半導体層に
のみ接し、スペーサ層５以上の半導体層には接しないよ
うに形成されている。エミッタ電極から引き出された配
線金属１２は、図２ｂに示すように空気１４を隔てて半
導体層に触れることなく、絶縁膜１３上に到達するよう
に形成されている。一方、ベース電極から引き出された
配線金属１２”は、図２ｃに示すようにそのまま絶縁膜
１３上に伸びている。
き出された配線金属とエミッタ層側面との間に空間を持
つＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトラン
ジスタを有する半導体装置について説明する。図２ａは
ＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バイポーラト
ランジスタの平面図、図２ｂは切断面Ａ−Ａ’における
断面図、図２ｃは切断面Ｂ−Ｂ’における断面図であ
る。配線金属１２、１２’、１２”及び絶縁膜１３以外
は、図１に示したメサ型ヘテロ接合バイポーラトランジ
スタと同様の構成である。配線金属１２、１２’、１
２”にはＡｌを、絶縁膜１３にはＳｉＯ2膜を用いた
が、それぞれ他の金属材料及び他の絶縁膜を用いてもも
ちろんよい。絶縁膜１３はベース層４以下の半導体層に
のみ接し、スペーサ層５以上の半導体層には接しないよ
うに形成されている。エミッタ電極から引き出された配
線金属１２は、図２ｂに示すように空気１４を隔てて半
導体層に触れることなく、絶縁膜１３上に到達するよう
に形成されている。一方、ベース電極から引き出された
配線金属１２”は、図２ｃに示すようにそのまま絶縁膜
１３上に伸びている。
【００１８】この構造は、次のようにして形成した。図
１に示した構造とした後、絶縁膜１３とコレクタ電極へ
の配線金属１２’とベース電極への配線金属１２”をホ
トリソグラフィーとエッチングにより形成し、厚さ約１
μｍの下層レジスト１１０のパタンを形成し、配線金属
の一部となる厚さ５００ÅのＡｕ膜１２ａを堆積する
（図２ｄ）。次に、厚さ約１μｍの上層レジスト１１
０’のパタンを形成し、露出しているＡｕ膜１２ａの上
に選択めっき法でＡｕを０．９μｍめっきし、配線金属
１２とする（図２ｅ）。さらに下層レジスト１１０、上
層レジスト１１０’を除去して図２ｂに示す構造とす
る。
１に示した構造とした後、絶縁膜１３とコレクタ電極へ
の配線金属１２’とベース電極への配線金属１２”をホ
トリソグラフィーとエッチングにより形成し、厚さ約１
μｍの下層レジスト１１０のパタンを形成し、配線金属
の一部となる厚さ５００ÅのＡｕ膜１２ａを堆積する
（図２ｄ）。次に、厚さ約１μｍの上層レジスト１１
０’のパタンを形成し、露出しているＡｕ膜１２ａの上
に選択めっき法でＡｕを０．９μｍめっきし、配線金属
１２とする（図２ｅ）。さらに下層レジスト１１０、上
層レジスト１１０’を除去して図２ｂに示す構造とす
る。
【００１９】また、図２ｆはパッケージ封入後の断面図
である。ＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バイ
ポーラトランジスタを含む半導体チップ１５が、金属パ
ッケージ１６にＡｒ等の不活性ガス１７とともに封入さ
れている。従って、エミッタ層６と配線金属１２との間
の空間は不活性ガスで満たされる。
である。ＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バイ
ポーラトランジスタを含む半導体チップ１５が、金属パ
ッケージ１６にＡｒ等の不活性ガス１７とともに封入さ
れている。従って、エミッタ層６と配線金属１２との間
の空間は不活性ガスで満たされる。
【００２０】本ＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接
合バイポーラトランジスタを図２ｃ及び図２ｄの状態
で、Ｊｃｏを２．５×１０5Ａ／ｃｍ2として室温におい
て１０分間通電しても、ｋ＝１、すなわち特性変動は全
く観察されなかった。本実施例によれば、絶縁膜がエミ
ッタ層側面及びベース層表面に接していないこと、エミ
ッタ電極から引き出された配線金属がエミッタ層及びベ
ース層に接していないこと、さらに電極が設けられた半
導体層の材料と熱膨張率がほぼ等しいＷ又はＴａを電極
材料に用いることにより、半導体層に発生する応力を実
質的に零にすることができ、高電流密度動作時の特性変
動が極めて小さいメサ型ヘテロ接合バイポーラトランジ
スタを実現することができた。
合バイポーラトランジスタを図２ｃ及び図２ｄの状態
で、Ｊｃｏを２．５×１０5Ａ／ｃｍ2として室温におい
て１０分間通電しても、ｋ＝１、すなわち特性変動は全
く観察されなかった。本実施例によれば、絶縁膜がエミ
ッタ層側面及びベース層表面に接していないこと、エミ
ッタ電極から引き出された配線金属がエミッタ層及びベ
ース層に接していないこと、さらに電極が設けられた半
導体層の材料と熱膨張率がほぼ等しいＷ又はＴａを電極
材料に用いることにより、半導体層に発生する応力を実
質的に零にすることができ、高電流密度動作時の特性変
動が極めて小さいメサ型ヘテロ接合バイポーラトランジ
スタを実現することができた。
【００２１】なお、本実施例ではＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたメサ型ヘテロ
接合バイポーラトランジスタの場合にも全く同様に適用
できる。また、本実施例ではベース層不純物にＢｅを用
いたが、Ｚｎを用いた場合にも同様な効果が得られる。
さらに、金属パッケージでなくセラミックスのパッケー
ジを用いてもよく、封入するガスは空気でもよい。
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたメサ型ヘテロ
接合バイポーラトランジスタの場合にも全く同様に適用
できる。また、本実施例ではベース層不純物にＢｅを用
いたが、Ｚｎを用いた場合にも同様な効果が得られる。
さらに、金属パッケージでなくセラミックスのパッケー
ジを用いてもよく、封入するガスは空気でもよい。
【００２２】実施例３ 実施例２の図２ｂ、図２ｃに示した状態のメサ型ヘテロ
接合バイポーラトランジスタを含む試料を硫化アンモニ
ウム溶液に浸して、半導体層表面にイオウ（Ｓ）の堆積
層を形成した。試料を水洗後、水素雰囲気で３５０℃、
１５分間加熱することにより、半導体層表面に残るＳを
２原子層以下にした。
接合バイポーラトランジスタを含む試料を硫化アンモニ
ウム溶液に浸して、半導体層表面にイオウ（Ｓ）の堆積
層を形成した。試料を水洗後、水素雰囲気で３５０℃、
１５分間加熱することにより、半導体層表面に残るＳを
２原子層以下にした。
【００２３】このメサ型ヘテロ接合バイポーラトランジ
スタも実施例２の場合と同様に高電流密度動作時の特性
変動がなかった。本実施例によれば、半導体層表面がＳ
原子層で被覆されているので、表面の元素の未結合手が
終端され、不純物等の汚染による特性変動の心配がなく
なり、長期間にわたる信頼性の保証ができる効果があ
る。
スタも実施例２の場合と同様に高電流密度動作時の特性
変動がなかった。本実施例によれば、半導体層表面がＳ
原子層で被覆されているので、表面の元素の未結合手が
終端され、不純物等の汚染による特性変動の心配がなく
なり、長期間にわたる信頼性の保証ができる効果があ
る。
【００２４】なお、本実施例ではＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたメサ型ヘテロ
接合バイポーラトランジスタの場合にも同様に適用でき
た。また、本実施例ではベース層不純物にＢｅを用いた
が、Ｚｎを用いた場合にも同様な効果が得られた。
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたメサ型ヘテロ
接合バイポーラトランジスタの場合にも同様に適用でき
た。また、本実施例ではベース層不純物にＢｅを用いた
が、Ｚｎを用いた場合にも同様な効果が得られた。
【００２５】実施例４ 実施例２の図２ｂ、図２ｃに示した状態のメサ型ヘテロ
接合バイポーラトランジスタを含む試料を真空容器に入
れ、３５０℃においてＳｅ分子線を照射した。この際、
半導体層表面に形成されたＳｅ層は２原子層以下であっ
た。
接合バイポーラトランジスタを含む試料を真空容器に入
れ、３５０℃においてＳｅ分子線を照射した。この際、
半導体層表面に形成されたＳｅ層は２原子層以下であっ
た。
【００２６】このメサ型ヘテロ接合バイポーラトランジ
スタも実施例２の場合と同様に高電流密度動作時の特性
変動がなかった。本実施例によれば、半導体層表面がＳ
ｅ原子層で被覆されているので、表面の元素の未結合手
が終端され、不純物等の汚染による特性変動の心配がな
くなり、長期間にわたる信頼性の保証ができる効果があ
る。
スタも実施例２の場合と同様に高電流密度動作時の特性
変動がなかった。本実施例によれば、半導体層表面がＳ
ｅ原子層で被覆されているので、表面の元素の未結合手
が終端され、不純物等の汚染による特性変動の心配がな
くなり、長期間にわたる信頼性の保証ができる効果があ
る。
【００２７】なお、本実施例ではＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたメサ型ヘテロ
接合バイポーラトランジスタの場合にも同様に適用でき
た。また、本実施例ではベース層不純物にＢｅを用いた
が、Ｚｎを用いた場合にも同様な効果が得られた。さら
にまた、Ｓｅに変えてＴｅを用いても同様な効果が得ら
れた。
ｓヘテロ接合バイポーラトランジスタの場合を示した
が、他のIII−Ｖ族化合物半導体を用いたメサ型ヘテロ
接合バイポーラトランジスタの場合にも同様に適用でき
た。また、本実施例ではベース層不純物にＢｅを用いた
が、Ｚｎを用いた場合にも同様な効果が得られた。さら
にまた、Ｓｅに変えてＴｅを用いても同様な効果が得ら
れた。
【００２８】なお、上記実施例１から４はIII−Ｖ族化
合物半導体を用いたメサ型ヘテロ接合バイポーラトラン
ジスタについて記載したが、II−ＶI族化合物半導体や
Ｓｉ−ＳｉＧｅ化合物半導体を用いたメサ型ヘテロ接合
バイポーラトランジスタの場合にも同様に適用できた。
合物半導体を用いたメサ型ヘテロ接合バイポーラトラン
ジスタについて記載したが、II−ＶI族化合物半導体や
Ｓｉ−ＳｉＧｅ化合物半導体を用いたメサ型ヘテロ接合
バイポーラトランジスタの場合にも同様に適用できた。
【００２９】実施例５ 以下、本発明の第５の実施例であるベース層不純物にＢ
ｅを用いたＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポー
ラトランジスタを用いた差動増幅回路について図３を用
いて説明する。実施例１に示したメサ型ヘテロ接合バイ
ポーラトランジスタを図３中のトランジスタＱ1、Ｑ2及
びＱ3に用いて差動増幅回路を作製した。図において、
Ｖiは入力電圧、ＶRは参照電圧、Ｖ01、Ｖ02はそれぞれ
出力電圧、Ｒ1、Ｒ2、Ｒ3はそれぞれ抵抗である。
ｅを用いたＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポー
ラトランジスタを用いた差動増幅回路について図３を用
いて説明する。実施例１に示したメサ型ヘテロ接合バイ
ポーラトランジスタを図３中のトランジスタＱ1、Ｑ2及
びＱ3に用いて差動増幅回路を作製した。図において、
Ｖiは入力電圧、ＶRは参照電圧、Ｖ01、Ｖ02はそれぞれ
出力電圧、Ｒ1、Ｒ2、Ｒ3はそれぞれ抵抗である。
【００３０】従来のメサ型ヘテロ接合バイポーラトラン
ジスタを用いた差動増幅回路では、Ｊｃｏが２×１０5
Ａ／ｃｍ2より大きい高電流密度動作時に、トランジス
タＱ１及びＱ２の特性変動が起こり、それぞれの特性が
独立に変化して差動増幅回路が正常に動作しなくなっ
た。しかし本実施例の差動増幅回路は、高電流密度動作
時の特性変動の極めて少ないヘテロ接合バイポーラトラ
ンジスタを用いているため、差動増幅回路の高電流密度
動作時の特性変動を極めて小さく抑えることができた。
ジスタを用いた差動増幅回路では、Ｊｃｏが２×１０5
Ａ／ｃｍ2より大きい高電流密度動作時に、トランジス
タＱ１及びＱ２の特性変動が起こり、それぞれの特性が
独立に変化して差動増幅回路が正常に動作しなくなっ
た。しかし本実施例の差動増幅回路は、高電流密度動作
時の特性変動の極めて少ないヘテロ接合バイポーラトラ
ンジスタを用いているため、差動増幅回路の高電流密度
動作時の特性変動を極めて小さく抑えることができた。
【００３１】なお、上記実施例は、実施例１に示したＡ
ｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バイポーラトラ
ンジスタを用いたが、これに変えて、実施例２から４に
示した他のＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バ
イポーラトランジスタを用いても、さらに各実施例に示
した他のIII−Ｖ族化合物半導体を用いたメサ型ヘテロ
接合バイポーラトランジスタ及びベース層不純物にＺｎ
を用いたメサ型ヘテロ接合バイポーラトランジスタを用
いても同様の効果が認められた。
ｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バイポーラトラ
ンジスタを用いたが、これに変えて、実施例２から４に
示した他のＡｌＧａＡｓ／ＧａＡｓメサ型ヘテロ接合バ
イポーラトランジスタを用いても、さらに各実施例に示
した他のIII−Ｖ族化合物半導体を用いたメサ型ヘテロ
接合バイポーラトランジスタ及びベース層不純物にＺｎ
を用いたメサ型ヘテロ接合バイポーラトランジスタを用
いても同様の効果が認められた。
【００３２】
【発明の効果】本発明によれば、ヘテロ接合バイポーラ
トランジスタを有する半導体装置の高電流密度動作時の
特性変動を極めて小さくできる効果がある。また、メサ
周辺に露出したヘテロ接合界面上の未結合手を終端した
構造の半導体装置は、不純物等の汚染による特性変動の
心配がなくなるので、長期間にわたる信頼性の保証が得
られる効果もある。さらに、このようなヘテロ接合バイ
ポーラトランジスタを、差動増幅回路に用いた電気回路
は、高電流密度動作時の特性変動を少なくできる。
トランジスタを有する半導体装置の高電流密度動作時の
特性変動を極めて小さくできる効果がある。また、メサ
周辺に露出したヘテロ接合界面上の未結合手を終端した
構造の半導体装置は、不純物等の汚染による特性変動の
心配がなくなるので、長期間にわたる信頼性の保証が得
られる効果もある。さらに、このようなヘテロ接合バイ
ポーラトランジスタを、差動増幅回路に用いた電気回路
は、高電流密度動作時の特性変動を少なくできる。
【図１】本発明の第１の実施例のＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合バイポーラトランジスタの断面図である。
ｓヘテロ接合バイポーラトランジスタの断面図である。
【図２ａ】本発明の第２の実施例のＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの平面図であ
る。
Ａｓヘテロ接合バイポーラトランジスタの平面図であ
る。
【図２ｂ】本発明の第２の実施例のＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの断面図であ
る。
Ａｓヘテロ接合バイポーラトランジスタの断面図であ
る。
【図２ｃ】本発明の第２の実施例のＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの断面図であ
る。
Ａｓヘテロ接合バイポーラトランジスタの断面図であ
る。
【図２ｄ】本発明の第２の実施例のＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの製造工程を説
明するための断面図である。
Ａｓヘテロ接合バイポーラトランジスタの製造工程を説
明するための断面図である。
【図２ｅ】本発明の第２の実施例のＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの製造工程を説
明するための断面図である。
Ａｓヘテロ接合バイポーラトランジスタの製造工程を説
明するための断面図である。
【図２ｆ】本発明の第２の実施例のＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタのパッケージ封
入後の断面図である。
Ａｓヘテロ接合バイポーラトランジスタのパッケージ封
入後の断面図である。
【図３】ヘテロ接合バイポーラトランジスタを用いた本
発明の差動増幅回路の回路図である。
発明の差動増幅回路の回路図である。
【図４】従来のＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイ
ポーラトランジスタ断面図である。
ポーラトランジスタ断面図である。
【図５】従来のＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイ
ポーラトランジスタの電流−電圧特性の通電による変動
を示す図である。
ポーラトランジスタの電流−電圧特性の通電による変動
を示す図である。
【図６】従来のＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイ
ポーラトランジスタの通電による特性変動のＳｉＯ2膜
厚依存性を示す図である。
ポーラトランジスタの通電による特性変動のＳｉＯ2膜
厚依存性を示す図である。
【図７】ＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ
トランジスタの通電による特性変動の電極金属材料依存
性を示す図である。
トランジスタの通電による特性変動の電極金属材料依存
性を示す図である。
１ 半絶縁性ＧａＡｓ基板 ２ サブコレクタ層 ３ コレクタ層 ４ ベース層 ５ スペーサ層 ６ エミッタ層 ７、８、１０１ キャップ層 ９、１０２ エミッタ電極 １０、１０３ ベース電極 １１、１０４ コレクタ電極 １２、１２’、１２” 配線金属 １２ａ Ａｕ膜 １３ 絶縁膜 １４ 空気 １５ 半導体チップ １６ 金属パッケージ １７ 不活性ガス １０５ 表面保護膜 １１０ 下層レジスト １１０’ 上層レジスト Ｑ1、Ｑ2、Ｑ3 トランジスタ Ｒ1、Ｒ2、Ｒ3 抵抗 Ｖ01、Ｖ02 出力電圧 Ｖi 入力電圧 ＶR 参照電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 草野 忠四郎 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (12)
- 【請求項１】ベース層と該ベース層の上部に設けられた
エミッタ層と該ベース層の下部に設けられたコレクタ層
により構成されるヘテロ接合バイポーラトランジスタを
有する半導体装置において、少なくとも上記エミッタ層
側面周囲は、空気又は不活性ガスが満たされた空間であ
ることを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、上記
ベース層表面は、スペーサ層とベース電極のみに接して
いることを特徴とする半導体装置。 - 【請求項３】ベース層と該ベース層の上部に設けられた
エミッタ層と該ベース層の下部に設けられたコレクタ層
により構成されるヘテロ接合バイポーラトランジスタを
有する半導体装置において、上記エミッタ層は、この層
に発生する応力が実質的にゼロになるように構成された
ことを特徴とする半導体装置。 - 【請求項４】ベース層と該ベース層の上部に設けられた
エミッタ層と該ベース層の下部に設けられたコレクタ層
により構成されるヘテロ接合バイポーラトランジスタを
有する半導体装置において、上記エミッタ層側面周囲に
設けられた絶縁膜は、その表面が上記エミッタ層の底面
より低い位置にあることを特徴とする半導体装置。 - 【請求項５】請求項４記載の半導体装置において、上記
ベース層近傍の絶縁膜は、その表面の位置がベース層表
面より低い位置にあることを特徴とする半導体装置。 - 【請求項６】請求項１から５のいずれか一に記載の半導
体装置において、上記ベース層、上記エミッタ層、上記
コレクタ層を構成する半導体は、III−Ｖ族化合物半導
体であることを特徴とする半導体装置。 - 【請求項７】請求項６記載の半導体装置において、上記
ベース層は、不純物としてＢｅを含み、その導電型は、
ｐ型であることを特徴とする半導体装置。 - 【請求項８】請求項６記載の半導体装置において、上記
ベース層は、不純物としてＺｎを含み、その導電型は、
ｐ型であることを特徴とする半導体装置。 - 【請求項９】請求項１から８のいずれか一に記載の半導
体装置において、上記エミッタ層及びベース層とそれぞ
れ電気的に接続するエミッタ電極及びベース電極は、熱
膨張率が各電極が形成された半導体層の熱膨張率と１０
％以下の差である金属からなることを特徴とする半導体
装置。 - 【請求項１０】請求項９記載の半導体装置において、上
記金属は、Ｗ若しくはＴａ又はこれらを主成分とする合
金であることを特徴とする半導体装置。 - 【請求項１１】請求項１から１０のいずれか一に記載の
半導体装置において、上記ヘテロ接合バイポーラトラン
ジスタのヘテロ接合界面の露出した部分に、Ｓ、Ｓｅ及
びＴｅからなる群から選ばれた少なくとも一種の元素が
存在することを特徴とする半導体装置。 - 【請求項１２】少なくとも２個のバイポーラトランジス
タを持ち、該２個のバイポーラトランジスタのコレクタ
が抵抗を介して結合され、かつ、それぞれのエミッタが
結合され、それぞれのベースへ入力される信号の差を増
幅する機能を持つ差動増幅回路を有する電気回路におい
て、上記２個のバイポーラトランジスタは、請求項１か
ら１１のいずれか一に記載の半導体装置のヘテロ接合バ
イポーラトランジスタであることを特徴とする電気回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3969292A JPH0653227A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置及び電気回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3969292A JPH0653227A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置及び電気回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653227A true JPH0653227A (ja) | 1994-02-25 |
Family
ID=12560097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3969292A Pending JPH0653227A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置及び電気回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998807A (zh) * | 2017-08-01 | 2020-04-10 | 株式会社村田制作所 | 半导体装置 |
-
1992
- 1992-02-26 JP JP3969292A patent/JPH0653227A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998807A (zh) * | 2017-08-01 | 2020-04-10 | 株式会社村田制作所 | 半导体装置 |
| CN110998807B (zh) * | 2017-08-01 | 2023-12-01 | 株式会社村田制作所 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958201A (en) | Resonant tunneling minority carrier transistor | |
| US4173763A (en) | Heterojunction tunneling base transistor | |
| EP0562272A2 (en) | Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same | |
| JPH0541520A (ja) | 半導体装置 | |
| US4746626A (en) | Method of manufacturing heterojunction bipolar transistors | |
| JPH06295919A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| KR100283199B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 및 그것을 사용한 반도체장치 | |
| US4745446A (en) | Photodetector and amplifier integration | |
| US4644381A (en) | I2 L heterostructure bipolar transistors and method of making the same | |
| US5705825A (en) | Resonant tunneling bipolar transistor | |
| Peng et al. | A high-performance InGaAs/InAlAs double-heterojunction bipolar transistor with nonalloyed n/sup+/-InAs cap layer on InP (n) grown by molecular beam epitaxy | |
| JPH0653227A (ja) | 半導体装置及び電気回路 | |
| JP2001156301A (ja) | 共鳴トンネル装置 | |
| JPH0465532B2 (ja) | ||
| US4772932A (en) | Bipolar transistor and including gas layers between the emitter and base and the base and collector | |
| JP2001332565A (ja) | 負性微分抵抗素子およびその製造方法 | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JPS59181060A (ja) | 半導体装置 | |
| JP2953666B2 (ja) | 半導体装置及び電子装置 | |
| KR20050047137A (ko) | 박막 결정 웨이퍼의 제조방법, 이 방법을 이용한 반도체장치 및 이 반도체 장치의 제조방법 | |
| US4745085A (en) | Method of making I2 L heterostructure bipolar transistors | |
| JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6247157A (ja) | 半導体装置 |