CN110957351A - 一种超结型mosfet器件及制备方法 - Google Patents
一种超结型mosfet器件及制备方法 Download PDFInfo
- Publication number
- CN110957351A CN110957351A CN201911298717.8A CN201911298717A CN110957351A CN 110957351 A CN110957351 A CN 110957351A CN 201911298717 A CN201911298717 A CN 201911298717A CN 110957351 A CN110957351 A CN 110957351A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial layer
- body region
- deep groove
- type column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001556 precipitation Methods 0.000 claims description 2
- 230000005669 field effect Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 15
- 210000000746 body region Anatomy 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种超结型MOSFET器件及制备方法，涉及半导体功率器件领域。用于解决现有P柱之间的距离缩小时受到P‑体区宽度的限制，导致JFET区的电阻比较高的问题。该器件包括：P型柱深槽，第一外延层，第二外延层，P‑体区和N+源极区；所述P型柱深槽位于所述第一外延层内，且所述第二外延层位于所述P型柱深槽和所述第一外延层的上层；所述P‑体区位于所述第二外延层内，所述P型柱深槽位于所述P‑体区的正下方，且所述P‑体区的宽度小于所述P型柱深槽的宽度；两个所述N+源极区分别位于所述P‑体区的两侧。
Description
技术领域
本发明涉及半导体功率器件技术领域，更具体的涉及一种超结型MOSFET 器件及制备方法。
背景技术
金属氧化物半导体场效应管(英语：Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)，简称金氧半场效晶体管，是一种可以广泛 使用在模拟电路与数字电路的场效晶体管。
为了减少DC-DC(直流到直流)转换器中所使用的功率元器件的功耗损 失，在MOSFET功率元器件中，通过减少元器件的导通电阻可以有效降低MOS (英文：metal oxidesemiconductor，场效应管)器件工作过程中产生的功率损 耗。在实际应用中，MOS元器件的击穿电压与导通电阻成反比关系，所以， 当导通电阻减小时，会产生对击穿电压不利的影响。传统的超结型器件由于存 在热扩散的问题，会导致超结结构体区内的P型和N型柱由于相互扩散导致电 荷分布不均匀现象，从而会影响器件工作时所产生的击穿电压低的问题。同时， 随着元器件设计尺寸不断减小，成本控制是目前各个工艺平台最大的瓶颈，故 在器件特性一致的前提下，成本控制成为提升元器件在市场主要竞争力的关键 因素。
目前常规超结型功率器件的制作工艺如图1A～图1D所示，具体包括以下 步骤：1)通过刻蚀深沟槽并生长外延工艺，形成P型柱状结；2)形成器件的 栅氧化层，多晶硅栅极，并且完成多晶硅栅极刻蚀；3)形成器件的P-体区， 以及N+源极区；4)形成器件的绝缘介质层，接触孔，以及金属接触。
在上述制造工艺当中，由于P型柱结构的浓度很高，因此P-体区必须要比P型柱宽，如图1D中所示的L1>L2，否则沟道浓度太浓，开启电压很难控制。 但是随着器件的特征尺寸的减小，L1不可能无限制的缩小，因为在器件的JFET (英文：junction field-effecttransistor，场效应晶体管接合)区内的L2必须要 保证一定的宽度，JFET区的电阻才会小，从而实现整个器件的导通电阻减小。
综上所述，由于MOSFET传统工艺中P+柱的浓度要高于体区浓度，存在 P柱之间的距离缩小时受到P-体区宽度的限制，导致JFET区的电阻比较高的 问题。
发明内容
本发明实施例提供一种超结型MOSFET器件及制备方法，用于解决现有P 柱之间的距离缩小时受到P-体区宽度的限制，导致JFET区的电阻比较高的问 题。
本发明实施例提供一种超结型MOSFET器件，包括：P型柱深槽，第一外 延层，第二外延层，P-体区和N+源极区；
所述P型柱深槽位于所述第一外延层内，且所述第二外延层位于所述P型 柱深槽和所述第一外延层的上层；
所述P-体区位于所述第二外延层内，所述P型柱深槽位于所述P-体区的 正下方，且所述P-体区的宽度小于所述P型柱深槽的宽度；
两个所述N+源极区分别位于所述P-体区的两侧。
较佳的，还包括多晶硅栅极和栅氧化层；
所述栅氧化层和所述多晶硅栅极依次设置在所述第二外延层上，且延伸至 所述P-体区和所述N+源极区的上层。
较佳的，还包括绝缘氧化层和金属层；
所述绝缘氧化层位于所述多晶硅栅极上层，且部分所述绝缘氧化层延伸出 所述多晶硅栅极位于部分所述N+源极区的上层；
金属层位于所述绝缘氧化层的上层，且部分所述金属层延伸出所述绝缘氧 化层位于部分所述N+源极区和部分所述P-体区的上层。
较佳的，还包括衬底层，所述衬底层位于所述第一外延层的正下方。
本发明实施例还提供一种超结型MOSFET器件的制备方法，包括：
通过刻蚀方法在第一外延层内形成P型柱深槽，在所述P型柱深槽上表面 以及所述第一外延层的上方形成第二外延层；
在所述第二外延层的上方形成栅氧化层和多晶硅栅极；
通过离子注入法在位于所述P型柱深槽上方的所述第二外延层内形成P- 体区；
通过离子注入法在所述P-体区内形成两个N+源极区；
在所述多晶硅栅极上层依次形成绝缘氧化层和金属层。
较佳的，所述在所述第二外延层的上方形成栅氧化层和多晶硅栅极，具体 包括：
在所述第二外延层上方依次淀积氧化层和多晶硅层，对位于所述P型柱深 槽上方的所述氧化层和所述多晶硅层进行刻蚀，且刻蚀掉的所述氧化层和所述 多晶硅层的宽度小于所述P型柱深槽的沟槽宽度。
较佳的，所述通过离子注入法在位于所述P型柱深槽上方的所述第二外延 层内形成P-体区，具体包括：
对位于所述P型柱深槽上方的所述第二外延层进行第一次离子注入形成所 述P-体区。
较佳的，所述通过离子注入法在所述P-体区内形成两个N+源极区，具体 包括：
对位于所述第二外延层上的所述P-体区进行第二次离子注入，在所述P- 体区的两侧分别形成所述N+源极区。
较佳的，所述在所述多晶硅栅极上层依次形成绝缘氧化层和金属层，具体 包括：
在所述多晶硅栅极的上层和所述第二外延层的上层形成绝缘氧化层，通过 刻蚀的方法将位于所述第二外延层上的所述绝缘氧化层刻蚀掉，且刻蚀掉的所 述绝缘氧化层的宽度小于相邻的两个所述多晶硅栅极之间的宽度；
在所述绝缘氧化层和所述第二外延层上通过金属沉淀的方法形成金属层。
本发明实施例提供一种超结型MOSFET器件及制备方法，该器件包括：P 型柱深槽，第一外延层，第二外延层，P-体区和N+源极区；所述P型柱深槽位 于所述第一外延层内，且所述第二外延层位于所述P型柱深槽和所述第一外延 层的上层；所述P-体区位于所述第二外延层内，所述P型柱深槽位于所述P- 体区的正下方，且所述P-体区的宽度小于所述P型柱深槽的宽度；两个所述 N+源极区分别位于所述P-体区的两侧。该超结型MOSFET器件中，采用多外 延层注入的方式依次形成第一外延层和第二外延层，在第一外延层内形成P型 柱深槽，在第二外延层形成P-体区，可以使得第二外延层内的P-体区完全位于 P型柱深槽的上层，且P-体区的宽度小于P型柱深槽的宽度，从而使得相邻的 两个P-体区之间的距离大于相邻的两个P型柱深槽之间的距离，该结构可以有 效的减小元胞尺寸；进一步地，若位于第一外延层内的P型柱深槽之间的距离 可以足够小，则位于第二外延层内的P-体区之间的距离也可以通过工艺来调 整，从而可以保证得到具有足够低的JFET区电阻。本发明实施例提供的超结 型MOSFET器件，解决了现有P型柱深槽之间的距离缩小时受到P-体区宽度 的限制，导致JFET区的电阻比较高的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施 例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述 中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付 出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A为现有技术提供的外延层以及P型柱状结制备示意图；
图1B为现有技术提供的栅氧化层以及多晶硅栅极制备示意图；
图1C为现有技术提供的P-体区以及N+源极区制备示意图；
图1D为现有技术提供的绝缘介质层，接触孔以及金属接触制备示意图；
图2为本发明实施例提供的一种超结型MOSFET器件示意图；
图3为本发明实施例提供的一种超结型MOSFET器件制备流程示意图；
图4A为本发明实施例提供外延层以及P型柱状结制备示意图；
图4B为本发明实施例提供第二层外延层制备示意图；
图4C为本发明实施例提供的栅氧化层以及多晶硅栅极制备示意图
图4D为本发明实施例提供的P-体区制备示意图；
图4E为本发明实施例提供的N+源极区制备示意图；
图4F为本发明实施例提供的绝缘介质层制备示意图；
图4G为本发明实施例提供的接触孔以及金属接触制备示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清 楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是 全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造 性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1A～图1D为现有技术提供的超结型功率器件的制备结构示意图，该超 结型功率器件的制备流程主要包括以下步骤：
步骤11，如图1A所示，在提供的一个N型重掺杂衬底101，在N型重掺 杂衬底101上形成N型轻掺杂外延层102，对N型轻掺杂外延层102进行刻蚀， 在N型轻掺杂外延层102内形成P型柱状结103。
步骤12，如图1B所示，在P型柱状结103之间的N型轻掺杂外延层102 表面形成栅氧化层104，在栅氧化层104的表面形成多晶硅栅极105。
步骤13，如图1C所示，在N型轻掺杂外延层102的上部进行B注入和扩 散，形成P-型体区106，在N型轻掺杂外延层102上部进行As注入和扩散， 在P-型体区106内形成N+源极区107。
步骤14，如图1D所示，在N型轻掺杂外延层102上部和多晶硅栅极105 上部进行生长增厚处理形成氧化绝缘层108。
如图1D所示，由于MOSFET传统工艺工艺中P型柱状结103的浓度要高 于P-型体区106的浓度，因此考虑到器件的开启电压，必须要使得P型柱状结 103之间的距离不能过近，要给P-体区106留下足够的扩散空间。因此导致P- 体区106的宽度必须要比P型柱状结103的宽度大，否则沟道浓度太浓，开启 电压很难控制。为了解决上述问题，本发明实施例提供了一种超结型MOSFET 器件，该超结型MOSFET器件中的P型柱状结103之间的距离小于P-体区106 之间的距离，可以有效的减小元胞尺寸和增大JFET区的电阻。保证可以提高 器件性能的前提下不增加器件制造成本。
图2示例性的示出了本发明实施例提供的一种超结型MOSFET器件结构 示意图，如图2所示，该超结型MOSFET器件主要包括P型柱深槽203，第一 外延层202，第二外延层204，P-体区207和N+源极区208。
如图2所示，本发明实施例提供的超结型MOSFET器件的外延层包括第 一外延层202和第二外延层204，其中，P型柱深槽203位于第一外延层202 内，而P-体区207位于第二外延层204内204。
具体地，第一外延层202位于衬底层201上方，该P型柱深槽203位于第 一外延层202内，P型柱深槽203的槽口位于第一外延层202上表面，P型柱 深槽203从第一外延层202的上表面垂直向下延伸，且P型柱深槽203的深度 小于第一外延层202的厚度。相应地，第二外延层204位于P型柱深槽203和 第一外延层202的上表面，即P型柱深槽203的上表面与第二外延层204的下 表面相接触。
进一步地，P-体区207位于第二外延层204内，P-体区207的槽口位于第 二外延层204的上表面，P-体区207的深度与第二外延层204厚度一致，且P- 体区207恰好位于P型柱深槽203的正上方。在现有技术中，由于P型柱深槽 203和P-体区207均位于第一外延层202内，且由于P型柱深槽203的浓度高 于P-体区207的浓度，从而导致P型柱深槽203之间的距离比较大，即P-体 区207的宽度必须要比P型柱深槽203的宽度大，否则沟道浓度太浓，开启电 压很难控制。而在本发明实施例中，由于P型柱深槽203和P-体区207分别位 于不同的两个外延层内，因此，在第二外延层204进行体区注入和驱入过程之 后，第二外延层204体区驱入的宽度要小于P型柱深槽203的宽度，即位于P 型柱深槽203正上方的P-体区207的宽度小于P型柱深槽203的宽度，且两个 P-体区207之间的距离大于两个P型柱深槽203之间的距离。
进一步地，在P-体区207的上方两侧分布有N+源极区208。
如图2所示，还包括有设置在第二外延层204上方的栅氧化层205和多晶 硅栅极206，栅氧化层205和多晶硅栅极206的两端延伸至P-体区207和N+源极区208的上方，进一步地，在栅氧化层205和多晶硅栅极206的上方和侧 边均设置有绝缘氧化层209，即通过氧化绝缘层将栅氧化层205和多晶硅栅极 206包裹在内，而金属层210则设置在氧化绝缘层和第二外延层204的上方， 需要说明的是，这里的第二外延层204指的是未被栅氧化层205、多晶硅栅极 206和氧化绝缘层覆盖的区域。如图2所示，金属层210覆盖在第二外延层204 上的区域恰好位于P-体区207的上方，即金属层210设置在氧化绝缘层和部分 P-体区207和部分N+源极区208的上层。
为了更清楚的介绍本发明实施例提供的超结型MOSFET器件，以下介绍 超结型MOSFET器件的制备方法。
图3为本发明实施例提供的一种超结型MOSFET器件制备方法流程示意 图，图4A为本发明实施例提供外延层以及P型柱状结制备示意图；图4B为 本发明实施例提供第二层外延层制备示意图；图4C为本发明实施例提供的栅 氧化层以及多晶硅栅极制备示意图；图4D为本发明实施例提供的P-体区制备 示意图；图4E为本发明实施例提供的N+源极区制备示意图；图4F为本发明 实施例提供的绝缘介质层制备示意图；图4G为本发明实施例提供的接触孔以 及金属接触制备示意图。
以下以图3提供的制备方法流程示意图，结合图4A～图4G提供的制备示 意图，来详细介绍超结型MOSFET器件的制备方法，具体的，如图3所示， 该方法主要包括以下步骤：
步骤21，通过刻蚀方法在第一外延层202内形成P型柱深槽203，在所述 P型柱深槽203上表面以及所述第一外延层202的上方形成第二外延层204；
步骤22，在所述第二外延层204的上方形成栅氧化层205和多晶硅栅极 206；
步骤23，通过离子注入法在位于所述P型柱深槽203上方的所述第二外延 层204内204形成P-体区207；
步骤24，通过离子注入法在所述P-体区207内形成两个N+源极区208；
步骤25，在所述多晶硅栅极206上层依次形成绝缘氧化层209和金属层 210。
在步骤21中，如图4A所示，在第一导电类型的N型高掺杂浓度的半导 体基板上，生长第一导电类型的N型低掺杂浓度的第一外延层202。进一步地， 选择性地掩蔽和刻蚀第一导电类型第一外延层202，以在第一导电类型第一外 延层202内得到所需的P型柱深槽203，该P型柱深槽203的槽口位于第一导 电类型第一外延层202的上表面，P型柱深槽203从第一导电类型第一外延层 202的上端面垂直向下延伸，P型柱深槽203的深度小于第一导电类型第一外 延层202的厚度。需要说明的是，半导体基体的材料包括硅。
进一步地，如图4B所示，在设置有P型柱深槽203的第一导电类型第一 外延层202上生长第一导电类型的N型低掺杂浓度的第二外延层204，其中， 第一导电类型第二外延层204的厚度小于第一导电类型第一外延层202的厚 度。
在步骤22中，如图4C所示，在第一导电类型第二外延层204的表面通过 氧化工艺生长氧化层，在通过LPCVD工艺在氧化层上淀积多晶硅层，需要说 明的是，氧化层也可以称为栅氧化层205。
进一步地，对多晶硅层通过光刻工艺进行曝光，定义出栅极多晶层的区域， 然后通过干法刻蚀将第一导电类型第二外延层204顶部的多晶硅层和栅氧化层 205去掉，去除未被光刻胶保护的多晶硅层和栅氧化层205，曝露出源极区对 应的第一导电类型第二外延层204，再去除光刻胶后，形成栅极多晶层区域。
在步骤23和步骤24中，如图4D和4E所示，通过光刻工艺定义出第一P 型阱区注入区域，向第一导电类型第二外延层204进行第一次离子注入注入掺 杂元素形成P-体区207，通过退火工艺激活掺杂元素；通过光刻工艺定义出 N+源极区208注入区域，通过向第一导电类型第二外延层204进行第二次离子 注入在P-体区207的两侧分别形成第二导电类型N+源极区208层，通过退火 工艺激活掺杂元素。
需要说明的是，进行第一离子注入形成的P-体区207位于P型柱深槽203 的正上方，且P-体区207的宽度小于P型柱深槽203的宽度，即相邻的两个 P-体区207之间的距离小于P型柱深槽203之间的距离。通过上述工艺，可以 解决现有技术中由于P型柱深槽203的浓度高于P-体区207的浓度，导致P 型柱深槽203之间的距离比较大，即P-体区207的宽度必须要比P型柱深槽 203的宽度大，否则沟道浓度太浓，开启电压很难控制。
在步骤25中，如图4F所示，在多晶硅栅极206上方淀积氧化层形成绝缘 介质层，需要说明的是，绝缘氧化层209从多晶硅栅极206上方延伸至第一导 电类型第二外延层204的上表面，需要说明的是，这里的第一导电类型第二外 延层204的上表面代表部分N+源极区208。而第一导电类型第二外延层204的 上表面未被绝缘氧化层209覆盖的区域则形成了接触孔。
进一步地，如图4G所示，在接触孔和绝缘氧化层209上方进行金属填充， 形成金属层210。
综上所述，本发明实施例提供一种超结型MOSFET器件及制备方法，该 器件包括：P型柱深槽，第一外延层，第二外延层，P-体区和N+源极区；所述 P型柱深槽位于所述第一外延层内，且所述第二外延层位于所述P型柱深槽和 所述第一外延层的上层；所述P-体区位于所述第二外延层内，所述P型柱深槽 位于所述P-体区的正下方，且所述P-体区的宽度小于所述P型柱深槽的宽度； 两个所述N+源极区分别位于所述P-体区的两侧。该超结型MOSFET器件中， 采用多外延层注入的方式依次形成第一外延层和第二外延层，在第一外延层内 形成P型柱深槽，在第二外延层形成P-体区，可以使得第二外延层内的P-体 区完全位于P型柱深槽的上层，且P-体区的宽度小于P型柱深槽的宽度，从而 使得相邻的两个P-体区之间的距离大于相邻的两个P型柱深槽之间的距离，该 结构可以有效的减小元胞尺寸；进一步地，若位于第一外延层内的P型柱深槽 之间的距离可以足够小，则位于第二外延层内的P-体区之间的距离也可以通过 工艺来调整，从而可以保证得到具有足够低的JFET区电阻。本发明实施例提 供的超结型MOSFET器件，解决了现有P型柱深槽之间的距离缩小时受到P- 体区宽度的限制，导致JFET区的电阻比较高的问题。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基 本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要 求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发 明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及 其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种超结型MOSFET器件，其特征在于，包括：P型柱深槽，第一外延层，第二外延层，P-体区和N+源极区；
所述P型柱深槽位于所述第一外延层内，且所述第二外延层位于所述P型柱深槽和所述第一外延层的上层；
所述P-体区位于所述第二外延层内，所述P型柱深槽位于所述P-体区的正下方，且所述P-体区的宽度小于所述P型柱深槽的宽度；
两个所述N+源极区分别位于所述P-体区的两侧。
2.如权利要求1所述的器件，其特征在于，还包括多晶硅栅极和栅氧化层；
所述栅氧化层和所述多晶硅栅极依次设置在所述第二外延层上，且延伸至所述P-体区和所述N+源极区的上层。
3.如权利要求2所述的器件，其特征在于，还包括绝缘氧化层和金属层；
所述绝缘氧化层位于所述多晶硅栅极上层，且部分所述绝缘氧化层延伸出所述多晶硅栅极位于部分所述N+源极区的上层；
金属层位于所述绝缘氧化层的上层，且部分所述金属层延伸出所述绝缘氧化层位于部分所述N+源极区和部分所述P-体区的上层。
4.如权利要求1所述的器件，其特征在于，还包括衬底层，所述衬底层位于所述第一外延层的正下方。
5.一种超结型MOSFET器件的制备方法，其特征在于，包括：
通过刻蚀方法在第一外延层内形成P型柱深槽，在所述P型柱深槽上表面以及所述第一外延层的上方形成第二外延层；
在所述第二外延层的上方形成栅氧化层和多晶硅栅极；
通过离子注入法在位于所述P型柱深槽上方的所述第二外延层内形成P-体区；
通过离子注入法在所述P-体区内形成两个N+源极区；
在所述多晶硅栅极上层依次形成绝缘氧化层和金属层。
6.如权利要求5所述的方法，其特征在于，所述在所述第二外延层的上方形成栅氧化层和多晶硅栅极，具体包括：
在所述第二外延层上方依次淀积氧化层和多晶硅层，对位于所述P型柱深槽上方的所述氧化层和所述多晶硅层进行刻蚀，且刻蚀掉的所述氧化层和所述多晶硅层的宽度小于所述P型柱深槽的沟槽宽度。
7.如权利要求5所述的方法，其特征在于，所述通过离子注入法在位于所述P型柱深槽上方的所述第二外延层内形成P-体区，具体包括：
对位于所述P型柱深槽上方的所述第二外延层进行第一次离子注入形成所述P-体区。
8.如权利要求5所述的方法，其特征在于，所述通过离子注入法在所述P-体区内形成两个N+源极区，具体包括：
对位于所述第二外延层上的所述P-体区进行第二次离子注入，在所述P-体区的两侧分别形成所述N+源极区。
9.如权利要求5所述的方法，其特征在于，所述在所述多晶硅栅极上层依次形成绝缘氧化层和金属层，具体包括：
在所述多晶硅栅极的上层和所述第二外延层的上层形成绝缘氧化层，通过刻蚀的方法将位于所述第二外延层上的所述绝缘氧化层刻蚀掉，且刻蚀掉的所述绝缘氧化层的宽度小于相邻的两个所述多晶硅栅极之间的宽度；
在所述绝缘氧化层和所述第二外延层上通过金属沉淀的方法形成金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911298717.8A CN110957351A (zh) | 2019-12-17 | 2019-12-17 | 一种超结型mosfet器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911298717.8A CN110957351A (zh) | 2019-12-17 | 2019-12-17 | 一种超结型mosfet器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110957351A true CN110957351A (zh) | 2020-04-03 |
Family
ID=69982350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911298717.8A Pending CN110957351A (zh) | 2019-12-17 | 2019-12-17 | 一种超结型mosfet器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110957351A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10008570A1 (de) * | 2000-02-24 | 2001-09-13 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement |
| JP2002373987A (ja) * | 2001-06-13 | 2002-12-26 | Sanken Electric Co Ltd | 絶縁ゲート型電界効果トランジスタ |
| DE10245049A1 (de) * | 2002-09-26 | 2004-04-08 | Infineon Technologies Ag | Kompensationshalbleiterbauelement |
| US6849880B1 (en) * | 2003-09-09 | 2005-02-01 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| CN101258582A (zh) * | 2005-07-08 | 2008-09-03 | 意法半导体股份有限公司 | 功率场效应晶体管及其制造方法 |
| US20090267174A1 (en) * | 2008-04-29 | 2009-10-29 | Infineon Technologies Austria Ag | Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production |
| US20090315070A1 (en) * | 2008-05-15 | 2009-12-24 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device |
| US20100096692A1 (en) * | 2008-10-16 | 2010-04-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN103311279A (zh) * | 2012-03-14 | 2013-09-18 | 英飞凌科技股份有限公司 | 半导体装置及用于制造半导体装置的方法 |
| CN105529262A (zh) * | 2014-09-29 | 2016-04-27 | 无锡华润华晶微电子有限公司 | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 |
| CN105845713A (zh) * | 2015-01-29 | 2016-08-10 | 富士电机株式会社 | 半导体装置 |
| US20190148484A1 (en) * | 2017-11-15 | 2019-05-16 | Infineon Technologies Dresden GmbH & Co. KG | Semiconductor Device with Buffer Region |
| JP2019165217A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN211017082U (zh) * | 2019-12-17 | 2020-07-14 | 华羿微电子股份有限公司 | 一种超结型mosfet器件 |
-
2019
- 2019-12-17 CN CN201911298717.8A patent/CN110957351A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10008570A1 (de) * | 2000-02-24 | 2001-09-13 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement |
| JP2002373987A (ja) * | 2001-06-13 | 2002-12-26 | Sanken Electric Co Ltd | 絶縁ゲート型電界効果トランジスタ |
| DE10245049A1 (de) * | 2002-09-26 | 2004-04-08 | Infineon Technologies Ag | Kompensationshalbleiterbauelement |
| US6849880B1 (en) * | 2003-09-09 | 2005-02-01 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| CN101258582A (zh) * | 2005-07-08 | 2008-09-03 | 意法半导体股份有限公司 | 功率场效应晶体管及其制造方法 |
| US20090267174A1 (en) * | 2008-04-29 | 2009-10-29 | Infineon Technologies Austria Ag | Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production |
| US20090315070A1 (en) * | 2008-05-15 | 2009-12-24 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device |
| US20100096692A1 (en) * | 2008-10-16 | 2010-04-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN103311279A (zh) * | 2012-03-14 | 2013-09-18 | 英飞凌科技股份有限公司 | 半导体装置及用于制造半导体装置的方法 |
| CN105529262A (zh) * | 2014-09-29 | 2016-04-27 | 无锡华润华晶微电子有限公司 | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 |
| CN105845713A (zh) * | 2015-01-29 | 2016-08-10 | 富士电机株式会社 | 半导体装置 |
| US20190148484A1 (en) * | 2017-11-15 | 2019-05-16 | Infineon Technologies Dresden GmbH & Co. KG | Semiconductor Device with Buffer Region |
| JP2019165217A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN211017082U (zh) * | 2019-12-17 | 2020-07-14 | 华羿微电子股份有限公司 | 一种超结型mosfet器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807548B (zh) | 带有改良fom的可扩展的sgt结构 | |
| KR100551190B1 (ko) | 전계효과트랜지스터및그제조방법 | |
| US9450091B2 (en) | Semiconductor device with enhanced mobility and method | |
| US7183610B2 (en) | Super trench MOSFET including buried source electrode and method of fabricating the same | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| CN102184944B (zh) | 一种横向功率器件的结终端结构 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| KR100538603B1 (ko) | 전계-효과 반도체 소자의 제조 방법 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| US8088662B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| CN114023821B (zh) | 超级结器件及其制造方法 | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN102709190B (zh) | Ldmos场效应晶体管及其制作方法 | |
| JP4550182B2 (ja) | 高密度ｍｏｓ技術パワーデバイス構造 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN202205755U (zh) | 具有超结结构的平面型功率mosfet器件 | |
| CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device | |
| CN115020486A (zh) | 一种ldmos晶体管结构以及对应的制造方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| US6913977B2 (en) | Triple-diffused trench MOSFET and method of fabricating the same | |
| KR102660669B1 (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |