CN102184944B - 一种横向功率器件的结终端结构 - Google Patents

一种横向功率器件的结终端结构 Download PDF

Info

Publication number
CN102184944B
CN102184944B CN2011101124008A CN201110112400A CN102184944B CN 102184944 B CN102184944 B CN 102184944B CN 2011101124008 A CN2011101124008 A CN 2011101124008A CN 201110112400 A CN201110112400 A CN 201110112400A CN 102184944 B CN102184944 B CN 102184944B
Authority
CN
China
Prior art keywords
field plate
semiconductor regions
conduction type
drift region
equations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011101124008A
Other languages
English (en)
Other versions
CN102184944A (zh
Inventor
郭宇锋
钟大伟
夏晓娟
张长春
张瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN2011101124008A priority Critical patent/CN102184944B/zh
Publication of CN102184944A publication Critical patent/CN102184944A/zh
Application granted granted Critical
Publication of CN102184944B publication Critical patent/CN102184944B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种横向功率器件结终端结构至少包含依次相连的三个半导体掺杂区、一个侧壁氧化区和两端的侧壁场板区。其中位于一端的掺杂区为第一类导电类型，构成器件的沟道区(或阳极)，另一端的掺杂区为第二类导电类型，构成器件的漏极区(或阴极)，夹在中间的半导体区为第二类导电类型，构成器件的漂移区。漂移区的下部与外延层相接，上部与场氧层相接，边侧与氧化区相接，在源区和漏区的侧壁氧化区内刻蚀淀积多晶硅形成斜坡形或多阶梯形3D场板，分别与栅极和漏极电学接触，同时侧壁场板需要垂直延伸超过衬底表面进入衬底内部。采用该结构制造横向PN二极管、横向扩散场效应晶体管LDMOS、或横向绝缘栅双极型晶体管LIGBT，具有击穿电压高、导通电阻小、工艺简单、成本低廉等优点。

Description

一种横向功率器件的结终端结构
技术领域
本发明属于半导体功率器件技术和半导体工艺领域，尤其涉及大功率和高压应用的横向功率器件结终端技术，如横向扩散场效应晶体管LDMOS、横向高压二极管、横向绝缘栅双极型晶体管LIGBT等。
背景技术
众所周知，在横向功率器件的设计过程中，必须综合考虑击穿电压、导通电阻、工艺复杂度以及可靠性等因素的相互影响，使其达到一个较为合理的折中。通常某一方面性能的提高往往会导致其它方面性能的退化，击穿电压和导通电阻即存在着这样的矛盾关系。如何在提高击穿电压的同时能够保持导通电阻的不变或者能够尽量地减小导通电阻一直是研究的热点。
对于常规横向功率器件，由于受结边缘曲率效应影响，击穿电压较之理论值会大打折扣，特别是在浅结扩散和小曲率的情况下表现尤为明显。为解决这个问题，A.S.Grove等人在1967年3月发表的文章“表面电场对平面PN结击穿电压的影响”(IEEE TransElectron Devices，vol.ED-14，pp.157-162)中最先提出了场板技术，起初它被用于降低PN结电场峰值，因其结构简单、工艺和集成电路工艺完全兼容、并且效果明显，故而迅速在高压分立结器件、功率MOS器件、高压功率集成电路中得到了广泛的应用。场板的基本结构如图1所示，在半导体衬底100上分别进行两次掺杂形成第一类导电类型半导体区域102和第二类导电类型半导体区域104，即构成PN结，在该PN结上方二氧化硅层120上覆盖一层金属层110，我们称该金属层为金属场板，如果在场板上偏置适当的电压，将在硅的上表面感应出界面电荷，这些界面电荷产生的电场可以大大削弱PN结的峰值电场，从而提高击穿电压。
美国专利6468837将场板技术运用到RESURF(reduced surface field)器件中，并给出了工艺上的实现步骤，其结构如图2所示。它主要由轻掺杂的第一类导电类型外延层半导体区域100，第一类导电类型的半导体区域102，重掺杂的第一类导电类型的半导体区域101、第二类导电类型的半导体区域103、105，较轻掺杂的第二类导电类型半导体区域104(Resurf植入区)，覆盖在半导体区域104上的场氧区120，延伸长度超过场氧一半长度以上的栅场板110等组成。这种结构与普通Resurf LDMOS器件区别主要在于栅极延伸了一段场板，使结边缘表面峰场得到抑制，从而提高了击穿电压。然而对于这种普通的平面场板，存在的一个突出问题是场板边界处将会形成高电场峰值，从而限制了击穿电压的进一步提高。
为了解决场板边缘高电场峰值的问题，K.Brieger等人在1988年5月发表的文章“最优化场板轮廓的一种解析近似”(IEEE TransElectron Devices，Vol.35，pp.684-688)中最早通过理论计算表明当场板下方的氧化层厚度以一定的梯度连续增加时，可以完全消除场板下方的电场峰值，于是提出了斜场板的概念。然而斜场板虽然可以实现完全均匀的表面电场，但是却难以制造，尤其是和集成电路工艺不兼容。美国专利753930给出了多阶梯场板构造的LDMOS结构，如图3所示。与常规LDMOS不同的是，在靠近漏端增加了阶梯状的氧化层120和多晶硅场板110，最低一阶的场板又与源端进行电学连接。该结构下表面漂移区的电场分布更为均匀，耐压特性在一定程度上得到了提升。然而该方法的缺点是需要多个附加掩模版和多步附加工艺来制造多阶梯场板，增加了工艺复杂性，提高了成本。
美国专利7230313中提出了一种分段场板的横向功率器件结构，如图4所示。该结构的显著特点是在表面氧化层120上有多段分开一定距离的场板110、112、114、116。各场板通过由多电阻连接构成的分压网络被偏置不同的电压，可以使各场板边缘的电场峰值趋于相同，即临界击穿电场，从而使击穿电压得以提高。但对这种结构的横向功率器件，分压网络比较复杂且不易于调节。
上述的各种结构均是在功率器件表面制备场板来达到调节表面电场的作用，但是像表面多阶梯状、倾斜状场板的制备工艺十分复杂，效果不是非常理想。
发明内容
技术问题：本发明的目的是提供另一种横向功率器件中的结终端结构，采用该结构，不仅可以在侧壁实现任意几何尺寸和任意阶梯数的多阶梯场板和任意形状的斜场板的制备，从而充分地发挥场板的降场作用，最大程度地提高击穿特性，同时还可以抑制体内电场，使漂移区浓度的优化值得以提高，从而降低导通电阻，增大工作电流。此外，该结构制作工艺只需增加一块掩膜版即可实现常规平面场板中很难实现的多阶梯场板和斜场板的制备，其工艺与标准CMOS工艺基本完全兼容，从而降低制造成本。
技术方案：本发明的横向功率器件的结终端结构包括衬底区域、一个具有第一类导电类型的半导体区域、一个具有高掺杂浓度的第二类导电类型的半导体区域，二者之间通过一个具有低掺杂浓度的第二类导电类型的半导体区域和一个边侧并列的侧壁氧化层隔开，半导体区域构成了功率器件的漂移区，侧壁氧化层靠近两端光刻淀积第一斜坡形多晶硅场板、第二斜坡形多晶硅场板，该两斜坡形多晶硅场板分别与栅极、漏极电学连接。
半导体区域作为漂移区的具有低掺杂浓度的第二类导电类型的半导体区域，其浓度为均匀的。
侧壁氧化层位于作为漂移区的半导体区域边侧，其垂直深度超过漂移区厚度，进入衬底区域内部。
第一斜坡形多晶硅场板、第二斜坡形多晶硅场板的垂直深度需要超过作为漂移区的半导体区域的厚度，进入衬底区域内部。
衬底区域为半导体材料，或者为二氧化硅氧化层SOI。
第一斜坡形多晶硅场板、第二斜坡形多晶硅场板还可以为多阶梯状或者多段分开状的分段场板，分段场板是浮空的，或被分压网络偏置不同的电压。
侧壁氧化层是二氧化硅。
所述的横向功率器件的具体形式是横向扩散场效应晶体管LDMOS、横向PN二极管、横向绝缘栅双极型晶体管LIGBT、或横向晶闸管。
有益效果：本发明所述的侧壁场板结构可采用如下工艺制备。首先刻蚀并填充侧壁氧化层，这一步可以利用介质隔离工序完成，不需要任何附加掩模版和附加工序，其次光刻场板图形，图形的形状由数值仿真的结果来确定，其深度应当略大于顶层硅的厚度，而后进行多晶硅淀积，形成场板，随后即可按照标准CMOS工艺完成LDMOS的加工。由此可见该工艺是一个和标准CMOS工艺完全兼容的工艺方案，只需增加一次光刻，通过调整掩模版图形，即可完成侧向任意形状的斜场板、任意阶梯的阶梯场板或者各种类型的浮空场板的制作。通过该方法制备的器件不仅可调节表面电场，同时可以调节体内电场，达到大幅提高击穿电压的效果，而且漂移区浓度优值也得到了较大提升，I-V特性更好。
附图说明
图1是平面PN结场板结构示意图。
图2是RESURF LDMOS平面场板结构示意图。
图3是平面多阶梯场板结构LDMOS示意图。
图4是一种改进的分段场板结构横向功率器件结构示意图。
图5是本发明的具有侧壁斜场板结构LDMOS结构三维视图。具有高掺杂浓度的第一类导电类型的半导体区域101构成LDMOS的沟道区，具有高掺杂浓度的第二类导电类型的半导体区域103构成LDMOS的漏端，源端与漏端之间用具有较轻掺杂浓度的第二类导电类型的半导体区域102和侧壁氧化层120并列连接，半导体区域102用作漂移区，侧壁氧化层120内靠近源极和漏极两端光刻淀积多晶硅形成斜坡形场板110、112，场板110与栅极131电学连接，场板112与漏极132电学连接。
图6a是本发明的具有侧壁斜场板结构LDMOS的俯视图。
图6b是本发明的具有侧壁斜场板结构LDMOS沿图6a中AB线的截面图。
图6c是本发明的具有侧壁斜场板结构LDMOS沿图6a中CD线的截面图。
图7a是本发明的具有侧壁斜场板结构横向PN结的俯视图。
图7b是本发明的具有侧壁斜场板结构横向PN结沿图7a中AB线的截面图。
图8a是本发明的具有侧壁多阶梯场板结构LDMOS的俯视图。与图6不同的是，两端的侧壁场板分别做成了对称多阶梯状。
图8b是本发明的具有侧壁多阶梯场板结构LDMOS沿图8a中AB线的截面图。
图9a是本发明的具有侧壁浮空场板结构LDMOS的一种形式。与图6不同的是，侧壁场板被做成分段的浮空状，场板间距由源端开始逐渐缩小至漂移区中间，再往漏端逐渐增大形成对称状，各段场板长度和宽度一致。
图9b是图9a沿AB线的截面图。
图10a是本发明的具有侧壁浮空场板结构LDMOS的另一种形式。与图9一样，边侧场板被做成分段的浮空状，但是各段场板宽度从源端开始渐次减小至漂移区中部，再往漏端方向逐渐增大形成对称状，场板间距不发生变化。
图10b是图10a沿AB线的截面图。
图11a是本发明的具有侧壁斜场板结构LIGBT俯视图。
图11b是图11a沿AB线的截面图。
图12是常规Resurf结构和本发明的侧壁斜场板Resurf结构横向功率器件等势线分布、纵向电场分布和击穿电压对比图。
图13是常规Resurf结构和本发明的侧壁斜场板Resurf结构横向功率器件I-V输出特性曲线图。
具体实施方式
本发明提供了一种横向功率器件中的结终端结构。图5是该结构的3D视图，图6a是该结构的俯视图，图6b是该结构沿图6a中AB线的截面图，图6c是该结构沿图6a中CD线的截面图。可以看出，它是在第一类导电类型的衬底区域100上的硅基中，通过两次高掺杂形成高掺杂浓度的第一类导电类型的半导体区域101，高掺杂浓度的第二类导电类型的半导体区域103，二者通过轻掺杂浓度的第二类导电类型的半导体区域102相连，半导体区域102用做漂移区，同时半导体区域102的侧壁用场氧填充形成与之并列的侧壁氧化层120，侧壁氧化层120垂直延伸到衬底区域100中。在靠近侧壁氧化层120的两端光刻淀积多晶硅形成第一斜坡形多晶硅场板110、第二斜坡形多晶硅场板112，第一斜坡形多晶硅场板110与栅极131电学连接，第二斜坡形多晶硅场板112与漏极132电学连接，第一斜坡形多晶硅场板110、第二斜坡形多晶硅场板112也要垂直延伸到超过衬底区域100的上表面进入衬底区域100内。
横向功率器件的结终端结构包括衬底区域100、一个具有第一类导电类型的半导体区域101、一个具有高掺杂浓度的第二类导电类型的半导体区域103，二者之间通过一个具有低掺杂浓度的第二类导电类型的半导体区域102和一个边侧并列的侧壁氧化层120隔开，半导体区域102构成了功率器件的漂移区，侧壁氧化层120靠近两端光刻淀积第一斜坡形多晶硅场板110、第二斜坡形多晶硅场板112，该两斜坡形多晶硅场板分别与栅极131、漏极132电学连接。
需要说明的是
(1)所述的具有低掺杂浓度的第二类导电类型的半导体区域102的浓度分布是均匀的。
(2)所述的侧壁氧化层120的材料为二氧化硅。
(3)所述的侧壁氧化层120、第一斜坡形多晶硅场板110、第二斜坡形多晶硅场板(112)均需要垂直延伸进入衬底区域100内部，以起到抑制体内电场的作用。
(4)所述的衬底区域100可以是轻掺杂的半导体(体硅)，也可以是二氧化硅氧化层(SOI)。
(5)所述的侧壁场板区即第一斜坡形多晶硅场板110、第二斜坡形多晶硅场板112既可以做成侧壁斜坡形，也可以做成侧壁多阶梯形(如图8)，还可以做成多种侧壁分段场板类型(如图9、10)，分段场板可以为浮空状，也可以被偏置不同的电压。
(6)所述的侧壁场板结构可以与普通平面场板结合使用，以达到更好的降场效果。
(7)所述的场板结构还可以用于横向PN二极管(如图7)、LIGBT(如图11)、横向晶闸管等功率器件，以同时改善器件的击穿特性和导通特性。
本发明的工作原理：
图12是根据初步仿真结果勾勒的常规RESURF结构与侧壁3D斜场板Resurf结构的等势线分布、纵向电场分布和击穿电压对比图。两种结构的结构参数相同，而漂移区浓度分布则进行了优化。由图12a可以看出，对于常规RESURF结构，在漂移区两端的表面等势线密集，中间稀疏，从而导致两端出现非常高的电场峰值，降低了击穿电压。而对于图12b中的3D斜场板结构，漂移区等势线分布近乎均匀，表面电场近似为常数，从而使击穿电压得到了大幅度提高。图12c为相同的外加偏置条件下漏端下方的纵向电场分布，可以看出，由于场板的屏蔽作用，3D斜场板的纵向电场分布也比常规RESURF结构更为均匀，其顶层硅/埋氧层界面上的峰值电场也较低，这说明3D场板也有改善纵向耐压的效果。从图12d中可以看出3D斜场板结构较之常规RESURF结构的击穿电压有大幅提升，且漂移区浓度优值也更高。
图13比较了以上二种结构的IV特性曲线。可以看出，3D斜场板结构的线性区电阻远远小于常规RESURF结构，同时其饱和电流也远远高于常规RESURF结构。其原因可以归结于3D场板结构的最优漂移区浓度较之常规RESURF结构得到大幅提升。
根据本发明提供的横向功率器件结构，可以制作出特性优良的侧壁斜场板、多阶梯场板、分段场板结构横向功率器件，举例如下：
1)具有侧壁斜场板的LDMOS，如图5、图6。它包括第一类导电类型的衬底区域100，通过两次高掺杂形成高掺杂浓度的第一类导电类型的半导体区域101，高掺杂浓度的第二类导电类型的半导体区域103，分别作为源区和漏区。二者通过轻掺杂浓度的第二类导电类型的半导体区域102相连，半导体区域102用做漂移区，其浓度分布式为均匀的，同时半导体区域102的边侧用场氧进行填充形成与之并列的侧壁氧化层120，侧壁氧化层120与半导体区域101、103相连，并垂直延伸到衬底区域100中。在侧壁氧化层120靠近两侧光刻淀积多晶硅形成第一斜坡形多晶硅场板110、第二斜坡形多晶硅场板112，第一斜坡形多晶硅场板110与栅极131电学连接，第二斜坡形多晶硅场板112与漏极132电学连接，第一斜坡形多晶硅场板110、第二斜坡形多晶硅场板112也要延伸到超过衬底区域100的上表面进入衬底区域100内。
2)具有侧壁多阶梯场板的LDMOS，如图8所示。它包括第一类导电类型的衬底区域100，通过两次高掺杂形成高掺杂浓度的第一类导电类型的半导体区域101，高掺杂浓度的第二类导电类型的半导体区域103，分别作为源端和漏端。二者通过轻掺杂浓度的第二类导电类型的半导体区域102相连，半导体区域102用做漂移区，其浓度分布式为均匀的，同时半导体区域102的边侧用场氧进行填充形成与之并列的侧壁氧化层120，侧壁氧化层120与半导体区域101、103相连，并垂直延伸到半导体区域100中。在侧壁氧化层120的靠近两侧光刻淀积多晶硅形成背靠背多阶梯状的第一阶梯形多晶硅场板110、第二阶梯形多晶硅场板112，第一阶梯形多晶硅场板110与栅极131电学连接，第二阶梯形多晶硅场板112与漏极132电学连接，第一阶梯形多晶硅场板110、第二阶梯形多晶硅场板112也要延伸到超过衬底区域100的上表面进入衬底区域100内。
3)具有侧壁分段场板的LDMOS，如图9所示。它包括第一类导电类型的衬底区域100，通过两次高掺杂形成高掺杂浓度的第一类导电类型的半导体区域101，高掺杂浓度的第二类导电类型的半导体区域103，分别作为源端和漏端。二者通过轻掺杂浓度的第二类导电类型的半导体区域102相连，半导体区域102用做漂移区，其浓度分布式为均匀的，同时半导体区域102的边侧用场氧进行填充形成与之并列的侧壁氧化层120，侧壁氧化层120与第一类导电类型的半导体区域101、第二类导电类型的半导体区域103相连，并垂直延伸到半导体区域100中。在侧壁氧化层120从源端到漏端光刻淀积分段的第一矩形多晶硅场板110、第二矩形形多晶硅场板112、第三矩形多晶硅场板114、第四矩形多晶硅场板116、第五矩形多晶硅场板118、第六矩形多晶硅场板117、第七矩形多晶硅场板115、第八矩形多晶硅场板113、第九矩形多晶硅场板111，分段场板分布呈对称状，场板间间距从源端逐渐缩小到侧壁氧化层120中部，再往漏端方向逐渐增大。第一矩形多晶硅场板110与栅极131电学连接，第九矩形多晶硅场板111与漏极132电学连接，各段场板均要垂直延伸到超过衬底区域100的上表面进入衬底区域100内。
4)具有另一种形式侧壁分段场板的LDMOS，如图10所示。它包括第一类导电类型的衬底区域100，通过两次高掺杂形成高掺杂浓度的第一类导电类型的半导体区域101，高掺杂浓度的第二类导电类型的半导体区域103，分别作为源端和漏端。二者通过轻掺杂浓度的第二类导电类型的半导体区域102相连，半导体区域102用做漂移区，其浓度分布式为均匀的，同时半导体区域102的边侧用场氧进行填充形成与之并列的侧壁氧化层120，侧壁氧化层120与半导体区域101、103相连，并垂直延伸到半导体区域100中。在侧壁氧化层120内从源端到漏端光刻淀积分段的第一矩形多晶硅场板110、第二矩形多晶硅场板112、第三矩形多晶硅场板114、第四矩形多晶硅场板116、第五矩形多晶硅场板115、第六矩形多晶硅场板113、第七矩形多晶硅场板111，分段场板分布呈对称状，场板间间距不变，场板自身宽度从源端逐渐缩小至侧壁氧化层120中部，再往漏端方向逐渐增大。第一矩形多晶硅场板110与栅极131电学连接，第七矩形多晶硅场板111与漏极132电学连接，各段场板均要垂直延伸到超过衬底区域100的上表面进入衬底区域100内。
需要说明的是，本发明提出的横向功率晶体管结构除了可以应用于上面的LDMOS器件外，还可用于横向扩散PN结、横向晶闸管等其它未列出的横向功率器件，侧壁场板类型可以根据实际需要进行调整，或者与平面场板进行配合使用，以达到更佳的电场调制效果。

Claims (8)

1.一种横向功率器件的结终端结构，其特征是：它包括衬底区域(100)、一个具有第一类导电类型的半导体区域(101)、一个具有高掺杂浓度的第二类导电类型的半导体区域(103)，二者之间通过一个具有低掺杂浓度的第二类导电类型的半导体区域(102)和一个侧壁氧化层(120)隔开，第二类导电类型的半导体区域(102)构成了功率器件的漂移区，侧壁氧化层(120)靠近两端光刻淀积第一斜坡形多晶硅场板(110)、第二斜坡形多晶硅场板(112)，该两斜坡形多晶硅场板分别与栅极(131)、漏极(132)电学连接。
2.根据权利要求1所述的横向功率器件的结终端结构，其特征是：第二类导电类型的半导体区域(102)作为漂移区的具有低掺杂浓度的第二类导电类型的半导体区域，其浓度为均匀的。
3.根据权利要求1所述的横向功率器件的结终端结构，其特征是：侧壁氧化层(120)位于作为漂移区的第二类导电类型的半导体区域(102)边侧，其垂直深度超过漂移区厚度，进入衬底区域(100)内部。
4.根据权利要求1或2所述的横向功率器件的结终端结构，其特征是：第一斜坡形多晶硅场板(110)、第二斜坡形多晶硅场板(112)的垂直深度需要超过作为漂移区的第二类导电类型的半导体区域(102)的厚度，进入衬底区域(100)内部。
5.根据权利要求4所述的横向功率器件，其特征是：衬底区域(100)为半导体材料，或者为二氧化硅氧化层SOI。
6.根据权利要求4所述的横向功率器件的结终端结构，其特征是：第一斜坡形多晶硅场板(110)、第二斜坡形多晶硅场板(112)还可以为多阶梯状或者多段分开状的分段场板，分段场板是浮空的，或被分压网络偏置不同的电压。
7.根据权利要求1所述的横横向功率器件的结终端结构，其特征是：侧壁氧化层(120)是二氧化硅。
8.根据权利要求1所述的横向功率器件的结终端结构，其特征是：所述的横向功率器件的具体形式是横向扩散场效应晶体管LDMOS、横向PN二极管、横向绝缘栅双极型晶体管LIGBT、或横向晶闸管。
CN2011101124008A 2011-04-29 2011-04-29 一种横向功率器件的结终端结构 Expired - Fee Related CN102184944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101124008A CN102184944B (zh) 2011-04-29 2011-04-29 一种横向功率器件的结终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101124008A CN102184944B (zh) 2011-04-29 2011-04-29 一种横向功率器件的结终端结构

Publications (2)

Publication Number Publication Date
CN102184944A CN102184944A (zh) 2011-09-14
CN102184944B true CN102184944B (zh) 2013-01-02

Family

ID=44571085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101124008A Expired - Fee Related CN102184944B (zh) 2011-04-29 2011-04-29 一种横向功率器件的结终端结构

Country Status (1)

Country Link
CN (1) CN102184944B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3855506A1 (fr) * 2020-01-23 2021-07-28 STMicroelectronics (Rousset) SAS Structure de transistor

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945838A (zh) * 2012-11-05 2013-02-27 电子科技大学 一种高压互连结构
US8878275B2 (en) * 2013-02-18 2014-11-04 Fairchild Semiconductor Corporation LDMOS device with double-sloped field plate
CN104241132B (zh) * 2013-06-18 2017-12-19 北大方正集团有限公司 Ldmos及其制造方法
JP6828472B2 (ja) * 2017-02-01 2021-02-10 富士電機株式会社 半導体装置
CN111180504A (zh) * 2018-11-13 2020-05-19 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
FR3096832B1 (fr) 2019-05-28 2022-05-13 St Microelectronics Rousset Structure de transistor
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
TWI804736B (zh) * 2020-03-25 2023-06-11 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法
CN113053999B (zh) * 2021-03-12 2023-02-21 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法
CN114429987B (zh) * 2022-04-01 2022-06-03 北京芯可鉴科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115863406A (zh) * 2023-03-02 2023-03-28 广州粤芯半导体技术有限公司 横向扩散金属氧化物半导体器件
CN117219675B (zh) * 2023-11-09 2024-02-13 华南理工大学 一种ldmos器件结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468837B1 (en) * 1997-11-25 2002-10-22 Texas Instruments Incorporated Reduced surface field device having an extended field plate and method for forming the same
CN101079446A (zh) * 2007-06-01 2007-11-28 安徽大学 异质栅多阶梯场极板横向双扩散金属氧化物半导体管
EP1528600A3 (en) * 2001-09-07 2008-08-06 Power Integrations, Inc. High-voltage semiconductor devices
CN101599462A (zh) * 2009-06-13 2009-12-09 无锡中微爱芯电子有限公司 基于薄外延的高低压器件生产方法
CN201681942U (zh) * 2010-04-09 2010-12-22 杭州电子科技大学 一种纵向沟道soi ldmos单元
EP2264746A2 (en) * 2001-09-07 2010-12-22 Power Integrations, Inc. Method of making a high-voltage field-effect transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230313B2 (en) * 2002-10-16 2007-06-12 Fairchild Semiconductor Corporation Voltage divider field plate termination with unequal fixed biasing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468837B1 (en) * 1997-11-25 2002-10-22 Texas Instruments Incorporated Reduced surface field device having an extended field plate and method for forming the same
EP1528600A3 (en) * 2001-09-07 2008-08-06 Power Integrations, Inc. High-voltage semiconductor devices
EP2264746A2 (en) * 2001-09-07 2010-12-22 Power Integrations, Inc. Method of making a high-voltage field-effect transistor
CN101079446A (zh) * 2007-06-01 2007-11-28 安徽大学 异质栅多阶梯场极板横向双扩散金属氧化物半导体管
CN101599462A (zh) * 2009-06-13 2009-12-09 无锡中微爱芯电子有限公司 基于薄外延的高低压器件生产方法
CN201681942U (zh) * 2010-04-09 2010-12-22 杭州电子科技大学 一种纵向沟道soi ldmos单元

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3855506A1 (fr) * 2020-01-23 2021-07-28 STMicroelectronics (Rousset) SAS Structure de transistor
FR3106697A1 (fr) * 2020-01-23 2021-07-30 Stmicroelectronics (Rousset) Sas Structure de transistor

Also Published As

Publication number Publication date
CN102184944A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
CN102184944B (zh) 一种横向功率器件的结终端结构
JP6026528B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
CN105531825A (zh) 半导体装置及半导体装置的制造方法
TWI475614B (zh) 溝渠裝置結構及製造
US10453931B2 (en) Semiconductor device having termination trench
CN103219386B (zh) 一种具有高k绝缘区的横向功率器件
CN102376762B (zh) 超级结ldmos器件及制造方法
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN102751332B (zh) 耗尽型功率半导体器件及其制造方法
CN106206735A (zh) Mosfet及其制造方法
CN109830538B (zh) Ldmos器件及其制造方法
CN106887451B (zh) 超结器件及其制造方法
CN108091684B (zh) 超结金属氧化物场效应晶体管
CN104218088A (zh) 基于折叠漂移区的soi耐压结构及功率器件
CN104599974A (zh) 半导体结构及其形成方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN108063159B (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法
US8569134B2 (en) Method to fabricate a closed cell trench power MOSFET structure
CN115528115A (zh) 一种ldmos功率器件及其制备方法
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
CN211017082U (zh) 一种超结型mosfet器件
CN101442069A (zh) 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管
CN202736927U (zh) 耗尽型功率半导体器件
US20210066494A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20150429

EXPY Termination of patent right or utility model