CN109686781B - 一种多次外延的超结器件制作方法 - Google Patents
一种多次外延的超结器件制作方法 Download PDFInfo
- Publication number
- CN109686781B CN109686781B CN201811529741.3A CN201811529741A CN109686781B CN 109686781 B CN109686781 B CN 109686781B CN 201811529741 A CN201811529741 A CN 201811529741A CN 109686781 B CN109686781 B CN 109686781B
- Authority
- CN
- China
- Prior art keywords
- type
- conductive type
- epitaxial layer
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000407 epitaxy Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000002347 injection Methods 0.000 claims abstract description 16
- 239000007924 injection Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 10
- 210000000746 body region Anatomy 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体器件的制造技术领域，涉及一种多次外延的超结器件制作方法，通过在衬底上生长多层外延层，每层外延层均进行普遍注入第二导电类型杂质和选择性注入第一导电类型杂质，然后高温推阱，形成多次外延的超结结构；本发明通过淀积外延+P型离子普注+选择性注入N型离子+高温推阱替代现有的淀积外延+N型离子普注+选择性注入P型离子+高温推阱，使得形成的P型柱间的间距增大（即N型柱的宽度增大），从而正向导通时N型外延层能够存储的多数载流子浓度更大，反向恢复时时间更长，增大了反向恢复软度，改善了di/dt、dv/dt动态参数特性。
Description
技术领域
本发明涉及一种超结器件的制作方法，具体是一种多次外延的超结器件制作方法，属于半导体器件的制造技术领域。
背景技术
传统功率MOSFET器件的导通电阻主要由漂移区的长度和掺杂浓度决定，漂移区的长度越小，导通电阻越小，漂移区的掺杂浓度越高，导通电阻越小。然而这两方面的改变会导致器件的击穿电压降低，因此导通电阻和击穿电压是矛盾关系或者折中关系，即导通电阻的降低受击穿电压的限制。
超结结构的出现打破了这种限制。超结结构是由交替排列的P型柱和N型柱代替N型漂移区，器件的耐压主要由P型柱的长度和电荷总量决定，P型柱的长度越大，击穿电压越高。在保证P型柱和N型柱的电荷总量相等的前提下，通过减小P型柱的宽度，同时增加P型离子掺杂浓度，可以减小器件的导通电阻而不会影响器件的击穿电压。因此P型柱的长度和宽度之比越大，耐压和导通电阻之间的折衷就会有提高。
目前，一种常见的制备超结结构的方法是多次外延加光刻加注入技术，即先在N+型衬底材料上做一次N型外延，然后光刻P型柱区域并进行P型离子注入，接下来进行第二次N型外延，再次光刻P型柱区域并进行P型离子注入，根据器件击穿电压需求重复以上工序第三次、第四次甚至更多，但是，这种结构的终端区所占的面积偏大，且多次外延多次光刻多次注入的生产成本偏高。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种多次外延的超结器件制作方法，在形成超结结构时，通过淀积外延+P型离子普注+选择性注入N型离子+高温推阱替代现有的淀积外延+N型离子普注+选择性注入P型离子+高温推阱，使得形成的P型柱间的间距增大（即N型柱的宽度增大），从而正向导通时N型外延层能够存储的多数载流子浓度更大，反向恢复时时间更长，增大了反向恢复软度，改善了di/dt、dv/dt动态参数特性。
为实现以上技术目的，本发明的技术方案是：一种多次外延的超结器件制作方法，包括若干个相互并联的超结器件单元，其特征是，所述超结器件单元的制作方法包括如下步骤：
第一步：选取第一导电类型硅衬底，作为第一导电类型衬底，采用外延工艺，在第一导电类型衬底上表面生长一层第一第一导电类型外延层；
第二步：在第一第一导电类型外延层的表面普遍注入第二导电类型杂质，形成未扩散的第二导电类型层，然后再选择性注入第一导电类型杂质，形成未扩散的第一导电类型区；
第三步：在第一第一导电类型外延层上继续生长一层第二第一导电类型外
延层，在第二第一导电类型外延层表面继续普遍注入第二导电类型杂质，然后再选择性注入第一导电类型杂质；
第四步：再重复上述步骤，依次形成第三第一导电类型外延层、第四第一导电类型外延层、第五第一导电类型外延层，最后再生长一层顶层第一导电类型外延层，完成了第一导电类型外延层的制作；
连续进行了6次外延生长，进行了5次普遍注入第二导电类型杂质和选择性注入第一导电类型杂质，最终形成了第一导电类型外延层；
第五步：对第一导电类型外延层注入的杂质离子进行高温退火，在第一导电类型外延层内形成交替分布的第二导电类型柱和第一导电类型柱；
第六步：在第一导电类型外延层上热生长一层氧化层，在氧化层上淀积导电多晶硅，依次选择性刻蚀导电多晶硅和氧化层，得到栅氧化层及位于栅氧化层上的栅极多晶硅；
第七步：在栅极多晶硅的遮挡下，自对准注入第二导电类型杂质，并高温退火，在第二导电类型柱上方形成第二导电类型体区，然后再选择性注入第一导电类型杂质，形成位于第二导电类型体区内的第一导电类型源区；
第八步：在器件表面淀积绝缘介质层，选择性刻蚀绝缘介质层，形成金属接触通孔；
第九步：在金属接触通孔内淀积金属，得到源极金属在第一导电类型衬底的下表面形成漏极金属。
进一步地，在所述第二步和第三步中，选择性注入第一导电类型杂质是在掩膜层的遮挡下进行的，所述掩膜层经刻蚀得到多个用于第一导电类型杂质注入的掩膜窗口，且掩膜窗口的宽度及间隔均相同。
进一步地，所述第四步中，重复第三步的次数是根据器件耐压大小决定的。
进一步地，所述超结器件单元包括N型功率半导体器件的超结器件单元和P型功率半导体器件的超结器件单元，对于N型功率半导体器件的超结结构，所述第一导电类型为N型，所述第二导电类型为P型，对于P型半导体器件的超结结构，第一导电类型为P型，第二导电类型为N型。
进一步地，所述多次外延的超结器件包括IGBT器件和MOSFET器件。
与现有多次外延的超结结构相比，本发明具有以下优点：
1）在形成超结结构时，通过淀积外延+P型离子普注+选择性注入N型离子+高温推阱替代现有的淀积外延+N型离子普注+选择性注入P型离子+高温推阱，使得形成的P型柱间的间距增大（即N型柱的宽度增大），从而正向导通时N型外延层能够存储的多数载流子浓度更大，反向恢复时时间更长，增大了反向恢复软度，改善了di/dt、dv/dt动态参数特性；
2）本发明的制造方法与现有工艺兼容，不需要增加额外的开发成本。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明实施例1在N型衬底上形成第一N型外延层的剖视结构示意图。
图2为本发明实施例1形成未扩散的P型层和N型区的剖视结构示意图。
图3为本发明实施例1在第一N型外延层上形成第二N型外延层的剖视结构示意图。
图4为本发明实施例1形成N型外延层的剖视结构示意图。
图5为本发明实施例1形成P型柱、N型柱的剖视结构示意图。
图6为本发明实施例1形成栅氧化层、栅极多晶硅的剖视结构示意图。
图7为本发明实施例1形成P型体区、N型源区的剖视结构示意图。
图8为本发明实施例1刻蚀绝缘介质层后的剖视结构示意图。
图9为本发明实施例1形成源极金属和漏极金属的剖视结构示意图。
附图标记说明：1、漏极金属；2、N型衬底；3、N型外延层；31、第一N型外延层；32、第二N型外延层、33、第三N型外延层；34、第四N型外延层；35、第五N型外延层；36、顶层N型外延层；4、P型柱；5、N型柱；6、栅氧化层；7、栅极多晶硅；8、P型体区；9、N型源区；10、绝缘介质层；11、源极金属；12、P型层和13、N型区。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明不限于以下的实施方式，在以下的说明中所参照的各图是为了能够对本发明的内容进行理解而设置的，即本发明不限于各图所举例的器件结构，既适用于IGBT器件，又适用于MOSFET器件。
实施例1：以N型平面栅超结MOSFET器件为例，所述第一导电类型为N型，第二导电类型为P型，一种多次外延的超结器件制作方法，在俯视平面上，所述半导体器件包括有源区及包围所述有源区的终端区；
所述有源区包括若干个相互并联的超结器件单元，所述超结器件单元的制作方法包括如下步骤：
如图1所示，第一步：选取N型硅衬底，作为N型衬底2，采用外延工艺，在N型衬底2上表面生长一层第一N型外延层31；
如图2所示，第二步：在第一N型外延层31的表面普遍注入P型杂质，形成未扩散的P型层12，然后再选择性注入N型杂质，形成未扩散的N型区13；
如图3所示，第三步：在第一N型外延层上继续生长一层第二N型外延层32，在第二N型外延层32表面继续普遍注入P型杂质，然后再选择性注入N型杂质；
在所述第二步和第三步中，选择性注入N型杂质是在掩膜层的遮挡下进行的，所述掩膜层经光刻得到多个用于N型杂质注入的掩膜窗口，且掩膜窗口的宽度及间隔均相同，在所述掩膜窗口的遮挡下，进行选择性注入N型杂质；
如图4所示，第四步：再重复上述步骤，依次形成第三N型外延层33、第四N型外延层34、第五N型外延层35，最后再生长一层顶层N型外延层36，完成了N型外延层3的制作；
本实施例中连续进行了6次外延生长，进行了5次普遍注入P型杂质和选择性注入N型杂质，最终形成了N型外延层3；
如图5所示，第五步：对N型外延层3注入的杂质离子进行高温退火，在N型外延层3内形成交替分布的P型柱4和N型柱5，完成了超结结构的制作；
如图6所示，第六步：在N型外延层3上热生长一层氧化层，在氧化层上淀积导电多晶硅，依次选择性刻蚀导电多晶硅和氧化层，得到栅氧化层6及位于栅氧化层6上的栅极多晶硅7；
如图7所示，第七步：在栅极多晶硅7的遮挡下，自对准注入P型杂质，并高温退火，在P型柱4上方形成P型体区8，然后再选择性注入N型杂质，形成位于P型体区8内的N型源区9；
如图8所示，第八步：在器件表面淀积绝缘介质层10，选择性刻蚀绝缘介质层10，形成金属接触通孔；
如图9所示，第九步：在金属接触通孔内淀积金属，得到源极金属11，在N型衬底2的下表面形成漏极金属1，完成了超结器件单元的制作。
实施例中所述终端区的超结结构与有源区的超结结构制作工艺相同，此处不再赘述。
本发明的实施例1中，还可通过连续进行6次外延生长，每次均进行普遍注入P型杂质和选择性注入N型杂质，然后推阱形成超结结构和N型外延层3，后续形成P型体区8时，可注入少量P型杂质即可。
传统多次外延超结结构的制作工艺，是通过淀积外延+N型离子普注+选择性注入P型离子，连续重复若干次，再高温推阱形成的，后面为普通的VDMOS工艺；与传统超结结构的制作工艺相比，本发明通过淀积外延+P型离子普注+选择性注入N型离子，如此重复若干次，然后再高温推阱形成超结结构，替代现有的多次外延超结工艺，本发明形成的P型柱4间的间距会增大（即N型柱5的宽度增大），在保证BV、Rdson不变的条件下，P型离子（如硼离子）的注入剂量会增大，从而正向导通时N型外延层3能够存储的多数载流子浓度更大，反向恢复时时间更长，增大了反向恢复软度，改善了di/dt、dv/dt动态参数特性；同时本发明的制造方法与现有工艺兼容，不需要增加额外的开发成本。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。
Claims (5)
1.一种多次外延的超结器件制作方法，包括若干个相互并联的超结器件单元，其特征是，所述超结器件单元的制作方法包括如下步骤：
第一步：选取第一导电类型硅衬底，作为第一导电类型衬底（2），采用外延工艺，在第一导电类型衬底（2）上表面生长一层第一第一导电类型外延层（31）；
第二步：在第一第一导电类型外延层（31）的表面普遍注入第二导电类型杂质，形成未扩散的第二导电类型层（12），然后再选择性注入第一导电类型杂质，形成未扩散的第一导电类型区（13）；
第三步：在第一第一导电类型外延层上继续生长一层第二第一导电类型外延层（32），在第二第一导电类型外延层（32）表面继续普遍注入第二导电类型杂质，然后再选择性注入第一导电类型杂质；
第四步：再重复上述步骤，依次形成第三第一导电类型外延层（33）、第四第一导电类型外延层（34）、第五第一导电类型外延层（35），最后再生长一层顶层第一导电类型外延层（36），完成了第一导电类型外延层（3）的制作；
连续进行了6次外延生长，进行了5次普遍注入第二导电类型杂质和选择性注入第一导电类型杂质，最终形成了第一导电类型外延层（3）；
第五步：对第一导电类型外延层（3）注入的杂质离子进行高温退火，在第一导电类型外延层（3）内形成交替分布的第二导电类型柱（4）和第一导电类型柱（5）；
第六步：在第一导电类型外延层（3）上热生长一层氧化层，在氧化层上淀积导电多晶硅，依次选择性刻蚀导电多晶硅和氧化层，得到栅氧化层（6）及位于栅氧化层（6）上的栅极多晶硅（7）；
第七步：在栅极多晶硅（7）的遮挡下，自对准注入第二导电类型杂质，并高温退火，在第二导电类型柱（4）上方形成第二导电类型体区（8），然后再选择性注入第一导电类型杂质，形成位于第二导电类型体区（8）内的第一导电类型源区（9）；
第八步：在器件表面淀积绝缘介质层（10），选择性刻蚀绝缘介质层（10），形成金属接触通孔；
第九步：在金属接触通孔内淀积金属，得到源极金属（11），在第一导电类型衬底（2）的下表面形成漏极金属（1）。
2.根据权利要求1所述的一种多次外延的超结器件制作方法，其特征在于，在所述第二步和第三步中，选择性注入第一导电类型杂质是在掩膜层的遮挡下进行的，所述掩膜层经刻蚀得到多个用于第一导电类型杂质注入的掩膜窗口，且掩膜窗口的宽度及间隔均相同。
3.根据权利要求1所述的一种多次外延的超结器件制作方法，其特征在于，所述第四步中，重复第三步的次数是根据器件耐压大小决定的。
4.根据权利要求1所述的一种多次外延的超结器件制作方法，其特征在于，所述超结器件单元包括N型功率半导体器件的超结器件单元和P型功率半导体器件的超结器件单元，对于N型功率半导体器件的超结结构，所述第一导电类型为N型，所述第二导电类型为P型，对于P型半导体器件的超结结构，第一导电类型为P型，第二导电类型为N型。
5.根据权利要求1所述的一种多次外延的超结器件制作方法，其特征在于，所述多次外延的超结器件包括IGBT器件和MOSFET器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811529741.3A CN109686781B (zh) | 2018-12-14 | 2018-12-14 | 一种多次外延的超结器件制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811529741.3A CN109686781B (zh) | 2018-12-14 | 2018-12-14 | 一种多次外延的超结器件制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109686781A CN109686781A (zh) | 2019-04-26 |
| CN109686781B true CN109686781B (zh) | 2021-08-03 |
Family
ID=66187662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811529741.3A Active CN109686781B (zh) | 2018-12-14 | 2018-12-14 | 一种多次外延的超结器件制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109686781B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010694B (zh) * | 2019-05-07 | 2024-03-12 | 无锡紫光微电子有限公司 | 一种高压多次外延型超结mosfet的结构及制造方法 |
| CN110010693B (zh) * | 2019-05-07 | 2024-03-12 | 无锡紫光微电子有限公司 | 一种高压深沟槽型超结mosfet的结构及其制作方法 |
| CN110299402A (zh) * | 2019-07-25 | 2019-10-01 | 无锡昌德微电子股份有限公司 | 一种vdmos及其制造方法 |
| CN111223915B (zh) * | 2020-01-16 | 2024-07-05 | 无锡新洁能股份有限公司 | 多次外延超结器件结构及其制造方法 |
| CN112038236B (zh) * | 2020-09-10 | 2022-03-15 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5659558B2 (ja) * | 2010-05-20 | 2015-01-28 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
| JP5560931B2 (ja) * | 2010-06-14 | 2014-07-30 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
| US8785306B2 (en) * | 2011-09-27 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | Manufacturing methods for accurately aligned and self-balanced superjunction devices |
| US20140001514A1 (en) * | 2012-07-02 | 2014-01-02 | Infineon Technologies Ag | Semiconductor Device and Method for Producing a Doped Semiconductor Layer |
| JP6375743B2 (ja) * | 2014-07-15 | 2018-08-22 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN107799419A (zh) * | 2016-08-31 | 2018-03-13 | 无锡华润华晶微电子有限公司 | 超级结功率器件及其制备方法 |
| CN207587736U (zh) * | 2017-09-14 | 2018-07-06 | 中航（重庆）微电子有限公司 | 一种超结器件 |
-
2018
- 2018-12-14 CN CN201811529741.3A patent/CN109686781B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109686781A (zh) | 2019-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN107204372B (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN104934465A (zh) | 一种超结结构的制备方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN102931090A (zh) | 一种超结mosfet的制造方法 | |
| CN101964343B (zh) | 半导体装置 | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN110010694B (zh) | 一种高压多次外延型超结mosfet的结构及制造方法 | |
| CN114023821B (zh) | 超级结器件及其制造方法 | |
| CN108598151B (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN113517332A (zh) | 基于圆柱型超结区的复杂超结半导体器件及其制备方法 | |
| CN106876439B (zh) | 超结器件及其制造方法 | |
| CN209981222U (zh) | 一种高压多次外延型超结mosfet的结构 | |
| CN109509784B (zh) | 一种多次外延的超结终端结构及其制作方法 | |
| CN102637731A (zh) | 一种沟槽功率mos器件的终端结构及其制造方法 | |
| CN110416309B (zh) | 一种超结功率半导体器件及其制作方法 | |
| CN110212026B (zh) | 超结mos器件结构及其制备方法 | |
| CN109256428B (zh) | 一种鳍式超结功率半导体晶体管及其制备方法 | |
| CN109346512B (zh) | 一种半导体器件的终端结构及其制造方法 | |
| CN113808945A (zh) | 超结功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240613 Address after: 100000 106A, Floor 1, B-1, Zhongguancun Dongsheng Science Park, 66 Xixiaokou Road, Haidian District, Northern Territory, Beijing Patentee after: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD. Country or region after: China Address before: 214135 Jiangsu Wuxi New District, 200, Linghu Road, China, four floor, D2 International Innovation Park, China sensor network. Patentee before: WUXI UNIGROUP MICROELECTRONICS CO.,LTD. Country or region before: China |