CN110010593B - 一种三维堆叠***级封装工艺 - Google Patents
一种三维堆叠***级封装工艺 Download PDFInfo
- Publication number
- CN110010593B CN110010593B CN201811176969.9A CN201811176969A CN110010593B CN 110010593 B CN110010593 B CN 110010593B CN 201811176969 A CN201811176969 A CN 201811176969A CN 110010593 B CN110010593 B CN 110010593B
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit board
- flexible circuit
- copper
- functional chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 230000008569 process Effects 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 claims abstract description 5
- 238000012545 processing Methods 0.000 claims abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 55
- 239000010949 copper Substances 0.000 claims description 46
- 229910052802 copper Inorganic materials 0.000 claims description 46
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 34
- 238000004891 communication Methods 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 21
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 21
- 229910052737 gold Inorganic materials 0.000 claims description 21
- 239000010931 gold Substances 0.000 claims description 21
- 229910052709 silver Inorganic materials 0.000 claims description 21
- 239000004332 silver Substances 0.000 claims description 21
- 238000001259 photo etching Methods 0.000 claims description 20
- 238000005553 drilling Methods 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 230000006870 function Effects 0.000 claims description 17
- 229910052759 nickel Inorganic materials 0.000 claims description 17
- 238000005476 soldering Methods 0.000 claims description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 14
- 239000011135 tin Substances 0.000 claims description 14
- 229910052718 tin Inorganic materials 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000004907 flux Effects 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 239000004814 polyurethane Substances 0.000 claims description 6
- 229920002635 polyurethane Polymers 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000004026 adhesive bonding Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000005496 eutectics Effects 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000003698 laser cutting Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 239000004033 plastic Substances 0.000 claims description 3
- 229920003023 plastic Polymers 0.000 claims description 3
- -1 polytetrafluoroethylene Polymers 0.000 claims description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910052716 thallium Inorganic materials 0.000 claims description 3
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005034 decoration Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种三维堆叠***级封装工艺，包括如下步骤：101）制作柔性线路板步骤、102）功能芯片处理步骤、103）封装步骤；本发明提供制作***级封装结构成本低，集成度高，散热性好的一种三维堆叠***级封装工艺。
Description
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种三维堆叠***级封装工艺。
背景技术
电子产品的迅猛发展是当今封装技术进化的主要驱动力。小型化、高密度、高频高速、高性能、高可靠性和低成本是先进封装的主流发展方向,***级封装是最重要也是最有潜力满足这种高密度***集成的技术之一。
在各种***级封装中，利用硅转接板做中间层是硅基三维集成射频微***的核心技术，为芯片到芯片和芯片到基板提供了最短的连接距离，最小的焊盘尺寸和中心间距。与其他互连技术如引线键合技术相比，硅转接板技术的优点包括：更好的电学性能、更高的带宽、更高的密度、更小的尺寸、更轻的重量。
但是硅转接板工艺需要用到TSV技术，中间涉及到的工艺包括光刻，干法刻蚀，PVD，CVD以及电镀等复杂步骤，成本和技术难度都比较高，不适合民用领域产品的大量普及。
发明内容
本发明克服了现有技术的不足，提供制作***级封装结构成本低，集成度高，散热性好的一种三维堆叠***级封装工艺。
本发明的技术方案如下：
一种三维堆叠***级封装工艺，具体处理包括如下步骤：
101）制作柔性线路板步骤：在第一层有机膜表面覆盖第一层铜膜，通过光刻、湿法刻蚀工艺做出第一层通讯线，然后用第二层有机膜覆盖铜线，并通过钻孔工艺露出第一层通讯线的焊盘；在第二层有机膜表面再重新覆盖第二层铜膜，制作第二通讯线，用第三层有机膜覆盖第二层通讯线，并钻孔露出第二层通讯线的焊盘，形成柔性线路板；
第一层有机膜、第二层有机膜和第三层有机膜都采用聚四氟乙烯塑料、环氧树脂或聚氨酯，其厚度在100nm到1000um之间；第一层通讯线、第二层通讯线的材料采用铜、镍、铝、金或银，其厚度在100nm到1000um之间，宽度在100nm到1000um之间；
通过机械钻孔或者激光钻孔工艺在柔性线路板上表面制作镂空结构，镂空结构的直径范围为1um到10000um，通过镶嵌工艺在镂空结构中放置金属块；金属块采用铜、镍、铝、金或银；并在柔性线路板的另一面钻孔，涂布助焊剂，放置焊接球，焊接球直径范围在50um到1000um，焊接球采用锡球、银球或金球，再回流并清洗助焊剂，从而得到置球的柔性电路板；
102）功能芯片处理步骤：在功能芯片上表面通过光刻和干法刻蚀的方法制作出凹坑，凹坑采用立方形、倒梯形、圆柱形或者半球形，凹坑尺寸范围在10um到10000um之间，该尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；功能芯片的厚度范围为200um到2000um；
在功能芯片上表面沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的材质采用钛、铜、铝、银、钯、金、铊、锡或镍；通过电镀铜，使铜金属充满凹坑，并在200到500度温度下密化铜，用CMP工艺使功能芯片表面只剩下凹坑内的填铜；
通过光刻、电镀工艺在功能芯片表面制作RDL，其包括先制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，并通过光刻、干法刻蚀工艺开窗，能使RDL和功能芯片PAD以及凹坑填铜连接；再通过光刻、电镀工艺在功能芯片表面制作RDL，RDL包括走线和键合功能的焊盘；
其中焊盘通过光刻、电镀工艺进行制作，焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金或锡，焊盘本身结构是一层或多层；
103）封装步骤：切割功能芯片晶圆成单个芯片，切割位置位于凹坑填铜位置的中间，切割方式采用激光切割或刀具切割；将单个芯片焊接在柔性线路板上，单个芯片的底部跟柔性线路板的金属块接触，单个芯片的焊盘跟柔性线路板的RDL上的焊盘互联；
把辅助功能芯片焊接在功能芯片背面，并把其他辅助功能芯片焊接在柔性线路板上，其他辅助功能芯片的底部跟柔性线路板的金属块接触；其他辅助功能芯片的焊盘跟柔性线路板的RDL上的焊盘互联；其中其他辅助功能芯片表面带有焊锡球，焊锡球直径范围在50um到1000um，或者其他辅助功能芯片表面采用Bumping凸块工艺，其凸块直径范围在50um到500um，高度范围在10um到100um，凸块材料采用铜、铝、镍、银、金或锡中的一种或多种，凸块本身结构为一层或多层；
折叠柔性线路板，使柔性线路板跟辅助功能芯片互联；切割柔性线路板得到单一模组。
进一步的，功能芯片材料采用晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的，功能芯片的表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。
进一步的，在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um。
进一步的，焊盘互联采用胶粘或共晶焊接。
本发明相比现有技术优点在于：本发明利用柔性电路板做互联层，把不同的芯片堆叠在一起并使其PAD联通，同时在芯片的侧壁设置焊盘，在芯片侧壁通过FC工艺设置芯片，增加了***级封装模块的集成度，用本工艺制作***级封装结构成本低，集成度高，散热性好。
附图说明
图1为本发明的柔性电路板结构图；
图2为本发明的图1上设置焊球的结构图；
图3为本发明的功能芯片的结构图；
图4为本发明的功能芯片上设置RDL和焊盘的结构图；
图5为本发明的单个芯片的结构图；
图6为本发明的芯片焊接在柔性线路板的结构图；
图7为本发明的图6设置辅助功能芯片的结构图；
图8为本发明的图7设置其他辅助功能芯片的结构图；
图9为本发明的图8折叠一边的结构图；
图10为本发明的结构图。
图中标识：柔性电路板101、镂空结构102、铜线103、焊球104、功能芯片201、凹坑202、焊盘203、RDL204、辅助功能芯片301、其他辅助功能芯片401。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图10所示，一种三维堆叠***级封装工艺，具体处理包括如下步骤：
101）制作柔性线路板步骤：在第一层有机膜表面覆盖第一层铜膜，通过光刻、湿法刻蚀工艺做出第一层通讯线，然后用第二层有机膜覆盖铜线103，并通过钻孔工艺露出第一层通讯线的焊盘。在第二层有机膜表面再重新覆盖第二层铜膜，制作第二通讯线，用第三层有机膜覆盖第二层通讯线，并钻孔露出第二层通讯线的焊盘，形成柔性线路板。即具体的制作一种柔性电路板101，其制作过程包括，首先在第一层有机膜101表面覆盖第一层铜膜，通过光刻和湿法刻蚀工艺做出铜线103，然后用另一层即第二层有机膜覆盖铜线103，通过钻孔工艺露出铜线103上焊盘，在第二层有机膜表面重新覆盖第二层铜膜，并制作另一层金属线即铜线103，最后用第三层有机膜覆盖完成对铜线103的保护，钻孔露出第二层上铜线103的焊盘。
第一层有机膜、第二层有机膜和第三层有机膜都采用聚四氟乙烯塑料、环氧树脂或聚氨酯等有机物薄膜，其作用是起到承载铜线103的作用，其厚度在100nm到1000um之间。第一层通讯线、第二层通讯线的材料采用铜、镍、铝、金或银，其厚度在100nm到1000um之间，宽度在100nm到1000um之间。
通过机械钻孔或者激光钻孔工艺在柔性线路板上表面制作镂空结构102，镂空结构102的直径范围为1um到10000um，通过镶嵌工艺在镂空结构102中放置金属块。金属块采用铜、镍、铝、金或银。并在柔性线路板的另一面钻孔，涂布助焊剂，放置焊接球，焊接球直径范围在50um到1000um，焊接球采用锡球、银球或金球，再回流并清洗助焊剂，从而得到置球的柔性电路板101。即在柔性电路板101另一面钻孔，涂布助焊剂，放置焊锡球104，焊锡球直径范围在50um到1000um，此处球还可以是银球，金球等。回流并清洗助焊剂，得到置球的柔性电路板101。
102）功能芯片201处理步骤：在功能芯片201上表面通过光刻和干法刻蚀的方法制作出凹坑202，凹坑202采用立方形、倒梯形、圆柱形或者半球形，凹坑202尺寸范围在10um到10000um之间，该尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度。功能芯片201的厚度范围为200um到2000um。功能芯片201采用硅片晶圆也可以是其他材质，如玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供电学功能的芯片。
在功能芯片201上表面沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的材质采用钛、铜、铝、银、钯、金、铊、锡或镍等。通过电镀铜，使铜金属充满凹坑202，并在200到500度温度下密化铜，使铜更致密。用CMP工艺使功能芯片201表面只剩下凹坑202内的填铜。功能芯片201表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。功能芯片201表面绝缘层也可以保留。
通过光刻、电镀工艺在功能芯片201表面制作RDL204，其包括先制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，并通过光刻、干法刻蚀工艺开窗，能使RDL204和功能芯片201PAD以及凹坑202的填铜连接。再通过光刻、电镀工艺在功能芯片201表面制作RDL204，RDL204包括走线和键合功能的焊盘203。也可以在RDL204表面覆盖绝缘层，在绝缘层上开窗露出焊盘203。此处RDL204金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘203开窗10um到10000um直径。
其中焊盘203通过光刻、电镀工艺进行制作，焊盘203高度范围在10nm到1000um，焊盘203的金属采用铜、铝、镍、银、金或锡，焊盘203本身结构是一层或多层。
103）封装步骤：切割功能芯片201晶圆成单个芯片，切割位置位于凹坑202填铜位置的中间，切割方式采用激光切割或刀具切割，其目的是把凹坑202中的铜切成两部分，其露出的部分的侧面作为焊接焊盘203。将单个芯片焊接在柔性线路板上，单个芯片的底部跟柔性线路板的金属块接触，能更好的传导热量。单个芯片的焊盘203跟柔性线路板的RDL204上的焊盘203互联。此处焊接可以是胶粘，也可以是共晶焊接。
把辅助功能芯片301焊接在功能芯片201背面，并把其他辅助功能芯片401焊接在柔性线路板上，即焊接在柔性电路板101镶铜金属块的位置上。其他辅助功能芯片401的底部跟柔性线路板的金属块接触，能更好的传导热量。其他辅助功能芯片401的焊盘203跟柔性线路板的RDL204上的焊盘203互联。此处焊接同样可以是胶粘，也可以是共晶焊。其中其他辅助功能芯片401表面带有焊锡球，焊锡球直径范围在50um到1000um，或者其他辅助功能芯片401表面采用Bumping凸块工艺，其凸块直径范围在50um到500um，高度范围在10um到100um，凸块材料采用铜、铝、镍、银、金或锡中的一种或多种，凸块本身结构为一层或多层。
通过折叠柔性线路板，使柔性线路板跟辅助功能芯片301互联。切割柔性线路板得到单一模组。即具体的如图9所示，折叠柔性线路板一端，使柔性线路板的RDL204钻孔焊盘203跟辅助功能芯片301表面焊盘203互联。如图10所示，折叠柔性线路板另一端，使柔性线路板的另外辅助功能芯片301表面焊球104或Bumping跟功能芯片201和辅助功能芯片301上面的凹坑侧壁互联。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (5)
1.一种三维堆叠***级封装工艺，其特征在于，具体处理包括如下步骤：
101）制作柔性线路板步骤：在第一层有机膜表面覆盖第一层铜膜，通过光刻、湿法刻蚀工艺做出第一层通讯线，然后用第二层有机膜覆盖第一层通讯线，并通过钻孔工艺露出第一层通讯线的焊盘；在第二层有机膜表面再重新覆盖第二层铜膜，制作第二通讯线，用第三层有机膜覆盖第二层通讯线，并钻孔露出第二层通讯线的焊盘，形成柔性线路板；
第一层有机膜、第二层有机膜和第三层有机膜都采用聚四氟乙烯塑料、环氧树脂或聚氨酯，其厚度在100nm到1000um之间；第一层通讯线、第二层通讯线厚度在100nm到1000um之间，宽度在100nm到1000um之间；
通过机械钻孔或者激光钻孔工艺在柔性线路板上表面制作镂空结构，镂空结构的直径范围为1um到10000um，通过镶嵌工艺在镂空结构中放置金属块；金属块采用铜、镍、铝、金或银；并在柔性线路板的另一面钻孔，涂布助焊剂，放置焊接球，焊接球直径范围在50um到1000um，焊接球采用锡球、银球或金球，再回流并清洗助焊剂，从而得到置球的柔性电路板；
102）功能芯片处理步骤：在功能芯片上表面通过光刻和干法刻蚀的方法制作出凹坑，凹坑尺寸范围在10um到10000um之间，功能芯片的厚度范围为200um到2000um；
在功能芯片上表面沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的材质采用钛、铜、铝、银、钯、金、铊、锡或镍；通过电镀铜，使铜金属充满凹坑，并在200到500度温度下密化铜，用CMP工艺使功能芯片表面只剩下凹坑内的填铜；
通过光刻、电镀工艺在功能芯片表面制作RDL，其包括先制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，并通过光刻、干法刻蚀工艺开窗，能使RDL和功能芯片PAD以及凹坑填铜连接；再通过光刻、电镀工艺在功能芯片表面制作RDL，RDL包括走线和键合功能的焊盘；
其中焊盘通过光刻、电镀工艺进行制作，焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金或锡，焊盘本身结构是一层或多层；
103）封装步骤：切割功能芯片晶圆成单个芯片，切割位置位于凹坑填铜位置的中间，切割方式采用激光切割或刀具切割；将单个芯片焊接在柔性线路板上，单个芯片的底部跟柔性线路板的金属块接触，单个芯片的焊盘跟柔性线路板的RDL上的焊盘互联；
把辅助功能芯片焊接在功能芯片背面，并把其他辅助功能芯片焊接在柔性线路板上，其他辅助功能芯片的底部跟柔性线路板的金属块接触；其他辅助功能芯片的焊盘跟柔性线路板的RDL上的焊盘互联；其中其他辅助功能芯片表面带有焊锡球，焊锡球直径范围在50um到1000um，或者其他辅助功能芯片表面采用凸块工艺，其凸块直径范围在50um到500um，高度范围在10um到100um，凸块材料采用铜、铝、镍、银、金或锡中的一种或多种，凸块本身结构为一层或多层；
折叠柔性线路板，使柔性线路板跟辅助功能芯片互联；切割柔性线路板得到单一模组。
2.根据权利要求1所述的一种三维堆叠***级封装工艺，其特征在于：功能芯片材料采用晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
3.根据权利要求1所述的一种三维堆叠***级封装工艺，其特征在于：功能芯片的表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。
4.根据权利要求1所述的一种三维堆叠***级封装工艺，其特征在于：在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um。
5.根据权利要求1所述的一种三维堆叠***级封装工艺，其特征在于：焊盘互联采用胶粘或共晶焊接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176969.9A CN110010593B (zh) | 2018-10-10 | 2018-10-10 | 一种三维堆叠***级封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176969.9A CN110010593B (zh) | 2018-10-10 | 2018-10-10 | 一种三维堆叠***级封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010593A CN110010593A (zh) | 2019-07-12 |
| CN110010593B true CN110010593B (zh) | 2020-09-29 |
Family
ID=67164934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811176969.9A Active CN110010593B (zh) | 2018-10-10 | 2018-10-10 | 一种三维堆叠***级封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010593B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112053961B (zh) * | 2020-09-10 | 2022-06-03 | 深圳伊帕思新材料科技有限公司 | 一种半导体封装及其形成方法 |
| CN112053962B (zh) * | 2020-09-14 | 2022-09-27 | 苏州钜升精密模具有限公司 | 一种***级堆叠封装及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715184A (zh) * | 2013-12-24 | 2014-04-09 | 华进半导体封装先导技术研发中心有限公司 | 基于柔性基板的三维多芯片存储***封装结构及制作方法 |
| CN104465548A (zh) * | 2014-12-10 | 2015-03-25 | 华进半导体封装先导技术研发中心有限公司 | 一种三维柔性封装结构及其注塑成型方法 |
| CN107204333A (zh) * | 2017-05-23 | 2017-09-26 | 华进半导体封装先导技术研发中心有限公司 | 一种柔性基板封装结构及其封装方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6992376B2 (en) * | 2003-07-17 | 2006-01-31 | Intel Corporation | Electronic package having a folded package substrate |
| US7141875B2 (en) * | 2004-03-31 | 2006-11-28 | Aptos Corp | Flexible multi-chip module and method of making the same |
-
2018
- 2018-10-10 CN CN201811176969.9A patent/CN110010593B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715184A (zh) * | 2013-12-24 | 2014-04-09 | 华进半导体封装先导技术研发中心有限公司 | 基于柔性基板的三维多芯片存储***封装结构及制作方法 |
| CN104465548A (zh) * | 2014-12-10 | 2015-03-25 | 华进半导体封装先导技术研发中心有限公司 | 一种三维柔性封装结构及其注塑成型方法 |
| CN107204333A (zh) * | 2017-05-23 | 2017-09-26 | 华进半导体封装先导技术研发中心有限公司 | 一种柔性基板封装结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010593A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6746898B2 (en) | Integrated chip package structure using silicon substrate and method of manufacturing the same | |
| US8466542B2 (en) | Stacked microelectronic assemblies having vias extending through bond pads | |
| US6611052B2 (en) | Wafer level stackable semiconductor package | |
| US8012796B2 (en) | Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers | |
| CN110010563B (zh) | 一种底部散热型射频芯片转接板封装工艺 | |
| TWI755632B (zh) | 半導體封裝 | |
| CN110010490B (zh) | 一种纵向互联的射频立方体结构的制作工艺 | |
| US10217710B2 (en) | Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same | |
| CN111952244B (zh) | 一种柔性电路板侧壁互联工艺 | |
| CN111653489A (zh) | 一种基于多层散热结构的三维射频模组制作方法 | |
| JP2002305282A (ja) | 半導体素子とその接続構造及び半導体素子を積層した半導体装置 | |
| CN111653492B (zh) | 一种三维堆叠射频光模块制作方法 | |
| CN111968943B (zh) | 一种射频模组超薄堆叠方法 | |
| CN110010593B (zh) | 一种三维堆叠***级封装工艺 | |
| CN110010482B (zh) | 一种基于柔性电路板的密闭型射频芯片封装工艺 | |
| CN110010502B (zh) | 一种射频芯片的***级封装工艺 | |
| CN110010475B (zh) | 一种射频芯片***级封装的散热模块制作工艺 | |
| CN110010487B (zh) | 一种立式焊接的射频芯片***级封装工艺 | |
| TW202412120A (zh) | 三維封裝結構及其製備方法 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| TW202406018A (zh) | 具有高深寬比tsv的電連接結構及其製造方法 | |
| CN112992851B (zh) | 转接板及其制备方法 | |
| CN110010477B (zh) | 一种侧面散热型密闭射频芯片封装工艺 | |
| TW202238885A (zh) | 封裝結構及其製造方法 | |
| CN110010543B (zh) | 一种射频芯片扇出型***级封装工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |