CN110010543B - 一种射频芯片扇出型***级封装工艺 - Google Patents

一种射频芯片扇出型***级封装工艺 Download PDF

Info

Publication number
CN110010543B
CN110010543B CN201811176817.9A CN201811176817A CN110010543B CN 110010543 B CN110010543 B CN 110010543B CN 201811176817 A CN201811176817 A CN 201811176817A CN 110010543 B CN110010543 B CN 110010543B
Authority
CN
China
Prior art keywords
rdl
base
chip
copper
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811176817.9A
Other languages
English (en)
Other versions
CN110010543A (zh
Inventor
冯光建
丁祥祥
陈雪平
马飞
程明芳
郭丽丽
郑赞赞
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN201811176817.9A priority Critical patent/CN110010543B/zh
Publication of CN110010543A publication Critical patent/CN110010543A/zh
Application granted granted Critical
Publication of CN110010543B publication Critical patent/CN110010543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种射频芯片扇出型***级封装工艺，包括如下步骤：101）载板处理步骤、102）底座处理步骤、103）封装步骤；本发明提供避免二次加工对芯片造成伤害的一种射频芯片扇出型***级封装工艺。

Description

一种射频芯片扇出型***级封装工艺
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种射频芯片扇出型***级封装工艺。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪***以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业。新的应用对产品的电气性能、紧凑结构和***可靠性提出了新的要求，对于无线发射和接收***，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的***中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上，占用面积大，可靠性差，不能满足封装***越来越小型化的趋势，而基于标准硅转接板工艺的统级封装运用TSV和RDL技术将不同衬底不同功能的芯片集成在一起，能在较小的区域内实现芯片的堆叠和互联，大大减小了功能件的面积并增加了其可靠性，越来越成为该产业未来发展的方向。
然而随着技术的发展，芯片的互联PAD密度越来越大，传统的BGA工艺不能支持这种高密度的互联，这样扇出型封装设计就突显出了其巨大作用。扇出型通过把***级芯片里面的各种芯片的PAD通过RDL的工艺进行重新排布，然后通过在转接板上扩大置球区域的方式，使每个PAD都能对应自己的焊球，从而达到PAD再分布的目的。
传统的扇出型封装，往往需要在芯片贴在转接板板上之后再做再布线和互联TSV等，容易对芯片造成二次伤害。
发明内容
本发明克服了现有技术的不足，提供避免二次加工对芯片造成伤害的一种射频芯片扇出型***级封装工艺。
本发明的技术方案如下：
一种射频芯片扇出型***级封装工艺，具体处理包括如下步骤：
101）载板处理步骤：在载板上表面涂胶，胶厚度范围在100nm到100um之间，把功能芯片粘接在载板上；
在载板上涂介质层，介质层厚度范围在50um到500um，其材质采用塑封料、环氧树脂、酚醛树脂、氧化硅或氮化硅颗粒；
对介质层进行固化处理，并对其表面抛光，通过光刻和刻蚀工艺使芯片的PAD露出；或者直接抛光到芯片表面，通过干法刻蚀或者湿法清洗的工艺使芯片的PAD露出；
通过光刻、电镀工艺在芯片表面制作RDL和焊盘，其再通过光刻、干法刻蚀工艺开窗，使RDL和芯片PAD连接；其中焊盘通过光刻、电镀工艺在载板表面制作；焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构为一层或多层，其厚度范围为10nm到1000um；
102）底座处理步骤；通过光刻、刻蚀工艺在底座上表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，再通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；
通过电镀铜，使铜金属充满TSV孔，在200到500度温度下密化铜，通过CMP工艺使底座上表面只剩下填铜而形成铜柱；
在底座的上表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、干法刻蚀工艺开窗，使RDL和铜柱连接，通过光刻、电镀工艺在底座上表面制作RDL，RDL包括走线、导热金属层和键合功能的焊盘；RDL的金属采用铜、铝、镍、银、金、锡中的一种或多种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um之间；
焊盘通过光刻、电镀工艺在底座上表面制作，焊盘高度范围在10nm到1000um，焊盘采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构为一层或多层；焊盘和RDL位于同一表面；
减薄底座的下表面，使TSV孔露出，在底座的下表面制作RDL同上表面制作方式；
103）封装步骤：把底座和载板进行键合，去掉载板，切割得到单一的模组，通过焊接工艺把单一模组放置在带有焊盘的基板或者PCB板上完成芯片跟外界的互联。
进一步的，胶采用UV胶或热熔胶。
进一步的，底座上表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
进一步的，底座上表面的RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘的位置，开窗直径为10um到10000um。
进一步的，底座采用4，6，8，12寸中的一种尺寸规格，厚度范围为200um到2000um，采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
本发明相比现有技术优点在于：本发明直接在底座转接板上制作TSV和再布线，通过金属键合工艺把扇出结构的芯片直接键合在底座转接板上，避免了二次加工对芯片造成伤害的风险。
附图说明
图1为本发明的载板结构图；
图2为本发明的载板上设置介质层的结构图；
图3为本发明的载板俯视图；
图4为本发明的载板上设置载板焊盘的结构图；
图5为本发明的底座、载板的结构图；
图6为本发明的底座、载板键合的结构图；
图7为本发明的图6去载板的结构图；
图8为本发明的单一模组的结构图；
图9为本发明的结构图。
图中标识：载板101、功能芯片102、胶103、介质层104、载板焊盘105、底座201、基板301、焊盘302。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图9所示，一种射频芯片扇出型***级封装工艺，具体处理包括如下步骤：
101）载板101处理步骤：在载板101上表面涂胶103，胶103厚度范围在100nm到100um之间，胶103采用UV胶103或热熔胶103。把功能芯片102粘接在载板101上，形成如图3所示的形式。
在载板101上涂介质层104，介质层104厚度范围在50um到500um，其材质采用塑封料、环氧树脂、酚醛树脂、氧化硅或氮化硅颗粒。即其材质可以是塑封料，环氧树脂，酚醛树脂等有机材料，也可以是由氧化硅，氮化硅颗粒等物质组成的粘性物质，其作用是把功能芯片102盖住。
对介质层104进行固化处理，并对其表面抛光，通过光刻和刻蚀工艺使芯片的PAD露出。或者直接抛光到芯片表面，通过干法刻蚀或者湿法清洗的工艺使芯片的PAD露出。
如图4所示，通过光刻、电镀工艺在芯片表面制作RDL和载板焊盘105，其再通过光刻、干法刻蚀工艺开窗，使RDL和芯片PAD连接。其中焊盘302通过光刻、电镀工艺在载板101表面制作。也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出载板焊盘105。此处载板焊盘105金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。载板焊盘105开窗10um到10000um直径。
102）底座201处理步骤。通过光刻、刻蚀工艺在底座201上表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um。在底座201上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，再通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。
通过电镀铜，使铜金属充满TSV孔，在200到500度温度下密化铜，通过CMP工艺使底座201上表面只剩下填铜而形成铜柱。底座201上表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。底座201上表面绝缘层也可以保留。
在底座201的上表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、干法刻蚀工艺开窗，使RDL和铜柱连接，通过光刻、电镀工艺在底座201上表面制作RDL，RDL包括走线和键合功能的焊盘302。也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘302。焊盘302开窗10um到10000um直径。RDL的金属采用铜、铝、镍、银、金、锡中的一种或多种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um之间。
焊盘通过光刻、电镀工艺在底座201上表面制作，焊盘高度范围在10nm到1000um，焊盘采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构为一层或多层。焊盘和RDL位于同一表面。此处RDL包括导热金属层。
底座201采用4，6，8，12寸晶圆中的一种，厚度范围为200um到2000um，一般采用硅片，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
减薄底座201的下表面，使TSV孔露出，在底座201的下表面制作RDL同上表面制作方式，具体如下：在底座201的下表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使RDL和TSV铜柱一端连接。通过光刻，电镀工艺在底座201的下表面制作RDL，RDL包括走线和键合功能的焊盘。
也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘302开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
此处焊盘和RDL位于同一面。
103）封装步骤：把底座201和载板101进行键合，去掉载板101，切割得到单一的模组，通过焊接工艺把单一模组放置在带有焊盘302的基板301或者PCB板上完成芯片跟外界的互联。
具体如图6所示，通过共晶焊接的工艺，把底座201硅片和载板101进行晶圆级键合，键合温度控制在200度到500度。
如图7所示，去掉载板101，使介质层104露出来，清洗介质层104表面的残胶103。
如图8所示，切割得到单一的模组。
如图9所示，通过焊接工艺把模组放置在带有焊盘302的基板301或者PCB板上完成芯片跟外界的互联。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (5)

1.一种射频芯片扇出型***级封装工艺，其特征在于，具体处理包括如下步骤：
101）载板处理步骤：在载板上表面涂胶，胶厚度范围在100nm到100um之间，把功能芯片粘接在载板上；
在载板上涂介质层，介质层厚度范围在50um到500um，其材质采用环氧树脂、酚醛树脂、氧化硅或氮化硅颗粒；
对介质层进行固化处理，并对其表面抛光，通过光刻和刻蚀工艺使芯片的PAD露出；或者直接抛光到芯片表面，通过干法刻蚀或者湿法清洗的工艺使芯片的PAD露出；
通过光刻、电镀工艺在芯片表面制作RDL和焊盘，其再通过光刻、干法刻蚀工艺开窗，使RDL和芯片PAD连接；其中焊盘通过光刻、电镀工艺在载板表面制作；焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构为一层或多层，其厚度范围为10nm到1000um；
102）底座处理步骤：通过光刻、刻蚀工艺在底座上表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，再通过磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；
通过电镀铜，使铜金属充满TSV孔，在200到500度温度下密化铜，通过CMP工艺使底座上表面只剩下填铜而形成铜柱；
在底座的上表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、干法刻蚀工艺开窗，使RDL和铜柱连接，通过光刻、电镀工艺在底座上表面制作RDL，RDL包括走线、导热金属层和键合功能的焊盘；RDL的金属采用铜、铝、镍、银、金、锡中的一种或多种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um之间；
焊盘通过光刻、电镀工艺在底座上表面制作，焊盘高度范围在10nm到1000um，焊盘采用铜、铝、镍、银、金、锡中的一种或多种，焊盘本身结构为一层或多层；焊盘和RDL位于同一表面；
减薄底座的下表面，使TSV孔露出，在底座的下表面制作RDL同上表面制作方式；
103）封装步骤：把底座和载板进行键合，去掉载板，切割得到单一的模组，通过焊接工艺把单一模组放置在带有焊盘的基板或者PCB板上完成芯片跟外界的互联。
2.根据权利要求1所述的一种射频芯片扇出型***级封装工艺，其特征在于：胶采用UV胶或热熔胶。
3.根据权利要求1所述的一种射频芯片扇出型***级封装工艺，其特征在于：底座上表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
4.根据权利要求1所述的一种射频芯片扇出型***级封装工艺，其特征在于：底座上表面的RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘的位置，开窗直径为10um到10000um。
5.根据权利要求1所述的一种射频芯片扇出型***级封装工艺，其特征在于：底座采用4，6，8，12寸中的一种尺寸规格，厚度范围为200um到2000um，采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
CN201811176817.9A 2018-10-10 2018-10-10 一种射频芯片扇出型***级封装工艺 Active CN110010543B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811176817.9A CN110010543B (zh) 2018-10-10 2018-10-10 一种射频芯片扇出型***级封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811176817.9A CN110010543B (zh) 2018-10-10 2018-10-10 一种射频芯片扇出型***级封装工艺

Publications (2)

Publication Number Publication Date
CN110010543A CN110010543A (zh) 2019-07-12
CN110010543B true CN110010543B (zh) 2021-04-09

Family

ID=67164836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811176817.9A Active CN110010543B (zh) 2018-10-10 2018-10-10 一种射频芯片扇出型***级封装工艺

Country Status (1)

Country Link
CN (1) CN110010543B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234026A (zh) * 2020-10-14 2021-01-15 天津津航计算技术研究所 一种3d芯片封装

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165479A (zh) * 2013-03-04 2013-06-19 江苏物联网研究发展中心 多芯片***级封装结构的制作方法
CN103534803A (zh) * 2011-05-05 2014-01-22 英特尔公司 用于堆叠管芯封装的无线电-和电磁干扰穿透硅通孔及制造方法
CN105047652A (zh) * 2015-09-01 2015-11-11 华进半导体封装先导技术研发中心有限公司 半导体器件的封装结构及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534803A (zh) * 2011-05-05 2014-01-22 英特尔公司 用于堆叠管芯封装的无线电-和电磁干扰穿透硅通孔及制造方法
CN103165479A (zh) * 2013-03-04 2013-06-19 江苏物联网研究发展中心 多芯片***级封装结构的制作方法
CN105047652A (zh) * 2015-09-01 2015-11-11 华进半导体封装先导技术研发中心有限公司 半导体器件的封装结构及制作方法

Also Published As

Publication number Publication date
CN110010543A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
US11705411B2 (en) Chip package with antenna element
CN110010561B (zh) 一种多层芯片堆叠的射频结构及其制作方法
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
CN111952243B (zh) 一种凹槽芯片嵌入工艺
CN111952196B (zh) 凹槽芯片嵌入工艺
CN110010547B (zh) 一种底部带tsv结构的硅空腔结构的制作方法
CN111968943B (zh) 一种射频模组超薄堆叠方法
CN110010500B (zh) 一种高度集成的射频芯片***级封装工艺
CN111968944A (zh) 一种射频模组超薄堆叠工艺
CN110010502B (zh) 一种射频芯片的***级封装工艺
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN111243970A (zh) 一种空腔中芯片嵌入工艺
CN110010566B (zh) 一种竖立放置的液冷散热射频结构及其制作方法
CN110739231A (zh) 一种三维堆叠射频光模块制作方法
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN110010543B (zh) 一种射频芯片扇出型***级封装工艺
CN110190376B (zh) 一种天线结合液冷散热结构的射频***级封装模块及其制作方法
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010475B (zh) 一种射频芯片***级封装的散热模块制作工艺
CN110010495B (zh) 一种高密度侧壁互联方法
CN110010593B (zh) 一种三维堆叠***级封装工艺
CN110010487B (zh) 一种立式焊接的射频芯片***级封装工艺
CN110010567B (zh) 一种大功率***级射频模块的液冷散热互联结构及其制作方法
CN112992851B (zh) 转接板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant