CN107204333A - 一种柔性基板封装结构及其封装方法 - Google Patents
一种柔性基板封装结构及其封装方法 Download PDFInfo
- Publication number
- CN107204333A CN107204333A CN201710367871.0A CN201710367871A CN107204333A CN 107204333 A CN107204333 A CN 107204333A CN 201710367871 A CN201710367871 A CN 201710367871A CN 107204333 A CN107204333 A CN 107204333A
- Authority
- CN
- China
- Prior art keywords
- wafer
- base board
- mucigel
- flexible base
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000012856 packing Methods 0.000 title claims abstract description 21
- 238000005452 bending Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000000741 silica gel Substances 0.000 claims description 11
- 229910002027 silica gel Inorganic materials 0.000 claims description 11
- 229920000297 Rayon Polymers 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing & Machinery (AREA)
- Packaging Frangible Articles (AREA)
Abstract
本发明实施例公开了一种柔性基板封装结构及其封装方法，柔性封装结构包括：柔性基板；形成在所述柔性基板上的多个芯片，所述芯片的背离所述柔性基板的一面上设置有黏胶层，所述多个芯片通过所述柔性基板弯曲后呈纵向堆叠并通过所述黏胶层固定。本发明实施例提供一种柔性基板封装结构及其封装方法，以实现简化柔性基板封装结构的制作工序。
Description
技术领域
本发明实施例涉及微电子行业基板封装技术，尤其涉及一种柔性基板封装结构及其封装方法。
背景技术
当前，半导体封装发展的趋势是越来越多的向高频、多芯片模块(MCM)、高IO引脚方向发展。集成不同芯片堆叠而成的3D IC将成为主流发展趋势，***集成(SiP)封装，堆叠封装(PiP,PoP)所占的市场份额也逐年增加，2.5D/3D TSV技术也处于准备量产阶段。由于封装外形尺寸的限制，需要在一个封装体内放入不同功能模块(例如芯片)，封装体外形尺寸不可能做的很大，因此，芯片在高度方向的堆叠是一个大的趋势，而柔性基板通过折叠后将芯片之间堆叠起来是技术发展的一大趋势。
现有量产方案多采用芯片与柔性基板分开设计、加工及制造，最后在组装公司进行整体装配。但是会存在对应的制作流程较长，供应链过多的问题。另外，现有技术中为了使芯片和柔性基板顺利键合，需要事先在芯片上面制作相应的焊接球，其制作工序复杂，制作成本较高。
发明内容
本发明实施例提供一种柔性基板封装结构及其封装方法，以实现简化柔性基板封装结构的制作工序。
本发明实施例提供了一种柔性基板封装结构，包括：
柔性基板；
形成在所述柔性基板上的多个芯片，所述芯片的背离所述柔性基板的一面上设置有黏胶层，所述多个芯片通过所述柔性基板弯曲后呈纵向堆叠并通过所述黏胶层固定。
可选地，所述柔性基板封装结构还包括有机硅胶材料，所述有机硅胶材料填充于所述柔性基板在弯折边角处形成的空腔中以及所述柔性基板的弯折开口处。
可选地，所述柔性基板封装结构还包括焊锡球，所述焊锡球形成于所述柔性基板封装结构的外侧表面且与所述柔性基板电连接。
本发明实施例还提供了一种柔性基板封装结构的封装方法，包括：
提供一晶圆，在所述晶圆的第一表面上形成多个芯片；
在所述晶圆的背离所述第一表面的第二表面上形成黏胶层；
在所述多个芯片的表面上形成柔性基板；
在垂直于所述晶圆的方向上所述晶圆的未与所述芯片交叠的区域为晶圆非功能区域，去除所述晶圆非功能区域的所述黏胶层和所述晶圆；
对所述柔性基板进行弯折固定以使所述多个芯片通过所述黏胶层纵向堆叠。
可选地，所述去除所述晶圆非功能区域的所述黏胶层和所述晶圆包括：
去除对应于所述晶圆非功能区域的所述黏胶层；
去除对应于所述晶圆非功能区域的所述晶圆。
可选地，所述封装方法还包括：对所述柔性基板封装结构在弯折边角处形成的空腔以及所述柔性基板封装结构的开口灌封有机硅胶材料并固化。
可选地，所述封装方法还包括：在所述柔性基板封装结构的外侧表面形成与所述柔性基板电连接的焊锡球。
可选地，所述在所述晶圆的背离所述第一表面的第二表面上形成黏胶层包括：
在所述晶圆的第二表面贴附黏胶层，或者，
在所述晶圆的第二表面涂覆黏胶材料以形成所述黏胶层。
可选地，所述在所述多个芯片的表面上形成柔性基板包括：
在所述多个芯片的表面上形成信号互联层，其中，所述信号互联层将所述多个芯片电连接；
在所述信号互联层上形成柔性介质层。
可选地，所述去除对应于所述晶圆非功能区域的所述黏胶层包括：使用黄光工艺去除对应于所述晶圆非功能区域的所述黏胶层；
所述去除对应于所述晶圆非功能区域的所述晶圆包括：使用黄光工艺去除对应于所述晶圆非功能区域的所述晶圆。
本发明实施例提供的柔性基板封装结构中，柔性基板上具有多个芯片，且多个芯片通过柔性基板堆叠，并通过位于柔性基板一面上设置的黏胶层相互粘结固定。形成上述结构的方法中，通过在晶圆的第一表面上形成多个芯片，并在晶圆的第二表面上形成黏胶层，在多个芯片上形成将多个芯片电连接的柔性基板，对晶圆中非功能区域(不包含芯片的区域)对应的黏胶层和晶圆去除，然后对柔性基板弯折固定形成三维堆叠结构，由于本发明实施例采用的是直接在具有多个芯片的晶圆表面形成柔性基板，避免了现有技术中芯片与柔性基板分开设计、加工制作，然后将芯片与柔性基板通过焊接球键合所带来的复杂的工艺，简化了制作工序，同时也减少了中间供应链。
附图说明
图1为本发明实施例提供的一种柔性封装结构的示意图；
图2为本发明实施例提供的另一种柔性封装结构的示意图；
图3a为本发明实施例提供的一种柔性封装结构的封装方法的流程图；
图3b为本发明实施例提供的另一种柔性封装结构的封装方法的流程图；
图4a～图4g为本发明实施例提供的柔性封装结构的封装示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种柔性封装结构的示意图，如图1所示，本发明实施例提供的柔性基板封装结构包括：柔性基板10、多个芯片20和有机硅胶材料40。其中，多个芯片20形成在柔性基板40上，芯片20的背离柔性基板10的一面上设置有黏胶层30，多个芯片20通过柔性基板10弯曲后呈纵向堆叠并通过黏胶层30固定。
可选地，如图1所示，有机硅胶材料40填充于柔性基板10在弯折边角处(图1中柔性基板10形成的U形弯折)形成的空腔中以及柔性基板10的弯折开口处。
可选地，如图1所示，柔性基板封装结构还包括焊锡球50，焊锡球50形成于柔性基板封装结构的外侧表面且与柔性基板10电连接。
图2为本发明实施例提供的另一种柔性封装结构的示意图，如图2所示，与图1不同的是，图2中包含4个芯片20，4个芯片20形成在柔性基板10上并通过黏胶层30与柔性基版10粘结固定，4个芯片20通过在纵向方向上堆叠形成了三维堆叠的柔性封装结构。需要说明的是，本发明实施例对于柔性封装结构中芯片的数量不做限定，对于将柔性基板进行弯折的次数不做限定。
图1和图2中所示结构为柔性封装结构的剖面图，可以理解的是，当芯片呈阵列排布时，如果以平行于芯片列方向的弯折方向弯折，那么图1和图2中所示的任一芯片其实还能够代表为一行芯片。
图3a为本发明实施例提供的一种柔性封装结构的封装方法的流程图，该柔性封装结构可选为上述任一所述的柔性封装结构。如图3a所示，本发明实施例提供的柔性基板封装结构的封装方法包括：
S110、提供一晶圆，在晶圆的第一表面上形成多个芯片。
图4a～图4g为本发明实施例提供的柔性封装结构的封装示意图参考图4a，在晶圆200的第一表面201上形成多个芯片20，芯片20的引脚，例如I/O接口，形成在晶圆200的第一表面201。可以理解的是，图中以3个芯片20进行解释性说明，并不是对本发明的限定。在晶圆200的第一表面201上形成多个芯片20实质上是在晶圆200上形成特定电学功能的电路以构成芯片20。
S120、在晶圆的背离第一表面的第二表面上形成黏胶层。
参考图4b，晶圆200具有与第一表面201相对的第二表面202，在晶圆200的背离第一表面201的第二表面202上形成黏胶层30。
可选地，在晶圆200的第二表面202贴附黏胶层30，黏胶层30例如可以是双面胶。或者，可选地，在晶圆200的第二表面202涂覆黏胶材料以形成黏胶层30，涂覆的黏胶材料可以是胶水。
S130、在多个芯片的表面上形成柔性基板。
参考图4c，在多个芯片20的表面上形成柔性基板10，即在多个芯片20远离黏胶层30的一侧形成柔性基板10。柔性基板10将多个芯片20电连接，以便实现多个芯片20之间的信号互联。
可选地，在多个芯片20的表面上形成柔性基板10包括：
在多个芯片20的表面上形成信号互联层11，其中，信号互联层11将多个芯片20电连接，然后在信号互联层11上形成柔性介质层12。需要说明的是，柔性基板10可以包括一层或多层信号互联层11，当柔性基板10包括多层信号互联层11时，每相邻的两层信号互联层11之间至少有一层柔性介质层12，且每相邻的两层信号互联层11之间可以通过他们之间的柔性介质层12中的过孔电连接。柔性介质层12由可弯折的柔性绝缘材料制成，起到保护信号互联层11的作用。
S140、去除晶圆非功能区域的黏胶层和晶圆；
参考图4c和图4d，晶圆200中除芯片20外的区域为晶圆非功能区域S20，即晶圆非功能区域S20中并没有能够实现特定电学功能的电路构成的芯片20。去除晶圆非功能区域S20的黏胶层30和晶圆200，漏出柔性基板10以便进行弯折。
可选地，去除晶圆非功能区域S20的黏胶层30和晶圆200包括：先去除对应于晶圆非功能区域S20的黏胶层30，然后去除对应于晶圆非功能区域S20的晶圆200。
可选地，可以使用黄光工艺去除对应于晶圆非功能区域S20的黏胶层30。具体为：在黏胶层30的表面涂覆光阻膜(光刻胶)并通过遮光罩照射紫外线到光刻胶上形成光阻图案；在碱性溶液中，在光阻膜上形成与遮光罩相同或互补的光阻图；在酸性溶液中，未被光阻图案遮挡的黏胶层20被溶解，即去除了晶圆非功能区域S20的黏胶层30。
可选地，可以使用黄光工艺去除对应于晶圆非功能区域S20的晶圆200。对于使用黄光工艺去除对应于晶圆非功能区域S20的晶圆200的过程，与上述使用黄光工艺去除对应于晶圆非功能区域S20的黏胶层30的过程类似，在此不再赘述。
S150、对柔性基板进行弯折固定以使多个芯片通过黏胶层纵向堆叠。
参考图4e，对柔性基板10进行弯折固定以使多个芯片20通过黏胶层30固定后实现纵向堆叠，进而实现三维封装。为方便表述，现将图4e中的3个芯片20按照方位进行命名：左侧芯片、中间芯片和右侧芯片。使多个芯片20实现纵向堆叠的过程具体可以为：首先将柔性基板10的左侧向上弯折以使左侧芯片上的黏胶层30和中间芯片的黏胶层30相互接触粘结，然后将柔性基板10的右侧向上弯折以使右侧芯片上的黏胶层30粘贴在柔性基板10的左侧一端背离左侧芯片的一面，且左侧芯片、中间芯片和右侧芯片位置相对，形成纵向堆叠。
图3b为本发明实施例提供的另一种柔性封装结构的封装方法的流程图，与图3a不同的是，在图3a的基础上，可选地，还可以包括：
S160、对柔性基板封装结构在弯折边角处形成的空腔以及柔性基板封装结构的开口灌封有机硅胶材料并固化。
参考图4e和图4f，对柔性基板封装结构在弯折边角处形成的空腔以及柔性基板封装结构的开口灌封有机硅胶材料40，有机硅胶材料40有效避免了柔性基板封装结构的翘曲变形，提高了柔性基板封装结构的可靠性，保证了后续植球及测试工艺的正常进行。
S170、在柔性基板封装结构的外侧表面形成与柔性基板电连接的焊锡球。
如图4g所示，在柔性基板封装结构的外侧表面形成与柔性基板10电连接的焊锡球50，以便于将柔性基板封装结构固定并电连接于电路板上以实现特定的电学等功能。
需要说明的是，在去除晶圆非功能区域的黏胶层的过程中，还可以同时去除与柔性基板的侧边靠近的某一芯片上的黏胶层(例如同时去除图4d中位于中间位置的芯片上的黏胶层)，以形成如图1和图2所示柔性基版封装结构。
本发明实施例提供的柔性基板封装结构中，柔性基板上具有多个芯片，且多个芯片通过柔性基板堆叠，并通过位于柔性基板一面上设置的黏胶层相互粘结固定。形成上述结构的方法中，通过在晶圆的第一表面上形成多个芯片，并在晶圆的第二表面上形成黏胶层，在多个芯片上形成将多个芯片电连接的柔性基板，对晶圆中非功能区域(不包含芯片的区域)对应的黏胶层和晶圆去除，然后对柔性基板弯折固定形成三维堆叠结构，由于本发明实施例采用的是直接在具有多个芯片的晶圆表面形成柔性基板，避免了现有技术中芯片与柔性基板分开设计、加工制作，然后将芯片与柔性基板通过焊接球键合所带来的复杂的工艺，简化了制作工序，同时也减少了中间供应链。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种柔性基板封装结构，其特征在于，包括：
柔性基板；
形成在所述柔性基板上的多个芯片，所述芯片的背离所述柔性基板的一面上设置有黏胶层，所述多个芯片通过所述柔性基板弯曲后呈纵向堆叠并通过所述黏胶层固定。
2.根据权利要求1所述的柔性基板封装结构，其特征在于，还包括有机硅胶材料，所述有机硅胶材料填充于所述柔性基板在弯折边角处形成的空腔中以及所述柔性基板的弯折开口处。
3.根据权利要求2所述的柔性基板封装结构，其特征在于，还包括焊锡球，所述焊锡球形成于所述柔性基板封装结构的外侧表面且与所述柔性基板电连接。
4.一种柔性基板封装结构的封装方法，其特征在于，包括：
提供一晶圆，在所述晶圆的第一表面上形成多个芯片；
在所述晶圆的背离所述第一表面的第二表面上形成黏胶层；
在所述多个芯片的表面上形成柔性基板；
在垂直于所述晶圆的方向上所述晶圆的未与所述芯片交叠的区域为晶圆非功能区域，去除所述晶圆非功能区域的所述黏胶层和所述晶圆；
对所述柔性基板进行弯折固定以使所述多个芯片通过所述黏胶层纵向堆叠。
5.根据权利要求4所述的封装方法，其特征在于，所述去除所述晶圆非功能区域的所述黏胶层和所述晶圆包括：
去除对应于所述晶圆非功能区域的所述黏胶层；
去除对应于所述晶圆非功能区域的所述晶圆。
6.根据权利要求4所述的封装方法，其特征在于，还包括：
对所述柔性基板封装结构在弯折边角处形成的空腔以及所述柔性基板封装结构的开口灌封有机硅胶材料并固化。
7.根据权利要求6所述的封装方法，其特征在于，还包括：
在所述柔性基板封装结构的外侧表面形成与所述柔性基板电连接的焊锡球。
8.根据权利要求4所述的封装方法，其特征在于，所述在所述晶圆的背离所述第一表面的第二表面上形成黏胶层包括：
在所述晶圆的第二表面贴附黏胶层，或者，
在所述晶圆的第二表面涂覆黏胶材料以形成所述黏胶层。
9.根据权利要求4所述的封装方法，其特征在于，所述在所述多个芯片的表面上形成柔性基板包括：
在所述多个芯片的表面上形成信号互联层，其中，所述信号互联层将所述多个芯片电连接；
在所述信号互联层上形成柔性介质层。
10.根据权利要求5所述的封装方法，其特征在于，
所述去除对应于所述晶圆非功能区域的所述黏胶层包括：使用黄光工艺去除对应于所述晶圆非功能区域的所述黏胶层；
所述去除对应于所述晶圆非功能区域的所述晶圆包括：使用黄光工艺去除对应于所述晶圆非功能区域的所述晶圆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710367871.0A CN107204333B (zh) | 2017-05-23 | 2017-05-23 | 一种柔性基板封装结构的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710367871.0A CN107204333B (zh) | 2017-05-23 | 2017-05-23 | 一种柔性基板封装结构的封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107204333A true CN107204333A (zh) | 2017-09-26 |
| CN107204333B CN107204333B (zh) | 2019-08-09 |
Family
ID=59905816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710367871.0A Active CN107204333B (zh) | 2017-05-23 | 2017-05-23 | 一种柔性基板封装结构的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107204333B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010593A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种三维堆叠***级封装工艺 |
| CN111146194A (zh) * | 2019-12-30 | 2020-05-12 | 华进半导体封装先导技术研发中心有限公司 | 一种***级封装结构及制造方法 |
| CN111863716A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种芯片互连方法 |
| US11183463B2 (en) | 2019-03-29 | 2021-11-23 | Shanghai Avic Opto Electronics Co., Ltd. | Chip package method and chip package structure |
| US11901324B2 (en) | 2019-03-29 | 2024-02-13 | Shanghai Avic Opto Electronics Co., Ltd. | Chip package method and chip package structure |
| CN117612577A (zh) * | 2024-01-24 | 2024-02-27 | 深圳宏芯宇电子股份有限公司 | 一种抗辐射的固态硬盘 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307055A (ja) * | 1999-04-21 | 2000-11-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| CN104637927A (zh) * | 2013-11-12 | 2015-05-20 | 中国科学院微电子研究所 | 一种基于柔性基板的三维封装结构及工艺方法 |
| CN104981102A (zh) * | 2014-04-10 | 2015-10-14 | 广东丹邦科技有限公司 | 一种多芯片嵌入式的柔性电路板及其制造方法 |
| CN105102566A (zh) * | 2013-04-09 | 2015-11-25 | 日东电工株式会社 | 半导体装置的制造中使用的粘接片、切割带一体型粘接片、半导体装置、以及半导体装置的制造方法 |
-
2017
- 2017-05-23 CN CN201710367871.0A patent/CN107204333B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307055A (ja) * | 1999-04-21 | 2000-11-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| CN105102566A (zh) * | 2013-04-09 | 2015-11-25 | 日东电工株式会社 | 半导体装置的制造中使用的粘接片、切割带一体型粘接片、半导体装置、以及半导体装置的制造方法 |
| CN104637927A (zh) * | 2013-11-12 | 2015-05-20 | 中国科学院微电子研究所 | 一种基于柔性基板的三维封装结构及工艺方法 |
| CN104981102A (zh) * | 2014-04-10 | 2015-10-14 | 广东丹邦科技有限公司 | 一种多芯片嵌入式的柔性电路板及其制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010593A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种三维堆叠***级封装工艺 |
| CN110010593B (zh) * | 2018-10-10 | 2020-09-29 | 浙江集迈科微电子有限公司 | 一种三维堆叠***级封装工艺 |
| US11183463B2 (en) | 2019-03-29 | 2021-11-23 | Shanghai Avic Opto Electronics Co., Ltd. | Chip package method and chip package structure |
| US11901324B2 (en) | 2019-03-29 | 2024-02-13 | Shanghai Avic Opto Electronics Co., Ltd. | Chip package method and chip package structure |
| CN111146194A (zh) * | 2019-12-30 | 2020-05-12 | 华进半导体封装先导技术研发中心有限公司 | 一种***级封装结构及制造方法 |
| CN111863716A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种芯片互连方法 |
| CN111863716B (zh) * | 2020-07-28 | 2024-04-12 | 南通通富微电子有限公司 | 一种芯片互连方法 |
| CN117612577A (zh) * | 2024-01-24 | 2024-02-27 | 深圳宏芯宇电子股份有限公司 | 一种抗辐射的固态硬盘 |
| CN117612577B (zh) * | 2024-01-24 | 2024-04-16 | 深圳宏芯宇电子股份有限公司 | 一种抗辐射的固态硬盘 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107204333B (zh) | 2019-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107204333B (zh) | 一种柔性基板封装结构的封装方法 | |
| CN103119711B (zh) | 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构 | |
| JP5088583B2 (ja) | マイクロ電子装置、積層型マイクロ電子装置、およびそうした装置の製造方法 | |
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| CN102598257B (zh) | 微电子封装及其制造方法 | |
| CN101414603B (zh) | 层叠半导体封装及其制造方法 | |
| CN108074828A (zh) | 封装结构及其形成方法 | |
| CN110197793A (zh) | 一种芯片及封装方法 | |
| US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
| US7948079B2 (en) | Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof | |
| CN108695284A (zh) | 包括纵向集成半导体封装体组的半导体设备 | |
| US6380624B1 (en) | Stacked integrated circuit structure | |
| CN103681458B (zh) | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 | |
| US7615858B2 (en) | Stacked-type semiconductor device package | |
| JP2005535103A (ja) | 半導体パッケージ装置ならびに製作および試験方法 | |
| TW200822336A (en) | Stacked type chip package, chip package and process thereof | |
| US20080237833A1 (en) | Multi-chip semiconductor package structure | |
| US20130015570A1 (en) | Stacked semiconductor package and manufacturing method thereof | |
| US8274144B2 (en) | Helical springs electrical connecting a plurality of packages | |
| US20070052082A1 (en) | Multi-chip package structure | |
| JP2001035998A (ja) | ウェーハレベルスタックパッケージ及びその製造方法 | |
| CN105870024A (zh) | ***级封装方法 | |
| CN107622996B (zh) | 三维高密度扇出型封装结构及其制造方法 | |
| CN104981102B (zh) | 一种多芯片嵌入式的柔性电路板及其制造方法 | |
| JP2001196504A (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |