CN112053962B - 一种***级堆叠封装及其制备方法 - Google Patents
一种***级堆叠封装及其制备方法 Download PDFInfo
- Publication number
- CN112053962B CN112053962B CN202010958922.9A CN202010958922A CN112053962B CN 112053962 B CN112053962 B CN 112053962B CN 202010958922 A CN202010958922 A CN 202010958922A CN 112053962 B CN112053962 B CN 112053962B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- block
- conductive
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 138
- 238000004806 packaging method and process Methods 0.000 claims abstract description 50
- 230000017525 heat dissipation Effects 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000005452 bending Methods 0.000 claims abstract description 28
- 210000001503 joint Anatomy 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 204
- 229910052751 metal Inorganic materials 0.000 claims description 70
- 239000002184 metal Substances 0.000 claims description 70
- 239000011347 resin Substances 0.000 claims description 48
- 229920005989 resin Polymers 0.000 claims description 48
- 238000000465 moulding Methods 0.000 claims description 44
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 17
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000000608 laser ablation Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910002027 silica gel Inorganic materials 0.000 claims description 3
- 239000000741 silica gel Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种，本发明涉及一种***级堆叠封装及其制备方法，该方法包括以下步骤：形成第一半导体封装块，接着形成第二半导体封装块，提供一柔性电路基板，接着将一个所述第一半导体封装块贴装在所述柔性电路基板的中部接合区，接着将两个所述第二半导体封装块分别贴装在所述柔性线路基板的两个端部接合区，接着向上弯折所述弯折区，使得每个所述第二半导体封装块贴装到所述第一半导体封装块的侧表面，以得到第一半导体堆叠封装块，提供一散热板，在所述散热板的每个散热凸起上均设置一所述第一半导体堆叠封装块，接着在所述散热板的上表面和下表面分别设置一电路基板，使得每个所述电路基板电连接多个所述第一半导体堆叠封装块。
Description
技术领域
本发明涉及半导体封装领域，特别是涉及一种***级堆叠封装及其制备方法。
背景技术
在智能手机、智能手表、智能手环、便携式电脑等便携智能***对半导体封装的功能和性能要求不断提高的前提下，同时要求半导体封装的尺寸和重量不断减小，通常需要在较小的空间内实现整个半导体封装的功能，即***级封装。鉴于***级封装的复杂性和半导体管芯的多样性，***级封装中可能包含不同形式的芯片、器件和子组件，进而低成本、高散热、高可靠性、高密度、工作速度快是***级封装的追逐目标。其中，如何改善现有的***级堆叠封装的结构，以确保集成度的同时提高其散热性能，这引起了人们的重视。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种***级堆叠封装及其制备方法。
为实现上述目的，本发明提出的一种***级堆叠封装的制备方法，包括以下步骤：
(1)提供第一载板，在所述第一载板上形成第一重布线层，在所述第一重布线层上形成第二重布线层，接着在所述第二重布线层上设置第一半导体芯片，接着在所述第一半导体芯片的两侧的所述第二重布线层上均形成一个或多个第一导电块，所述第一导电块的高度小于所述第一半导体芯片的高度，接着在所述第二重布线层上形成第一模塑树脂层，所述第一模塑树脂层完全包裹所述第一导电块和所述第一半导体芯片；接着对所述第一模塑树脂层执行减薄处理，以暴露所述第一半导体芯片的背面，接着在所述第一模塑树脂层的相对的两个侧表面上均形成一个或多个第一凹槽，所述第一凹槽暴露相应的所述第一导电块的上表面，接着去除所述第一载板，接着在所述第一重布线层上形成第二导电块，以得到第一半导体封装块。
(2)提供第二载板，在所述第二载板上形成第三重布线层，在所述第三重布线层上设置第二半导体芯片，接着在所述第三重布线层上形成第二模塑树脂层，所述第二模塑树脂层完全包裹所述第二半导体芯片；接着对所述第二模塑树脂层执行减薄处理，以暴露所述第二半导体芯片的背面，接着在所述第二模塑树脂层的一侧形成一个或多个第二凹槽，在每个所述第二凹槽中均形成一第一金属柱，以使得所述第一金属柱与所述第三重布线层电连接，所述第一金属柱的的高度大于所述第二半导体芯片的高度，接着去除所述第二载板，接着在所述第三重布线层上形成第三导电块，以得到第二半导体封装块。
(3)提供一柔性电路基板，所述柔性电路板包括一个中部接合区、两个端部接合区以及位于所述中部接合区和所述端部接合区的弯折区，所述弯折区上不设置导电线路层。
(4)接着将一个所述第一半导体封装块贴装在所述柔性电路基板的所述中部接合区，接着将两个所述第二半导体封装块分别贴装在所述柔性线路基板的两个所述端部接合区，接着向上弯折所述弯折区，使得每个所述第二半导体封装块贴装到所述第一半导体封装块的侧表面，使得每个所述第一金属柱嵌入到相应的所述第一凹槽中，进而使得每个所述第一金属柱与相应的所述第一导电块电连接，所述第一半导体封装块与两个所述第二半导体封装块限定出一个凹腔，以得到第一半导体堆叠封装块。
(5)接着提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一半导体堆叠封装块，使得每个所述散热凸起嵌入到相应的所述凹腔中。
(6)接着在所述散热板的上表面和下表面分别设置一电路基板，使得每个所述电路基板电连接多个所述第一半导体堆叠封装块。
作为优选，在所述步骤(1)中，第一重布线层和第二重布线层均包括多层介质和多层金属层，所述介质层的材料为氧化硅、氮化硅、氮氧化硅和氧化铝中的一种或两种以上组合，所述金属层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合，所述第一凹槽通过激光烧蚀工艺形成。
作为优选，在所述步骤(1)中，所述第一导电块通过溅射、蒸镀、化学气相沉积、电镀或化学镀工艺形成，所述第一导电块的材料是铜、铝、钛、镍中的一种或两种以上组合，所述第二导电块包括金属柱以及焊料球。
作为优选，在所述步骤(2)中，第三重布线层均包括多层介质和多层金属层，所述介质层的材料为环氧树脂、硅胶、磷硅玻璃、聚乙烯醇、有机玻璃中的一种或两种以上组合，所述金属层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合，所述第一金属柱的材料包括铜、铝、镍、钛中的一种或两种以上组合，所述第三导电块包括金属柱以及焊料球。
作为优选，在所述步骤(4)中，对所述弯折区进行弯折之前，在所述第一半导体封装块与所述柔性电路基板的中部接合区之间的间隙以及所述第二半导体封装块与所述柔性电路基板的端部结合区之间的间隙中形成底填树脂层。
作为优选，在所述步骤(4)中，所述第一金属柱与相应的所述第一导电块电之间通过导电粘结层进行连接。
作为优选，在所述步骤(4)中，在所述凹腔中形成依次层叠的第一导热界面层、第二导热界面层以及第三导热界面层。
作为优选，所述第二导热界面层的上表面和下表面均为凹凸不平的表面，且所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数。
本发明还提出一种***级堆叠封装，其采用上述方法制备的。
本发明与现有技术相比具有下列优点：
在本发明的***级堆叠封装的制备过程中，通过在第一半导体封装块中形成有第一导电块，并在第一模塑树脂层的相对的两个侧表面上均形成一个或多个第一凹槽，所述第一凹槽暴露相应的所述第一导电块的上表面，进而在第二半导体封装块的第二模塑树脂层的一侧形成一个或多个第二凹槽，进而在每个所述第二凹槽中均形成一第一金属柱，通过将第一金属柱嵌入到所述第一凹槽中，以实现第一半导体封装块和第二半导体封装块，进而可以使得柔性电路基板的弯折区上不设置导电线路层，进而可以避免由于柔性电路基板弯折导致导电线路层失效的问题，进而保证了***级堆叠封装的有效性和稳定性。通过将一个所述第一半导体封装块贴装在所述柔性电路基板的所述中部接合区，将两个所述第二半导体封装块分别贴装在所述柔性线路基板的两个所述端部接合区，接着向上弯折所述弯折区，使得每个所述第二半导体封装块贴装到所述第一半导体封装块的侧表面，所述第一半导体封装块与两个所述第二半导体封装块限定出一个凹腔，以得到第一半导体堆叠封装块，进而提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一半导体堆叠封装块，使得每个所述散热凸起嵌入到相应的所述凹腔中，且通过在凹腔中设置多层导热界面层，上述结构的设置，一方面可以使得堆叠封装快速散热，另一方面则可以提高堆叠封装的集成度。
附图说明
图1-图5为本发明实施例中***级堆叠封装的各制备过程的结构示意图。
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并
非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图5所示，本实施例提供一种***级堆叠封装及其制备方法。
在具体的实施例中，如图1所示，首先进行步骤(1)，提供第一载板，在所述第一载板上形成第一重布线层101，在所述第一重布线层101上形成第二重布线层102，接着在所述第二重布线层102上设置第一半导体芯片103，接着在所述第一半导体芯片103的两侧的所述第二重布线层102上均形成一个或多个第一导电块104，所述第一导电块104的高度小于所述第一半导体芯片103的高度，接着在所述第二重布线层100上形成第一模塑树脂层105，所述第一模塑树脂层105完全包裹所述第一导电块104和所述第一半导体芯片103；接着对所述第一模塑树脂层105执行减薄处理，以暴露所述第一半导体芯片103的背面，接着在所述第一模塑树脂层105的相对的两个侧表面上均形成一个或多个第一凹槽106，所述第一凹槽106暴露相应的所述第一导电块104的上表面，接着去除所述第一载板，接着在所述第一重布线层101上形成第二导电块107，以得到第一半导体封装块。
在所述步骤(1)中，第一重布线层101和第二重布线层102均包括多层介质和多层金属层，所述介质层的材料为氧化硅、氮化硅、氮氧化硅和氧化铝中的一种或两种以上组合，所述金属层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合，所述第一凹槽通过激光烧蚀工艺形成。
在所述步骤(1)中，所述第一导电块104通过溅射、蒸镀、化学气相沉积、电镀或化学镀工艺形成，所述第一导电块104的材料是铜、铝、钛、镍中的一种或两种以上组合，所述第二导电块包括金属柱以及焊料球。
在具体的实施例中，提供第一载板，所述第一载板可以是金属载板，在所述第一载板上形成第一重布线层101，并在所述第一重布线层101上形成第二重布线层102，所述第一重布线层101和第二重布线层102均包括多层介质和多层金属层，所述介质层具体为氧化硅，所述金属层为铜层、铝层或铜铝合金层，接着在所述第二重布线层102上设置第一半导体芯片103，所述第一半导体芯片103与所述第二重布线层102电连接，接着在所述第一半导体芯片103的两侧的所述第二重布线层102上均形成一个或多个第一导电块104，所述第一导电块104为通过电镀镀工艺形成铜柱，所述铜柱的高度小于所述第一半导体芯片103的高度，接着通过模塑工艺形成第一模塑树脂层105，其具体可以为环氧树脂层。
接着对所述第一模塑树脂层105执行减薄处理，具体可以通过CMP工艺进行减薄处理，以暴露所述第一半导体芯片103的背面，接着在所述第一模塑树脂层105的相对的两个侧表面上均形成一个或多个第一凹槽106，所述第一凹槽106暴露相应的所述第一导电块104的上表面，具体的，通过激光烧蚀工艺形成所述第一凹槽106，接着去除所述第一载板，接着在所述第一重布线层101上形成第二导电块107，所述第二导电块107包括金属柱以及焊料球，以得到第一半导体封装块。
在具体的实施例中，如图2所示，接着进行步骤(2)，提供第二载板，在所述第二载板上形成第三重布线层201，在所述第三重布线层201上设置第二半导体芯片202，接着在所述第三重布线层201上形成第二模塑树脂层203，所述第二模塑树脂层203完全包裹所述第二半导体芯片202；接着对所述第二模塑树脂层203执行减薄处理，以暴露所述第二半导体芯片202的背面，接着在所述第二模塑树脂层203的一侧形成一个或多个第二凹槽204，在每个所述第二凹槽204中均形成一第一金属柱205，以使得所述第一金属柱205与所述第三重布线层201电连接，所述第一金属柱205的的高度大于所述第二半导体芯片202的高度，接着去除所述第二载板，接着在所述第三重布线层201上形成第三导电块206，以得到第二半导体封装块。
在所述步骤(2)中，第三重布线层201包括多层介质和多层金属层，所述介质层的材料为环氧树脂、硅胶、磷硅玻璃、聚乙烯醇、有机玻璃中的一种或两种以上组合，所述金属层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合，所述第一金属柱205的材料包括铜、铝、镍、钛中的一种或两种以上组合，所述第三导电块206包括金属柱以及焊料球。
在具体的实施例中，提供第二载板，所述第二载板可以是金属载板，在所述第二载板上形成第三重布线层201，第三重布线层201包括多层介质和多层金属层，所述介质层具体为环氧树脂层，所述金属层具体为铜层，接着在所述第三重布线层201上设置第二半导体芯片202，所述第二半导体芯片202与所述第三重布线层201电连接，接着通过模塑工艺形成第二模塑树脂层203，其具体可以为环氧树脂层。
接着对所述第二模塑树脂层203执行减薄处理，以暴露所述第二半导体芯片202的背面，接着在所述第二模塑树脂层203的一侧形成一个或多个第二凹槽204，具体的，通过激光烧蚀工艺形成所述第二凹槽204，接着在每个所述第二凹槽204中均形成一第一金属柱205，以使得所述第一金属柱205与所述第三重布线层201电连接，所述第一金属柱205的的高度大于所述第二半导体芯片202的高度，具体的，所述第一金属柱205的材料可以包括铜，且通过电镀工艺形成所述第一金属柱205，接着去除所述第二载板，接着在所述第三重布线层201上形成第三导电块206，所述第三导电块206包括金属柱以及焊料球，以得到第二半导体封装块。
在具体的实施例中，如图3所示，接着进行步骤(3)，提供一柔性电路基板300，所述柔性电路板300包括一个中部接合区、两个端部接合区以及位于所述中部接合区和所述端部接合区的弯折区，所述弯折区上不设置导电线路层。
在具体的实施例中，所述柔性电路基板300包括有机主体以及位于所述有机主体上的导电线路层，更具体的，所述有机主体可以包括聚酰亚胺树脂、环氧树脂、苯酚树脂、BCB树脂等有机材料，而所述导电线路层则包括金属铝布线图案或金属铜布线图案。
在具体的实施例中，如图3所示，接着进行步骤(4)，接着将一个所述第一半导体封装块贴装在所述柔性电路基板300的所述中部接合区，接着将两个所述第二半导体封装块分别贴装在所述柔性线路基板300的两个所述端部接合区，接着向上弯折所述弯折区，使得每个所述第二半导体封装块贴装到所述第一半导体封装块的侧表面，使得每个所述第一金属柱205嵌入到相应的所述第一凹槽106中，进而使得每个所述第一金属柱205与相应的所述第一导电块104电连接，所述第一半导体封装块与两个所述第二半导体封装块限定出一个凹腔400，以得到第一半导体堆叠封装块。
在所述步骤(4)中，对所述弯折区进行弯折之前，在所述第一半导体封装块与所述柔性电路基板的中部接合区之间的间隙以及所述第二半导体封装块与所述柔性电路基板的端部结合区之间的间隙中形成底填树脂层，所述底填树脂层可以为硅胶、环烯烃聚合物、液晶聚合物、橡胶中的一种或多种。
在所述步骤(4)中，所述第一金属柱205与相应的所述第一导电块104之间通过导电粘结层进行连接，例如，所述导电粘结层可以是导电银胶。
在所述步骤(4)中，在所述凹腔400中形成依次层叠的第一导热界面层、第二导热界面层以及第三导热界面层(未图示)。更具体的，所述第二导热界面层的上表面和下表面均为凹凸不平的表面，且所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数，上述结构的设置，可以使得热量快速传递。
在具体的实施例中，所述第一、第二、第三导热界面层的材料可以包括硅、氧化铝、氮化铝、氮化硼或其他适合的材料，且所述第二导热界面层中还具有金属颗粒、石墨、石墨烯、碳纳米管等热传导系数较高的填料，进而使得所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数。
在具体的实施例中，如图4所示，接着进行步骤(5)，接着提供一散热板500，所述散热板500的上表面和下表面均设置多个呈矩阵排列的散热凸起501，接着在每个散热凸起501上均设置一所述第一半导体堆叠封装块，使得每个所述散热凸起501嵌入到相应的所述凹腔400中。
在所述步骤(5)中，所述散热板500具有一注入口和一流出口，在所述散热板内部具有流体通道，以便于散热介质通过所述散热板。
在具体的实施例中，如图5所示，接着进行步骤(6)，接着在所述散热板500的上表面和下表面分别设置一电路基板600，使得每个所述电路基板600电连接多个所述第一半导体堆叠封装块。
在具体的实施例中，所述电路基板600通过导电焊料电连接所述第一半导体堆叠封装块。
如图5所示，本发明还提出一种***级堆叠封装，其采用上述方法制备的。
在其他实施例中，本发明提出的一种***级堆叠封装的制备方法，包括以下步骤：
(1)提供第一载板，在所述第一载板上形成第一重布线层，在所述第一重布线层上形成第二重布线层，接着在所述第二重布线层上设置第一半导体芯片，接着在所述第一半导体芯片的两侧的所述第二重布线层上均形成一个或多个第一导电块，所述第一导电块的高度小于所述第一半导体芯片的高度，接着在所述第二重布线层上形成第一模塑树脂层，所述第一模塑树脂层完全包裹所述第一导电块和所述第一半导体芯片；接着对所述第一模塑树脂层执行减薄处理，以暴露所述第一半导体芯片的背面，接着在所述第一模塑树脂层的相对的两个侧表面上均形成一个或多个第一凹槽，所述第一凹槽暴露相应的所述第一导电块的上表面，接着去除所述第一载板，接着在所述第一重布线层上形成第二导电块，以得到第一半导体封装块。
(2)提供第二载板，在所述第二载板上形成第三重布线层，在所述第三重布线层上设置第二半导体芯片，接着在所述第三重布线层上形成第二模塑树脂层，所述第二模塑树脂层完全包裹所述第二半导体芯片；接着对所述第二模塑树脂层执行减薄处理，以暴露所述第二半导体芯片的背面，接着在所述第二模塑树脂层的一侧形成一个或多个第二凹槽，在每个所述第二凹槽中均形成一第一金属柱，以使得所述第一金属柱与所述第三重布线层电连接，所述第一金属柱的的高度大于所述第二半导体芯片的高度，接着去除所述第二载板，接着在所述第三重布线层上形成第三导电块，以得到第二半导体封装块。
(3)提供一柔性电路基板，所述柔性电路板包括一个中部接合区、两个端部接合区以及位于所述中部接合区和所述端部接合区的弯折区，所述弯折区上不设置导电线路层。
(4)接着将一个所述第一半导体封装块贴装在所述柔性电路基板的所述中部接合区，接着将两个所述第二半导体封装块分别贴装在所述柔性线路基板的两个所述端部接合区，接着向上弯折所述弯折区，使得每个所述第二半导体封装块贴装到所述第一半导体封装块的侧表面，使得每个所述第一金属柱嵌入到相应的所述第一凹槽中，进而使得每个所述第一金属柱与相应的所述第一导电块电连接，所述第一半导体封装块与两个所述第二半导体封装块限定出一个凹腔，以得到第一半导体堆叠封装块。
(5)接着提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一半导体堆叠封装块，使得每个所述散热凸起嵌入到相应的所述凹腔中。
(6)接着在所述散热板的上表面和下表面分别设置一电路基板，使得每个所述电路基板电连接多个所述第一半导体堆叠封装块。
在一些其他实施例中，在所述步骤(1)中，第一重布线层和第二重布线层均包括多层介质和多层金属层，所述介质层的材料为氧化硅、氮化硅、氮氧化硅和氧化铝中的一种或两种以上组合，所述金属层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合，所述第一凹槽通过激光烧蚀工艺形成。
在一些其他实施例中，在所述步骤(1)中，所述第一导电块通过溅射、蒸镀、化学气相沉积、电镀或化学镀工艺形成，所述第一导电块的材料是铜、铝、钛、镍中的一种或两种以上组合，所述第二导电块包括金属柱以及焊料球。
在一些其他实施例中，在所述步骤(2)中，第三重布线层均包括多层介质和多层金属层，所述介质层的材料为环氧树脂、硅胶、磷硅玻璃、聚乙烯醇、有机玻璃中的一种或两种以上组合，所述金属层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合，所述第一金属柱的材料包括铜、铝、镍、钛中的一种或两种以上组合，所述第三导电块包括金属柱以及焊料球。
在一些其他实施例中，在所述步骤(4)中，对所述弯折区进行弯折之前，在所述第一半导体封装块与所述柔性电路基板的中部接合区之间的间隙以及所述第二半导体封装块与所述柔性电路基板的端部结合区之间的间隙中形成底填树脂层。
在一些其他实施例中，在所述步骤(4)中，所述第一金属柱与相应的所述第一导电块电之间通过导电粘结层进行连接。
在一些其他实施例中，在所述步骤(4)中，在所述凹腔中形成依次层叠的第一导热界面层、第二导热界面层以及第三导热界面层。
在一些其他实施例中，所述第二导热界面层的上表面和下表面均为凹凸不平的表面，且所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数。
在一些其他实施例中，本发明还提出一种***级堆叠封装，其采用上述方法制备的。
如上所述，本发明的一种***级堆叠封装及其制备方法具有如下有益效果：在本发明的***级堆叠封装的制备过程中，通过在第一半导体封装块中形成有第一导电块，并在第一模塑树脂层的相对的两个侧表面上均形成一个或多个第一凹槽，所述第一凹槽暴露相应的所述第一导电块的上表面，进而在第二半导体封装块的第二模塑树脂层的一侧形成一个或多个第二凹槽，进而在每个所述第二凹槽中均形成一第一金属柱，通过将第一金属柱嵌入到所述第一凹槽中，以实现第一半导体封装块和第二半导体封装块，进而可以使得柔性电路基板的弯折区上不设置导电线路层，进而可以避免由于柔性电路基板弯折导致导电线路层失效的问题，进而保证了***级堆叠封装的有效性和稳定性。通过将一个所述第一半导体封装块贴装在所述柔性电路基板的所述中部接合区，将两个所述第二半导体封装块分别贴装在所述柔性线路基板的两个所述端部接合区，接着向上弯折所述弯折区，使得每个所述第二半导体封装块贴装到所述第一半导体封装块的侧表面，所述第一半导体封装块与两个所述第二半导体封装块限定出一个凹腔，以得到第一半导体堆叠封装块，进而提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一半导体堆叠封装块，使得每个所述散热凸起嵌入到相应的所述凹腔中，且通过在凹腔中设置多层导热界面层，上述结构的设置，一方面可以使得堆叠封装快速散热，另一方面则可以提高堆叠封装的集成度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种***级堆叠封装的制备方法，其特征在于：包括以下步骤：
(1)提供第一载板，在所述第一载板上形成第一重布线层，在所述第一重布线层上形成第二重布线层，接着在所述第二重布线层上设置第一半导体芯片，接着在所述第一半导体芯片的两侧的所述第二重布线层上均形成一个或多个第一导电块，所述第一导电块的高度小于所述第一半导体芯片的高度，接着在所述第二重布线层上形成第一模塑树脂层，所述第一模塑树脂层完全包裹所述第一导电块和所述第一半导体芯片；接着对所述第一模塑树脂层执行减薄处理，以暴露所述第一半导体芯片的背面，接着在所述第一模塑树脂层的相对的两个侧表面上均形成一个或多个第一凹槽，所述第一凹槽暴露相应的所述第一导电块的上表面，接着去除所述第一载板，接着在所述第一重布线层上形成第二导电块，以得到第一半导体封装块；
(2)提供第二载板，在所述第二载板上形成第三重布线层，在所述第三重布线层上设置第二半导体芯片，接着在所述第三重布线层上形成第二模塑树脂层，所述第二模塑树脂层完全包裹所述第二半导体芯片；接着对所述第二模塑树脂层执行减薄处理，以暴露所述第二半导体芯片的背面，接着在所述第二模塑树脂层的一侧形成一个或多个第二凹槽，在每个所述第二凹槽中均形成一第一金属柱，以使得所述第一金属柱与所述第三重布线层电连接，所述第一金属柱的的高度大于所述第二半导体芯片的高度，接着去除所述第二载板，接着在所述第三重布线层上形成第三导电块，以得到第二半导体封装块；
(3)提供一柔性电路基板，所述柔性电路基 板包括一个中部接合区、两个端部接合区以及位于所述中部接合区和所述端部接合区的弯折区，所述弯折区上不设置导电线路层；
(4)接着将一个所述第一半导体封装块贴装在所述柔性电路基板的所述中部接合区，接着将两个所述第二半导体封装块分别贴装在所述柔性电路 基板的两个所述端部接合区，接着向上弯折所述弯折区，使得每个所述第二半导体封装块贴装到所述第一半导体封装块的侧表面，使得每个所述第一金属柱嵌入到相应的所述第一凹槽中，进而使得每个所述第一金属柱与相应的所述第一导电块电连接，所述第一半导体封装块与两个所述第二半导体封装块限定出一个凹腔，以得到第一半导体堆叠封装块；
(5)接着提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一半导体堆叠封装块，使得每个所述散热凸起嵌入到相应的所述凹腔中；
(6)接着在所述散热板的上表面和下表面分别设置一电路基板，使得每个所述电路基板电连接多个所述第一半导体堆叠封装块。
2.根据权利要求1所述的***级堆叠封装的制备方法，其特征在于：在所述步骤(1)中，第一重布线层和第二重布线层均包括多层介质和多层金属层，所述介质层的材料为氧化硅、氮化硅、氮氧化硅和氧化铝中的一种或两种以上组合，所述金属层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合，所述第一凹槽通过激光烧蚀工艺形成。
3.根据权利要求2所述的***级堆叠封装的制备方法，其特征在于：在所述步骤(1)中，所述第一导电块通过溅射、蒸镀、化学气相沉积、电镀或化学镀工艺形成，所述第一导电块的材料是铜、铝、钛、镍中的一种或两种以上组合，所述第二导电块包括金属柱以及焊料球。
4.根据权利要求1所述的***级堆叠封装的制备方法，其特征在于：在所述步骤(2)中，第三重布线层均包括多层介质和多层金属层，所述介质层的材料为环氧树脂、硅胶、磷硅玻璃、聚乙烯醇、有机玻璃中的一种或两种以上组合，所述金属层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合，所述第一金属柱的材料包括铜、铝、镍、钛中的一种或两种以上组合，所述第三导电块包括金属柱以及焊料球。
5.根据权利要求1所述的***级堆叠封装的制备方法，其特征在于：在所述步骤(4)中，对所述弯折区进行弯折之前，在所述第一半导体封装块与所述柔性电路基板的中部接合区之间的间隙以及所述第二半导体封装块与所述柔性电路基板的端部结合区之间的间隙中形成底填树脂层。
6.根据权利要求1所述的***级堆叠封装的制备方法，其特征在于：在所述步骤(4)中，所述第一金属柱与相应的所述第一导电块之间通过导电粘结层进行连接。
7.根据权利要求1所述的***级堆叠封装的制备方法，其特征在于：在所述步骤(4)中，在所述凹腔中形成依次层叠的第一导热界面层、第二导热界面层以及第三导热界面层。
8.根据权利要求7所述的***级堆叠封装的制备方法，其特征在于：
所述第二导热界面层的上表面和下表面均为凹凸不平的表面，且所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数。
9.一种***级堆叠封装，其特征在于，采用权利要求1-8任一项所述的方法制备的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010958922.9A CN112053962B (zh) | 2020-09-14 | 2020-09-14 | 一种***级堆叠封装及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010958922.9A CN112053962B (zh) | 2020-09-14 | 2020-09-14 | 一种***级堆叠封装及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112053962A CN112053962A (zh) | 2020-12-08 |
| CN112053962B true CN112053962B (zh) | 2022-09-27 |
Family
ID=73611269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010958922.9A Active CN112053962B (zh) | 2020-09-14 | 2020-09-14 | 一种***级堆叠封装及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112053962B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114267598B (zh) * | 2021-12-07 | 2022-10-11 | 宜确半导体（苏州）有限公司 | 一种射频前端集成电路的封装结构以及封装方法 |
| CN114093773B (zh) * | 2022-01-21 | 2022-04-12 | 威海艾迪科电子科技股份有限公司 | 集成电路、可折叠封装结构及其形成方法 |
| CN114420574B (zh) * | 2022-03-31 | 2022-06-21 | 威海嘉瑞光电科技股份有限公司 | 一种柔性封装构件及其形成方法 |
| CN115241140B (zh) * | 2022-08-08 | 2023-01-31 | 温州欧乐彩科技有限公司 | 一种具有高效散热结构的耐压型半导体器件 |
| CN115565890B (zh) * | 2022-12-07 | 2023-04-18 | 西北工业大学 | 一种折叠式多芯片柔性集成封装方法及柔性集成封装芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783779A (zh) * | 2016-12-02 | 2017-05-31 | 华进半导体封装先导技术研发中心有限公司 | 一种高堆叠扇出型***级封装结构及其制作方法 |
| WO2017098910A1 (ja) * | 2015-12-09 | 2017-06-15 | 住友電気工業株式会社 | 放熱性回路基板 |
| CN110010561A (zh) * | 2018-12-31 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层芯片堆叠的射频结构及其制作方法 |
| CN110010593A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种三维堆叠***级封装工艺 |
| CN111508899A (zh) * | 2020-05-06 | 2020-08-07 | 济南南知信息科技有限公司 | 一种半导体封装的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7393226B2 (en) * | 2006-03-08 | 2008-07-01 | Microelectronics Assembly Technologies, Inc. | Thin multichip flex-module |
-
2020
- 2020-09-14 CN CN202010958922.9A patent/CN112053962B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017098910A1 (ja) * | 2015-12-09 | 2017-06-15 | 住友電気工業株式会社 | 放熱性回路基板 |
| CN106783779A (zh) * | 2016-12-02 | 2017-05-31 | 华进半导体封装先导技术研发中心有限公司 | 一种高堆叠扇出型***级封装结构及其制作方法 |
| CN110010593A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种三维堆叠***级封装工艺 |
| CN110010561A (zh) * | 2018-12-31 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层芯片堆叠的射频结构及其制作方法 |
| CN111508899A (zh) * | 2020-05-06 | 2020-08-07 | 济南南知信息科技有限公司 | 一种半导体封装的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112053962A (zh) | 2020-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112053962B (zh) | 一种***级堆叠封装及其制备方法 | |
| US10354983B2 (en) | Integrated circuit package and methods of forming same | |
| US20240087903A1 (en) | Package structure | |
| CN109786340A (zh) | 集成扇出封装件及其形成方法 | |
| KR101863850B1 (ko) | 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 | |
| CN111370385A (zh) | 扇出型***级封装结构及其制作方法 | |
| CN112310061A (zh) | 半导体封装结构 | |
| CN112289743A (zh) | 一种晶圆***级扇出型封装结构及其制作方法 | |
| CN111370386A (zh) | 扇出型***级封装结构及其制作方法 | |
| US20200058604A1 (en) | Fan-out antenna packaging structure and packaging method | |
| CN212084995U (zh) | 晶圆级封装结构 | |
| CN112289742A (zh) | 一种晶圆***级三维扇出型封装结构及其制作方法 | |
| CN114188226A (zh) | 扇出型封装结构及封装方法 | |
| CN111883506B (zh) | 电子封装件及其承载基板与制法 | |
| CN114188227A (zh) | 扇出型封装结构及封装方法 | |
| CN219575637U (zh) | 一种***集成3dfo结构 | |
| CN114937608B (zh) | 一种高密度互连的封装结构及其制备方法 | |
| CN115312406A (zh) | 芯片封装结构及制备方法 | |
| CN115023031A (zh) | 一种高密度集成基板结构和制造方法 | |
| CN112053963B (zh) | 一种散热型封装结构及其制备方法 | |
| CN209804638U (zh) | 扇出型天线封装结构 | |
| CN114188225A (zh) | 扇出型封装结构及封装方法 | |
| CN112151395A (zh) | 三维扇出型指纹识别芯片的封装结构及封装方法 | |
| CN112151394A (zh) | 三维扇出型指纹识别芯片的封装结构及封装方法 | |
| CN213242537U (zh) | 一种晶圆***级三维扇出型封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220907 Address after: 215400 108 Xinjiang road, Fuqiao Town, Taicang City, Suzhou City, Jiangsu Province Applicant after: SUZHOU JUSHENG PRECISION MOULD CO.,LTD. Address before: 1506, Huiyuan Building, 38 Huaneng Road, Lixia District, Jinan City, Shandong Province Applicant before: SHANDONG AOTIAN ENVIRONMENTAL PROTECTION TECHNOLOGY CO.,LTD. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |