CN109462402B - 混合型流水线adc结构 - Google Patents

混合型流水线adc结构 Download PDF

Info

Publication number
CN109462402B
CN109462402B CN201811241098.4A CN201811241098A CN109462402B CN 109462402 B CN109462402 B CN 109462402B CN 201811241098 A CN201811241098 A CN 201811241098A CN 109462402 B CN109462402 B CN 109462402B
Authority
CN
China
Prior art keywords
signal
time domain
time
input
mdac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811241098.4A
Other languages
English (en)
Other versions
CN109462402A (zh
Inventor
贾华宇
马珺
杜知微
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyuan University of Technology
Original Assignee
Taiyuan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyuan University of Technology filed Critical Taiyuan University of Technology
Priority to CN201811241098.4A priority Critical patent/CN109462402B/zh
Publication of CN109462402A publication Critical patent/CN109462402A/zh
Application granted granted Critical
Publication of CN109462402B publication Critical patent/CN109462402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种混合型流水线ADC结构，包括1个传统4位MDAC，1个过零比较器，5个混合时间域量化器，1个数字校准模块；所述MDAC输出端与过零比较器连接，所述过零比较器输出端依次连接5个混合时间域量化器，5个混合时间域量化器的输出端分别与数字校准模块的输入端连接，所述数字校准模块输出端与MDAC输入端双向连接。本发明第1级MDAC（倍乘数模转换器）输入的是电压信号，通过过零比较器进行电压‑时间转换，使得输出的是时间脉冲信号，后级采用时间域量化器。设计混合时间域量化器，该混合时间域量化器采用1个电容DAC代替时间域的DAC，可以减小时钟抖动误差。

Description

混合型流水线ADC结构
技术领域
本发明属于流水线模数转换器技术领域，具体为一种新型混合型流水线ADC结构。
背景技术
现代通信***的高速发展对ADC的性能提出了更高的要求。在无线通信中，通常需要高线性度与高动态范围的ADC，以提供足够高的无杂波动态范围与信号噪声谐波失真比。通信***速度的提高使得单位时间内需要处理的数据量不断增加，从而对ADC的速度提出了更高的要求。个人通信***和各类便携式消费电子产品的快速发展，需要ADC的功耗进一步降低。
流水线ADC采用具有高增益的余量放大器和多子级串联工作方式，所以兼备高精度与高速度的特点，成为了转换器领域研究的热点。传统流水线子级中的余量放大器具有高增益高线性度等特性，可使ADC获得较高的精度和较小的非线性误差。但由运放和开关电容构成的传统余量放大器，电路复杂设计难度高，而且会产生较大的功耗。尤其在低电源电压下，余量放大器更加难以实现低功耗和高精度之间的折衷。
基于时间域的模数转换技术在2008年被提出，而此技术用于流水线ADC则是在2014年，该技术将基于时间域的转换器与传统流水线的结构相结合，吸收两种结构的优点，以较低的功耗实现了高精度高速度的模数转换。但是，作为一种新的ADC结构，基于时间域的流水线ADC需要解决两个关键问题：1、在实现较高精度的模数转换时，流水线的子级较多，不易进一步减小功耗。2、基于时间域的流水线ADC第1级MDAC（倍乘数模转换器）通常采用闭环的高性能放大器来实现级间余量放大器，能够获得较准确的增益和较小的非线性误差，但是，这样会产生较大的功耗。但如果采用结构较为简单的开环增益较低的余量放大器，有限开环增益和非线性误差会使余量曲线偏离理想特性，从而影响转换精度。
发明内容
本发明目的是提出一种新型混合型流水线ADC结构，将会兼备时间域与电压域转换器的特点和优点，达到高精度和低功耗的参数要求。
为了达到上述目的，本发明所采取的具体技术方案为：
一种混合型流水线ADC结构，包括1个传统4位MDAC（倍乘数模转换器），1个过零比较器，5个混合时间域量化器，1个数字校准模块。其他辅助模块包括电压电流基准，时钟模块，数字输出模块等。
所述MDAC输出端与过零比较器连接，所述过零比较器输出端依次连接5个混合时间域量化器，5个混合时间域量化器的输出端分别与数字校准模块的输入端连接，所述数字校准模块输出端与MDAC输入端双向连接。
本发明结构将流水线的第1级采用电压域的MDAC倍乘数模转换器），后级采用时间域量化器。第1级MDAC（倍乘数模转换器）输入的是电压信号，第1级MDAC的输出，通过过零比较器进行电压-时间转换，使得第1级MDAC的输出是时间脉冲信号，后级时间域量化器在时间域工作。其中，电压-时间转换过程需要3个时钟相位，采样和反馈电容同时进行放电。电压-时间转换过程中，输出T O 是线性的，不受放大器参数的影响。后级采用5个混合时间域量化器，可以减小时钟抖动误差，在过零时刻后，放大的时间余量输出被传输到下一级。后级的时间域量化器采用1个电容DAC代替时间域的DAC，可以减小时钟抖动误差。
本发明设计合理，具体很好的实际应用及推广价值。
附图说明
图1表示本新型混合型流水线ADC结构。
图2表示本新型混合型流水线ADC结构中的电压-时间转换过程。
图3表示本新型混合型流水线ADC结构中的混合时间域量化器。
图4表示本新型混合型流水线ADC结构中的混合时间域量化器的工作过程。
具体实施方式
下面结合附图对本发明的具体实施例进行详细说明。
一种混合型流水线ADC结构，如图1所示，包括1个传统4位MDAC，1个过零比较器，5个混合时间域量化器，1个数字校准模块。其他辅助模块包括电压电流基准，时钟模块，数字输出模块等。其中，MDAC输出端与过零比较器连接，过零比较器输出端依次连接5个混合时间域量化器，5个混合时间域量化器的输出端分别与数字校准模块的输入端连接，数字校准模块输出端与MDAC输入端双向连接。
传统流水线的子级较多，不易进一步减小功耗。本结构将流水线除第1级以外的后级，采用基于时间域的转换器子级代替传统流水线子级，可以在不减少精度的前提下，降低ADC的功耗。设计时间量化器的结构，采用混合时间域量化器，可以减小时钟抖动误差。
输入混合流水线ADC的信号首先通过采样保持电路之后，输入第1级MDAC（倍乘数模转换器），输入MDAC的为电压信号。MDAC可对输入的电压信号进行放大，再通过过零比较器进行电压-时间转换，使得输入后级的信号为时间域信号。输入时间量化器1的信号为放大之后的时间域信号，是模拟量信号，时间量化器1可对输入的模拟量信号进行AD转换，可以产生2.5位数字输出，没有被转换的模拟信号与输入时间量化器1的模拟信号通过比较器进行余量放大，作为后级的输入。输入时间量化器2的信号为余量放大之后的时间域模拟量信号，再次进行与时间量化器1同样的工作过程。每个时间量化器的数字输出，通过数字校准模块输出的数字信号，继而得到总的输入模拟信号转换之后的完整数字信号。
图2为本结构中电压-时间转换过程。这个转换过程需要3个时钟相位，采样和反馈电容同时进行放电。因为在两个电容上没有电荷，在电流源的线性特性满足要求的情况下，在过零时时间域的输出总是线性的，无需考虑放大器的非理想特性。时间域的输出在放电时间相位的过零时刻，是与放大器的参数无关的，所以在这个电压-时间的转换过程中，输出T O 是线性的，不受放大器参数的影响。在过零检测时，时域输出的信号同放大器的误差无关，所以1个低增益非线性的放大器可在电压-时间转换过程中被用到。
图3为混合时间域量化器。该量化器的电荷减法采用1个电容DAC完成。本结构中DAC的线性度仅由电容的匹配决定，较为容易实现。时间抖动和延迟单元的失配等时间域的误差，只能影响到子TDC的线性度，对于级间的余量并无影响。
图4为混合时间域量化器的工作过程。首先，所有的电容被复位至正参考电压。在充电相位，电容被基于时间输入的电流充电。在这个时刻，子TDC量化时间输入并产生相应的热码输出。在下一个时钟相位，存储在电容上的电荷（表示余量）通过电流源I进行放电并进行余量放大。在过零时刻后，放大的时间余量输入被传输到下一级。
应当指出，对于本技术领域的一般技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和应用，这些改进和应用也视为本发明的保护范围。

Claims (2)

1.一种混合型流水线ADC结构，其特征在于：包括1个传统4位MDAC，1个过零比较器，5个混合时间域量化器，1个数字校准模块；
所述MDAC输出端与过零比较器连接，所述过零比较器输出端依次连接5个混合时间域量化器，5个混合时间域量化器的输出端分别与数字校准模块的输入端连接，所述数字校准模块输出端与MDAC输入端双向连接；
所述过零比较器中进行电压-时间转换过程采用3个时钟相位，采样和反馈电容同时进行放电；
输入混合流水线ADC的信号首先通过采样保持电路之后，输入第1级MDAC，输入MDAC的为电压信号；MDAC对输入的电压信号进行放大，再通过过零比较器进行电压-时间转换，使得输入后级的信号为时间域信号；输入时间量化器1的信号为放大之后的时间域信号，是模拟量信号，时间量化器1对输入的模拟量信号进行AD转换，产生2.5位数字输出，没有被转换的模拟信号与输入时间量化器1的模拟信号通过比较器进行余量放大，作为后级的输入；输入时间量化器2的信号为余量放大之后的时间域模拟量信号，再次进行与时间量化器1同样的工作过程；每个时间量化器的数字输出，通过数字校准模块输出的数字信号，继而得到总的输入模拟信号转换之后的完整数字信号。
2.根据权利要求1所述的混合型流水线ADC结构，其特征在于：所述时间域量化器采用1个电容DAC代替时间域的DAC。
CN201811241098.4A 2018-10-24 2018-10-24 混合型流水线adc结构 Active CN109462402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811241098.4A CN109462402B (zh) 2018-10-24 2018-10-24 混合型流水线adc结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811241098.4A CN109462402B (zh) 2018-10-24 2018-10-24 混合型流水线adc结构

Publications (2)

Publication Number Publication Date
CN109462402A CN109462402A (zh) 2019-03-12
CN109462402B true CN109462402B (zh) 2022-08-16

Family

ID=65608272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811241098.4A Active CN109462402B (zh) 2018-10-24 2018-10-24 混合型流水线adc结构

Country Status (1)

Country Link
CN (1) CN109462402B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401447B (zh) * 2019-06-10 2021-06-04 西安电子科技大学 一种无运放mdac型时间域adc结构
CN112600559B (zh) * 2020-12-02 2024-03-19 深圳市国微电子有限公司 流水线模数转换器及收发芯片
CN113114248A (zh) * 2021-05-11 2021-07-13 成都信息工程大学 一种自校准流水线adc

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635937A (en) * 1993-12-31 1997-06-03 Korea Academy Of Industrial Technology Pipelined multi-stage analog-to-digital converter
CN104283560A (zh) * 2014-10-15 2015-01-14 朱从益 一种无采保流水线adc时钟偏移校准电路及其控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786910B2 (en) * 2008-08-12 2010-08-31 Analog Devices, Inc. Correlation-based background calibration of pipelined converters with reduced power penalty
KR20120064503A (ko) * 2010-12-09 2012-06-19 한국전자통신연구원 파이프라인 아날로그 디지털 변환기
CN102386921B (zh) * 2011-11-15 2014-04-09 北京时代民芯科技有限公司 一种流水线adc多比特子dac电容失配校准方法
CN104702282B (zh) * 2015-04-03 2017-10-24 中国电子科技集团公司第十四研究所 模数转换器中多级多比特子电路的数字校准方法及电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635937A (en) * 1993-12-31 1997-06-03 Korea Academy Of Industrial Technology Pipelined multi-stage analog-to-digital converter
CN104283560A (zh) * 2014-10-15 2015-01-14 朱从益 一种无采保流水线adc时钟偏移校准电路及其控制方法

Also Published As

Publication number Publication date
CN109462402A (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
US9954549B2 (en) Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters
CN109787633B (zh) 带斩波稳定的适用于混合型adc结构的σδadc
CN109120268B (zh) 一种动态比较器失调电压校准方法
CN109462402B (zh) 混合型流水线adc结构
US20090073018A1 (en) High Speed High Resolution ADC Using Successive Approximation Technique
US8643529B2 (en) SAR assisted pipelined ADC and method for operating the same
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
CN101777917A (zh) 一种流水线模数转换器及其电容失配的快速校准方法
CN111446964B (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
CN102751990A (zh) 一种可提高动态性能的流水线式模数转换器
CN104124969A (zh) 流水线模数转换器
CN109889199A (zh) 一种带斩波稳定的σδ型和sar型混合型adc
GB2419047A (en) Recirculating ADC
CN112564709A (zh) 一种基于误差反馈式的噪声整形逐次逼近模数转换器
CN105187066B (zh) 数模转换器
Lu et al. A 10-bit 60-MS/s low-power CMOS pipelined analog-to-digital converter
Huang et al. A 10-bit 100 MS/s successive approximation register analog-to-digital converter design
Li et al. High-resolution and high-speed integrated cmos ad converters for low-power applications
CN116405032A (zh) 一种噪声整形逐次逼近型模数转换器及控制方法
US10541698B1 (en) Switched capacitor multiplying digital-to-analog converter
CN102790619B (zh) 切换式电容电路及流水线式模拟至数字转换器
CN207427126U (zh) 一种提高模数转换器转换速度的电路
WO2021137686A1 (en) Interfacing circuit and analog to digital converter for battery monitoring applications and a method thereof
WO2024026966A1 (zh) 流水线型模数转换器
Xia et al. A Passive Noise-Shaping SAR ADC with Energy-Efficient Switching Method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant