CN112600559B - 流水线模数转换器及收发芯片 - Google Patents

流水线模数转换器及收发芯片 Download PDF

Info

Publication number
CN112600559B
CN112600559B CN202011394280.0A CN202011394280A CN112600559B CN 112600559 B CN112600559 B CN 112600559B CN 202011394280 A CN202011394280 A CN 202011394280A CN 112600559 B CN112600559 B CN 112600559B
Authority
CN
China
Prior art keywords
signal
output
reference level
initial
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011394280.0A
Other languages
English (en)
Other versions
CN112600559A (zh
Inventor
宋阳
吴建东
刘建新
赵鹏
李林旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shenzhen R&D Co Ltd
Original Assignee
STMicroelectronics Shenzhen R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shenzhen R&D Co Ltd filed Critical STMicroelectronics Shenzhen R&D Co Ltd
Priority to CN202011394280.0A priority Critical patent/CN112600559B/zh
Publication of CN112600559A publication Critical patent/CN112600559A/zh
Application granted granted Critical
Publication of CN112600559B publication Critical patent/CN112600559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种流水线模数转换器及收发芯片，初始量化电路对输入信号进行1倍的放大以输出初始输出信号，根据初始参考电平对输入信号进行量化以输出初始量化信号；第1个中间量化电路和第i+1个中间量化电路为根据上一级的量化信号对上一级的输出信号进行量化以输出第1中间量化信号或第i+1中间量化信号，并根据上一级的量化信号对上一级的输出信号进行运算以输出第1输出信号或第i+1输出信号；i为小于n的自然数；末端量化电路根据第n中间量化信号生成末端参考电平，根据末端参考电平对第n输出信号进行量化以输出末端量化信号；延迟对准电路对初始量化信号、n个中间量化信号以及末端量化信号进行延时对准和错位相加并输出总量化信号；提高了比较的精度。

Description

流水线模数转换器及收发芯片
技术领域
本申请属于集成电路领域，尤其涉及一种流水线模数转换器及收发芯片。
背景技术
串行器/解串器(SERializer/DESerializer，Serdes)***中的收发机性能很大程度上取决于模数转换器的性能，主要涉及模数转换器的转换率、分辨率和功耗。在中频采样的收发***应用中，受限于高速和高精度的性能要求，流水线型结构是目前所有的模数转换器结构中最适合用于传输数据的电路结构，如何在高速和高精度的要求下，设计低功耗的模数转换器，也是当前的研究热点。
在传统的流水线模数转换器结构，如图1所示，输入经过采样保持电路S/H采样后传递给后级的子量化电路MDACi，其中每一级子量化电路MDACi中，子模数转换器中的比较器参考电压为+1/4VREF和-1/4VREF。较宽的参考电压会带来比较器的失调误差，从而导致流水线模数转换器的精度差。
发明内容
本申请的目的在于提供一种流水线模数转换器及收发芯片，旨在解决传统的流水线模数转换器精度差的问题。
本申请实施例的提供了一种流水线模数转换器，包括初始量化电路、n个中间量化电路、末端量化电路以及延迟对准电路；
所述初始量化电路、n个所述中间量化电路以及所述末端量化电路逐级连接；其中，n为自然数；
所述初始量化电路配置为当接收输入信号时，对所述输入信号进行1倍比例的放大以输出初始输出信号，并根据初始参考电平对所述输入信号进行量化以输出初始量化信号；
第1个所述中间量化电路配置为根据所述初始量化信号对所述初始输出信号进行量化以输出第1中间量化信号，并根据所述初始量化信号对所述初始输出信号进行运算以输出第1输出信号；
第i+1个所述中间量化电路配置为根据第i中间量化信号对第i输出信号进行量化以输出第i+1中间量化信号，并根据所述第i量化信号对所述第i输出信号进行运算以输出第i+1输出信号；其中，i为小于n的自然数；i+1的最大值为n；
所述末端量化电路配置为根据第n中间量化信号生成末端参考电平，并根据所述末端参考电平对第n输出信号进行量化以输出末端量化信号；
所述延迟对准电路，与所述初始量化电路、n个所述中间量化电路以及所述末端量化电路连接；配置为对所述初始量化信号、n个所述中间量化信号以及所述末端量化信号进行延时对准和错位相加并输出总量化信号。
本发明实施例还提供一种收发芯片，包括如上述的流水线模数转换器。
本发明实施例与现有技术相比存在的有益效果是：由于中间量化电路和末端量化电路均根据上一级的量化电路设置参考电平，故缩小了参考电压的范围，减小了失调误差，并提高了比较的精度。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的流水线模数转换器的一种结构示意图；
图2为本申请一实施例提供的流水线模数转换器的一种结构示意图；
图3为本申请一实施例提供的流水线模数转换器中初始量化电路的一种结构示意图；
图4为本申请一实施例提供的流水线模数转换器中第1个中间量化电路的一种结构示意图；
图5为本申请一实施例提供的流水线模数转换器中第i+1个中间量化电路的一种结构示意图；
图6为本申请一实施例提供的流水线模数转换器中末端量化电路的一种结构示意图；
图7本申请一实施例提供的流水线模数转换器中比较模块的一种示例电路原理图；
图8本申请一实施例提供的流水线模数转换器中初始比较电路的一种示例电路原理图；
图9本申请一实施例提供的流水线模数转换器中末端比较电路的一种示例电路原理图；
图10本申请一实施例提供的流水线模数转换器中中间量化电路的一种工作原理示意图；
图11本申请一实施例提供的流水线模数转换器中末端量化电路的一种工作原理示意图；
图12本申请一实施例提供的流水线模数转换器中放大电路的一种示例电路原理图；
图13本申请一实施例提供的流水线模数转换器中运算模块的一种示例电路原理图；
图14本申请一实施例提供的流水线模数转换器中初始比较电路和比较模块的一种示例电路原理图；
图15本申请一实施例提供的流水线模数转换器中末端比较电路的一种示例电路原理图；
图16本申请一实施例提供的输入信号536mV的计算过程示意图；
图17本申请一实施例提供的输入信号为536mV时延迟对准模块的计算过程示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图2示出了本申请较佳实施例提供的流水线模数转换器的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
上述流水线模数转换器包括初始量化电路11、n个中间量化电路12、末端量化电路13以及延迟对准电路14；初始量化电路11、n个中间量化电路12以及末端量化电路13逐级连接；其中，n为自然数。
初始量化电路11配置为当接收输入信号时，对输入信号进行1倍比例的放大以输出初始输出信号，并根据初始参考电平对输入信号进行量化以输出初始量化信号。
第1个中间量化电路121配置为根据初始量化信号对初始输出信号进行量化以输出第1中间量化信号，并根据初始量化信号对所初始输出信号进行运算以输出第1输出信号。
第i+1个中间量化电路12i+1配置为根据第i中间量化信号对第i输出信号进行量化以输出第i+1中间量化信号，并根据第i量化信号对所第i输出信号进行运算以输出第i+1输出信号；其中，i为小于n的自然数；i+1的最大值为n。
末端量化电路13配置为根据第n中间量化信号生成末端参考电平，并根据末端参考电平对第n输出信号进行量化以输出末端量化信号。
延迟对准电路14，与初始量化电路11、n个中间量化电路12以及末端量化电路13连接，配置为对初始量化信号、n个中间量化信号以及末端量化信号进行延时对准和错位相加并输出总量化信号。
如图3所示，初始量化电路11包括放大电路111和初始比较电路112。
放大电路111，配置为当接收输入信号时，对输入信号进行1倍比例的放大以输出初始输出信号；
初始比较电路112，配置为根据初始参考电平对输入信号进行量化以输出初始量化信号。其中，初始参考电平包括上限初始参考电平和下限初始参考电平，上限初始参考电平为下限初始参考电平为/>
初始比较电路112根据初始参考电平对输入信号进行量化以输出初始量化信号具体为：
根据下述算式获取初始量化信号并输出：
其中，d0为初始量化信号，Vin为输入信号，VR为基准电压。
通过放大电路111和初始比较电路112分别实现了1倍比例放大和对输入信号的最高位进行量化的功能。
如图4所示，第1个中间量化电路121包括第1参考电平选择电路1211、第1比较电路1212、第1模式控制电路1213以及第1运算电路1214。
第1参考电平选择电路1211，与初始量化电路11连接，配置为根据初始量化信号生成第1中间参考电平。
第1比较电路1212，与第1参考电平选择电路1211和初始量化电路11连接，配置为根据第1中间参考电平对初始输出信号进行量化以输出第1中间量化信号。
初始量化信号有三种情况，与该三种情况一一对应，第1比较电路1212也有三种情况，具体如下：
第一种情况下，当初始量化信号为00时，第1上限中间参考电平为-3/8VR，第1下限中间参考电平为-5/8VR，第1比较电路1212根据第1中间参考电平对初始输出信号进行量化以输出第1中间量化信号具体为：
根据下述算式获取第1中间量化信号并输出：
第二种情况下，当初始量化信号为01时，第1上限中间参考电平为1/8VR，第1下限中间参考电平为-1/8VR，第1比较电路1212根据第1中间参考电平对初始输出信号进行量化以输出第1中间量化信号具体为：
根据下述算式获取第1中间量化信号并输出：
第三种情况下，当初始量化信号为10时，第1上限中间参考电平为3/8VR，第1下限中间参考电平为5/8VR，第1比较电路1212根据第1中间参考电平对初始输出信号进行量化以输出第1中间量化信号具体为：
根据下述算式获取第1中间量化信号并输出：
其中，Vr，0为初始输出信号；d1为第1中间量化信号，VR为基准电压。
第1模式控制电路1213，与初始量化电路11连接，配置为根据初始量化信号生成第1控制信号。
第1运算电路1214，与初始量化电路11和第1模式控制电路1213连接，配置为根据第1控制信号对所初始输出信号进行运算以输出第1输出信号。
第1运算电路1214根据第1控制信号对进行运算以输出第1输出信号具体为：
根据下述算式获取第1输出信号并输出：
Vr,1＝2Vin-(d0-1)VR
其中，Vr,1为第1输出信号，Vin为初始输出信号，d0为初始量化信号，VR为基准电压。
通过上述第1个中间量化电路121的结构，实现了根据初始量化信号生成第1中间参考电平，并根据该第1中间参考电平进行量化，故缩小了参考电压的范围，减小了失调误差，并提高了比较的精度。
如图5所示，第i+1个中间量化电路12i+1包括第i+1参考电平选择电路12x1、第i+1比较电路12x2、第i+1模式控制电路12x3以及第i+1运算电路12x4。
第i+1参考电平选择电路12x1，与第i比较电路连接，配置为根据第i中间量化信号生成第i+1中间参考电平；
第i+1比较电路12x2，与第i+1参考电平选择电路12x1和第i运算电路连接，配置为根据第i+1中间参考电平对第i输出信号进行量化以输出第i+1中间量化信号；
第i量化信号有三种情况，与该三种情况一一对应，第i+1比较电路12x2也有三种情况，具体如下：
第一种情况下，当第i量化信号为00时，第i+1上限中间参考电平为-3/8VR，第i+1下限中间参考电平为-5/8VR，第i+1比较电路12x2根据第i+1中间参考电平对第i输出信号进行量化以输出第i+1中间量化信号具体为：
根据下述算式获取第i+1中间量化信号并输出：
第二种情况下，当第i量化信号为01时，第i+1上限中间参考电平为1/8VR，第i+1下限中间参考电平为-1/8VR，第i+1比较电路12x2根据第i+1中间参考电平对第i输出信号进行量化以输出第i+1中间量化信号具体为：
根据下述算式获取第i+1中间量化信号并输出：
第三种情况下，当第i量化信号为10时，第i+1上限中间参考电平为3/8VR，第i+1下限中间参考电平为5/8VR，第i+1比较电路12x2根据第i+1中间参考电平对第i输出信号进行量化以输出第i+1中间量化信号具体为：
根据下述算式获取第i+1中间量化信号并输出：
其中，di+1为第i+1中间量化信号，Vr,i为第i输出信号，VR为基准电压。
第i+1模式控制电路12x3，与第i比较电路连接，配置为根据第i量化信号生成第i+1控制信号；
第i+1运算电路12x4，与第i+1模式控制电路12x3和第i运算电路连接，配置为根据第i+1控制信号对所第i输出信号进行运算以输出第i+1输出信号。
其中，中间参考电平包括上限中间参考电平和下限中间参考电平，
第i+1运算电路12x4根据第i+1控制信号对所第i输出信号进行运算以输出第i+1输出信号具体为：
根据下述算式获取第i+1输出信号并输出：
Vr,i+1＝2Vr,i-(di-1)VR
Vr,i+1为第i+1输出信号，Vr,i为第i输出信号，di为第i量化信号；
通过上述第i+1个中间量化电路12i+1的结构，实现了根据第i量化信号生成第i+1中间参考电平，并根据该第i+1中间参考电平进行量化，故缩小了参考电压的范围，减小了失调误差，并提高了比较的精度。
如图6所示，末端量化电路13包括末端参考电平选择电路131和末端比较电路132。
末端参考电平选择电路131，与第n个中间量化电路12连接，配置为根据第n中间量化信号生成末端参考电平；
末端比较电路132，与第n个中间量化电路12和末端参考电平选择电路131连接，配置为根据末端参考电平对第n输出信号进行量化以输出末端量化信号。
第n中间量化信号有三种情况，与该三种情况一一对应，末端比较电路132也有三种情况，具体如下：
第一种情况下，当第n中间量化信号为00时，末端比较电路132根据末端参考电平对第n输出信号进行量化以输出末端量化信号具体为：
根据下述算式获取末端量化信号并输出：
第二种情况下，当第n中间量化信号为01时，末端比较电路132根据末端参考电平对第n输出信号进行量化以输出末端量化信号具体为：
根据下述算式获取末端量化信号并输出：
第三种情况下，当第n中间量化信号为10时，末端比较电路132根据末端参考电平对第n输出信号进行量化以输出末端量化信号具体为：
根据下述算式获取末端量化信号并输出：
其中，dz为末端量化信号，Vr,n为第n输出信号，VR为基准电压。
通过上述末端量化电路13的结构，实现了根据第n量化信号生成末端参考电平，并根据该末端参考电平进行量化，故缩小了参考电压的范围，减小了失调误差，并提高了比较的精度。
图7示出了本发明实施例提供的流水线模数转换器中的比较模块的一种部分示例电路结构，图8示出了本发明实施例提供的流水线模数转换器中的初始比较电路112的一种部分示例电路结构，图9示出了本发明实施例提供的流水线模数转换器中的末端比较电路132的一种部分示例电路结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
第1比较电路1212和第i+1比较电路12x2均包括比较模块，比较模块包括第一比较器U1、第二比较器U2、第一预放大器U3、第二预放大器U4、第一放大器U5、第二放大器U6、第一开关组件K1、第二开关组件K2、第一锁存器U7、第二锁存器U8、第一与非门U9以及第一反相器U10；
第一比较器U1的参考信号输入端为比较模块的上限中间参考电平输入端，第一比较器U1的输入信号输入端为比较模块的第i输出信号输入端或比较模块的初始输出信号输入端，第一比较器U1的输出端与第一预放大器U3的输入端连接，第一预放大器U3的输出端与第一开关组件K1的输入端连接，第一开关组件K1的输出端与第一放大器U5的输入端连接，第一放大器U5的输出端与第一锁存器U7的输入端连接，第一锁存器U7的正相数据输出端为比较模块的低位的中间量化信号输出端，
第二比较器U2的参考信号输入端为比较模块的下限中间参考电平输入端，第二比较器U2的输入信号输入端为比较模块的第i输出信号输入端或比较模块的初始输出信号输入端，第二比较器U2的输出端与第二预放大器U4的输入端连接，第二预放大器U2的输出端与第二开关组件K2的输入端连接，第二开关组件K22的输出端与第二放大器U6的输入端连接，第二放大器U6的输出端与第二锁存器U8的输入端连接，第二锁存器U8的正相数据输出端与第一与非门U9的第一输入端连接，第一锁存器U7的反相数据输出端与第一与非门U9的第二输入端连接，第一与非门U9的输出端与第一反相器U10的输入端连接，第一反相器U10的输出端为比较模块的高位的中间量化信号输出端。
初始参考电平包括上限初始参考电平和下限初始参考电平，初始比较电路112包括第三比较器U11、第四比较器U12、第三预放大器U13、第四预放大器U14、第三放大器U15、第四放大器U16、第三开关组件K3、第四开关组件K4、第三锁存器U17、第四锁存器U18、第二与非门U19以及第二反相器U20；
第三比较器U11的参考信号输入端为初始比较电路112的上限初始参考电平输入端，第三比较器U11的输入信号输入端为初始比较电路112的输入信号输入端，第三比较器U11的输出端与第三预放大器U13的输入端连接，第三预放大器U13的输出端与第三开关组件K3的输入端连接，第三开关组件K3的输出端与第三放大器U15的输入端连接，第三放大器U15的输出端与第三锁存器U17的输入端连接，第三锁存器U17的正相数据输出端为初始比较电路112的低位的初始量化信号输出端，
第四比较器U12的参考信号输入端为初始比较电路112的下限初始参考电平输入端，第四比较器U12的输入信号输入端为初始比较电路112的输入信号输入端，第四比较器U12的输出端与第四预放大器U14的输入端连接，第四预放大器U12的输出端与第四开关组件K4的输入端连接，第四开关组件K4的输出端与第四放大器U16的输入端连接，第四放大器U16的输出端与第四锁存器U18的输入端连接，第四锁存器U18的正相数据输出端与第二与非门U19的第一输入端连接，第二锁存器U17的反相数据输出端与第二与非门U19的第二输入端连接，第二与非门U19的输出端与第二反相器U20的输入端连接，第二反相器U20的输出端为初始比较电路112的高位的初始量化信号输出端。
末端参考电平包括上限末端参考电平、中间末端参考电平和下限末端参考电平，末端比较电路132包括第五比较器U21、第六比较器U22、第七比较器U23、第五预放大器U24、第六预放大器U25、第七预放大器U26、第五放大器U27、第六放大器U28、第七放大器U29、第五锁存器U30、第六锁存器U31、第七锁存器U32、第三与非门U33、第四与非门U34、第五与非门U35、第五开关组件K5、第六开关组件K6以及第七开关组件K7；
第五比较器U21的参考信号输入端为末端比较电路132的上限末端参考电平输入端，第五比较器U21的输入信号输入端为末端比较电路132的第n输出信号输入端，第五比较器U21的输出端与第五预放大器U24的输入端连接，第五预放大器U24的输出端与第五开关组件K5的输入端连接，第五开关组件K5的输出端与第五放大器U27的输入端连接，第五放大器U27的输出端与第五锁存器U30的输入端连接；
第六比较器U22的参考信号输入端为末端比较电路132的中间末端参考电平输入端，第六比较器U22的输入信号输入端为末端比较电路132的第n输出信号输入端，第六比较器U22的输出端与第六预放大器U25的输入端连接，第六预放大器U25的输出端与第六开关组件K6的输入端连接，第六开关组件K6的输出端与第六放大器U28的输入端连接，第六放大器U28的输出端与第六锁存器U31的输入端连接；
第七比较器U23的参考信号输入端为末端比较电路132的下限末端参考电平输入端，第七比较器U23的输入信号输入端为末端比较电路132的第n输出信号输入端，第七比较器U23的输出端与第七预放大器U26的输入端连接，第七预放大器U26的输出端与第七开关组件K7的输入端连接，第七开关组件K7的输出端与第七放大器U29的输入端连接，第七放大器U29的输出端与第七锁存器U32的输入端连接；
第五锁存器U30的正相数据输出端与第六锁存器U31的正相数据输出端和第三与非门U33的第一输入端连接，第六锁存器U31的反相数据输出端和第四与非门U34的第一输入端共同构成末端比较电路132的低位的末端量化信号输出端，第四与非门U34的第二输入端与第六锁存器U32的反相数据输出端连接，第三与非门U33的输出端与第五与非门U35的第一输入端连接，第四与非门U34的输出端以及第五与非门U35的第二输入端连接，第五与非门U35的输出端为末端比较电路132的高位的末端量化信号输出端。
以下结合工作原理对图7至图9所示的作进一步说明：
初始比较电路112输入以下信号：正极上限初始参考电平VREF1、负极上限初始参考电平VREF2、正极下限初始参考电平VREF3、负极下限初始参考电平VREF4、第一时钟信号φ1、第二时钟信号φ2、输入信号的正极Vin+和输入信号的负极Vin-。其中，第一时钟信号φ1和第二时钟信号φ2的频率相同且相位相反。
具体实施中，正极上限初始参考电平VREF1、负极上限初始参考电平VREF2、正极下限初始参考电平VREF3以及负极下限初始参考电平VREF4可以分别为1.375V、1.125V、1.375V和1.125V。如果将1.25V视为0VR，将1.75V视为1*VR，将0.75V视为-1VR，则正极上限初始参考电平VREF1，负极上限初始参考电平VREF2，正极下限初始参考电平VREF3以及负极下限初始参考电平VREF4分别为+1/8VR、-1/8VR、+1/8VR和-1/8VR。上限初始参考电平为VREF1-VREF2＝+1/4VR，下限初始参考电平为VREF4-VREF3＝-1/4VR。
若输入信号Vin+-Vin-的值小于-1/4VR，则高位的初始量化信号输出端d0,1输出0,低位的初始量化信号输出端d0,0输出0。若输入信号Vin+-Vin-大于-1/4VR且小于+1/4VR，则高位的初始量化信号输出端d0,1输出0,低位的初始量化信号输出端d0,0输出1；若输入信Vin+-Vin-大于+1/4VR，则高位的初始量化信号输出端d0,1输出1,低位的初始量化信号输出端d0,0输出0。
中间量化电路的工作原理示意图如图10所示，下面结合比较模块详细介绍。
比较模块输入以下信号：正极上限中间参考电平VREF1、负极上限中间参考电平VREF2、正极下限中间参考电平VREF3、负极下限中间参考电平VREF4、第一时钟信号φ1、第二时钟信号φ2、第i输出信号的正极(或者初始输出信号的正极)Vin+和第i输出信号的负极(或者初始输出信号的负极)Vin-。其中，第一时钟信号φ1和第二时钟信号φ2的频率相同且相位相反。
当初始量化信号d0或第i中间量化信号di为00时，正极上限中间参考电平VREF1、负极上限中间参考电平VREF2、正极下限中间参考电平VREF3、负极下限中间参考电平VREF4可以分别为1.0625V、1.4375V、1.5625V以及0.9375V。将1.25V视为0VR，将1.75V视为1*VR，将0.75V视为-1VR，则正极上限中间参考电平VREF1、负极中间参考电平VREF2、正极下限中间参考电平VREF3、负极下限中间参考电平VREF4分别为-3/16VR、+3/16VR、+5/16VR和-5/16VR。上限中间参考电平为VREF1-VREF2＝-3/8VR，下限中间参考电平VREF4-VREF3＝-5/8VR，若第i输出信号(或者初始输出信号)的值大于-3/8VR，则高位的中间量化信号输出端di+1,1(或者d1,1)输出1,低位的中间量化信号输出端di+1,0(或者d1,0)输出0。若第i输出信号(或者初始输出信号)的值小于-5/8VR，则高位的中间量化信号输出端di+1,1(或者d1,1)输出0,低位的中间量化信号输出端di+1,0(或者d1,0)输出0；若第i输出信号(或者初始输出信号)的值小于-3/8VR且大于-5/8VR，高位的中间量化信号输出端di+1,1(或者d1,1)输出0,低位的中间量化信号输出端di+1,0(或者d1,0)输出1。
当初始量化信号d0或第i中间量化信号di为01时，正极上限中间参考电平VREF1、负极中间参考电平VREF2、正极下限中间参考电平VREF3、负极下限中间参考电平VREF4可以分别为1.3125V、1.1875V、1.3125V以及1.1875V。则正极上限中间参考电平VREF1、负极中间参考电平VREF2、正极下限中间参考电平VREF3、负极下限中间参考电平VREF4分别为+1/16VR、-1/16VR、+1/16VR和-1/16VR。上限中间参考电平为VREF1-VREF2＝+1/8VR，下限中间参考电平VREF4-VREF3＝-1/8VR，若第i输出信号(或者初始输出信号)的值大于+1/8VR，则高位的中间量化信号输出端di+1,1(或者d1,1)输出1,低位的中间量化信号输出端di+1,0(或者d1,0)输出0。若第i输出信号(或者初始输出信号)的值小于-1/8VR，则高位的中间量化信号输出端di+1,1(或者d1,1)输出0,低位的中间量化信号输出端di+1,0(或者d1,0)输出0；若第i输出信号(或者初始输出信号)的值小于+1/8VR且大于-1/8VR，高位的中间量化信号输出端di+1,1(或者d1,1)输出0,低位的中间量化信号输出端di+1,0(或者d1,0)输出1。
当初始量化信号d0或第i中间量化信号di为10时，正极上限中间参考电平VREF1、负极中间参考电平VREF2、正极下限中间参考电平VREF3、负极下限中间参考电平VREF4可以分别为1.5625V、0.9375V、1.0625V以及1.4375V。则正极上限中间参考电平VREF1、负极中间初始参考电平VREF2、正极下限中间参考电平VREF3、负极下限中间参考电平VREF4分别为+5/16VR、-3/16VR、-3/16VR和+3/16VR。上限中间参考电平为VREF1-VREF2＝+5/8VR，下限中间参考电平VREF4-VREF3＝+3/8VR，若第i输出信号(或者初始输出信号)的值大于+5/8VR，则高位的中间量化信号输出端di+1,1(或者d1,1)输出1,低位的中间量化信号输出端di+1,0(或者d1,0)输出0。若第i输出信号(或者初始输出信号)的值小于+3/8VR，则高位的中间量化信号输出端di+1,1(或者d1,1)输出0,低位的中间量化信号输出端di+1,0(或者d1,0)输出0；若第i输出信号(或者初始输出信号)的值小于+5/8VR且大于+3/8VR，高位的中间量化信号输出端di+1,1(或者d1,1)输出0,低位的中间量化信号输出端di+1,0(或者d1,0)输出1。
末端量化电路13的工作原理示意图如图11所示，下面结合末端比较模块进行详细介绍。
末端参考电平包括上限末端参考电平、中间末端参考电平和下限末端参考电平，末端比较电路132输入以下信号：正极上限末端参考电平VREF1、负极上限末端参考电平VREF2、正极中间末端参考电平VREF3、负极中间末端参考电平VREF4、正极下限末端参考电平VREF5、负极下限末端参考电平VREF6、第一时钟信号φ1、第二时钟信号φ2、第n输出信号的正极Vin+和第n输出信号的负极Vin-。其中，第一时钟信号φ1和第二时钟信号φ2的频率相同且相位相反。
当第n中间量化信号dn为00时，正极上限末端参考电平VREF1、负极上限末端参考电平VREF2、正极中间末端参考电平VREF3、负极中间末端参考电平VREF4、正极下限中间参考电平VREF5、负极下限中间参考电平VREF6可以分别为1.375V、1.125V、1.5V、1V、1.625V以及0.875V。如果将1.25V视为0VR，将1.75V视为1*VR，将0.75V视为-1VR，则正极上限末端参考电平VREF1、负极上限末端参考电平VREF2、正极中间末端参考电平VREF3、负极中间末端参考电平VREF4、正极下限中间参考电平VREF5、负极下限中间参考电平VREF6可以分别为+1/8VR、-1/8VR、+1/4VR、-1/4VR、+3/8VR和-3/8VR。上限末端参考电平为VREF1-VREF2＝-1/4VR，中间末端参考电平为VREF3-VREF4＝-1/2VR，下限末端参考电平VREF5-VREF6＝-3/4VR；若第n输出信号的值大于-1/4VR，则高位的末端量化信号输出端dn+1,1输出1,低位的末端量化信号输出端dn+1,0输出1。若第n输出信号的值小于-3/4VR，则高位的末端量化信号输出端dn+1,1输出0,低位的末端量化信号输出端dn+1,0输出0；若第n输出信号的值小于-1/4VR且大于-1/2VR，高位的末端量化信号输出端dn+1,1输出1,低位的末端量化信号输出端dn+1,0输出0；若第n输出信号的值小于-1/2VR且大于-3/4VR，高位的末端量化信号输出端dn+1,1输出0,低位的末端量化信号输出端dn+1,0输出1。
当第n中间量化信号dn为01时，正极上限末端参考电平VREF1、负极上限末端参考电平VREF2、正极中间末端参考电平VREF3、负极中间末端参考电平VREF4、正极下限中间参考电平VREF5、负极下限中间参考电平VREF6可以分别为1.125V、1.375V、1.25V、1.25V、1.375V和1.125V。如果将1.25V视为0VR，将1.75V视为1*VR，将0.75V视为-1VR，则正极上限末端参考电平VREF1、负极上限末端参考电平VREF2、正极中间末端参考电平VREF3、负极中间末端参考电平VREF4、正极下限中间参考电平VREF5、负极下限中间参考电平VREF6可以分别为-1/8VR、+1/8VR、0VR、0VR、+1/8VR和-1/8VR。上限末端参考电平为VREF1-VREF2＝+1/4VR，中间末端参考电平为VREF3-VREF4＝0VR，下限末端参考电平VREF5-VREF6＝-1/4VR；若第n输出信号的值大于+1/4VR，则高位的末端量化信号输出端dn+1,1输出1,低位的末端量化信号输出端dn+1,0输出1。若第n输出信号的值小于-1/4VR，则高位的末端量化信号输出端dn+1,1输出0,低位的末端量化信号输出端dn+1,0输出0；若第n输出信号的值小于+1/4VR且大于0VR，高位的末端量化信号输出端dn+1,1输出1,低位的末端量化信号输出端dn+1,0输出0；若第n输出信号的值小于0VR且大于-1/4VR，高位的末端量化信号输出端dn+1,1输出0,低位的末端量化信号输出端dn+1,0输出1。
当第n中间量化信号dn为10时，正极上限末端参考电平VREF1、负极上限末端参考电平VREF2、正极中间末端参考电平VREF3、负极中间末端参考电平VREF4、正极下限中间参考电平VREF5、负极下限中间参考电平VREF6可以分别为0.875V、1.625V、1V、1.5V、1.125V和1.375V。如果将1.25V视为0VR，将1.75V视为1*VR，将0.75V视为-1VR，则正极上限末端参考电平VREF1、负极上限末端参考电平VREF2、正极中间末端参考电平VREF3、负极中间末端参考电平VREF4、正极下限中间参考电平VREF5、负极下限中间参考电平VREF6可以分别为-3/8VR、+3/8VR、-1/4VR、+1/4VR、-1/8VR和+1/8VR。上限末端参考电平为VREF1-VREF2＝+3/4VR，中间末端参考电平为VREF3-VREF4＝1/2VR，下限末端参考电平VREF5-VREF6＝+1/4VR；若第n输出信号的值大于+3/4VR，则高位的末端量化信号输出端dn+1,1输出1,低位的末端量化信号输出端dn+1,0输出1。若第n输出信号的值小于+1/4VR，则高位的末端量化信号输出端dn+1,1输出0,低位的末端量化信号输出端dn+1,0输出0；若第n输出信号的值小于+34VR且大于+1/2VR，高位的末端量化信号输出端dn+1,1输出1,低位的末端量化信号输出端dn+1,0输出0；若第n输出信号的值小于+1/2VR且大于+1/4VR，高位的末端量化信号输出端dn+1,1输出0,低位的末端量化信号输出端dn+1,0输出1。
其中，放大电路111的一种示例电路原理图如图12所示。放大电路111由两个对称的模块组成。以上半部分的第一放大模块305为例，共模电压VM1为第一运算放大器306正常工作的输入共模电压。其中第一电容503的容值和第二电容504的容值相等。首先，当处于采样工作状态时，第二十一开关441、第二十三开关443和第十九开关439闭合，第二十二开关442和第二十开关440断开；处于保持状态工作时，第二十一开关441、第二十三开关443和第十九开关439断开，第二十二开关442和第二十开关440闭合。根据电荷守恒原理计算可得OUTP-OUTN电压为Vin+-Vin-。与采样单元305镜像对称的镜像采样单元同理于第一放大模块305的采样工作方式。保持电压按1：1比例将输入信号采样后输出给第1个中间量化电路121。
其中，第1运算电路1214和第i+1运算电路12x4均包括运算模块，运算模块的一种示例电路原理图如图13所示。运算模块由上下两部分对称电路组成，构成差分结构。具体的，运算模块301根据上一级比较电路的输出对输入信号进行计算。其中，第三电容501的容值和第四电容502的容值相等。
若上一级的比较电路输出为00，首先，在采样阶段，第十四开关434、第十五开关435、第十七开关437、第十一开关431和第第二开关432断开，第十六开关436、第十八开关438和第十三开关433闭合。然后，在保持阶段，第十四开关434、第十六开关436、第十七开关437、第十八开关438、第十二开关432和第十三开关433断开，第十五开关435和第十一开关431闭合。下部分的模块与上部分的模块镜像设置，开关方式一致，构成差分结构。根据电荷守恒原理计算可得OUTP-OUTN电压为2(INN-INP)+VREF，即Vr,i+1＝2Vr,i+VR或Vr,1＝2Vin+VR。
若上一级的比较电路输出为01，首先，在采样阶段，第十四开关434、第十五开关435、第十七开关437、第十一开关431和第十二开关432断开，第十六开关436、第十八开关438和第十三开关433闭合。然后，在保持阶段，第十四开关434、第十五开关435、第十六开关436、第十一开关431、第十八开关438和第十三开关433断开，第十七开关437和第十二开关432闭合。上部分的模块和下部分的模块镜像，开关方式一致，构成差分结构。根据电荷守恒原理计算可得OUTP-OUTN电压为2(VINN-VINP)，即Vr,i+1＝2Vr,i或Vr,1＝2Vin。
若上一级的比较电路输出为10，首先，在采样阶段，第十四开关434、第十五开关435、第十七开关437、第十一开关431和第十二开关432断开，第十六开关436、第十八开关438和第十三开关433闭合。然后，在保持阶段，第十二开关432、第十五开关435、第十六开关436、第十七开关437、第十八开关438和第十三开关433断开，第十四开关434和第十一开关431闭合。上部分的模块和下部分的模块镜像，开关方式一致，构成差分结构。根据电荷守恒原理计算可得OUTP-OUTN电压为2(INN-INP)-VREF，即Vr,i+1＝2Vr,i-VR或Vr,1＝2Vin-VR。
作为示例而非限定，初始比较电路112和比较模块的一种示例电路原理图均如图14所示。电流源管栅极电压Vbias给比较模块提供偏置电流，第i输出信号(或者初始输出信号)在采样阶段，第一开关701、第二开关702、第三开关703、第六开关706、第七开关707以及第八开关708同时闭合，第四开关704和第九开关709打开，上半部分的比较模块将第i输出信号(或者初始输出信号)与上限中间参考电平进行比较，下半部分比较模块将第i输出信号(或者初始输出信号)与下限中间参考电平进行比较；然后开关第四开关704和第九开关709闭合，同时使能信号EN打开反相器，将放大后的比较结果进一步放大到高电平和低电平，最后通过锁存器第三锁存器705和第四锁存器710将比较结果锁存输出。
末端比较电路132的一种示例电路原理图如图15所示。
下面以输入信号536mV为例，来说明计算过程，计算过程如图16所示。
1)输入信号536mV输入到初始量化电路11中，
536mV在经过放大模块，按1:1倍放大后输出Vr,0＝536mV；
536mV大于1/4VR，因此初始量化信号d0为10；
2)536mV作为第1个中间量化电路121的输入。
第1个中间量化电路121的第1输出信号为Vr,1＝2Vin-(d0-1)VR＝2*536mV-1000mV＝72mV
由于d0＝10，则第1个中间量化电路121中的第1比较电路1212的上限中间参考电平和下限中间参考电平分别为5/8VR和3/8VR，由于536mV小于5/8VR且大于3/8VR，故第1量化信号d1为01；
3)72mV作为第2个中间量化电路的输入；
第2个中间量化电路的第2输出信号为Vr,i+1＝2Vr,i-(di-1)VR＝2*72mV＝144mV；
由于d1＝01，则第2个中间量化电路中的第2比较电路的上限中间参考电平和下限中间参考电平分别为-1/8VR和1/8VR，72mV小于1/8VR且大于-1/8VR，故第2量化信号d2为01；
4)144mV作为末端量化电路13的输入；
由于第2量化信号d2为01，则末端量化电路13中的末端比较电路132的上限末端参考电平、中间末端参考电平和下限末端参考电平分别为-1/4VR、0和1/4VR，144mV小于1/4VR且大于0，因此末端量化信号dn+1(d3)为10；
5)所有d0和d3将在延迟对准模块进行相加，如图17所示，得到最终的输出b4、b3、b2、b1和b0为11000。
本发明实施例还提供一种收发芯片，其特征在于，包括如上述的流水线模数转换器。
本发明实施例通过初始量化电路、n个中间量化电路以及末端量化电路逐级连接；其中，n为自然数；初始量化电路配置为对输入信号进行1倍比例的放大以输出初始输出信号，并根据初始参考电平对输入信号进行量化以输出初始量化信号；第1个中间量化电路为根据初始量化信号对初始输出信号进行量化以输出第1中间量化信号，并根据初始量化信号对初始输出信号进行运算以输出第1输出信号；第i+1个中间量化电路根据第i中间量化信号对第i输出信号进行量化以输出第i+1中间量化信号，并根据第i量化信号对第i输出信号进行运算以输出第i+1输出信号；其中，i为小于n的自然数；末端量化电路根据第n中间量化信号生成末端参考电平，并根据末端参考电平对第n输出信号进行量化以输出末端量化信号；延迟对准电路对初始量化信号、n个中间量化信号以及末端量化信号进行延时对准和错位相加并输出总量化信号；由于中间量化电路和末端量化电路均根据上一级的量化电路设置参考电平，故缩小了参考电压的范围，减小了失调误差，并提高了比较的精度。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (9)

1.一种流水线模数转换器，其特征在于，包括初始量化电路、n个中间量化电路、末端量化电路以及延迟对准电路；
所述初始量化电路、n个所述中间量化电路以及所述末端量化电路逐级连接；其中，n为自然数；
所述初始量化电路配置为当接收输入信号时，对所述输入信号进行1倍比例的放大以输出初始输出信号，并根据初始参考电平对所述输入信号进行量化以输出初始量化信号；
第1个所述中间量化电路配置为根据所述初始量化信号对所述初始输出信号进行量化以输出第1中间量化信号，并根据所述初始量化信号对所述初始输出信号进行运算以输出第1输出信号；
第i+1个所述中间量化电路配置为根据第i中间量化信号对第i输出信号进行量化以输出第i+1中间量化信号，并根据第i量化信号对所述第i输出信号进行运算以输出第i+1输出信号；其中，i为小于n的自然数；i+1的最大值为n；
所述末端量化电路配置为根据第n中间量化信号生成末端参考电平，并根据所述末端参考电平对第n输出信号进行量化以输出末端量化信号；
所述延迟对准电路，与所述初始量化电路、n个所述中间量化电路以及所述末端量化电路连接；配置为对所述初始量化信号、n个所述中间量化信号以及所述末端量化信号进行延时对准和错位相加并输出总量化信号；
所述第1个所述中间量化电路包括：
第1参考电平选择电路，与所述初始量化电路连接，配置为根据所述初始量化信号生成第1中间参考电平；
第1比较电路，与所述第1参考电平选择电路和所述初始量化电路连接，配置为根据所述第1中间参考电平对所述初始输出信号进行量化以输出第1中间量化信号；
第1模式控制电路，与所述初始量化电路连接，配置为根据所述初始量化信号生成第1控制信号；
第1运算电路，与所述初始量化电路和所述第1模式控制电路连接，配置为根据所述第1控制信号对所初始输出信号进行运算以输出第1输出信号；
所述第i+1个所述中间量化电路包括：
第i+1参考电平选择电路，与所述第i比较电路连接，配置为根据第i中间量化信号生成第i+1中间参考电平；
第i+1比较电路，与所述第i+1参考电平选择电路和所述第i运算电路连接，配置为根据所述第i+1中间参考电平对第i输出信号进行量化以输出第i+1中间量化信号；
第i+1模式控制电路，与所述第i比较电路连接，配置为根据所述第i量化信号生成第i+1控制信号；
第i+1运算电路，与第i+1模式控制电路和所述第i运算电路连接，配置为根据所述第i+1控制信号对所第i输出信号进行运算以输出第i+1输出信号。
2.如权利要求1所述的流水线模数转换器，其特征在于，中间参考电平包括上限中间参考电平和下限中间参考电平。
3.如权利要求2所述的流水线模数转换器，其特征在于，所述第1运算电路根据所述第1控制信号对所述进行运算以输出第1输出信号具体为：
根据下述算式获取所述第1输出信号并输出：
Vr,1＝2Vin-(d0-1)VR
其中，Vr,1为所述第1输出信号，Vin为所述初始输出信号，d0为所述初始量化信号，VR为基准电压；
当所述初始量化信号为00时，第1上限中间参考电平为-3/8VR，第1下限中间参考电平为-5/8VR，所述第1比较电路根据所述第1中间参考电平对所述初始输出信号进行量化以输出第1中间量化信号具体为：
根据下述算式获取所述第1中间量化信号并输出：
当所述初始量化信号为01时，第1上限中间参考电平为1/8VR，第1下限中间参考电平为-1/8VR，所述第1比较电路根据所述第1中间参考电平对所述初始输出信号进行量化以输出第1中间量化信号具体为：
根据下述算式获取所述第1中间量化信号并输出：
当所述初始量化信号为10时，第1上限中间参考电平为3/8VR，第1下限中间参考电平为5/8VR，所述第1比较电路根据所述第1中间参考电平对所述初始输出信号进行量化以输出第1中间量化信号具体为：
根据下述算式获取所述第1中间量化信号并输出：
其中，Vr0为所述初始输出信号；d1为所述第1中间量化信号，VR为所述基准电压。
4.如权利要求2所述的流水线模数转换器，其特征在于，所述第i+1运算电路根据所述第i+1控制信号对所第i输出信号进行运算以输出第i+1输出信号具体为：
根据下述算式获取所述第i+1输出信号并输出：
Vr,i+1＝2Vr,i-(di-1)VR
Vr,i+1为所述第i+1输出信号，Vr,i为所述第i输出信号，di为所述第i量化信号；
当所述第i量化信号为00时，第i+1上限中间参考电平为-3/8VR，第i+1下限中间参考电平为-5/8VR，所述第i+1比较电路根据所述第i+1中间参考电平对第i输出信号进行量化以输出第i+1中间量化信号具体为：
根据下述算式获取所述第i+1中间量化信号并输出：
当所述第i量化信号为01时，第i+1上限中间参考电平为1/8VR，第i+1下限中间参考电平为-1/8VR，所述第i+1比较电路根据所述第i+1中间参考电平对第i输出信号进行量化以输出第i+1中间量化信号具体为：
根据下述算式获取所述第i+1中间量化信号并输出：
当所述第i量化信号为10时，第i+1上限中间参考电平为3/8VR，第i+1下限中间参考电平为5/8VR，所述第i+1比较电路根据所述第i+1中间参考电平对第i输出信号进行量化以输出第i+1中间量化信号具体为：
根据下述算式获取所述第i+1中间量化信号并输出：
其中，di+1为所述第i+1中间量化信号，Vr,i为所述第i输出信号，VR为基准电压。
5.如权利要求1所述的流水线模数转换器，其特征在于，所述初始量化电路包括：
放大电路，配置为当接收所述输入信号时，对所述输入信号进行1倍比例的放大以输出所述初始输出信号；
初始比较电路，配置为根据所述初始参考电平对所述输入信号进行量化以输出初始量化信号。
6.如权利要求5所述的流水线模数转换器，其特征在于，所述初始参考电平包括上限初始参考电平和下限初始参考电平，所述上限初始参考电平为1/4VR，所述下限初始参考电平为-1/4VR，所述初始比较电路根据所述初始参考电平对所述输入信号进行量化以输出初始量化信号具体为：
根据下述算式获取初始量化信号并输出：
其中，d0为所述初始量化信号，Vin为所述输入信号，VR为基准电压。
7.如权利要求1所述的流水线模数转换器，其特征在于，所述末端量化电路包括：
末端参考电平选择电路，与所述第n个中间量化电路连接，配置为根据所述第n中间量化信号生成所述末端参考电平；
末端比较电路，与所述第n个中间量化电路和所述末端参考电平选择电路连接，配置为根据所述末端参考电平对所述第n输出信号进行量化以输出所述末端量化信号。
8.如权利要求7所述的流水线模数转换器，其特征在于，当所述第n中间量化信号为00时，所述末端比较电路根据所述末端参考电平对所述第n输出信号进行量化以输出所述末端量化信号具体为：
根据下述算式获取所述末端量化信号并输出：
当所述第n中间量化信号为01时，所述末端比较电路根据所述末端参考电平对所述第n输出信号进行量化以输出所述末端量化信号具体为：
根据下述算式获取所述末端量化信号并输出：
当所述第n中间量化信号为10时，所述末端比较电路根据所述末端参考电平对所述第n输出信号进行量化以输出所述末端量化信号具体为：
根据下述算式获取所述末端量化信号并输出：
其中，dz为所述末端量化信号，Vr,n为所述第n输出信号，VR为基准电压。
9.一种收发芯片，其特征在于，包括如权利要求1至8任一项所述的流水线模数转换器。
CN202011394280.0A 2020-12-02 2020-12-02 流水线模数转换器及收发芯片 Active CN112600559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011394280.0A CN112600559B (zh) 2020-12-02 2020-12-02 流水线模数转换器及收发芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011394280.0A CN112600559B (zh) 2020-12-02 2020-12-02 流水线模数转换器及收发芯片

Publications (2)

Publication Number Publication Date
CN112600559A CN112600559A (zh) 2021-04-02
CN112600559B true CN112600559B (zh) 2024-03-19

Family

ID=75187718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011394280.0A Active CN112600559B (zh) 2020-12-02 2020-12-02 流水线模数转换器及收发芯片

Country Status (1)

Country Link
CN (1) CN112600559B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352242A (ja) * 2000-06-07 2001-12-21 Asahi Kasei Microsystems Kk パイプライン型ａ／ｄコンバータ
CN101777917A (zh) * 2010-01-14 2010-07-14 上海迦美信芯通讯技术有限公司 一种流水线模数转换器及其电容失配的快速校准方法
CN101854174A (zh) * 2010-05-18 2010-10-06 上海萌芯电子科技有限公司 一种流水线型模数转换器及其子转换级电路
CN101895295A (zh) * 2010-07-09 2010-11-24 复旦大学 采用运算放大器共享的低功耗流水线模数转换器
CN104113337A (zh) * 2014-05-30 2014-10-22 西安电子科技大学 一种流水线模数转换器
CN105634492A (zh) * 2015-12-31 2016-06-01 苏州芯动科技有限公司 一种流水线型模数转换器
CN109462402A (zh) * 2018-10-24 2019-03-12 太原理工大学 混合型流水线adc结构
CN111384949A (zh) * 2018-12-31 2020-07-07 恩智浦美国有限公司 使用参考路径重新配置的模数转换器中的失配补偿
CN112003620A (zh) * 2020-10-29 2020-11-27 南京航空航天大学 一种流水线逐次逼近型adc位权后台校准***和方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352242A (ja) * 2000-06-07 2001-12-21 Asahi Kasei Microsystems Kk パイプライン型ａ／ｄコンバータ
CN101777917A (zh) * 2010-01-14 2010-07-14 上海迦美信芯通讯技术有限公司 一种流水线模数转换器及其电容失配的快速校准方法
CN101854174A (zh) * 2010-05-18 2010-10-06 上海萌芯电子科技有限公司 一种流水线型模数转换器及其子转换级电路
CN101895295A (zh) * 2010-07-09 2010-11-24 复旦大学 采用运算放大器共享的低功耗流水线模数转换器
CN104113337A (zh) * 2014-05-30 2014-10-22 西安电子科技大学 一种流水线模数转换器
CN105634492A (zh) * 2015-12-31 2016-06-01 苏州芯动科技有限公司 一种流水线型模数转换器
CN109462402A (zh) * 2018-10-24 2019-03-12 太原理工大学 混合型流水线adc结构
CN111384949A (zh) * 2018-12-31 2020-07-07 恩智浦美国有限公司 使用参考路径重新配置的模数转换器中的失配补偿
CN112003620A (zh) * 2020-10-29 2020-11-27 南京航空航天大学 一种流水线逐次逼近型adc位权后台校准***和方法

Also Published As

Publication number Publication date
CN112600559A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
JP4445995B2 (ja) パイプライン型ａ／ｄ変換装置
US10511319B2 (en) Analog to digital converter
JP6167100B2 (ja) ゼロパワーサンプリングｓａｒａｄｃ回路及び方法
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
US20090073018A1 (en) High Speed High Resolution ADC Using Successive Approximation Technique
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
US20110304490A1 (en) Low power comparator for use in sar adcs
US8441386B2 (en) Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters
US8174423B2 (en) Pipelined analog-to-digital converter and sub-converter stage
KR100799683B1 (ko) 종속형 폴딩 인터폴레이팅 방식의 아날로그 디지털 변환기
TW201320617A (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
US6140948A (en) Analog-to-digital converter system with amplifier gain calibration
US20100060494A1 (en) Analog to Digital Converter
US20120112948A1 (en) Compact sar adc
US20160099722A1 (en) Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
CN112600559B (zh) 流水线模数转换器及收发芯片
TW201310918A (zh) 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法
TWI328356B (en) Successive approximation adc with binary error tolerance mechanism
WO2020238227A1 (zh) 测量传输曲线跳变高度的多位分辨率子流水线结构
JP7344000B2 (ja) アナログ－デジタル変換器、アナログ－デジタル変換方法及び変位検出装置
CN104113337A (zh) 一种流水线模数转换器
CN111181564B (zh) 一种sar型adc的增益误差的校准装置及其校准方法
US6326914B1 (en) Current mode asynchronous decision A/D converter
CN107294536A (zh) 3bit流水线式ADC的时序控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant