CN109426040B - 电子设备 - Google Patents
电子设备 Download PDFInfo
- Publication number
- CN109426040B CN109426040B CN201810953386.6A CN201810953386A CN109426040B CN 109426040 B CN109426040 B CN 109426040B CN 201810953386 A CN201810953386 A CN 201810953386A CN 109426040 B CN109426040 B CN 109426040B
- Authority
- CN
- China
- Prior art keywords
- pad
- pads
- panel
- output
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 239000000853 adhesive Substances 0.000 claims abstract description 49
- 230000001070 adhesive effect Effects 0.000 claims abstract description 49
- 239000010410 layer Substances 0.000 claims description 206
- 239000000463 material Substances 0.000 claims description 19
- 239000002245 particle Substances 0.000 claims description 9
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 101100150005 Caenorhabditis elegans spd-3 gene Proteins 0.000 description 27
- 101150028119 SPD1 gene Proteins 0.000 description 20
- 238000000034 method Methods 0.000 description 20
- 208000018985 Synpolydactyly type 3 Diseases 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 16
- 239000010409 thin film Substances 0.000 description 13
- 101100150004 Schizosaccharomyces pombe (strain 972 / ATCC 24843) spd2 gene Proteins 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 101100379208 Arabidopsis thaliana APD2 gene Proteins 0.000 description 7
- 101100150006 Caenorhabditis elegans spd-5 gene Proteins 0.000 description 7
- 101001010626 Homo sapiens Interleukin-22 Proteins 0.000 description 7
- 102100030703 Interleukin-22 Human genes 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 101150098161 APD1 gene Proteins 0.000 description 6
- 102100030704 Interleukin-21 Human genes 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 108010074108 interleukin-21 Proteins 0.000 description 6
- 230000032798 delamination Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 101150084884 spd2 gene Proteins 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Structure Of Printed Boards (AREA)
Abstract
提供了一种电子设备,该电子设备包括显示面板、电路板和粘合互连层,其中,显示面板包括基础基底、像素、第一绝缘层以及沿着第一方向与像素间隔开且各自沿着与第一方向交叉的第二方向布置的面板焊盘,电路板设置在显示面板上并且连接到面板焊盘,粘合互连层设置在显示面板与电路板之间并且将显示面板和电路板电连接。电路板包括柔性基底、输出焊盘、对齐焊盘和第一焊盘,其中,柔性基底包括面向基础基底的顶表面,输出焊盘设置在柔性基底上并且连接到面板焊盘,输出焊盘各自在第一方向和第二方向上倾斜地延伸并且沿着第二方向布置,对齐焊盘沿着第二方向与输出焊盘间隔开,第一焊盘设置在输出焊盘与对齐焊盘之间并且与面板焊盘电绝缘。
Description
相关申请的交叉引用
本专利申请要求于2017年8月22日提交的第10-2017-0106276号韩国专利申请的优先权,所述韩国专利申请的全部内容通过引用并入本文。
背景技术
在本文中,本公开涉及电子组件及包括其的电子设备,并且更具体地涉及在制造过程中具有改善的可靠性的电子组件及包括该电子组件的电子设备。
通常,电子设备包括两个或更多个电子组件。例如,诸如移动电话、膝上型计算机和电视机的电子设备包括产生图像的电光面板、主布线基底和柔性布线基底。
两个电子组件通过焊盘的连接而电连接。两个电子组件的焊盘部分通过对齐步骤接合,并且可通过使用热压缩接合工具等进行接合。
由于制造误差,两个电子组件的焊盘部分可能具有与设计尺寸不同的尺寸。此外,两个电子组件可能由于接合过程中产生的热量而收缩或膨胀。此外,在接合过程之后,可能由于电子组件之间的弹性的差异而发生分层等。出于与以上描述相同的原因,电子组件的电连接的可靠性降低。
发明内容
因此,本公开旨在提供一种电连接的可靠性得到改善的电子组件以及包括该电子组件的电子设备。
本发明构思的实施方式提供了一种电子设备,该电子设备包括显示面板、电路板和粘合互连层,其中,显示面板包括基础基底、设置在基础基底上的多个像素、设置在基础基底上并且包括有机材料的第一绝缘层以及多个面板焊盘,多个面板焊盘中的至少一部分由第一绝缘层部分地暴露,多个面板焊盘在第一方向上与像素间隔开,并且多个面板焊盘中的每个沿着与第一方向交叉的第二方向布置;电路板设置在显示面板上并且连接到多个面板焊盘;粘合互连层设置在显示面板与电路板之间并且将显示面板和电路板电连接。
在实施方式中,电路板可包括柔性基底、多个输出焊盘、对齐焊盘和应力松弛焊盘,其中,柔性基底具有面向基础基底的顶表面;多个输出焊盘设置在柔性基底上并且连接到多个面板焊盘,多个输出焊盘中的每个相对于第一方向和第二方向倾斜地延伸,并且多个输出焊盘沿着第二方向布置;对齐焊盘沿着第二方向与输出焊盘间隔开;第一焊盘设置在输出焊盘与对齐焊盘之间,并且与多个面板焊盘电绝缘。
在实施方式中,在平面图中,输出焊盘可与多个面板焊盘重叠,并且第一焊盘可不与多个面板焊盘重叠。
在实施方式中,在平面图中,粘合互连层可在粘合互连层在平面图中与第一焊盘重叠的区中与第一绝缘层接触。
在实施方式中,粘合互连层可包括粘合层以及分散在粘合层中的多个导电颗粒,粘合层和第一绝缘层在与第一焊盘重叠的区中彼此接触。
在实施方式中,电子设备还可包括设置在第一绝缘层与基础基底之间的第二绝缘层,其中,第一绝缘层与粘合层之间的粘合力大于第一绝缘层与第二绝缘层之间的粘合力。
在实施方式中,第一焊盘可包括沿着第二方向彼此间隔开布置的多个子焊盘。
在实施方式中,子焊盘可在与输出焊盘平行的方向上延伸。
在实施方式中,输出焊盘可具有相对于第一方向的预定的延伸角度,并且输出焊盘中的至少两个焊盘可具有不同的延伸角度。
在实施方式中,子焊盘可在与输出焊盘中最接近子焊盘的输出焊盘平行的方向上延伸。
在实施方式中,子焊盘可在与输出焊盘交叉的方向上延伸。
在实施方式中,第一焊盘可设置在与输出焊盘相同的层上,并且可包括与输出焊盘相同的材料。
在实施方式中,第一焊盘的在第一方向上的长度可大于或等于对齐焊盘的在第一方向上的长度,并且可小于或等于输出焊盘的在第一方向上的长度。
在实施方式中,显示面板还可包括设置在基础基底上并且在第二方向上与对齐焊盘间隔开的附加的对齐焊盘,其中,第一焊盘可与对齐焊盘、输出焊盘和附加的对齐焊盘间隔开。
在实施方式中,显示面板还可包括与多个面板焊盘间隔开并且与第一焊盘重叠的第二焊盘,并且可移除第一绝缘层的与窗焊盘重叠的一部分。
在实施方式中,像素中的每个可包括设置在基础基底上的薄膜晶体管和连接到薄膜晶体管的像素电极,第一绝缘层可设置在薄膜晶体管与像素电极之间,并且像素电极通过第一绝缘层中形成的接触孔接触薄膜晶体管。
在本发明构思的实施方式中,电子组件包括柔性基底、电子元件、多个输出焊盘、对齐焊盘和第一焊盘,其中,柔性基底包括沿着第一方向延伸的一侧;电子元件设置在柔性基底上;多个输出焊盘设置成与所述一侧相邻并且在与第一方向交叉的第二方向上与电子元件间隔开,多个输出焊盘中的每个沿着第一方向彼此间隔开并且相对于第一方向和第二方向中的每个倾斜地延伸;对齐焊盘在第一方向上与输出焊盘间隔开;第一焊盘设置在输出焊盘与对齐焊盘之间并且与输出焊盘电绝缘。
在实施方式中,第一焊盘可包括相对于第一方向和第二方向中的每个倾斜地延伸的多个子焊盘,并且多个子焊盘在平面图中与输出焊盘和对齐焊盘间隔开。
在实施方式中,子焊盘可与输出焊盘中的至少任何一个平行。
在实施方式中,第一焊盘的第二方向上的长度可大于或等于对齐焊盘在第二方向上的长度,并且小于或等于焊盘在第二方向上的长度。
在实施方式中,第一焊盘可设置在与输出焊盘相同的层中,并且可包括与输出焊盘相同的材料。
附图说明
包括附图以提供对本发明构思的进一步理解,并且附图并入本说明书中并且构成本说明书的一部分。附图示出了本发明构思的示例性实施方式,并且与描述一起用于解释本发明构思的原理。在附图中:
图1是示出根据本发明构思的实施方式的电子设备的一部分的平面图;
图2是沿着图1中示出的线I-I'截取的剖视图;
图3A和图3B是分别示出图1中示出的部分的配置的剖视图和平面图;
图4是图1中示出的电子设备的一部分AA分离的平面图;
图5A和图5B是图4中示出的元件中的一些被放大的平面图;
图5C是图4中示出的元件被联接的平面图;
图6A是其中根据本发明构思的实施方式的电子设备的一部分分离的剖视图;
图6B是沿着图5C示出的线II-II'截取的剖视图;
图6C是示出根据本发明构思的实施方式的电子设备的一部分的剖视图;
图7A和图7B是根据比较示例的电子设备的一部分的剖视图;
图8A示出了根据本发明构思的实施方式的电子设备的第一对齐状态;
图8B示出了图8A中示出的电子设备的第二对齐状态;
图9A示出了根据比较示例的电子设备的第三对齐状态;
图9B示出了根据比较示例的电子设备的第四对齐状态;
图10是示出根据本发明构思的实施方式的输出焊盘的平面图;
图11A是其中根据本发明构思的实施方式的电子设备的一部分分离的平面图;
图11B是示出根据本发明构思的实施方式的电子设备的一部分的平面图;
图11C是沿着图11B中示出的线III-III'截取的剖视图;
图12是示出根据本发明构思的实施方式的电子设备的一部分的平面图;
图13A是沿着图12中示出的线IV-IV'截取的剖视图;以及
图13B是示出根据本发明构思的实施方式的电子设备的一部分的剖视图。
具体实施方式
在下文中,将参考附图详细地描述根据本发明构思的实施方式的电子设备。同时,在本文中描述方向时,一个方向以及与其相对的方向被描述为相同的方向。
图1是示出根据本发明构思的实施方式的电子设备的一部分的平面图。图2是沿着图1中示出的线I-I'截取的剖视图。图3A和图3B是分别示出图1中示出的部分的配置的剖视图和平面图。在下文中,将参考图1至图3B描述根据本发明构思的实施方式的电子设备100。
电子设备100响应于电信号而被驱动。电子设备100可包括多种实施方式。例如,电子设备100可包括用于显示图像的显示设备和用于感测从外部施加的输入(诸如,触摸、压力、光和热)的输入感测设备中的至少任何一个。在本实施方式中,电子设备100示例性地描述为显示设备。
电子设备100可包括显示面板110、柔性电路板120和主电路板130。显示面板110、柔性电路板120和主电路板130电连接。
在平面图中,显示面板110可包括显示区DA、***区BA和焊盘区PA。
显示区DA可为其中显示图像的区。在显示区DA中,可设置用于实现图像的多个像素PX。像素PX可沿着第一方向A1和第二方向A2以矩阵形式布置。显示面板110控制像素PX来显示各种图像。
像素PX中的每个可包括显示元件和驱动元件。显示元件可包括根据各种示例的元件。例如,显示元件可为液晶元件、有机发光元件、电泳元件和电湿润元件中的至少任何一种。然而,以上描述的元件仅仅被示例性地描述,并且只要图像可根据电信号而实现,显示元件可包括根据各种示例的元件。因此,显示元件不限于根据任何一个示例的元件。
驱动元件控制每个像素PX中的显示元件中的每个的驱动。驱动元件可包括薄膜晶体管。根据本发明构思的实施方式的显示面板110可通过主动方法驱动,通过主动方法,像素PX可被各自独立地控制。
***区BA与显示区DA相邻。在***区BA中,可设置连接到像素PX的信号线。在本实施方式中,***区BA可具有围绕显示区DA的框形状。然而,***区BA的形状仅被示例性地示出,并且因此只要***区BA与显示区DA相邻,***区BA可具有各种形状。因此,***区BA的形状不限于根据任何一个示例的形状。
焊盘区PA可与***区BA相邻。焊盘区PA可为与柔性电路板120联接的区。虽然未示出,但是用于与柔性电路板120电连接的多个焊盘(未示出)可设置在焊盘区PA中。显示面板110通过焊盘区PA电联接到诸如柔性电路板120和主电路板130的外部电子组件。
在剖视图中,显示面板110可包括沿着第三方向(A3)层压的基础基底112、显示元件层114和封装层116。
基础基底112可为其上形成有显示元件层114的基础层。基础基底112可为单个层或可包括多个绝缘层。基础基底112可为玻璃基底、塑料基底、膜以及包括多个有机膜和/或无机膜的层压件中的至少任何一种。基础基底112不限于根据任何一个示例的基础基底。
虽然未示出,但是像素PX的驱动元件、信号线等设置在基础基底112上。因此,其中多个导电层和多个有机膜和/或无机膜层压的层压结构设置在基础基底112上。
显示元件层114设置在基础基底112上。显示元件层114与基础基底112上的驱动元件和信号线电连接。显示元件层114包括上文描述的像素PX中的显示元件。例如,当显示面板110是有机发光显示面板时,显示元件层114可包括有机发光层。显示区DA可与其中设置有显示元件层114的区对应。
封装层116设置在显示元件层114上以覆盖显示元件层114。封装层116保护显示元件层114。虽然未示出,但是封装层116甚至可覆盖显示元件层114的侧面。此外,根据显示面板110的类型,可不包括封装层116或可用另一显示基底代替封装层116。
柔性电路板120设置在显示面板110的焊盘区PA上以将主电路板130和显示面板110连接。柔性电路板120设置在显示面板110的沿着第二方向A2延伸的一侧上。
柔性电路板120可设置成多个并且沿着第二方向A2布置。然而,这种布置仅被示例性地示出,并且柔性电路板120可设置为单个组件。因此,柔性电路板120不限于根据任何一个示例的柔性电路板。
柔性电路板120包括柔性布线基底122和设置在柔性布线基底122上的驱动电路125。将参考图3A和图3B更详细地描述柔性布线基底122和驱动电路125。
柔性布线基底122包括柔性基底123以及多个焊盘,并且多根布线SL-120可设置在柔性布线基底122上。
在平面图中,柔性基底123可具有矩形形状。例如,柔性基底123包括第一侧S1和第二侧S2以及第三侧S3和第四侧S4,其中,第一侧S1和第二侧S2中的每个沿着第二方向A2延伸,并且第一侧S1和第二侧S2在第一方向A1上彼此相对,第三侧S3和第四侧S4中的每个沿着第一方向A1延伸,并且第三侧S3和第四侧S4在第二方向A2上彼此相对。然而,此形状仅被示例性地示出,并且柔性基底123可具有多种形状,并且因此具有多个侧。
焊盘以及布线SL-120设置在柔性基底123上。柔性基底123可包括聚酰亚胺(PI)。
焊盘包括连接焊盘CPD、输入焊盘IPD-120、输出焊盘OPD-120、对齐焊盘APD-120和至少一个应力松弛焊盘SPD或第一焊盘。在图3B中,连接焊盘CPD设置在驱动电路125与柔性基底123之间。
连接焊盘CPD连接到驱动电路125的连接端子(未示出)。在本实施方式中,连接焊盘CPD沿着驱动电路125的两侧设置,但是这种对齐仅被示例性地示出。因此,连接焊盘CPD可与驱动电路125的连接端子对应地随机布置。
输入焊盘IPD-120连接到主电路板130。输入焊盘IPD-120设置在输入焊盘区IPP-120中,输入焊盘区IPP-120设置在柔性布线基底122的一侧处。输入焊盘区IPP-120可设置在第二侧S2处。在平面图中,输入焊盘区IPP-120与主电路板130重叠。
输出焊盘OPD-120连接到显示面板110。输出焊盘OPD-120可设置在输出焊盘区OPP-120中,输出焊盘区OPP-120设置在柔性布线基底122的另一侧处。输出焊盘区OPP-120可设置在第一侧S1处。在平面图中,输出焊盘区OPP-120与显示面板110重叠。
输入焊盘IPD-120和输出焊盘OPD-120可分别相对于第一方向A1和第二方向A2倾斜地延伸。输入焊盘IPD-120和输出焊盘OPD-120可布置成使得两侧上的输入焊盘IPD-120和输出焊盘OPD-120分别相对于中心彼此对称。根据本发明构思的实施方式的输入焊盘IPD-120和输出焊盘OPD-120可分别在其中输入焊盘IPD-120和输出焊盘OPD-120朝向至少一个会聚点会聚的方向上延伸。稍后将描述其详细描述。
在本实施方式中,示出了在输入焊盘区IPP-120和输出焊盘区OPP-120中的每个中设置有一个焊盘排。焊盘排包括沿着第二方向A2布置的多个焊盘。然而,本实施方式仅被示例性地示出,所以在本发明构思的实施方式中,还可在输入焊盘区IPP-120和输出焊盘区OPP-120中的每个中设置多个焊盘排,并且本发明构思的实施方式不限于任何一个实施方式。
对齐焊盘APD-120设置在输出焊盘区OPP-120中。对齐焊盘APD-120设置成与输出焊盘OPD-120相邻。在本实施方式中,对齐焊盘APD-120可与输出焊盘OPD-120平行地布置。因此,对齐焊盘APD-120可在相对于第一方向A1和第二方向A2的倾斜方向上延伸。然而,本实施方式仅被示例性地示出,所以根据本发明构思的实施方式的对齐焊盘APD-120可以以多种形式布置,并且本发明构思的实施方式不限于任何一个实施方式。
对齐焊盘APD-120可为用于控制柔性电路板120连接到显示面板110的连接位置的参考点,使得柔性电路板120容易地附接到显示面板110而不会未对齐。在本实施方式中,柔性电路板120可通过对齐焊盘APD-120控制第一方向A1上的接合位置。
对齐标记AM-120可与设置在输出焊盘OPD-120中的最外侧的焊盘相邻。对齐标记AM-120可在与输出焊盘OPD-120交叉的方向上延伸。此外,对齐标记AM-120可与柔性基底123的第一侧S1延伸的方向平行。
对齐标记AM-120可为用于控制柔性电路板120连接到显示面板110的连接位置的参考点,使得柔性电路板120容易地附接到显示面板110而不会未对齐。在本实施方式中,柔性电路板120可通过对齐标记AM-120控制第二方向A2上的接合位置。稍后将描述其详细描述。
应力松弛焊盘SPD可设置在对齐焊盘APD-120与输出焊盘OPD-120之间。应力松弛焊盘SPD可设置在对齐焊盘APD-120与输出焊盘OPD-120之间的空的空间上。
应力松弛焊盘SPD与对齐焊盘APD-120和输出焊盘OPD-120间隔开。应力松弛焊盘SPD与输出焊盘OPD-120电绝缘。
应力松弛焊盘SPD填充设置在对齐焊盘APD-120与输出焊盘OPD-120之间的空的空间。因此,应力松弛焊盘SPD防止粘合互连层140(将稍后描述)填充到设置在对齐焊盘APD-120与输出焊盘OPD-120之间的空的空间中。稍后将描述其详细描述。
对齐焊盘APD-120和输出焊盘OPD-120可沿着第二方向A2彼此间隔开,其中,应力松弛焊盘SPD插置在对齐焊盘APD-120与输出焊盘OPD-120之间。在本实施方式中,本文中设置的应力松弛焊盘SPD的数目可为两个,并且应力松弛焊盘SPD沿着第二方向A2彼此间隔开,其中,输出焊盘OPD-120插置在应力松弛焊盘SPD之间。然而,本实施方式仅被示例性地示出,并且根据本发明构思的实施方式的应力松弛焊盘SPD的数目可为各种数目,并且应力松弛焊盘SPD可相对于输出焊盘OPD-120彼此不对称地布置。
应力松弛焊盘SPD可具有多种形状。在本实施方式中,应力松弛焊盘SPD示出为具有与倾斜延伸的输出焊盘OPD-120和倾斜延伸的对齐焊盘APD-120对应的平行四边形形状。然而,本实施方式仅被示例性地示出,所以只要应力松弛焊盘SPD设置在对齐焊盘APD-120与输出焊盘OPD-120之间的空间中,根据本发明构思的实施方式的应力松弛焊盘SPD可具有各种形状,并且本发明构思的实施方式不限于任何一个实施方式。
布线SL-120中的一些设置在驱动电路125的一侧处,并且布线SL-120中的其他部分设置在驱动电路125的另一侧处。布线SL-120中的一些将连接焊盘CPD和输入焊盘IPD-120连接。
布线SL-120中的其他部分将连接焊盘CPD和输出焊盘OPD-120连接。虽然未示出,但是布线SL-120还可将输入焊盘IPD-120中的一些和输出焊盘OPD-120中的一些直接连接。
柔性布线基底122还可包括设置在绝缘层上且至少覆盖布线SL-120的阻焊层。阻焊层还可覆盖焊盘CPD、IPD-120和OPD-120的***,但是至少暴露焊盘CPD、IPD-120和OPD-120中的每个。
与焊盘CPD、IPD-120和OPD-120对应的开口可形成在阻焊层中。焊盘CPD、IPD-120和OPD-120可由阻焊层暴露并且分别连接到驱动电路125、主电路板130和显示面板110。
在本实施方式中,暴露焊盘CPD、IPD-120、OPD-120和SPD的表面可限定为柔性布线基底122的联接表面CS,并且与联接表面CS相对的表面可限定为非联接表面NCS。在本实施方式中,示出了驱动电路125安装在联接表面CS上。然而,本实施方式仅被示例性地示出,所以在本发明构思的实施方式中,驱动电路125可设置在与暴露焊盘CPD、IPD-120、OPD-120和SPD的表面不同的非联接表面NCS上,并且本发明构思的实施方式不限于任何一个实施方式。
驱动电路125可包括至少一个驱动芯片。在本实施方式中,柔性电路板120示出为具有膜上芯片(chip-on-film)结构,并且本发明构思的实施方式不限于此。
驱动电路125电连接到柔性基底123上的布线SL-120。驱动电路125可向显示面板110提供驱动显示面板110的电信号。此外,驱动电路125可处理从显示面板110输出的电信号并将处理的电信号提供到主电路板130。
驱动电路125可为多种驱动电路。例如,驱动电路125可包括数据驱动电路125。在此情况下,显示面板110的焊盘部分(未示出)包括电连接到数据线的数据焊盘和电连接到控制信号线的控制信号焊盘。数据线可连接到像素PX,并且控制信号线可连接到栅极驱动电路。
然而,这种配置仅被示例性地示出,所以当显示面板110是用于感测从外部施加的触摸的触摸面板时,驱动电路125还可提供用于感测触摸的驱动信号。根据本发明构思的实施方式的电子设备100可包括多种驱动电路125,并且本发明构思的实施方式不限于任何一种实施方式。
再次参考图1和图2,主电路板130连接到柔性电路板120。主电路板130向显示面板110或驱动电路125提供图像数据、控制信号、电源电压等。主电路板130是与柔性电路板120不同的布线基底,并且可包括有源元件和无源元件。主电路板130可为柔性的或刚性的,并且本发明构思的实施方式不限于任何一个实施方式。
电子设备100还可包括粘合互连层140,粘合互连层140设置在主电路板130与柔性电路板120之间以将主电路板130和柔性电路板120电连接,并且粘合互连层140设置在显示面板110与柔性电路板120之间以将显示面板110和柔性电路板120电连接。
粘合互连层140具有导电性并且可具有粘合性。粘合互连层140可包括热固材料或光固化材料。例如,粘合互连层140可包括各向异性导电膜(ACF)。
根据本发明构思的实施方式的电子设备100包括电子组件、包括用于电连接的焊盘的显示面板110、柔性电路板120和主电路板130,并且包括用于联接电子组件、显示面板110、柔性电路板120和主电路板130的粘合互连层140。因此,即使对于分开独立设置的多个电子组件,电子设备100也可便于电连接。稍后将描述其详细描述。
图4是图1中示出的电子设备的一部分AA分离的平面图。图5A和图5B是图4中示出的元件中的一些被放大的平面图,并且图5C是图4中示出的元件被联接的平面图。在下文中,将参考图4至图5C描述根据本发明构思的实施方式的电子设备。与图1至图3B中描述的元件相同的元件由相同的附图标记表示,并且将不在本文中提供冗余的描述。
如图4和图5A中所示,显示面板110可包括多个输入焊盘IPD-110(在下文中,面板焊盘)、多个对齐焊盘APD-110和对齐标记AM-110。面板焊盘IPD-110、对齐焊盘APD-110和对齐标记AM-110设置在焊盘区PA中。
面板焊盘IPD-110连接到多根信号线SL-110。面板焊盘IPD-110可与柔性电路板120的输出焊盘OPD-120对应。显示面板110可电连接到柔性电路板120以接收数据信号、控制信号等。
具体地,面板焊盘IPD-110沿着第二方向A2布置,并且各自可相对于第一方向A1和第二方向A2倾斜地延伸。因此,面板焊盘IPD-110可相对于第一方向A1形成第一角度θ110。第一角度θ110是锐角,并且可大于0度并小于90度。
面板焊盘IPD-110可在倾斜方向上延伸,使得左侧焊盘和右侧焊盘彼此对称。面板焊盘IPD-110的左侧焊盘可在倾斜方向上延伸,使得左侧焊盘相对于第一方向A1向右倾斜,而面板焊盘IPD-110的右侧焊盘可在倾斜方向上延伸,使得右侧焊盘相对于第一方向A1向左倾斜。
面板焊盘IPD-110可各自具有平行四边形形状,该平行四边形形状具有第一长度PDL-110。面板焊盘IPD-110可布置成沿着第二方向A2以第一间隔PT-110彼此间隔开。对于每个焊盘,第一间隔PT-110可为恒定的或不同的。例如,第一间隔PT-110可随着面板焊盘IPD-110朝向左侧/右侧远离中心而变得更大。
在柔性电路板120的对齐过程中,对齐焊盘APD-110(在下文中,面板对齐焊盘)可与柔性电路板120的对齐焊盘APD-120对应。面板对齐焊盘APD-110可与对齐焊盘APD-120一起用于控制连接柔性电路板120的位置。
面板对齐焊盘APD-110沿着第二方向A2与面板焊盘IPD-110间隔开。具有在第二方向A2上测量的第一距离WD-110的间隔空间可设置在面板对齐焊盘APD-110与面板焊盘IPD-110之间。第一距离WD-110可限定为面板对齐焊盘APD-110中与面板焊盘IPD-110最接近的焊盘和面板焊盘IPD-110中与面板对齐焊盘APD-110最接近的焊盘之间的距离。
面板对齐焊盘APD-110可具有比面板焊盘IPD-110短的长度。因此,面板对齐焊盘APD-110可具有平行四边形形状,该平行四边形形状具有比第一长度PDL-110短的第二长度APL-110。
同时,在本实施方式中,面板对齐焊盘APD-110示出为多个焊盘,但是本实施方式仅被示例性地示出。替代地,根据本发明构思的实施方式的面板对齐焊盘APD-110可为单个焊盘,并且本发明构思的实施方式不限于任何一个实施方式。
对齐标记AM-110(在下文中,面板对齐标记)可与面板对齐焊盘APD-110沿着第一方向A1间隔开。在柔性电路板120的对齐过程中,面板对齐标记AM-110可与柔性电路板120的对齐标记AM-120对应。
面板对齐标记AM-110与面板焊盘IPD-110相邻设置。面板对齐标记AM-110可设置成与面板焊盘IPD-110中设置在最外侧的焊盘IPD-E接触。然而,本实施方式仅被示例性地示出,所以只要面板对齐标记AM-110能够与柔性电路板120的对齐标记AM-120对应,面板对齐标记AM-110可以以多种形式设置,并且本发明构思的实施方式不限于任何一个实施方式。
参考图4和图5B,柔性电路板120包括多个输出焊盘OPD-120、多个对齐焊盘APD-120、对齐标记AM-120和应力松弛焊盘SPD。同时,图5B中示出的多个输出焊盘OPD-120、多个对齐焊盘APD-120、对齐标记AM-120和应力松弛焊盘SPD基本上设置在背表面上,但是为了便于解释,多个输出焊盘OPD-120、多个对齐焊盘APD-120、对齐标记AM-120和应力松弛焊盘SPD通过投影在顶表面上而示出为在顶表面上。
输出焊盘OPD-120沿着第二方向A2布置,并且各自相对于第一方向A1和第二方向A2倾斜地延伸。输出焊盘OPD-120可在相对于第一方向A1形成第二角度θ120的方向上延伸。
对于输出焊盘OPD-120中的每个,第二角度θ120可为相同的或不同的。例如,第二角度θ120可随着输出焊盘OPD-120从中心靠近左侧或右侧而变得更大。
输出焊盘OPD-120可相对于第二方向A2以第二间隔PT-120间隔开。第二间隔PT-120可为相同的或不同的。在本实施方式中,第二间隔PT-120示出为彼此相等。然而,本实施方式仅被示例性地示出,并且第二间隔PT-120可随着输出焊盘OPD-120从中心接近左侧或右侧而变得更大或更小。
输出焊盘OPD-120可具有平行四边形形状,该平行四边形形状具有在第一方向A1上的第三长度PDL-120。第三长度PDL-120可与第一长度PDL-110相同或不同。
对齐焊盘APD-120在第二方向A2上与输出焊盘OPD-120间隔开。对齐焊盘APD-120可具有与输出焊盘OPD-120的形状类似的形状。例如,对齐焊盘APD-120可在与输出焊盘OPD-120平行的方向上延伸。
对齐焊盘APD-120在第一方向A1上具有第四长度APL-120。第四长度APL-120可小于第三长度PDL-120。此外,第四长度APL-120可大于第二长度APL-110。
在本实施方式中,柔性电路板120可以以通过考虑对齐焊盘APD-120和面板对齐焊盘APD-110的重叠区的方式来对齐。然而,本实施方式仅被示例性地示出,所以对齐焊盘APD-120还可具有等于或小于第二长度APL-110的长度,并且本发明构思的实施方式不限于任何一个实施方式。
对齐标记AM-120在第一方向A1上与对齐焊盘APD-120间隔开。在柔性电路板120的对齐过程中,对齐标记AM-120可与面板对齐标记AM-110对齐。
应力松弛焊盘SPD可设置在对齐焊盘APD-120与输出焊盘OPD-120之间的空间中。因此,在显示面板110中,输出焊盘OPD-120中设置在最外侧处的焊盘OPD-E与和其相邻的焊盘(在本文中,应力松弛焊盘SPD)之间的第二距离WD-120比第一距离WD-110短。
应力松弛焊盘SPD可为独立于输出焊盘OPD-120、对齐焊盘APD-120和对齐标记AM-120的焊盘。在平面图中,应力松弛焊盘SPD不与输出焊盘OPD-120、对齐焊盘APD-120和对齐标记AM-120重叠。应力松弛焊盘SPD可与输出焊盘OPD-120电绝缘。
参考图4和图5C,柔性电路板120联接到显示面板110,其中,粘合互连层140插置在柔性电路板120与显示面板110之间。在此情况下,柔性电路板120的输出焊盘OPD-120和显示面板110的面板焊盘IPD-110分别重叠并彼此电连接,使得柔性电路板120和显示面板110可电连接。
在此情况下,对齐焊盘APD-120和面板对齐焊盘APD-110可用于确定柔性电路板120是否在第一方向A1上对齐。例如,柔性电路板120的第一方向A1上的位置可对齐成使得用阴影表示的面板对齐焊盘APD-110的端部位于对齐焊盘APD-120的中间。
同时,对齐标记AM-120和面板对齐标记AM-110可用于确定柔性电路板120是否在第二方向A2上对齐。例如,柔性电路板120的第二方向A2上的位置可对齐成使得用阴影表示的面板对齐标记AM-110的突出部分和对齐标记AM-120的凹进部分定位成沿着第一方向A1对齐。然而,本实施方式仅被示例性地示出,所以根据本发明构思的实施方式的电子设备可根据多种对齐方法对齐并且可包括多种对齐标记和对齐焊盘,并且本发明构思的实施方式不限于任何一个实施方式。
面板焊盘IPD-110和输出焊盘OPD-120彼此重叠,并且因此可稳定地连接。在本实施方式中,面板焊盘IPD-110和多个输出焊盘OPD-120示出为一一对应,但是不限于此。在根据本发明构思的实施方式的电子设备中,面板焊盘IPD-110和多个输出焊盘OPD-120可包括不同数目的焊盘或不同数目的焊盘排,并且本发明构思的实施方式不限于任何一个实施方式。
在此情况下,应力松弛焊盘SPD不与显示面板110中的任何焊盘重叠。当柔性电路板120和显示面板110连接时,应力松弛焊盘SPD可设置在面板焊盘IPD-110与面板对齐焊盘APD-110之间的空间中。应力松弛焊盘SPD可具有小于第一距离WD-110的宽度。因此,在平面图中,应力松弛焊盘SPD不与面板焊盘IPD-110和面板对齐焊盘APD-110重叠。
根据本发明构思的实施方式的应力松弛焊盘SPD可为独立的焊盘,该独立的焊盘区别于用于对齐柔性电路板120与显示面板110之间的位置的对齐焊盘和对齐标记。此外,应力松弛焊盘SPD可为电绝缘的独立焊盘并且因此区别于面板焊盘IPD-110和多个输出焊盘OPD-120。
根据本发明构思的实施方式的电子设备还包括区别于用于电连接的焊盘或用于对齐的焊盘的应力松弛焊盘,从而能够改善电子设备的可靠性并减少在柔性电路板120的连接过程之后的缺陷等。稍后将描述其详细描述。
图6A是其中根据本发明构思的实施方式的电子设备的一部分分离的剖视图。图6B是沿着图5C中示出的线II-II'截取的剖视图。图6C是示出根据本发明构思的实施方式的电子设备的一部分的剖视图。图7A和图7B是根据比较示例的电子设备的一部分的剖视图。为了便于解释,图6C示出了与图6B的区对应的区。图7A和图7B分别是在不同的时间截取的剖视图,以描述随着时间的变化。
在下文中,将参考图6A至图7B描述根据本发明构思的实施方式的电子设备。与图1至图5C中描述的元件相同的元件由相同的附图标记表示,并且将不在本文中提供冗余的描述。
图6A分别示出了显示面板110的显示区DA和焊盘区PA。如图6A中所示,显示面板110可包括基础基底BS、第一绝缘层IL1、第二绝缘层IL2、薄膜晶体管TR、像素电极PE和焊盘PD。第二绝缘层IL2可包括第一层IL21和第二层IL22。
基础基底BS具有绝缘性质。基础基底BS可包括硅基底、玻璃基底、塑料基底或柔性膜。
薄膜晶体管TR和像素电极PE构成像素PX(参见图1)。薄膜晶体管TR可与上文描述的驱动元件对应。第一绝缘层IL1设置在薄膜晶体管TR与像素电极PE之间。像素电极PE可通过第一绝缘层IL1中形成的接触孔电连接到薄膜晶体管TR。
薄膜晶体管TR包括半导体图案SM、控制电极CE、输入电极IE和输出电极OE。在平面图中,控制电极CE叠加在半导体图案SM上。控制电极CE可与半导体图案SM间隔开,其中,第二绝缘层IL2的第一层IL21插置在控制电极CE与半导体图案SM之间。在本实施方式中,第一层IL21可为栅极绝缘层。
输入电极IE和输出电极OE可设置在第二绝缘层IL2的第二层IL22上。输入电极IE和输出电极OE可通过第一层IL21和第二层IL22中形成的接触孔连接到半导体图案SM。第二层IL22可设置在控制电极CE与输入电极IE之间以及控制电极CE与输出电极OE之间。在本实施方式中,第二层IL22可为钝化层。
像素电极PE设置在第一绝缘层IL1上。像素电极PE可为上文描述的显示面板中的一个电极。像素电极PE可为液晶电容器的一个电极,或可为有机发光元件的阳极电极或阴极电极。
第一绝缘层IL1设置在像素电极PE与薄膜晶体管TR之间。第一绝缘层IL1可覆盖薄膜晶体管TR以为像素电极PE提供平坦表面。
第一绝缘层IL1可包括与第二绝缘层IL2不同的材料。具体地,第一绝缘层IL1可包括与第二绝缘层IL2中与第一绝缘层IL1接触的第二层IL22的材料不同的材料。在本实施方式中,第一绝缘层IL1可包括有机材料,并且第二层IL22可包括无机材料。
同时,焊盘PD可设置在第二绝缘层IL2上。第一绝缘层IL1可从显示区DA延伸以甚至覆盖焊盘区PA。第一绝缘层IL1包括用于暴露焊盘区PA中的焊盘PD的开口IL1-OP。
第一绝缘层IL1设置在第二绝缘层IL2上以暴露焊盘PD的至少一部分。焊盘PD的由第一绝缘层IL1暴露的表面可为连接到外部端子的连接表面。同时,第一绝缘层IL1可具有在焊盘区PA中比在显示区DA中相对小的厚度。因此,第一绝缘层IL1的在焊盘区PA中的厚度T1可等于或小于在显示区DA中的厚度T2。即,第一绝缘层IL1在焊盘区PA中的厚度T1可与在显示区DA中的厚度T2相同或小于在显示区DA中的厚度T2。在根据本发明构思的实施方式的电子设备中,第一绝缘层IL1在焊盘区PA中的厚度相对减小以容易地暴露焊盘PD的连接表面,从而实现与外部端子的稳定连接。
显示面板110可通过焊盘PD的连接表面接收从外部施加的电信号,或可将产生的电信号提供到外部。在本实施方式中,焊盘PD可设置在与输入电极IE和输出电极OE相同的层上。
然而,本实施方式仅被示例性地示出,并且焊盘PD可包括沿着厚度方向层压的多个导电图案。在此情况下,导电图案设置在第一层IL21与基础基底BS之间以及第一层IL21与第二层IL22之间,并且可通过第二绝缘层IL2中形成的接触孔彼此连接。即使在此情况下,连接到外部端子的焊盘PD可设置在第二绝缘层IL2上。
如图6B中所示,在剖视图中,显示面板110包括基础基底110-BS、第一绝缘层110-IL1、第二绝缘层110-IL2和多个焊盘。在本实施方式中,图6A中示出的焊盘PD被示例性地示出为面板焊盘IPD-110和面板对齐焊盘APD-110。
第一绝缘层110-IL1和第二绝缘层110-IL2可为驱动元件层中的一些组件。第一绝缘层110-IL1可与图6A中示出的第一绝缘层IL1对应,并且第二绝缘层110-IL2可与第二绝缘层IL2对应。
第一绝缘层110-IL1设置在基础基底110-BS上。虽然未示出,但是在第一绝缘层110-IL1与基础基底110-BS之间还可设置至少一个导电层。第一绝缘层110-IL1可包括有机材料。在本实施方式中,第一绝缘层110-IL1的厚度可为约或更小。
第二绝缘层110-IL2设置在第一绝缘层110-IL1与基础基底110-BS之间。虽然未示出,但是在第二绝缘层110-IL2与第一绝缘层110-IL1之间还可设置至少一个导电层。
第一绝缘层110-IL1设置在第二绝缘层110-IL2上以暴露面板焊盘IPD-110和面板对齐焊盘APD-110中的每种的至少一些。暴露的焊盘接触粘合互连层140。
第二绝缘层110-IL2可包括与第一绝缘层110-IL1的材料不同的材料。例如,第二绝缘层110-IL2可包括无机材料。例如,第二绝缘层110-IL2可包括氧化硅、氮化硅或它们的组合。因此,与第二绝缘层110-IL2包括与第一绝缘层110-IL1相同的材料或包括有机材料的情况相比,第二绝缘层110-IL2具有相对于第一绝缘层110-IL1的较低的粘合力。
面板焊盘IPD-110和面板对齐焊盘APD-110设置在第二绝缘层110-IL2上。在本实施方式中,面板焊盘IPD-110和面板对齐焊盘APD-110可接触第一绝缘层110-IL1。
面板焊盘IPD-110和面板对齐焊盘APD-110设置在相同的层上。面板焊盘IPD-110和面板对齐焊盘APD-110可包括相同的材料,并且可通过使用单个掩模在相同的时间图案化。
粘合互连层140可包括多个导电颗粒141以及树脂层142。导电颗粒141分散在树脂层142中。
导电颗粒141可包括具有高导电性的材料。此外,导电颗粒141可包括具有高延展性或高可加工性的材料。导电颗粒141设置在面板焊盘IPD-110与输出焊盘OPD-120之间以将面板焊盘IPD-110和输出焊盘OPD-120电连接。
树脂层142允许导电颗粒141稳定地分散在柔性电路板120与显示面板110之间的由第一厚度DS1限定的空间中。树脂层142具有粘合性。树脂层142可包括热固材料或光固化材料。
在本实施方式中,树脂层142可与第一绝缘层110-IL1接触。由于树脂层142中固有的粘合性,粘合力作用在树脂层142与第一绝缘层110-IL1之间。在本实施方式中,树脂层142与第一绝缘层110-IL1之间的粘合力可大于第一绝缘层110-IL1与第二绝缘层110-IL2之间的粘合力。
根据本实施方式的电子设备还包括应力松弛焊盘SPD。应力松弛焊盘SPD设置在与输出焊盘OPD-120和对齐焊盘APD-120相同的层上。因此,应力松弛焊盘SPD可设置在作为图2中的柔性布线基底122的第二基础基底120-BS上。
在本实施方式中,应力松弛焊盘SPD可包括与输出焊盘OPD-120和对齐焊盘APD-120相同的材料。例如,应力松弛焊盘SPD可包括具有高导电性的金属。应力松弛焊盘SPD、输出焊盘OPD-120和对齐焊盘APD-120可通过使用单个掩模在相同的时间图案化。然而,本实施方式仅被示例性地示出,所以应力松弛焊盘SPD可包括与输出焊盘OPD-120和对齐焊盘APD-120的材料不同的材料,并且还可通过与输出焊盘OPD-120和对齐焊盘APD-120的过程不同的其他过程形成。
应力松弛焊盘SPD设置成不与任何其他焊盘重叠。然而,应力松弛焊盘SPD设置成与面板焊盘IPD-110和面板对齐焊盘APD-110之间的空间叠加。
因此,粘合互连层140的第一厚度DS1通过面板焊盘IPD-110与面板对齐焊盘APD-110之间的空的空间中存在的应力松弛焊盘SPD而降低到第二厚度DS2。将参考下文比较示例更详细地描述其具体效果。
图7A示出了在为了联接到柔性电路板120而施加压力的状态中的比较示例100-E1,并且图7B示出了经过预定时间之后的比较示例100-E2。在这里,比较示例100-E1和100-E2具有彼此相同的结构,但是两者之间仅具有时间差异。此外,在比较示例100-E1和100-E2中,除了应力松弛焊盘SPD之外,与根据本发明构思的实施方式的电子设备对应的所有配置均为相同的,所以将不在本文中提供冗余的描述。在本实施方式中,柔性电路板和显示面板的联接可通过热压接合工艺来执行。
如图7A中所示,当施加预定压力以联接柔性电路板120和显示面板110时,预定的压缩应力PS可施加到第二基础基底120-BS_A。多个焊盘PD_A1和PD_A2设置在第二基础基底120-BS_A的下表面上。并且多个焊盘PD_A3和PD_A4设置在第一基础基底110-BS_A的上表面上。焊盘PD_A1、PD_A2、PD_A3和PD_A4分别与焊盘OPD-120、APD-120、IPD-110和APD-110对应。粘合互连层140_A具有柔性和流动性,所以由压力引起的压缩应力PS部分地减小设置在多个焊盘PD_A1和PD_A2之间的粘合互连层140_A的厚度。
然后,如图7B中所示,当移除施加到柔性电路板120和显示面板110的预定压力时,由斥力引起的应力RS可施加到第二基础基底120-BS_B。由斥力引起的应力RS可与拉伸应力对应,并且在与压缩应力PS的施加方向相反的向上方向上施加,同时由斥力引起的应力RS具有与压缩应力PS的大小相同的大小。
由第二基础基底120-BS_B的斥力引起的应力RS可与弹性对应,并且因此第二基础基底120-BS-B可恢复到平坦形状。
在此情况下,粘合互连层140_B也可由于由斥力引起的应力RS而向上移动。然而,粘合互连层140_B已经固化,并且因此具有比图7A中的粘合互连层140_A低的流动性。因此,粘合互连层140_B可不恢复减小的厚度而是通过第二基础基底120-BS_B的移动力RS-d与第二基础基底120-BS_B一起向上移动。
在此情况下,与粘合互连层140_B接触的第一绝缘层110-IL1_B从第二绝缘层110-IL2_B向上抬升。因此,在第二绝缘层110-IL2_B与第一绝缘层110-IL1_B之间形成预定间隔SP,并且由于抬升而形成间隙GP。
根据比较示例,第二绝缘层110-IL2_B与第一绝缘层110-IL1_B(其由与第二绝缘层110-IL2_B的材料不同的材料制成)之间的粘合力未能克服施加到第一绝缘层110-IL1_B的移动力RS-d,从而引起分层缺陷。
替代地,根据本发明构思的实施方式的电子设备还包括应力松弛焊盘SPD,从而减小粘合互连层140的在接触第一绝缘层110-IL1的面积很大的区域中的厚度。因此,即使当第二基础基底120-BS在变形之后恢复时,粘合互连层140的厚度上的变化减小,所以可降低对第一绝缘层110-IL1的影响。因此,根据本发明构思的实施方式的电子设备还包括应力松弛焊盘SPD,从而容易地解决显示面板110中的分层并改善电子设备的可靠性。
同时,如图6C中所示,电子设备100-S还可包括阻焊层SRP。阻焊层SRP设置在作为图2中的柔性布线基底122的第二基础基底120-BS上以暴露柔性电路板120的输出焊盘OPD-120、对齐焊盘APD-120和应力松弛焊盘SPD。虽然未示出,但是连接到输出焊盘OPD-120的电路布线可由阻焊层SRP覆盖。因此,可以防止由粘合互连层140引起的短路,并且稳定地保护电路布线,从而改善电子设备100-S的可靠性。
图8A示出了根据本发明构思的实施方式的电子设备的第一对齐状态,并且图8B示出了图8A中示出的电子设备的第二对齐状态。图9A示出了根据比较示例的电子设备的第三对齐状态,并且图9B示出了根据比较示例的电子设备的第四对齐状态。
为了便于解释,图8A和图8B仅示出了面板焊盘PD1和输出焊盘PD2中的一些,并且图9A和图9B仅示出了比较面板焊盘PD1-E和比较输出焊盘PD2-E中的一些以分别与图8A和图8B中的面板焊盘PD1和输出焊盘PD2中的一些对应。
除了具有相对于第一方向A1在平行方向上而不是在倾斜方向上延伸的形状之外,图9A和图9B中示出的比较示例EX-A1和EX-A2中的比较面板焊盘PD1-E和比较输出焊盘PD2-E可与图8A和图8B中示出的面板焊盘PD1和输出焊盘PD2对应。在下文中,将参考图8A至图9B描述根据本发明构思的实施方式的电子设备。
在图8A中示出的处于第一对齐状态中的电子设备100-A1中,焊盘中的一些可处于未对齐状态中。当第一对齐状态是其中以第一间隔DT1间隔开的面板焊盘PD1和以与第一间隔DT1不同的第二间隔DT2间隔开的输出焊盘PD2对齐的过程状态时,示出了面板焊盘PD1中的某个面板焊盘PD1-M和输出焊盘PD2中的某个输出焊盘PD2-M在平面图中未叠加。
即使当考虑到所述某个面板焊盘PD1-M和所述某个输出焊盘PD2-M彼此间隔开或彼此达到简单接触时,所述某个面板焊盘PD1-M与所述某个输出焊盘PD2-M之间的电阻仍很大,所以所述某个面板焊盘PD1-M和所述某个输出焊盘PD2-M可基本上被认为处于未实现电连接的未对齐状态中。
图8B中示出的电子设备100-A2的第二对齐状态可为校正了图8A中示出的第一对齐状态中的电子设备100-A1的未对齐状态的过程状态。当输出焊盘PD2沿着箭头方向在与第一方向A1平行的方向上移动时,图8A中彼此未对齐的所述某个面板焊盘PD1-M和所述某个输出焊盘PD2-M可彼此重叠。因此,处于第二对齐状态中的电子设备100-A2中的全部焊盘可被认为处于所有的焊盘彼此连接的对齐状态中。
参考图9A和图9B,当比较示例EX-A1的第三对齐状态是其中以第一间隔PT1-E间隔开的面板焊盘PD1-E和以与第一间隔PT1-E不同的第二间隔PT2-E间隔开的输出焊盘PD2-E对齐的过程状态时,某个面板焊盘PD1-E_M1和某个输出焊盘PD2-E_M1可表现为处于其中所述某个面板焊盘PD1-E_M1和所述某个输出焊盘PD2-E_M1彼此未连接的未对齐状态中。
在下文中,将参考图9B描述处于第四对齐状态中的比较示例EX-A2。即使当所述某个面板焊盘PD1-E_M1和所述某个输出焊盘PD2-E_M1为了电连接而从比较示例EX-A1中的第三对齐状态沿着箭头方向移动时,其他的面板焊盘PD1-E_M2和其他的输出焊盘PD2-E_M2可恰巧处于新的未对齐状态中。
根据比较示例的面板焊盘PD1-E和输出焊盘PD2-E具有相对于第一方向A1在平行方向上而不是在倾斜的方向上延伸的形状,所以第一方向A1上的移动对于面板焊盘PD1-E和输出焊盘PD2-E是否彼此连接没有影响。此外,在面板焊盘PD1-E和输出焊盘PD2-E之间的间隔中的每个被固定的状态中的在第二方向A2上的移动可导致新的连接故障。
根据本发明构思的实施方式的电子设备包括在倾斜方向上延伸的面板焊盘,从而能够更容易地控制电路板与显示面板之间的对齐过程并改善不良的连接问题。具体地,当面板焊盘与输出焊盘之间的间隔彼此不同时,例如,即使当由于工艺误差或由热压缩接合过程中的热量引起的电路板的变形而导致输出焊盘间隔变化时,现有的连接过程可保持不变,从而降低工艺成本并简化工艺。
此外,根据本发明构思的实施方式的电子设备包括与输出焊盘对应的应力松弛焊盘和对齐焊盘,所以即使当进一步添加焊盘时,也可降低诸如与输出焊盘和面板焊盘的干扰的影响,并且可以进行简单的设计。
图10是示出根据本发明构思的实施方式的输出焊盘的平面图。如图10中所示,输出焊盘OPD-110_1可包括具有不同倾斜角度的焊盘。
图10示例性地示出了第一焊盘OPD-110_C、第二焊盘OPD-110_M和第三焊盘OPD-110_P。
第一焊盘OPD-110_C可为设置在中央处的焊盘。在本实施方式中,第一焊盘OPD-110_C可为设置在作为输出焊盘OPD-110_1的中央的中间处的焊盘。
第一焊盘OPD-110_C可具有沿着第一方向A1延伸的形状。布置在第一焊盘OPD-110_C的左侧的焊盘和布置在第一焊盘OPD-110_C的右侧的焊盘可布置成使得存在一条对称线。穿过第一焊盘OPD-110_C的中心的线可为对称线。
第二焊盘OPD-110_M可设置成与第一焊盘OPD-110_C相邻。第二焊盘OPD-110_M可在相对于第二方向A2以第一角度θ110_C倾斜的方向上延伸。
第三焊盘OPD-110_P可设置在输出焊盘OPD-110_1的最外侧。第三焊盘OPD-110_P可在相对于第二方向A2以第二角度θ110_P倾斜的方向上延伸。
在本实施方式中,随着输出焊盘OPD-110_1从中央接近外侧(即,沿着第二方向A2远离中央),输出焊盘OPD-110_1可在相对于第二方向A2以更小角度倾斜的倾斜方向上延伸。因此,第二角度θ110_P可小于第一角度θ110_C。
在本实施方式中,输出焊盘OPD-110_1可彼此不平行。因此,各个输出焊盘OPD-110_1的延伸的虚拟线可朝向至少一个会聚点会聚。
只要焊盘在相对于第一方向A1和第二方向A2的倾斜方向上延伸,根据本发明构思的实施方式的电子设备可包括具有各种形状和布置的面板焊盘或输出焊盘,并且本发明构思的实施方式不限于任何一个实施方式。
图11A是示出其中根据本发明构思的实施方式的电子设备的一部分分离的平面图,并且图11B是示出根据本发明构思的实施方式的电子设备的一部分的平面图,并且图11C是沿着图11B中示出的线III-III'截取的剖视图。图11A示例性地示出了电子设备的元件中的柔性电路板120-1的一部分。在下文中,将参考图11A至图11C描述根据本发明构思的实施方式的电子设备。与图1至图10中描述的元件相同的元件将由相同的附图标记表示,并且将不在本文中提供冗余的描述。
如图11A中所描述的,电子设备100-1可包括柔性电路板120-1,柔性电路板120-1包括应力松弛焊盘SPD-1。应力松弛焊盘SPD-1可包括多个子焊盘。
在本实施方式中,子焊盘示例性地示出为第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3。第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3可布置成沿着第二方向A2彼此间隔开。
在平面图中,第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3与对齐焊盘APD-120_1和输出焊盘OPD-120间隔开。第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3示出为在第二方向A2上与输出焊盘OPD-120间隔第二距离WD-120。
第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3中的全部均设置在彼此间隔开的对齐焊盘APD-120_1与输出焊盘OPD-120之间的空间中。第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3的宽度或间隔可为相同的或不同的。在本实施方式中,第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3示出为具有相同的间距PT-SPD1,但是本实施方式仅被示例性地示出,所以只要第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3设置在彼此间隔开的对齐焊盘APD-120_1与输出焊盘OPD-120之间的空间中,第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3可以以多种形式布置。
第一子焊盘SPD1、第二子焊盘SPD2,第三子焊盘SPD3设置在对齐标记AM-120、输出焊盘OPD-120和对齐焊盘APD-120_1之间的空间中。因此,由第一子焊盘SPD1、第二子焊盘SPD2,第三子焊盘SPD3占据的第二方向A2上的总宽度可等于或小于对齐焊盘APD-120_1与输出焊盘OPD-120之间的在第二方向A2上的间隔距离。
第一子焊盘SPD1、第二子焊盘SPD2,第三子焊盘SPD3在第一方向A1上的长度可限于允许第一子焊盘SPD1、第二子焊盘SPD2,第三子焊盘SPD3不与对齐标记AM-120重叠的长度。具体地,第一子焊盘SPD1、第二子焊盘SPD2,第三子焊盘SPD3在第一方向A1上的长度可限于允许第一子焊盘SPD1、第二子焊盘SPD2,第三子焊盘SPD3在平面图中不与面板对齐标记AM-110重叠的长度。在本实施方式中,第一子焊盘SPD1、第二子焊盘SPD2,第三子焊盘SPD3中的每个在第一方向A1上的长度LH大于对齐焊盘APD-120_1在第一方向A1上的长度APL-120,并且小于输出焊盘OPD-120在第一方向A1上的长度PDL-110。
第一子焊盘SPD1、第二子焊盘SPD2,第三子焊盘SPD3可具有与相邻焊盘对应的形状。第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3可具有与对齐焊盘APD-120_1和输出焊盘OPD-120中的至少任何一个对应的形状。在本实施方式中,第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3示例性地示出为具有与对齐焊盘APD-120_1的形状和布置类似的形状和布置。
在下文中,如图11B和图11C中所示,柔性电路板120-1通过未示出的布置步骤和热压缩接合步骤联接到显示面板110。在平面图中,输出焊盘OPD-120和面板焊盘IPD-110彼此重叠,并且通过粘合互连层140电连接。
对齐焊盘APD-120_1和面板对齐焊盘APD-110可在平面图中彼此重叠以彼此对齐。在本实施方式中,对齐焊盘APD-120_1在第一方向A1上可具有与面板对齐焊盘APD-110相同的长度APL-120。
因此,在柔性电路板120-1和显示面板110联接的电子设备中,对齐焊盘APD-120_1可示出为在平面图中与面板对齐焊盘APD-110完全重叠。然而,本实施方式仅被示例性地示出,所以根据本发明构思的实施方式的柔性电路板120-1和显示面板110的对齐可通过多种方法执行,并且本发明构思的实施方式不限于任何一个实施方式。
在平面图中,应力松弛焊盘SPD-1不与任何其他焊盘重叠。因此,第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3可面向下面的第二绝缘层110-IL2,其中,粘合互连层140插置在第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3与第二绝缘层110-IL2之间。在平面图中,粘合互连层140可在粘合互连层140与第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3重叠的区中具有缩小的厚度DS2。
参考图11B,当连接柔性电路板120-1和显示面板110时,粘合互连层140的设置在由面板对齐标记AM-110、输出焊盘OPD-120和应力松弛焊盘SPD-1围绕的应力集中区AA'中的部分可在第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3之间移动。因此,粘合互连层140的移动FLD可发生在第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3之间。
在本实施方式中,由于应力集中区AA'由面板对齐标记AM-110、输出焊盘OPD-120和应力松弛焊盘SPD-1围绕,所以可发生粘合互连层140的移动。
根据本发明构思的实施方式的电子设备100-1包括应力松弛焊盘SPD-1,应力松弛焊盘SPD-1包括第一子焊盘SPD1、第二子焊盘SPD2和第三子焊盘SPD3,从而有助于设置在应力集中区AA'中的粘合互连层140的移动。因此,可减小输出焊盘OPD-120与对齐焊盘APD-120之间的分层缺陷,并且还可改善可能在应力集中区AA'中出现的粘合互连层140的偏置现象。
图12是示出根据本发明构思的实施方式的电子设备的一部分的平面图。图13A是沿着图12中示出的线IV-IV'截取的剖视图。图13B是示出根据本发明构思的实施方式的电子设备的一部分的剖视图。图12示出了柔性电路板120-2的一部分。图13A示出了电子设备的包括图12中示出的柔性电路板120-2并与沿着线IV-IV'截取的区对应的部分。图13B示出了根据本发明构思的实施方式的电子设备的与图13A对应的局部区。在下文中,将参考图12描述根据本发明构思的实施方式的柔性电路板120-2。与图1至图11C中描述的元件相同的元件将由相同的附图标记表示,并且将不在本文中提供冗余的描述。
如图12中所示,柔性电路板120-2可包括与柔性电路板120-1的应力松弛焊盘SPD-1和对齐焊盘APD-120_1不同的应力松弛焊盘SPD-2和对齐焊盘APD-120_2。应力松弛焊盘SPD-2示例性地示出为具有三个子焊盘SPD4、SPD5和SPD6。子焊盘SPD4、SPD5和SPD6可为第四子焊盘SPD4、第五子焊盘SPD5和第六子焊盘SPD6。
第四子焊盘SPD4、第五子焊盘SPD5和第六子焊盘SPD6可具有彼此不同的形状。例如,第四子焊盘SPD4、第五子焊盘SPD5和第六子焊盘SPD6可在第一方向A1上具有不同的长度。
在第四子焊盘SPD4、第五子焊盘SPD5和第六子焊盘SPD6中,与输出焊盘OPD-120相邻的第五子焊盘SPD5和第六子焊盘SPD6具有与输出焊盘OPD-120的形状相对类似的形状,并且在第四子焊盘SPD4、第五子焊盘SPD5和第六子焊盘SPD6中,与对齐焊盘APD-120_2相邻的第四子焊盘SPD4可具有与对齐焊盘APD-120_2的形状相对类似的形状。
因此,可示出的是,第五子焊盘SPD5和第六子焊盘SPD6具有与输出焊盘OPD-120的在第一方向A1上的长度PDL-110类似的长度,并且第四子焊盘SPD4具有比长度PDL-110小的长度。然而,本实施方式仅被示例性地示出,所以第四子焊盘SPD4、第五子焊盘SPD5和第六子焊盘SPD6可具有多种形状,并且本发明构思的实施方式不限于任何一个实施方式。
对齐焊盘APD-120_2可包括第一对齐焊盘APD1和第二对齐焊盘APD2。第一对齐焊盘APD1可与图11A中示出的对齐焊盘APD-120_1基本上对应。
第二对齐焊盘APD2设置成在第二方向A2上与第一对齐焊盘APD1相邻。第二对齐焊盘APD2示出为具有与第一对齐焊盘APD1类似的形状。在此情况下,第二对齐焊盘APD2可使用与第一对齐焊盘APD1相同的设计尺寸,所以可简化工艺。然而,本实施方式仅被示例性地示出,所以根据本发明构思的实施方式的第二对齐焊盘APD2可具有与第一对齐焊盘APD1不同的形状,并且本发明构思的实施方式不限于任何一个实施方式。
第二对齐焊盘APD2可设置在第一对齐焊盘APD1与第二对齐焊盘APD2之间设置的边缘线EDL的外侧。第二对齐焊盘APD2可降低柔性电路板120-2的对齐误差以改善柔性电路板120-2的连接过程中的精确度。此外,第二对齐焊盘APD2可减轻可能在边缘线EDL外侧发生的第二绝缘层110-IL2(参见图11C)的抬起现象。
同时,根据本发明构思的实施方式的柔性电路板120-2还可包括附加的应力松弛焊盘SPD-3。附加的应力松弛焊盘SPD-3可设置在对齐标记AM-120外侧。附加的应力松弛焊盘SPD-3设置在边缘线EDL外侧。
参考图13A,附加的应力松弛焊盘SPD-3不与任何其他面板焊盘重叠。附加的应力松弛焊盘SPD-3可直接面向第一绝缘层110-IL1,其中,粘合互连层140插置在附加的应力松弛焊盘SPD-3与第一绝缘层110-IL1之间。根据本发明构思的实施方式的柔性电路板120-2还可包括第二对齐焊盘APD2和附加的应力松弛焊盘SPD-3,从而容易地防止可能在输出焊盘的端部区域中发生的第一绝缘层110-IL1与第二绝缘层110-IL2之间的分层。
参考图13B,电子设备可包括设置在基础基底110-BS上的窗焊盘WPD(或第二焊盘)。在此情况下,可移除第一绝缘层110-IL1的与窗焊盘WPD重叠的一部分。因此,窗焊盘WPD设置在第二绝缘层110-IL2上。
窗焊盘WPD可包括金属。例如,窗焊盘WPD可由与面板焊盘(未示出)相同的材料形成。
窗焊盘WPD可设置成与附加的应力松弛焊盘SPD-3_A重叠。附加的应力松弛焊盘SPD-3_A可面向窗焊盘WPD,其中,粘合互连层140设置在附加的应力松弛焊盘SPD-3_A与窗焊盘WPD之间。
粘合互连层140中的导电颗粒141的至少一部分设置在窗焊盘WPD与附加的应力松弛焊盘SPD-3_A之间,并且因此可由窗焊盘WPD和附加的应力松弛焊盘SPD-3_A压缩。根据本发明构思的实施方式,可以通过窗焊盘WPD和附加的应力松弛焊盘SPD-3_A容易地检查是否在面板焊盘与输出焊盘之间稳定地实现了电连接。
在本发明构思的实施方式中,可减轻在通过使用热压缩接合电连接电子组件之后可能由于电子组件之间的弹性差异而发生的分层现象。此外,即使当电子组件等由于热压缩接合而变形时,由于提供了能够稳定地实现电连接的焊盘结构,因此可防止由接合过程中的对齐误差而引起的连接故障。
尽管已经描述了本发明构思的示例性实施方式,但是应理解,本发明构思不应限于这些示例性实施方式,而是可以由本领域普通技术人员在如所附权利要求所要求保护的本发明构思的精神和范围内做出各种改变和修改。
因此,本发明构思的技术范围不应限于本说明书的具体描述中所描述的内容,而是应该由权利要求限定。
Claims (11)
1.电子设备,包括:
显示面板,包括基础基底、设置在所述基础基底上的多个像素、设置在所述基础基底上的第一绝缘层以及多个面板焊盘,所述多个面板焊盘中的至少一部分由所述第一绝缘层部分地暴露,所述多个面板焊盘在第一方向上与所述像素间隔开,并且所述多个面板焊盘中的每个沿着与所述第一方向交叉的第二方向布置;
电路板,包括:
柔性基底;以及
多个输出焊盘,设置在所述柔性基底上并且连接到所述多个面板焊盘,以及
第一焊盘,在平面图中在所述第二方向上与所述多个输出焊盘间隔开,并且与所述多个面板焊盘电绝缘,
其中,所述第一焊盘设置在与所述输出焊盘相同的层中并包括与所述输出焊盘相同的材料,
其中所述第一焊盘设置在所述电路板的背表面上,以及
其中所述第一焊盘与所述显示面板间隔开。
2.根据权利要求1所述的电子设备,其中
所述输出焊盘在平面图中与所述多个面板焊盘重叠,
所述第一焊盘在平面图中与所述多个面板焊盘间隔开。
3.根据权利要求2所述的电子设备,还包括粘合互连层,所述粘合互连层设置在所述显示面板与所述电路板之间并且将所述显示面板和所述电路板电连接。
4.根据权利要求3所述的电子设备,其中,所述粘合互连层在所述粘合互连层叠加在所述第一焊盘上的区中与所述第一绝缘层接触。
5.根据权利要求4所述的电子设备,其中,所述粘合互连层包括:
粘合层;以及
多个导电颗粒,分散在所述粘合层中,
所述粘合层和所述第一绝缘层在叠加在所述第一焊盘上的区中彼此接触。
6.根据权利要求5所述的电子设备,还包括:
第二绝缘层,设置在所述第一绝缘层与所述基础基底之间,
其中,所述第一绝缘层与所述粘合层之间的粘合力大于所述第一绝缘层与所述第二绝缘层之间的粘合力。
7.根据权利要求1所述的电子设备,其中,所述第一焊盘包括沿着所述第二方向彼此间隔开的多个子焊盘。
8.根据权利要求1所述的电子设备,其中,所述输出焊盘具有相对于所述第一方向的预定的延伸角度,并且所述输出焊盘中的至少两个焊盘具有不同的延伸角度。
9.根据权利要求1所述的电子设备,其中,所述电路板还包括对齐焊盘,所述对齐焊盘沿着所述第二方向与所述输出焊盘间隔开。
10.根据权利要求9所述的电子设备,其中,所述第一焊盘在所述第一方向上的长度大于或等于所述对齐焊盘在所述第一方向上的长度并且小于或等于所述输出焊盘在所述第一方向上的长度。
11.根据权利要求10所述的电子设备,其中,所述显示面板还包括设置在所述基础基底上并且在所述第二方向上与所述对齐焊盘间隔开的附加的对齐焊盘,
其中,所述第一焊盘在平面图中与所述对齐焊盘、所述输出焊盘和所述附加的对齐焊盘间隔开。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410548012.1A CN118377173A (zh) | 2017-08-22 | 2018-08-21 | 电子设备 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2017-0106276 | 2017-08-22 | ||
KR1020170106276A KR102481818B1 (ko) | 2017-08-22 | 2017-08-22 | 전자 부품 및 이를 포함하는 전자 장치 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410548012.1A Division CN118377173A (zh) | 2017-08-22 | 2018-08-21 | 电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109426040A CN109426040A (zh) | 2019-03-05 |
CN109426040B true CN109426040B (zh) | 2024-05-24 |
Family
ID=65435642
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810953386.6A Active CN109426040B (zh) | 2017-08-22 | 2018-08-21 | 电子设备 |
CN202410548012.1A Pending CN118377173A (zh) | 2017-08-22 | 2018-08-21 | 电子设备 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410548012.1A Pending CN118377173A (zh) | 2017-08-22 | 2018-08-21 | 电子设备 |
Country Status (3)
Country | Link |
---|---|
US (3) | US10651260B2 (zh) |
KR (2) | KR102481818B1 (zh) |
CN (2) | CN109426040B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102481818B1 (ko) | 2017-08-22 | 2022-12-28 | 삼성디스플레이 주식회사 | 전자 부품 및 이를 포함하는 전자 장치 |
JP2019066750A (ja) * | 2017-10-04 | 2019-04-25 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2019139073A (ja) * | 2018-02-09 | 2019-08-22 | 株式会社ジャパンディスプレイ | 表示装置及び配線基板 |
CN110557887B (zh) * | 2018-05-31 | 2021-10-12 | 京东方科技集团股份有限公司 | 电路对位组件及显示装置 |
TWI666490B (zh) * | 2018-06-15 | 2019-07-21 | 友達光電股份有限公司 | 電子裝置 |
CN108922407B (zh) * | 2018-09-11 | 2023-11-24 | 合肥京东方光电科技有限公司 | 显示屏及显示装置 |
US11018089B2 (en) * | 2019-01-08 | 2021-05-25 | Innolux Corporation | Display devices and methods for manufacturing the same |
KR102628847B1 (ko) * | 2019-06-12 | 2024-01-25 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
US11302614B2 (en) * | 2019-08-23 | 2022-04-12 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Chip on film and display device |
KR20210027700A (ko) * | 2019-09-02 | 2021-03-11 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210086900A (ko) * | 2019-12-31 | 2021-07-09 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210122401A (ko) * | 2020-03-31 | 2021-10-12 | 삼성디스플레이 주식회사 | 연성 회로 기판 및 이를 포함한 표시 장치 |
KR20220003686A (ko) * | 2020-07-01 | 2022-01-11 | 삼성디스플레이 주식회사 | 표시장치 |
CN111863915B (zh) * | 2020-07-29 | 2023-04-18 | 京东方科技集团股份有限公司 | 柔性显示基板、显示面板 |
CN111951682B (zh) * | 2020-08-24 | 2022-05-17 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
KR20220036394A (ko) * | 2020-09-14 | 2022-03-23 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
KR20220046040A (ko) | 2020-10-06 | 2022-04-14 | 삼성디스플레이 주식회사 | 표시 장치 및 가요성 인쇄 회로 기판의 정렬 방법 |
KR20220077268A (ko) | 2020-12-01 | 2022-06-09 | 삼성디스플레이 주식회사 | 표시 장치 |
CN112616244B (zh) * | 2020-12-22 | 2022-03-22 | 浙江清华柔性电子技术研究院 | 柔性电路板及柔性电路板制备方法 |
CN115152334A (zh) * | 2021-01-28 | 2022-10-04 | 京东方科技集团股份有限公司 | 布线基板、阵列基板和发光模组 |
KR20220122843A (ko) * | 2021-02-26 | 2022-09-05 | 삼성디스플레이 주식회사 | 전자 장치 |
CN114599153B (zh) * | 2022-03-04 | 2023-09-26 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
KR20230135716A (ko) * | 2022-03-16 | 2023-09-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN114973946B (zh) * | 2022-05-18 | 2023-08-22 | 武汉华星光电半导体显示技术有限公司 | 显示模组及移动终端 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101996531A (zh) * | 2009-08-04 | 2011-03-30 | 三星Sdi株式会社 | 等离子体显示装置 |
CN103152979A (zh) * | 2011-12-06 | 2013-06-12 | 三星显示有限公司 | 用于显示装置的电路板和具有该电路板的显示装置 |
CN103872077A (zh) * | 2012-12-10 | 2014-06-18 | 三星显示有限公司 | 显示装置及其制造方法 |
CN106879172A (zh) * | 2015-12-10 | 2017-06-20 | 三星显示有限公司 | 印刷电路板以及具有该印刷电路板的显示装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3608226B2 (ja) * | 1994-08-26 | 2005-01-05 | 富士通株式会社 | 半導体チップの実装方法及び半導体装置 |
JP3207743B2 (ja) * | 1996-03-22 | 2001-09-10 | シャープ株式会社 | フレキシブル配線基板の端子構造およびそれを用いたicチップの実装構造 |
KR100724479B1 (ko) * | 2003-11-07 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 구동회로와의 본딩상태 검사방법 |
KR101171178B1 (ko) | 2005-01-04 | 2012-08-06 | 삼성전자주식회사 | 커팅 패턴이 형성된 가요성 인쇄회로기판용 원판 및 이를커팅한 가요성 인쇄회로기판을 구비한 평판표시장치 |
JP2008311263A (ja) | 2007-06-12 | 2008-12-25 | Panasonic Corp | 半導体チップの実装構造体 |
US8319932B2 (en) * | 2007-08-10 | 2012-11-27 | Sharp Kabushiki Kaisha | Wiring board and liquid crystal display device |
CN101779526A (zh) * | 2007-08-10 | 2010-07-14 | 夏普株式会社 | 配线基板和液晶显示装置 |
KR101710575B1 (ko) * | 2010-09-30 | 2017-02-28 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그 제조방법 |
KR101764098B1 (ko) * | 2010-12-28 | 2017-08-14 | 엘지디스플레이 주식회사 | 액정 표시장치 |
KR101900738B1 (ko) | 2012-08-23 | 2018-09-20 | 삼성전자주식회사 | 칩 온 필름 |
JP6143466B2 (ja) | 2013-01-10 | 2017-06-07 | 株式会社ジャパンディスプレイ | タッチパネル内蔵型液晶表示装置 |
KR102379591B1 (ko) * | 2014-04-10 | 2022-03-30 | 삼성디스플레이 주식회사 | 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법 |
KR20150054454A (ko) * | 2013-11-12 | 2015-05-20 | 삼성디스플레이 주식회사 | 표시패널 및 이를 포함하는 전자기기 |
JP6322555B2 (ja) * | 2014-11-26 | 2018-05-09 | 株式会社ジャパンディスプレイ | 検出装置及び検出機能付き表示装置 |
KR102325643B1 (ko) | 2015-01-07 | 2021-11-12 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102304102B1 (ko) | 2015-01-14 | 2021-09-23 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102325189B1 (ko) * | 2015-02-17 | 2021-11-10 | 삼성디스플레이 주식회사 | 표시 장치 |
JP6540228B2 (ja) * | 2015-05-25 | 2019-07-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
KR20170006461A (ko) | 2015-07-08 | 2017-01-18 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
KR102550857B1 (ko) | 2015-08-13 | 2023-07-05 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 |
KR102413480B1 (ko) * | 2015-09-07 | 2022-06-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR102448543B1 (ko) | 2015-12-31 | 2022-09-27 | 엘지디스플레이 주식회사 | 표시 장치 및 그의 패드 정렬 검사 방법 |
KR102481818B1 (ko) * | 2017-08-22 | 2022-12-28 | 삼성디스플레이 주식회사 | 전자 부품 및 이를 포함하는 전자 장치 |
-
2017
- 2017-08-22 KR KR1020170106276A patent/KR102481818B1/ko active IP Right Grant
-
2018
- 2018-05-04 US US15/970,902 patent/US10651260B2/en active Active
- 2018-08-21 CN CN201810953386.6A patent/CN109426040B/zh active Active
- 2018-08-21 CN CN202410548012.1A patent/CN118377173A/zh active Pending
-
2020
- 2020-05-08 US US16/870,812 patent/US11031454B2/en active Active
-
2021
- 2021-05-10 US US17/315,456 patent/US11877485B2/en active Active
-
2022
- 2022-12-22 KR KR1020220181629A patent/KR102673523B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101996531A (zh) * | 2009-08-04 | 2011-03-30 | 三星Sdi株式会社 | 等离子体显示装置 |
CN103152979A (zh) * | 2011-12-06 | 2013-06-12 | 三星显示有限公司 | 用于显示装置的电路板和具有该电路板的显示装置 |
CN103872077A (zh) * | 2012-12-10 | 2014-06-18 | 三星显示有限公司 | 显示装置及其制造方法 |
CN106879172A (zh) * | 2015-12-10 | 2017-06-20 | 三星显示有限公司 | 印刷电路板以及具有该印刷电路板的显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20210265455A1 (en) | 2021-08-26 |
US10651260B2 (en) | 2020-05-12 |
KR102481818B1 (ko) | 2022-12-28 |
US11877485B2 (en) | 2024-01-16 |
KR20190021525A (ko) | 2019-03-06 |
US20200273942A1 (en) | 2020-08-27 |
US11031454B2 (en) | 2021-06-08 |
CN118377173A (zh) | 2024-07-23 |
CN109426040A (zh) | 2019-03-05 |
KR102673523B1 (ko) | 2024-06-11 |
KR20230007990A (ko) | 2023-01-13 |
US20190067406A1 (en) | 2019-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109426040B (zh) | 电子设备 | |
JP6699991B2 (ja) | 電子部品 | |
US9775248B2 (en) | Display device | |
US9113545B2 (en) | Tape wiring substrate and chip-on-film package including the same | |
US20170358642A1 (en) | Display device | |
US8299631B2 (en) | Semiconductor element and display device provided with the same | |
JP4337830B2 (ja) | 電気光学装置及び電子機器 | |
CN106879172B (zh) | 印刷电路板以及具有该印刷电路板的显示装置 | |
US20070222777A1 (en) | Electrooptic device, wiring board, method for manufacturing electrooptic device, and electronic device | |
JP4548459B2 (ja) | 電子部品の実装構造体 | |
KR20160085038A (ko) | 표시 장치 | |
US11069641B2 (en) | Integrated circuit package and display device using the same | |
CN113193017B (zh) | 显示面板和显示装置 | |
KR20160088531A (ko) | 가요성 표시 장치 및 그 제조 방법 | |
CN113763889A (zh) | 显示装置 | |
JP4488774B2 (ja) | フレキシブルプリント回路基板と硬質基板との接続構造 | |
KR20140013210A (ko) | 연성인쇄회로기판 및 이를 포함하는 표시 장치 | |
KR102588228B1 (ko) | 집적회로 패키지와 이를 이용한 표시장치 | |
WO2022082651A9 (zh) | 显示装置 | |
JP5333367B2 (ja) | 電気光学装置及び電子モジュール | |
KR20140133292A (ko) | 연성 인쇄회로기판 및 표시소자 | |
KR20190073057A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |