CN102376776B

CN102376776B - BiCMOS工艺中的寄生PIN二极管及制造方法

Info

Publication number: CN102376776B
Application number: CN201010265370.XA
Authority: CN
Inventors: 刘冬华; 钱文生; 胡君
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-08-26
Filing date: 2010-08-26
Publication date: 2014-05-21
Anticipated expiration: 2030-08-26
Also published as: CN102376776A

Abstract

本发明公开了一种BiCMOS工艺中的寄生PIN二极管，包括：一N型区、一I型区和一P型区。I型区由形成于多个相邻有源区中的多个N型集电极注入区组成。N型区由形成于I型区旁侧的浅沟槽隔离氧化层底部的N型赝埋层组成。P型区由多个基区外延层和多个P型赝埋层组成；基区外延层形成于I型区内的各有源区的顶部表面；各P型赝埋层形成于I型区内浅沟槽隔离氧化层的底部和侧壁。本发明还公开了一种BiCMOS工艺中的寄生PIN二极管的制造方法。本发明无需额外的工艺条件就能实现为电路提供多一种器件选择，并且能得到较低的***损耗和较高的隔离度，能在不增加器件面积的情况下，增加器件的正向导通电流并改善器件的***损耗。

Description

BiCMOS工艺中的寄生PIN二极管及制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种BiCMOS工艺中的寄生PIN二极管；本发明还涉及一种BiCMOS工艺中的寄生PIN二极管的制造方法。

背景技术

现有BiCMOS工艺中的双极型晶体管(Bipolar Transistor)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的外延形成基区，然后N型重掺杂多晶硅构成发射极，最终完成Bipolar Transistor的制作。现有BiCMOS工艺制造寄生PIN二极管要占用较大的器件面积，并且制造成本也大大增加。为了增加现有寄生PIN二极管的正向导通电流、并改善器件的***损耗，现有技术采用的改进方法有：一调整器件的杂质分布；二通过增加器件的面积。其中通过调整器件杂质分布来增加器件正向导通电流的方法是非常有限的。而增加器件面积的话，对于整个电路来讲，无疑是非常不利的，从半导体制造成本来讲，增加器件面积也意味着成本的增加。

发明内容

本发明所要解决的技术问题是提供一种BiCMOS工艺中的寄生PIN二极管，无需额外的工艺条件就能实现为电路提供多一种器件选择，并且能得到较低的***损耗和较高的隔离度，能在不增加器件面积的情况下，增加器件的正向导通电流并改善器件的***损耗；为此，本发明还提供一种BiCMOS工艺中的寄生PIN二极管的制造方法。

为解决上述技术问题，本发明提供的BiCMOS工艺中的寄生PIN二极管，形成于一P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，所述寄生PIN二极管包括：一N型区、一I型区和一P型区。

所述I型区由形成于多个相邻有源区中并互相连接的多个N型集电极注入区组成，各所述N型集电极注入区的深度大于所述浅沟槽隔离氧化层的深度、各所述N型集电极注入区的底部都延伸进入各所述N型集电极注入区旁侧的所述浅沟槽隔离氧化层底部并实现全部所述N型集电极注入区的连接。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～1e15cm^-2、注入能量为100KeV～2000KeV。形成所述I型区的所述多个相邻有源区的数量为2个以上，所述多个相邻有源区的排列结构为横向排列、或纵向排列。

所述N型区由形成于所述I型区旁侧的所述浅沟槽隔离氧化层底部的N型赝埋层组成，所述N型赝埋层为N型离子注入区并和所述I型区形成接触，在所述N型赝埋层顶部的所述浅沟槽隔离氧化层中形成有深孔接触，所述深孔接触用于引出所述N型区。所述N型赝埋层的N型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为磷或砷或锑。

所述P型区由多个基区外延层和多个P型赝埋层组成；各所述基区外延层形成于所述I型区所覆盖的各所述相邻有源区的顶部表面并掺有P型杂质；各所述P型赝埋层为P型离子注入区，各所述P型赝埋层形成于所述I型区所覆盖的各所述相邻有源区间的所述浅沟槽隔离氧化层的底部和侧壁的所述N型集电极注入区中，各所述P型赝埋层通过其侧壁部分和其相邻的各所述基区外延层形成连接；在各所述P型掩埋层顶部的所述浅沟槽隔离氧化层中形成有深孔接触、以及在各所述基区外延层的顶部形成有金属接触，各所述深孔接触和各所述金属接触用于引出所述P型区。所述P型区的各所述基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，各所述基区外延层的P型掺杂是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～1e15cm^-2、注入能量为2KeV～30KeV。所述P型区的各所述P型赝埋层的P型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为硼或氟化硼，各所述P型赝埋层的P型离子注入的注入角度要保证能形成各所述P型赝埋层的侧壁部分并能使各所述P型赝埋层的侧壁部分的浓度为1e19cm^-3以上。

为解决上述技术问题，本发明提供的BiCMOS工艺中的寄生PIN二极管的制造方法包括如下步骤：

步骤一、利用浅沟槽刻蚀工艺在一P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区；在所述浅沟槽的侧壁上形成侧墙。

步骤二、在I型区的旁侧的所述浅沟槽的底部进行N型离子注入形成N型赝埋层，由所述N型赝埋层组成N型区。所述N型赝埋层的N型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为磷或砷或锑。

步骤三、去除所述浅沟槽的侧壁上的侧墙，并在所述I型区的各所述相邻有源区间的所述浅沟槽的底部和侧壁进行P型离子注入，形成多个P型赝埋层。所述P型区的各所述P型赝埋层的P型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为硼或氟化硼，各所述P型赝埋层的P型离子注入的注入角度要保证能形成各所述P型赝埋层的侧壁部分并能使各所述P型赝埋层的侧壁部分的浓度为1e19cm^-3以上。

步骤四、在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层。

步骤五、在形成所述I型区的多个相邻有源区中进行N型集电极注入形成多个N型集电极注入区，所述多个N型集电极注入区组成所述I型区；各所述N型集电极注入区的深度大于所述浅沟槽隔离氧化层的深度、各所述N型集电极注入区的底部都延伸进入各所述N型集电极注入区旁侧的所述浅沟槽隔离氧化层底部并实现全部所述N型集电极注入区的连接；各所述N型集电极注入区完全包覆所述N型赝埋层、各所述P型赝埋层并和所述N型赝埋层、各所述P型赝埋层相接触。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～1e15cm^-2、注入能量为100KeV～2000KeV。形成所述I型区的所述多个相邻有源区的数量为2个以上，所述多个相邻有源区的排列结构为横向排列、或纵向排列。

步骤六、对所述硅衬底进行热退火，实现所述N型区、各所述P型赝埋层、所述I型区的退火推进。

步骤七、在所述硅衬底表面上形成一本征基区外延层，并在所述I型区内的各所述有源区上定义离子注入窗口、通过所述离子注入窗口对形成于所述I型区内的各所述有源区表面上的所述本征基区外延层进行P型的外基区离子注入形成多个基区外延层；各所述基区外延层和其相邻各所述P型赝埋层的侧壁部分相接触；所述多个基区外延层和所述多个P型赝埋层形成所述P型区。所述P型区的各所述基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，各所述基区外延层的P型掺杂是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～1e15cm^-2、注入能量为2KeV～30KeV。

步骤八、在所述N型赝埋层顶部的所述浅沟槽隔离氧化层中形成深孔接触引出所述N型区；在各所述P型掩埋层顶部的所述浅沟槽隔离氧化层中形成深孔接触、以及在各所述基区外延层的顶部形成金属接触引出所述P型区。

本发明方法涉及BiCMOS工艺中的浅沟槽隔离即所述浅沟槽隔离氧化层底部的重掺杂赝埋层、集电区注入、本征基区外延生长和外基区注入，无需额外的工艺条件就能实现为电路提供多一种器件选择，并且能得到较低的***损耗和较高的隔离度。本发明器件通过在浅沟槽隔离底部与侧面进行P型高剂量、低能量的注入形成P型赝埋层、并与有源区表面形成的P型重掺杂的基区外延层相连，用P型赝埋层和基区外延层一起组成器件的重掺杂的P型区，相对于只利用基区外延层做P型区的器件，本发明器件能大大增加P型区的表面积，从而增加器件的正向导通电流，改善器件的***损耗。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例BiCMOS工艺中的寄生PIN二极管的器件截面图；

图2-图6是本发明实施例BiCMOS工艺中的寄生PIN二极管的制造方法的各步骤中的器件截面图；

图7是本发明实施例BiCMOS工艺中的寄生PIN二极管的I型区俯视结构图。

具体实施方式

如图1所示，是本发明实施例BiCMOS工艺中的寄生PIN二极管的器件截面图。本发明实施例BiCMOS工艺中的寄生PIN二极管，形成于一P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，所述寄生PIN二极管包括：一N型区、一I型区和一P型区。

所述I型区由形成于多个相邻有源区中并互相连接的多个N型集电极注入区组成，各所述N型集电极注入区的深度大于所述浅沟槽隔离氧化层的深度、各所述N型集电极注入区的底部都延伸进入各所述N型集电极注入区旁侧的所述浅沟槽隔离氧化层底部并实现全部所述N型集电极注入区的连接。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～1e15cm^-2、注入能量为100KeV～2000KeV。如图7所示，本发明实施例形成所述I型区的所述多个相邻有源区的数量为2个以上，所述多个相邻有源区的排列结构为横向排列和纵向排列的二维结构，所述多个相邻有源区间有4个所述浅沟槽隔离氧化层即图7所示的浅沟槽隔离。

所述P型区由多个基区外延层即图1所示的外基区注入所标记的部分和多个P型赝埋层组成。各所述基区外延层形成于所述I型区所覆盖的各所述相邻有源区的顶部表面并掺有P型杂质。各所述P型赝埋层为P型离子注入区，各所述P型赝埋层形成于所述I型区所覆盖的各所述相邻有源区间的所述浅沟槽隔离氧化层的底部和侧壁的所述N型集电极注入区中，各所述P型赝埋层通过其侧壁部分和其相邻的各所述基区外延层形成连接。在各所述P型掩埋层顶部的所述浅沟槽隔离氧化层中形成有深孔接触、以及在各所述基区外延层的顶部形成有金属接触，各所述深孔接触和各所述金属接触用于引出所述P型区。所述P型区的各所述基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，各所述基区外延层的P型掺杂是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～1e15cm^-2、注入能量为2KeV～30KeV。所述P型区的各所述P型赝埋层的P型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为硼或氟化硼，各所述P型赝埋层的P型离子注入的注入角度要保证能形成各所述P型赝埋层的侧壁部分并能使各所述P型赝埋层的侧壁部分的浓度为1e19cm^-3以上。

如图2至图6所示，是本发明实施例BiCMOS工艺中的寄生PIN二极管的制造方法的各步骤中的器件截面图。本发明实施例BiCMOS工艺中的寄生PIN二极管的制造方法包括如下步骤：

步骤一、如图2所示，利用浅沟槽刻蚀工艺在一P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区；在所述浅沟槽的侧壁上形成侧墙。

步骤二、如图2所示，在I型区的旁侧的所述浅沟槽的底部进行N型离子注入形成N型赝埋层，由所述N型赝埋层组成N型区。所述N型赝埋层的N型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为磷或砷或锑。所述侧墙能防止注入杂质进入到浅沟槽隔离侧面。所述N型赝埋层能有效地实现重掺杂的所述N型区低阻连接。

步骤三、如图3所示，去除所述浅沟槽的侧壁上的侧墙，并在所述I型区的各所述相邻有源区间的所述浅沟槽的底部和侧壁进行P型离子注入，形成多个P型赝埋层。所述P型区的各所述P型赝埋层的P型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为硼或氟化硼，各所述P型赝埋层的P型离子注入为带角度的注入且注入角度要保证能形成各所述P型赝埋层的侧壁部分并能使各所述P型赝埋层的侧壁部分的浓度为1e19cm^-3以上。各所述P型赝埋层的P型离子注入时在所述I型区的有源区上用氮化硅阻挡，以防止P型杂质注入到各所述有源区区域。

步骤四、如图4所示，在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层。

步骤五、如图4所示，在形成所述I型区的多个相邻有源区中进行N型集电极注入形成多个N型集电极注入区，所述多个N型集电极注入区组成所述I型区；各所述N型集电极注入区的深度大于所述浅沟槽隔离氧化层的深度、各所述N型集电极注入区的底部都延伸进入各所述N型集电极注入区旁侧的所述浅沟槽隔离氧化层底部并实现全部所述N型集电极注入区的连接；各所述N型集电极注入区完全包覆所述N型赝埋层、各所述P型赝埋层并和所述N型赝埋层、各所述P型赝埋层相接触。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～1e15cm^-2、注入能量为100KeV～2000KeV。如图7所示，本发明实施例形成所述I型区的所述多个相邻有源区的数量为2个以上，所述多个相邻有源区的排列结构为横向排列和纵向排列的二维结构，所述多个相邻有源区间有4个所述浅沟槽隔离氧化层即图7所示的浅沟槽隔离。

步骤六、如图4所示，对所述硅衬底进行热退火，实现所述N型区、各所述P型赝埋层、所述I型区的退火推进。

步骤七、如图5所示，在所述硅衬底表面上形成一本征基区外延层。如图6所示，在所述I型区内的各所述有源区上定义离子注入窗口、通过所述离子注入窗口对形成于所述I型区内的各所述有源区表面上的所述本征基区外延层进行P型的外基区离子注入形成多个基区外延层；各所述基区外延层和其相邻各所述P型赝埋层的侧壁部分即形成于各所述浅沟槽隔离氧化层侧壁的部分相接触；所述多个基区外延层和所述多个P型赝埋层形成所述P型区。所述P型区的各所述基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，各所述基区外延层的P型掺杂是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～1e15cm^-2、注入能量为2KeV～30KeV。

步骤八、在所述N型赝埋层顶部的所述浅沟槽隔离氧化层中形成深孔接触引出所述N型区；在各所述P型掩埋层顶部的所述浅沟槽隔离氧化层中形成深孔接触、以及在各所述基区外延层的顶部形成金属接触引出所述P型区。最后形成金属连线实现器件的互连。

如图7所示，本发明实施例BiCMOS工艺中的寄生PIN二极管的I型区俯视结构图。本发明实施例的寄生PIN二极管I型区的边长为5μm×5μm，各有源区间均匀地刻蚀了四个浅沟槽隔离，所述浅沟槽隔离的深度为4000埃。相对现有寄生PIN二极管，如果I型区边长都相同时，本发明实施例的寄生PIN二极管能够增加重掺杂的P型区的面积。现有寄生PIN二极管的P型区是直接形成于和I型区相同的一个有源区上，所述有源区的面积即为现有寄生PIN二极管的P型区的面积即为5μm×5μm＝25μm²。而本发明实施例的寄生PIN二极管的P型区形成于所述I型区的多个有源区上以及多个浅沟槽隔离的底部和侧壁上，本发明实施例的寄生PIN二极管的P型区的面积为5μm×5μm+4×4×1μm×0.4μm＝31.4μm²。这样本发明实施例的寄生PIN二极管的P型区的面积相对于现有寄生PIN二极管的P型区的面积增加了25％，这样使得本发明实施例器件的正向导通电流大幅度地增加、器件的***损耗也得到大大地改善。如果增加同一I型区内的浅沟槽隔离区密度，则器件的P型区增加的表面积更大，器件的正向导通电流也就越大。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种BiCMOS工艺中的寄生PIN二极管，其特征在于：所述寄生PIN二极管形成于一P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，所述寄生PIN二极管包括：一N型区、一I型区和一P型区；

所述I型区由形成于多个相邻有源区中并互相连接的多个N型集电极注入区组成，各所述N型集电极注入区的深度大于所述浅沟槽隔离氧化层的深度、各所述N型集电极注入区的底部都延伸进入各所述N型集电极注入区旁侧的所述浅沟槽隔离氧化层底部并实现全部所述N型集电极注入区的连接；

所述N型区由形成于所述I型区旁侧的所述浅沟槽隔离氧化层底部的N型赝埋层组成，所述N型赝埋层为N型离子注入区并和所述I型区形成接触，在所述N型赝埋层顶部的所述浅沟槽隔离氧化层中形成有深孔接触，所述深孔接触用于引出所述N型区；

所述P型区由多个基区外延层和多个P型赝埋层组成；各所述基区外延层形成于所述I型区所覆盖的各所述相邻有源区的顶部表面并掺有P型杂质；各所述P型赝埋层为P型离子注入区，各所述P型赝埋层包括互相连接的两部分，各所述P型赝埋层的第一部分形成于所述I型区所覆盖区域中的各所述浅沟槽隔离氧化层的底部的所述N型集电极注入区中，各所述P型赝埋层的第二部分形成于所述I型区所覆盖区域中的各所述浅沟槽隔离氧化层的侧壁的所述N型集电极注入区中，各所述P型赝埋层通过其侧壁部分和其相邻的各所述基区外延层形成连接；在各所述P型赝埋层顶部的所述浅沟槽隔离氧化层中形成有深孔接触、以及在各所述基区外延层的顶部形成有金属接触，各所述深孔接触和各所述金属接触用于引出所述P型区。

2.如权利要求1所述的BiCMOS工艺中的寄生PIN二极管，其特征在于：所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～1e15cm^-2、注入能量为100KeV～2000KEV。

3.如权利要求1所述的BiCMOS工艺中的寄生PIN二极管，其特征在于：所述N型赝埋层的N型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KEV、注入杂质为磷或砷或锑。

4.如权利要求1所述的BiCMOS工艺中的寄生PIN二极管，其特征在于：所述P型区的各所述基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，各所述基区外延层的P型掺杂是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～1e15cm^-2、注入能量为2KeV～30KEV。

5.如权利要求1所述的BiCMOS工艺中的寄生PIN二极管，其特征在于：所述P型区的各所述P型赝埋层的P型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KEV、注入杂质为硼或氟化硼，各所述P型赝埋层的P型离子注入的注入角度要保证能形成各所述P型赝埋层的侧壁部分并能使各所述P型赝埋层的侧壁部分的浓度为1e19cm^-3以上。

6.如权利要求1所述的BiCMOS工艺中的寄生PIN二极管，其特征在于：形成所述I型区的所述多个相邻有源区的数量为2个或以上，所述多个相邻有源区的排列结构为横向排列、或纵向排列。

7.如权利要求1所述的BiCMOS工艺中的寄生PIN二极管的制造方法，其特征在于，包括如下步骤：

步骤一、利用浅沟槽刻蚀工艺在一P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区；在所述浅沟槽的侧壁上形成侧墙

步骤二、在I型区的旁侧的所述浅沟槽的底部进行N型离子注入形成N型赝埋层，由所述N型赝埋层组成N型区；

步骤三、去除所述浅沟槽的侧壁上的侧墙，并在所述I型区的各所述相邻有源区间的所述浅沟槽的底部和侧壁进行P型离子注入，形成多个P型赝埋层；

步骤四、在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层；

步骤五、在形成所述I型区的多个相邻有源区中进行N型集电极注入形成多个N型集电极注入区，所述多个N型集电极注入区组成所述I型区；各所述N型集电极注入区的深度大于所述浅沟槽隔离氧化层的深度、各所述N型集电极注入区的底部都延伸进入各所述N型集电极注入区旁侧的所述浅沟槽隔离氧化层底部并实现全部所述N型集电极注入区的连接；各所述N型集电极注入区完全包覆所述N型赝埋层、各所述P型赝埋层，并和所述N型赝埋层、各所述P型赝埋层相接触；

步骤六、对所述硅衬底进行热退火，实现所述N型区、各所述P型赝埋层、所述I型区的退火推进；

步骤七、在所述硅衬底表面上形成一本征基区外延层，并在所述I型区内的各所述有源区上定义离子注入窗口、通过所述离子注入窗口对形成于所述I型区内的各所述有源区表面上的所述本征基区外延层进行P型的外基区离子注入形成多个基区外延层；各所述基区外延层和其相邻各所述P型赝埋层的侧壁部分相接触；所述多个基区外延层和所述多个P型赝埋层形成所述P型区；

步骤八、在所述N型赝埋层顶部的所述浅沟槽隔离氧化层中形成深孔接触引出所述N型区；在各所述P型赝埋层顶部的所述浅沟槽隔离氧化层中形成深孔接触、以及在各所述基区外延层的顶部形成金属接触引出所述P型区。

8.如权利要求7所述的方法，其特征在于：步骤五中所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～1e15cm^-2、注入能量为100KeV～2000KEV。

9.如权利要求7所述的方法，其特征在于：步骤二中所述N型赝埋层的N型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KEV、注入杂质为磷或砷或锑。

10.如权利要求7所述的方法，其特征在于：步骤七中所述P型区的各所述基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，各所述基区外延层的P型掺杂是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14em^-2～1e15cm^-2、注入能量为2KeV～30KEV。

11.如权利要求7所述的方法，其特征在于：步骤三中所述P型区的各所述P型赝埋层的P型离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KEV、注入杂质为硼或氟化硼，各所述P型赝埋层的P型离子注入的注入角度要保证能形成各所述P型赝埋层的侧壁部分并能使各所述P型赝埋层的侧壁部分的浓度为1e19cm^-3以上。

12.如权利要求7所述的方法，其特征在于：形成所述I型区的所述多个相邻有源区的数量为2个以上，所述多个相邻有源区的排列结构为横向排列、或纵向排列。