CN106057905A - 沟槽栅场效应晶体管及制造方法 - Google Patents

沟槽栅场效应晶体管及制造方法 Download PDF

Info

Publication number
CN106057905A
CN106057905A CN201610675000.0A CN201610675000A CN106057905A CN 106057905 A CN106057905 A CN 106057905A CN 201610675000 A CN201610675000 A CN 201610675000A CN 106057905 A CN106057905 A CN 106057905A
Authority
CN
China
Prior art keywords
drift region
trench
field effect
contra
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610675000.0A
Other languages
English (en)
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610675000.0A priority Critical patent/CN106057905A/zh
Publication of CN106057905A publication Critical patent/CN106057905A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽栅场效应晶体管，包括：漂移区和体区，沟槽穿过体区并进入到漂移区中；在沟槽中形成有栅介质层和多晶硅栅；在沟槽的底部的漂移区中形成有反掺杂层，反掺杂层由第二导电类型杂质和漂移区的第一导电类型杂质叠加形成，第二导电类型杂质在沟槽形成后以及栅介质层和多晶硅栅形成前通过垂直的离子注入形成并使反掺杂层自对准位于沟槽的底部，反掺杂层用于降低沟槽底部的漂移区的电场强度，能在不降低漂移区的掺杂浓度和增加漂移区的厚度的条件下提高器件的击穿电压。本发明还公开了一种沟槽栅场效应晶体管的制造方法。本发明能提高器件的击穿电压同时不牺牲器件的其它性能。

Description

沟槽栅场效应晶体管及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅场效应晶体管。本发明还涉及一种沟槽栅场效应晶体管的制造方法。
背景技术
与平面型场效应晶体管相比，沟槽栅型场效应晶体管具有器件密度大、驱动电流高的优点。如图1所示，是现有沟槽栅场效应晶体管的结构示意图；以N型器件为例，现有沟槽栅场效应晶体管包括：
N型的漂移区101和P型的体区102，所述体区102位于所述漂移区101的表面；所述漂移区101形成于半导体衬底表面。
沟槽，所述沟槽穿过所述体区102并进入到所述漂移区101中。
在沟槽的内部表面形成有栅介质层103，在所述沟槽中填充有多晶硅栅104；被所述多晶硅栅104侧面覆盖的所述体区102表面用于形成沟道。
在所述体区102表面形成有由N型重掺杂区组成的源区105。
在所述漂移区101背面形成有N型重掺杂的漏区106，漏区106能够通过对半导体衬底背面减薄后进行背面注入形成。
由正面金属层图形化形成的源极和栅极，所述栅极通过接触孔和所述多晶硅栅104连接，所述源区105和所述体区102通过顶部的所述接触孔连接到所述源极。
背面金属层，所述背面金属层和所述漏区106接触并作为漏极。
现有结构中，沟槽底部的漂移区101是整个漂移区101中电力线最集中的区域，也是最容易发生击穿的地方。
由于沟槽底部漂移区101较低的击穿电压，器件不得不采用更低的漂移区101掺杂浓度和更厚的漂移区101，以达到器件的击穿电压目标。但这样会牺牲器件导通电阻等性能。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅场效应晶体管，能提高器件的击穿电压同时不牺牲器件的其它性能。为此，本发明还提供一种沟槽栅场效应晶体管的制造方法。
为解决上述技术问题，本发明提供一种的沟槽栅场效应晶体管包括：
第一导电类型的漂移区和第二导电类型的体区，所述体区位于所述漂移区的表面；所述漂移区形成于半导体衬底表面。
沟槽，所述沟槽穿过所述体区并进入到所述漂移区中。
在沟槽的内部表面形成有栅介质层，在所述沟槽中填充有多晶硅栅；被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。
在所述沟槽的底部的所述漂移区中形成有反掺杂层，所述反掺杂层由第二导电类型杂质和所述漂移区的第一导电类型杂质叠加形成，所述第二导电类型杂质在所述沟槽形成后以及在所述沟槽中形成所述栅介质层和所述多晶硅栅之前通过垂直的离子注入形成并使所述反掺杂层自对准位于所述沟槽的底部，所述反掺杂层用于降低所述沟槽底部的漂移区的电场强度，能在不降低所述漂移区的掺杂浓度和增加所述漂移区的厚度的条件下提高器件的击穿电压。
进一步的改进是，所述第二导电类型杂质的浓度小于等于所述漂移区的第一导电类型杂质的浓度，所述反掺杂层的净掺杂类型为第一导电类型且所述反掺杂层的第一导电类型掺杂浓度低于所述漂移区的第一导电类型掺杂浓度。
或者，所述第二导电类型杂质的浓度大于所述漂移区的第一导电类型杂质的浓度，所述反掺杂层的净掺杂类型为第二导电类型，所述反掺杂层和邻接的所述漂移区之间形成PN结。
进一步的改进是，所述反掺杂层和所述沟槽的底部表面接触并向上延伸且所述反掺杂层的向上延伸部分和所述沟槽的侧面接触。
或者，所述反掺杂层位于所述沟槽的底部表面的底部且不接触。
进一步的改进是，在所述体区表面形成有由第一导电类型重掺杂区组成的源区；在所述漂移区背面形成有第一导电类型重掺杂的漏区。
进一步的改进是，还包括：
由正面金属层图形化形成的源极和栅极，所述栅极通过接触孔和所述多晶硅栅连接，所述源区和所述体区通过顶部的所述接触孔连接到所述源极。
背面金属层，所述背面金属层和所述漏区接触并作为漏极。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层为氧化层。
进一步的改进是，所述沟槽栅场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的沟槽栅场效应晶体管的制造方法包括如下步骤：
步骤一、在半导体衬底表面形成第一导电类型的漂移区。
步骤二、在形成有所述漂移区的所述半导体衬底表面形成硬质掩模层。
步骤三、光刻定义沟槽的形成区域，将所述沟槽的形成区域的所述硬质掩模层去除，所述沟槽的形成区域外的所述硬质掩模层保留。
步骤四、以所述硬质掩模层为掩模对所述半导体衬底进行刻蚀形成所述沟槽，所述沟槽位于所述漂移区中且所述沟槽的深度大于后续形成的体区的深度。
步骤五、以所述硬质掩模层为掩模进行第二导电类型的垂直离子注入，该垂直离子注入在所述沟槽的底部的所述漂移区中自对准注入第二导电类型杂质，由所述第二导电类型杂质和所述漂移区的第一导电类型杂质叠加形成反掺杂层，所述反掺杂层用于降低所述沟槽底部的漂移区的电场强度，能在不降低所述漂移区的掺杂浓度和增加所述漂移区的厚度的条件下提高器件的击穿电压。
步骤六、去除所述硬质掩模层。
步骤七、在所述沟槽的内部表面形成栅介质层，在所述沟槽中填充有多晶硅栅；
步骤八、在所述漂移区表面形成第二导电类型的体区；被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。
进一步的改进是，所述第二导电类型杂质的浓度小于等于所述漂移区的第一导电类型杂质的浓度，所述反掺杂层的净掺杂类型为第一导电类型且所述反掺杂层的第一导电类型掺杂浓度低于所述漂移区的第一导电类型掺杂浓度。
或者，所述第二导电类型杂质的浓度大于所述漂移区的第一导电类型杂质的浓度，所述反掺杂层的净掺杂类型为第二导电类型，所述反掺杂层和邻接的所述漂移区之间形成PN结。
进一步的改进是，所述反掺杂层和所述沟槽的底部表面接触并向上延伸且所述反掺杂层的向上延伸部分和所述沟槽的侧面接触。
或者，所述反掺杂层位于所述沟槽的底部表面的底部且不接触。
进一步的改进是，还包括步骤：
步骤九、在所述体区表面形成由第一导电类型重掺杂区组成的源区。
步骤十、对所述半导体衬底进行背面减薄并进行背面离子注入在所述漂移区背面形成第一导电类型重掺杂的漏区。
进一步的改进是，还包括：
步骤九之后、步骤十之前还包括如下正面工艺：
在所述半导体衬底正面形成层间膜，形成穿过所述层间膜的接触孔，形成正面金属层并形化形成源极和栅极，所述栅极通过接触孔和所述多晶硅栅连接，所述源区和所述体区通过顶部的所述接触孔连接到所述源极。
步骤十之后还包括如下背面工艺：
形成背面金属层，所述背面金属层和所述漏区接触并作为漏极。
进一步的改进是，步骤七中采用热氧化工艺在所述沟槽的内部表面形成所述栅介质层。
进一步的改进是，所述硬质掩模层由氧化硅和氮化硅叠加形成。
本发明通过在沟槽底部的漂移区中形成反掺杂层，反掺杂层中的第二导电类型杂质能使反掺杂层的第一导电类型净杂质减少或者直接转换成第二导电类型净杂质的结构，这都能降低沟槽底部的漂移区的电场强度，从而提高器件的击穿电压。
另外，本发明的反掺杂层的第二导电类型杂质是通过沟槽形成后栅介质层和多晶硅栅形成之前通过垂直的离子注入形成，反掺杂层和沟槽具有自对准关系，这样使得反掺杂层能精确定位于沟槽的底部，从而不会对其它区域的漂移区的掺杂产生影响，所以本发明能够在不改变漂移区的工艺条件如掺杂浓度和厚度的条件下提高器件的击穿电压；而由于本发明提高器件的击穿电压不用改变漂移区的工艺条件，所以器件的其它性能如导通电阻能够得到保持。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有沟槽栅场效应晶体管的结构示意图；
图2是本发明实施例一沟槽栅场效应晶体管的结构示意图；
图3是本发明实施例二沟槽栅场效应晶体管的结构示意图；
图4是本发明实施例一沟槽栅场效应晶体管的制造方法中的器件结构意图。
具体实施方式
如图2所示，是本发明实施例一沟槽栅场效应晶体管的结构示意图；本发明实施例一沟槽栅场效应晶体管包括：
第一导电类型的漂移区1和第二导电类型的体区2，所述体区2位于所述漂移区1的表面；所述漂移区1形成于半导体衬底表面。较佳为，所述半导体衬底为硅衬底。
沟槽，所述沟槽穿过所述体区2并进入到所述漂移区1中。
在沟槽的内部表面形成有栅介质层3，在所述沟槽中填充有多晶硅栅4；被所述多晶硅栅4侧面覆盖的所述体区2表面用于形成沟道。较佳为，所述栅介质层3为氧化层。
在所述沟槽的底部的所述漂移区1中形成有反掺杂层7a，所述反掺杂层7a由第二导电类型杂质和所述漂移区1的第一导电类型杂质叠加形成，所述第二导电类型杂质在所述沟槽形成后以及在所述沟槽中形成所述栅介质层3和所述多晶硅栅4之前通过垂直的离子注入形成并使所述反掺杂层7a自对准位于所述沟槽的底部，所述反掺杂层7a用于降低所述沟槽底部的漂移区1的电场强度，能在不降低所述漂移区1的掺杂浓度和增加所述漂移区1的厚度的条件下提高器件的击穿电压。
本发明实施例一中，所述第二导电类型杂质的浓度大于所述漂移区1的第一导电类型杂质的浓度，所述反掺杂层7a的净掺杂类型为第二导电类型，所述反掺杂层7a和邻接的所述漂移区1之间形成PN结。在其它实施例中，也能为：所述第二导电类型杂质的浓度小于等于所述漂移区1的第一导电类型杂质的浓度，所述反掺杂层7a的净掺杂类型为第一导电类型且所述反掺杂层7a的第一导电类型掺杂浓度低于所述漂移区1的第一导电类型掺杂浓度。
所述反掺杂层7a和所述沟槽的底部表面接触并向上延伸且所述反掺杂层7a的向上延伸部分和所述沟槽的侧面接触。由图2所示可知，所述反掺杂层7a和所述漂移区1之间形成的PN结呈环形结构并将所述沟槽的底部包围。
在所述体区2表面形成有由第一导电类型重掺杂区组成的源区5；在所述漂移区1背面形成有第一导电类型重掺杂的漏区6。
还包括：
由正面金属层图形化形成的源极和栅极，所述栅极通过接触孔和所述多晶硅栅4连接，所述源区5和所述体区2通过顶部的所述接触孔连接到所述源极。
背面金属层，所述背面金属层和所述漏区6接触并作为漏极。
本发明实施例一中，所述沟槽栅场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型；所述反掺杂层7a的第二导电类型杂质能为硼，铟等。在其它实施例中，也能为：所述沟槽栅场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型，所述反掺杂层7a的第二导电类型杂质能为砷，磷，锑等。
如图3所示，是本发明实施例二沟槽栅场效应晶体管的结构示意图；本发明实施例二沟槽栅场效应晶体管和本发明实施例一沟槽栅场效应晶体管的区别之处为，本发明实施例二中的所述反掺杂层7b位于所述沟槽的底部表面的底部且不接触。
如图4所示，是本发明实施例一沟槽203栅场效应晶体管的制造方法中的器件结构意图，本发明实施例一沟槽203栅场效应晶体管的制造方法包括如下步骤：
步骤一、在半导体衬底表面形成第一导电类型的漂移区1。
步骤二、在形成有所述漂移区1的所述半导体衬底表面形成硬质掩模层。较佳为，所述硬质掩模层由氧化硅201和氮化硅202叠加形成。
步骤三、光刻定义沟槽203的形成区域，将所述沟槽203的形成区域的所述硬质掩模层去除，所述沟槽203的形成区域外的所述硬质掩模层保留。
步骤四、以所述硬质掩模层为掩模对所述半导体衬底进行刻蚀形成所述沟槽203，所述沟槽203位于所述漂移区1中且所述沟槽203的深度大于后续形成的体区2的深度。
步骤五、以所述硬质掩模层为掩模进行第二导电类型的垂直离子注入，该垂直离子注入在所述沟槽203的底部的所述漂移区1中自对准注入第二导电类型杂质204。对所述第二导电类型杂质204进行退火后形成如图2所示的由所述第二导电类型杂质204和所述漂移区1的第一导电类型杂质叠加形成反掺杂层7a，所述反掺杂层7a用于降低所述沟槽203底部的漂移区1的电场强度，能在不降低所述漂移区1的掺杂浓度和增加所述漂移区1的厚度的条件下提高器件的击穿电压。
本发明实施例一方法中，所述第二导电类型杂质204的浓度大于所述漂移区1的第一导电类型杂质的浓度，所述反掺杂层7a的净掺杂类型为第二导电类型，所述反掺杂层7a和邻接的所述漂移区1之间形成PN结。在其它实施例方法中也能为：所述第二导电类型杂质204的浓度小于等于所述漂移区1的第一导电类型杂质的浓度，所述反掺杂层7a的净掺杂类型为第一导电类型且所述反掺杂层7a的第一导电类型掺杂浓度低于所述漂移区1的第一导电类型掺杂浓度。
如图2所示，所述反掺杂层7a和所述沟槽203的底部表面接触并向上延伸且所述反掺杂层7a的向上延伸部分和所述沟槽203的侧面接触。在其它实施例方法中也能为：如图3所示，所述反掺杂层7b位于所述沟槽203的底部表面底部且不接触。
步骤六、去除所述硬质掩模层。
步骤七、如图2所示，在所述沟槽203的内部表面形成栅介质层3，在所述沟槽203中填充有多晶硅栅4。较佳为，采用热氧化工艺在所述沟槽203的内部表面形成所述栅介质层3。
步骤八、如图2所示，在所述漂移区1表面形成第二导电类型的体区2；被所述多晶硅栅4侧面覆盖的所述体区2表面用于形成沟道。
如图2所示，还包括步骤：
步骤九、在所述体区2表面形成由第一导电类型重掺杂区组成的源区5。
在所述半导体衬底正面形成层间膜，形成穿过所述层间膜的接触孔，形成正面金属层并形化形成源极和栅极，所述栅极通过接触孔和所述多晶硅栅4连接，所述源区5和所述体区2通过顶部的所述接触孔连接到所述源极。
步骤十、对所述半导体衬底进行背面减薄并进行背面离子注入在所述漂移区1背面形成第一导电类型重掺杂的漏区6。
形成背面金属层，所述背面金属层和所述漏区6接触并作为漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (17)

1.一种沟槽栅场效应晶体管，其特征在于，包括：
第一导电类型的漂移区和第二导电类型的体区，所述体区位于所述漂移区的表面；所述漂移区形成于半导体衬底表面；
沟槽，所述沟槽穿过所述体区并进入到所述漂移区中；
在沟槽的内部表面形成有栅介质层，在所述沟槽中填充有多晶硅栅；被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道；
在所述沟槽的底部的所述漂移区中形成有反掺杂层，所述反掺杂层由第二导电类型杂质和所述漂移区的第一导电类型杂质叠加形成，所述第二导电类型杂质在所述沟槽形成后以及在所述沟槽中形成所述栅介质层和所述多晶硅栅之前通过垂直的离子注入形成并使所述反掺杂层自对准位于所述沟槽的底部，所述反掺杂层用于降低所述沟槽底部的漂移区的电场强度，能在不降低所述漂移区的掺杂浓度和增加所述漂移区的厚度的条件下提高器件的击穿电压。
2.如权利要求1所述的沟槽栅场效应晶体管，其特征在于：
所述第二导电类型杂质的浓度小于等于所述漂移区的第一导电类型杂质的浓度，所述反掺杂层的净掺杂类型为第一导电类型且所述反掺杂层的第一导电类型掺杂浓度低于所述漂移区的第一导电类型掺杂浓度；
或者，所述第二导电类型杂质的浓度大于所述漂移区的第一导电类型杂质的浓度，所述反掺杂层的净掺杂类型为第二导电类型，所述反掺杂层和邻接的所述漂移区之间形成PN结。
3.如权利要求2所述的沟槽栅场效应晶体管，其特征在于：所述反掺杂层和所述沟槽的底部表面接触并向上延伸且所述反掺杂层的向上延伸部分和所述沟槽的侧面接触；
或者，所述反掺杂层位于所述沟槽的底部表面的底部且不接触。
4.如权利要求1所述的沟槽栅场效应晶体管，其特征在于：在所述体区表面形成有由第一导电类型重掺杂区组成的源区；
在所述漂移区背面形成有第一导电类型重掺杂的漏区。
5.如权利要求4所述的沟槽栅场效应晶体管，其特征在于，还包括：
由正面金属层图形化形成的源极和栅极，所述栅极通过接触孔和所述多晶硅栅连接，所述源区和所述体区通过顶部的所述接触孔连接到所述源极；
背面金属层，所述背面金属层和所述漏区接触并作为漏极。
6.如权利要求1所述的沟槽栅场效应晶体管，其特征在于：所述半导体衬底为硅衬底。
7.如权利要求1所述的沟槽栅场效应晶体管，其特征在于：所述栅介质层为氧化层。
8.如权利要求1-7中任一权利要求所述的沟槽栅场效应晶体管，其特征在于：所述沟槽栅场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
9.一种沟槽栅场效应晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面形成第一导电类型的漂移区；
步骤二、在形成有所述漂移区的所述半导体衬底表面形成硬质掩模层；
步骤三、光刻定义沟槽的形成区域，将所述沟槽的形成区域的所述硬质掩模层去除，所述沟槽的形成区域外的所述硬质掩模层保留；
步骤四、以所述硬质掩模层为掩模对所述半导体衬底进行刻蚀形成所述沟槽，所述沟槽位于所述漂移区中且所述沟槽的深度大于后续形成的体区的深度；
步骤五、以所述硬质掩模层为掩模进行第二导电类型的垂直离子注入，该垂直离子注入在所述沟槽的底部的所述漂移区中自对准注入第二导电类型杂质，由所述第二导电类型杂质和所述漂移区的第一导电类型杂质叠加形成反掺杂层，所述反掺杂层用于降低所述沟槽底部的漂移区的电场强度，能在不降低所述漂移区的掺杂浓度和增加所述漂移区的厚度的条件下提高器件的击穿电压；
步骤六、去除所述硬质掩模层；
步骤七、在所述沟槽的内部表面形成栅介质层，在所述沟槽中填充有多晶硅栅；
步骤八、在所述漂移区表面形成第二导电类型的体区；被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。
10.如权利要求9所述的沟槽栅场效应晶体管的制造方法，其特征在于：
所述第二导电类型杂质的浓度小于等于所述漂移区的第一导电类型杂质的浓度，所述反掺杂层的净掺杂类型为第一导电类型且所述反掺杂层的第一导电类型掺杂浓度低于所述漂移区的第一导电类型掺杂浓度；
或者，所述第二导电类型杂质的浓度大于所述漂移区的第一导电类型杂质的浓度，所述反掺杂层的净掺杂类型为第二导电类型，所述反掺杂层和邻接的所述漂移区之间形成PN结。
11.如权利要求9所述的沟槽栅场效应晶体管的制造方法，其特征在于：所述反掺杂层和所述沟槽的底部表面接触并向上延伸且所述反掺杂层的向上延伸部分和所述沟槽的侧面接触；
或者，所述反掺杂层位于所述沟槽的底部表面的底部且不接触。
12.如权利要求9所述的沟槽栅场效应晶体管的制造方法，其特征在于，还包括步骤：
步骤九、在所述体区表面形成由第一导电类型重掺杂区组成的源区；
步骤十、对所述半导体衬底进行背面减薄并进行背面离子注入在所述漂移区背面形成第一导电类型重掺杂的漏区。
13.如权利要求12所述的沟槽栅场效应晶体管的制造方法，其特征在于，还包括：
步骤九之后、步骤十之前还包括如下正面工艺：
在所述半导体衬底正面形成层间膜，形成穿过所述层间膜的接触孔，形成正面金属层并形化形成源极和栅极，所述栅极通过接触孔和所述多晶硅栅连接，所述源区和所述体区通过顶部的所述接触孔连接到所述源极；
步骤十之后还包括如下背面工艺：
形成背面金属层，所述背面金属层和所述漏区接触并作为漏极。
14.如权利要求9所述的沟槽栅场效应晶体管的制造方法，其特征在于：所述半导体衬底为硅衬底。
15.如权利要求9所述的沟槽栅场效应晶体管的制造方法，其特征在于：步骤七中采用热氧化工艺在所述沟槽的内部表面形成所述栅介质层。
16.如权利要求9所述的沟槽栅场效应晶体管的制造方法，其特征在于：所述硬质掩模层由氧化硅和氮化硅叠加形成。
17.如权利要求0-16中任一权利要求所述的沟槽栅场效应晶体管的制造方法，其特征在于：所述沟槽栅场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
CN201610675000.0A 2016-08-16 2016-08-16 沟槽栅场效应晶体管及制造方法 Pending CN106057905A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610675000.0A CN106057905A (zh) 2016-08-16 2016-08-16 沟槽栅场效应晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610675000.0A CN106057905A (zh) 2016-08-16 2016-08-16 沟槽栅场效应晶体管及制造方法

Publications (1)

Publication Number Publication Date
CN106057905A true CN106057905A (zh) 2016-10-26

Family

ID=57195591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610675000.0A Pending CN106057905A (zh) 2016-08-16 2016-08-16 沟槽栅场效应晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN106057905A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223931A (zh) * 2018-11-26 2020-06-02 深圳尚阳通科技有限公司 沟槽mosfet及其制造方法
CN112164722A (zh) * 2020-11-04 2021-01-01 深圳市威兆半导体有限公司 具有均匀掺杂沟道的屏蔽栅mosfet器件及加工工艺
CN112802753A (zh) * 2020-12-31 2021-05-14 广州粤芯半导体技术有限公司 半导体器件的制造方法
CN115376918A (zh) * 2022-10-26 2022-11-22 深圳市美浦森半导体有限公司 一种igbt器件及其制造方法
WO2023092477A1 (zh) * 2021-11-26 2023-06-01 华为技术有限公司 晶体管的制备方法、芯片和终端
CN116435336A (zh) * 2023-03-22 2023-07-14 瑶芯微电子科技(上海)有限公司 沟槽型mosfet电场保护结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
DE10005772A1 (de) * 2000-02-10 2001-08-23 Infineon Technologies Ag Trench-MOSFET
US20100102383A1 (en) * 2008-10-23 2010-04-29 Rohm Co., Ltd. Semiconductor device
CN102103997A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 沟槽型功率mos器件的结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
DE10005772A1 (de) * 2000-02-10 2001-08-23 Infineon Technologies Ag Trench-MOSFET
US20100102383A1 (en) * 2008-10-23 2010-04-29 Rohm Co., Ltd. Semiconductor device
CN102103997A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 沟槽型功率mos器件的结构及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223931A (zh) * 2018-11-26 2020-06-02 深圳尚阳通科技有限公司 沟槽mosfet及其制造方法
CN111223931B (zh) * 2018-11-26 2023-06-23 深圳尚阳通科技股份有限公司 沟槽mosfet及其制造方法
CN112164722A (zh) * 2020-11-04 2021-01-01 深圳市威兆半导体有限公司 具有均匀掺杂沟道的屏蔽栅mosfet器件及加工工艺
CN112802753A (zh) * 2020-12-31 2021-05-14 广州粤芯半导体技术有限公司 半导体器件的制造方法
WO2023092477A1 (zh) * 2021-11-26 2023-06-01 华为技术有限公司 晶体管的制备方法、芯片和终端
CN115376918A (zh) * 2022-10-26 2022-11-22 深圳市美浦森半导体有限公司 一种igbt器件及其制造方法
CN116435336A (zh) * 2023-03-22 2023-07-14 瑶芯微电子科技(上海)有限公司 沟槽型mosfet电场保护结构及制备方法
CN116435336B (zh) * 2023-03-22 2024-01-12 瑶芯微电子科技(上海)有限公司 沟槽型mosfet电场保护结构及制备方法

Similar Documents

Publication Publication Date Title
CN103828058B (zh) 包括垂直半导体元件的半导体器件
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
CN106057905A (zh) 沟槽栅场效应晶体管及制造方法
CN103137697B (zh) 功率mosfet及其形成方法
CN102694009B (zh) 半导体器件及其制造方法
CN100461450C (zh) 半导体装置及其制造方法
CN104637821B (zh) 超级结器件的制造方法
US9018701B2 (en) Avalanche capability improvement in power semiconductor devices using three masks process
KR20130135710A (ko) 트렌치 전력 ｍｏｓｆｅｔ
CN103456788A (zh) 垂直功率mosfet及其形成方法
CN103715072B (zh) 用于生产半导体器件的方法和场效应半导体器件
US9853099B1 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
JP2013058575A (ja) 半導体装置及びその製造方法
WO2016058277A1 (zh) 一种浅沟槽半超结vdmos器件及其制造方法
CN103681322A (zh) 一种功率半导体器件及其制备方法
CN103337498A (zh) 一种bcd半导体器件及其制造方法
CN105932064B (zh) 沟槽栅功率mosfet及制造方法
CN105914231A (zh) 电荷存储型igbt及其制造方法
CN106129105A (zh) 沟槽栅功率mosfet及制造方法
CN102723278B (zh) 半导体结构形成方法
CN103050523A (zh) 绝缘栅双极型晶体管及其制造方法
JP6022777B2 (ja) 半導体装置の製造方法
US9406796B2 (en) Semiconductor device
KR100940643B1 (ko) 반도체 소자의 제조방법
CN108352405B (zh) 功率mosfet和用于制造功率mosfet的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161026

WD01 Invention patent application deemed withdrawn after publication