CN104576732A - 一种寄生FinFET的横向双扩散半导体器件 - Google Patents
一种寄生FinFET的横向双扩散半导体器件 Download PDFInfo
- Publication number
- CN104576732A CN104576732A CN201310496879.9A CN201310496879A CN104576732A CN 104576732 A CN104576732 A CN 104576732A CN 201310496879 A CN201310496879 A CN 201310496879A CN 104576732 A CN104576732 A CN 104576732A
- Authority
- CN
- China
- Prior art keywords
- region
- finfet
- well region
- fin
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种寄生FinFET的横向双扩散半导体器件，包括：半导体衬底；位于所述半导体衬底上的鳍片结构；位于所述鳍片结构内并列设置的第一阱区和第二阱区，所述第一阱区与所述第二阱区的掺杂类型不同；位于所述第二阱区内的源区；位于所述第一阱区内的浅沟槽隔离结构和漏区，所述浅沟槽隔离结构位于所述源区和所述漏区之间；横跨所述鳍片结构的栅极，所述栅极还覆盖部分所述第一阱区和所述第二阱区，且部分覆盖所述浅沟槽隔离结构，其中，所述鳍片结构在所述漏区侧具有彼此分开的两个分支鳍片结构，以加快离子的扩散。根据本发明制备的半导体器件，提高了FinFET的LDMOS器件源区侧面的击穿电压值。
Description
技术领域
本发明涉及横向双扩散金属氧化物半导体场效应晶体管（LateralDouble Diffused MOSFET，LDMOS）技术领域，特别涉及一种寄生FinFET的LDMOS器件结构。
背景技术
随着半导体技术的不断发展，横向双扩散金属氧化物半导体场效应晶体管（LDMOS）器件由于其具有良好的短沟道特性而被广泛的应用于功率集成电路。LDMOS器件非常适合应用于RF（射频）基站和功率MOSFET（金属氧化物半导体场效应晶体管）转换。在RF技术的应用中，由于LDMOS具有高功率性能、高增益、优良的线性度（linearity）以及低制造成本，LDMOS器件主要应用在基站电路中。在功率MOSFET的应用中，例如在DC-CD转换器中，LDMOS器件具有优秀的转换性能，与其他的功率转换设备相比LDMOS器件能够降低转换损耗。因此，LDMOS技术为新一代基站放大器带来较高的功率峰均比、更高增益与线性度，同时为多媒体服务带来更高的数据传输率。
由于LDMOS器件通常用于功率电路，例如RF技术和功率MOSFETs器件中，功率电路需要获得高压功率放大和较大的输出功率，因此LDMOS器件必须能承受较高的电压。随着LDMOS的广泛应用功率集成电路，对LDMOS的器件性能要求也越来越高，要求较高的LDMOS器件的击穿电压，还可能要求增加阈值漂移和良好的性能，总之，对具有更高的击穿电压的LDMOS器件的需求越来越迫切。现有的LDMOS器件很难满足具有较高击穿电压的要求。
随着半导体器件的不断缩小来自制造和设计方面的挑战促使三维设计如鳍片场效应晶体管(FinFET)的发展，在FinFET的制作工艺中，LDMOS器件通常由平面器件转变成为鳍片结构器件，LDMOS平面工艺在转变为FinFET工艺之后，LDMOS器件的击穿电压将降低。因此，在FinFET工艺中如何提高LDMOS器件的击穿电压是急需解决的问题。
如图1为根据现有技术制作的FinFET的LDMOS器件的俯视结构示意图。如图1所示，FinFET的LDMOS器件包括源极100、栅极101、漏极102，以及位于栅极101和漏极102下方的鳍片结构103，位于栅极101和漏极102之间的隔离区（STI）104。如图2A-2B为根据现有技术制作的FinFET的LDMOS器件的剖面结构示意图。附图2A-2B为沿图1中的X方向做截面所得到的FinFET的LDMOS器件的剖面结构示意图。以NLDMOS器件为例，如图2A所示，LDMOS器件包括衬底200，衬底内形成有源区，衬底内的P阱201，位于衬底200和P阱201表层交界处的场氧化层（STI）202，位于半导体衬底200内的漂移区（N阱），漂移区上方的覆盖有漂移区场氧化层203，位于阱区201内的源区204，位于漂移区内的漏区205，位于衬底200上方的栅极结构206，在源区、漏区以及栅极上可以分别构图引出源极、漏极、以及栅极。图2B为PLDMOS器件的剖面结构示意图，与图2A相比仅需做简单变形即可实现。
因此，需要一种新型的FinFET的LDMOS半导体器件，以能提高在FinFET工艺中的LDMOS器件的击穿电压。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了有效解决上述问题，一种寄生FinFET的横向双扩散金属氧化物半导体场效应晶体管，包括：半导体衬底；位于所述半导体衬底上的鳍片结构；位于所述鳍片结构内并列设置的第一阱区和第二阱区，所述第一阱区与所述第二阱区的掺杂类型不同；位于所述第二阱区内的源区；位于所述第一阱区内的浅沟槽隔离结构和漏区，所述浅沟槽隔离结构位于所述源区和所述漏区之间；横跨所述鳍片结构的栅极，所述栅极还覆盖部分所述第一阱区和所述第二阱区，且部分覆盖所述浅沟槽隔离结构，其中，所述鳍片结构在所述漏区侧具有彼此分开的两个分支鳍片结构，以加快离子的扩散。
优选地，位于所述漏区侧面的所述两个鳍片结构的中心与沟道区域中的所述鳍片之间的中心位置在同一直线上。
优选地，位于所述漏区侧面的所述两个鳍片结构增大了所述漏区侧面电压的下降距离。
优选地，位于所述漏区侧面的所述两个鳍片结构提高了漏区侧面的击穿电压。
优选地，还包括多个与所述鳍片结构平行设置的鳍片结构，相邻的两个鳍片结构共用一个所述分支鳍片结构。
优选地，所述分支鳍片结构的中心线与所述两个相邻鳍片结构的中间线对齐。
综上所述，根据本发明制备的半导体器件，增大了漏区侧面的电压下降距离（falling distance），以提高了FinFET的LDMOS器件源区侧面的击穿电压值。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为根据现有技术制作的FinFET的LDMOS器件的俯视结构示意图；
图2A-2B为根据现有技术制作的FinFET的LDMOS器件的剖面结构示意图；
图3为根据本发明的一个实施方式制作的FinFET的LDMOS器件的俯视结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何改进制作半导体器件结构的工艺来解决现有技术中的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
本文中。“上”“下”“左”“右”的方向型术语是相对于附图中FinFET的LDMOS的方位来定义的（例如，左右方向是指FinFET的LDMOS的沟道方向、其平行于衬底表面、上下方向垂直于衬底表面）。并且，应当理解到，这些方向性术语是相对概念，它们用于相对的描述和澄清，其可以根据FinFET的LDMOS所放置的方位的变化而相应地发生变化。
为了解决现有技术中的问题，本发明提出了一种新型的FinFET的LDMOS半导体器件结构。下面结合附图3对本发明的具体实施方式做详细说明。参照图3，示出根据本发明一个方面的实施例的相关步骤的示意图。
下面结合附图3对本发明的具体实施方式做详细的说明。参照图3，示出根据本发明的一个实施方式制作的FinFET的LDMOS器件的俯视结构示意图。在该实施例中，横向双扩散金属氧化物半导体场效应晶体管为N型器件，以下结合图3对该实施例的LDMOS结构进行具体说明。
图3为根据本发明的一个实施方式制作的LDMOS器件的俯视结构示意图，LDMOS器件包括半导体衬底300、源极301、栅极302、漏极303，以及位于栅极301和漏极303下方的鳍片结构304，位于栅极301和漏极303之间的隔离区（STI）305。半导体衬底300包括源区和漏区，分别在源区和漏区上形成源极和漏极。根据本发明制作的半导体器件结构，在漏区侧面添加分开的两个鳍片结构304a和304b，以提高了器件中的离子扩散。同时，在如3图所示的器件结构中，漏区侧面鳍片的中心与沟道区域中的两鳍片之间的中心位置在同一直线上，具体的，漏区侧面的鳍片结构304a的中心与沟道区域中的两个鳍片304c和304d中心在同一直线上。在半导体衬底表面上形成有部分覆盖源区的栅极302；其中，所述栅极302的材料优选多晶硅。
横向双扩散金属氧化物半导体场效应晶体管的实施方式以N型器件为例，本发明提供了一种提高击穿电压的FinFET的LDMOS半导体器件结构，如图3中所示，相比与图1所示的LDMOS的俯视示意图，本发明提供了一种从FinFET的LDMOS半导体器件的布局（layout）方式上获得较高击穿电压，就是将传统FinFET的LDMOS中的位于半导体衬底上的鳍片结构变为漏区侧面鳍片的中心与沟道区域中的两鳍片之间的中心位置在同一直线上，这种器件结构增大了漏区侧面的电压下降距离（fallingdistance），以提高了FinFET的LDMOS器件源区侧面的击穿电压值。其中，FinFET的LDMOS器件结构还包括多个与所述鳍片结构平行设置的鳍片结构，相邻的两个鳍片结构共用一个所述分支鳍片结构，所述分支鳍片结构的中心线与所述两个相邻鳍片结构的中间线对齐。
在该实施例中，具有FinFET的横向双扩散金属氧化物半导体场效应晶体管为N型器件，以下对该实施例的FinFET的LDMOS结构进行具体说明。
FinFET的LDMOS形成于半导体衬底上，半导体衬底为硅衬底。在半导体衬底内掺杂形成漂移区（阱区）和阱区。漂移区（阱区）和阱区的掺杂类型不同。
在本实施例中所述衬底为P型衬底，其具体的掺杂浓度不受本发明限制性的。半导体衬底具体的可以通过外延生长形成，也可以为晶圆衬底。
采用标准的阱注入工艺在半导体衬底中形成P阱。可以通过高能量注入工艺形成P阱，也可以通过低能量注入，搭配高温热退火过程形成P阱。在阱中可以形成LDMOS器件的源区和体引出区。漂移区和P阱形成方式相似，可以通过高能量注入工艺形成，也可以通过低能量注入，搭配高温热退火过程形成。
在半导体衬底上形成P阱作为体区。优选实例中，体区的掺杂浓度范围可以为1015原子/cm3～1018原子/cm3，例如掺杂浓度设置为1017原子/cm3。对于N沟道LDMOS，漂移区为N型掺杂。同时还在半导体衬底中形成漂移区，漂移区位于半导体衬底内，且位于源极和漏极之间，漂移区一般为轻掺杂区，漂移区的存在可提供LDMOS器件的击穿电压，同时减小源、漏极之间的寄生电容，对于N沟槽LDMOS，漂移区为N型掺杂，其掺杂浓度一般低于漏极的掺杂浓度，在优选实施例中，漂移区掺杂浓度范围可以为1015原子/cm3～1018原子/cm3。后续形成的漂移区场氧化层即是在漂移区上方形成的场区，所述场区为浅沟槽隔离结构（STI）。
在本发明的一具体实施方式中，在半导体衬底上形成有氮化硅层和氧化硅层，以具有漂移区的光刻胶层为掩膜，采用干法刻蚀依次刻蚀掉漂移区上方的氮化硅层和氧化硅层，以及硅层，以形成沟槽结构，去除具有漂移区图案的光刻胶层，采用氧化层淀积和磨平方式形成浅沟槽隔离结构（STI），所述浅沟槽隔离结构位于所述源区和所述漏区之间。
采用浅沟槽隔离技术在半导体衬底上形成隔离区氧化层。半导体衬底内形成有阱区和漂移区。
在所述阱上形成半导体材料层，图案化所述半导体材料层得到鳍片结构。接着，形成横跨且包围所述鳍片结构的栅极，所述栅极同时覆盖部分所述漂移区（N阱）和所述P阱区，且部分覆盖所述浅沟槽隔离结构，其中，在所述漏区侧面具有彼此分开的两个分支鳍片结构，以加快半导体器件中的离子扩散。
在本发明的一具体实施方式中，在半导体衬体内注入形成阱区和漂移区，阱区和漂移区都可以通过高能量注入形成，也可以通过低能量注入，搭配高温热退火形成。阱区作为体区，在体区内注入P+型杂质形成体引出区，以及注入N+型杂质形成源区。在漂移区内注入N+型杂质形成漏区。源区和漏区的掺杂浓度可以相同，因此，二者可以同步地掺杂形成。在优选实施例中，源区和漏区的N型掺杂浓度范围可以为1018原子/cm3～1021原子/cm3，例如掺杂浓度设置为1020原子/cm3。
最后在半导体衬底上沉积层间介质层（未示出），并在层间介质层上形成相应的通孔，在所述相应通孔中引入金属可将栅极、源极、漏极和体引出区与相应的栅极G、源极S、漏极D和Bulk相连。
横向双扩散金属氧化物半导体场效应晶体管的制造方法也以N型器件为例，包括以下步骤
步骤a：在P型衬底上采用标准的阱注入工艺，形成P阱；
步骤b：在P型衬体上注入N型杂质形成漂移区；
步骤c：采用标准的浅沟槽隔离工艺或热氧化生长工艺，定义器件的有源区，并在场区形成场氧化层；
步骤d：在P型衬底上形成鳍片结构；
步骤e：利用标准的多晶硅淀积和刻蚀工艺在鳍片结构上形成栅极；
步骤f：阱区内注入P+型杂质形成体引区，阱区及漂移区内注入N+杂质形成源、漏极；
沉积形成介质层、刻蚀接触孔、在接触孔中沉积金属层、刻蚀金属导线以及钝化等步骤均是本领域的技术人员熟知的技术手段在此就不详细赘述。
以上所示实施方式仅是以NMOS为例，也可以应用在PMOS，本发明技术人员仅需做简单变形即可实现。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。
Claims (6)
1.一种寄生FinFET的横向双扩散半导体器件，包括：
半导体衬底；
位于所述半导体衬底上的鳍片结构；
位于所述鳍片结构内并列设置的第一阱区和第二阱区，所述第一阱区与所述第二阱区的掺杂类型不同；
位于所述第二阱区内的源区；
位于所述第一阱区内的浅沟槽隔离结构和漏区，所述浅沟槽隔离结构位于所述源区和所述漏区之间；
横跨所述鳍片结构的栅极，所述栅极还覆盖部分所述第一阱区和所述第二阱区，且部分覆盖所述浅沟槽隔离结构，
其中，所述鳍片结构在所述漏区侧具有彼此分开的两个分支鳍片结构，以加快离子的扩散。
2.如权利要求1所述的寄生FinFET的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，位于所述漏区侧面的所述两个鳍片结构的中心与沟道区域中的所述鳍片之间的中心位置在同一直线上。
3.如权利要求1所述的寄生FinFET的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，位于所述漏区侧面的所述两个鳍片结构增大了所述漏区侧面电压的下降距离。
4.如权利要求1所述的寄生FinFET的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，位于所述漏区侧面的所述两个鳍片结构提高了漏区侧面的击穿电压。
5.如权利要求1所述的寄生FinFET的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，还包括多个与所述鳍片结构平行设置的鳍片结构，相邻的两个鳍片结构共用一个所述分支鳍片结构。
6.如权利要求5所述的寄生FinFET的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，所述分支鳍片结构的中心线与所述两个相邻鳍片结构的中间线对齐。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310496879.9A CN104576732B (zh) | 2013-10-21 | 2013-10-21 | 一种寄生FinFET的横向双扩散半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310496879.9A CN104576732B (zh) | 2013-10-21 | 2013-10-21 | 一种寄生FinFET的横向双扩散半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576732A true CN104576732A (zh) | 2015-04-29 |
| CN104576732B CN104576732B (zh) | 2018-02-06 |
Family
ID=53092382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310496879.9A Active CN104576732B (zh) | 2013-10-21 | 2013-10-21 | 一种寄生FinFET的横向双扩散半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576732B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428353A (zh) * | 2015-12-17 | 2016-03-23 | 江南大学 | 一种具有类鳍式ldmos结构的高压esd保护器件 |
| EP3226297A1 (en) * | 2016-03-29 | 2017-10-04 | Semiconductor Manufacturing International Corporation (Shanghai) | High voltage esd device for finfet technology |
| EP3252814A1 (en) * | 2016-06-01 | 2017-12-06 | Semiconductor Manufacturing International Corporation (Shanghai) | Esd protection device and method |
| CN114078704A (zh) * | 2020-08-18 | 2022-02-22 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130062692A1 (en) * | 2011-09-14 | 2013-03-14 | Broadcom Corporation | Half-FinFET Semiconductor Device and Related Method |
| CN103247574A (zh) * | 2012-02-09 | 2013-08-14 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管（finfet）器件的切割掩模图案化工艺 |
-
2013
- 2013-10-21 CN CN201310496879.9A patent/CN104576732B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130062692A1 (en) * | 2011-09-14 | 2013-03-14 | Broadcom Corporation | Half-FinFET Semiconductor Device and Related Method |
| CN103247574A (zh) * | 2012-02-09 | 2013-08-14 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管（finfet）器件的切割掩模图案化工艺 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428353B (zh) * | 2015-12-17 | 2018-08-21 | 江南大学 | 一种具有类鳍式ldmos结构的高压esd保护器件 |
| CN105428353A (zh) * | 2015-12-17 | 2016-03-23 | 江南大学 | 一种具有类鳍式ldmos结构的高压esd保护器件 |
| EP3226297A1 (en) * | 2016-03-29 | 2017-10-04 | Semiconductor Manufacturing International Corporation (Shanghai) | High voltage esd device for finfet technology |
| CN107240584A (zh) * | 2016-03-29 | 2017-10-10 | 中芯国际集成电路制造(上海)有限公司 | 静电放电esd保护器件和半导体装置 |
| CN107240584B (zh) * | 2016-03-29 | 2019-09-20 | 中芯国际集成电路制造(上海)有限公司 | 静电放电esd保护器件和半导体装置 |
| US9978741B2 (en) | 2016-03-29 | 2018-05-22 | Semiconductor Manufacturing International (Shanghai) Corporation | High voltage ESD device for finfet technology |
| EP3252814A1 (en) * | 2016-06-01 | 2017-12-06 | Semiconductor Manufacturing International Corporation (Shanghai) | Esd protection device and method |
| US10153271B2 (en) | 2016-06-01 | 2018-12-11 | Semiconductor Manufacturing International (Shanghai) Corporation | ESD protection device and method |
| CN107452729A (zh) * | 2016-06-01 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 静电放电 esd 保护器件和半导体装置 |
| US10720424B2 (en) | 2016-06-01 | 2020-07-21 | Semiconductor Manufacturing International (Shanghai) Corporation | ESD protection device |
| CN107452729B (zh) * | 2016-06-01 | 2020-09-15 | 中芯国际集成电路制造(上海)有限公司 | 静电放电esd保护器件和半导体装置 |
| CN114078704A (zh) * | 2020-08-18 | 2022-02-22 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN114078704B (zh) * | 2020-08-18 | 2024-03-08 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576732B (zh) | 2018-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101312211B (zh) | 半导体器件及其制造方法 | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| US8575691B2 (en) | Lateral-diffusion metal-oxide semiconductor device | |
| US20070181941A1 (en) | High voltage semiconductor devices and methods for fabricating the same | |
| US8809150B2 (en) | MOS with recessed lightly-doped drain | |
| CN109065539B (zh) | 一种bcd半导体器件及其制造方法 | |
| CN103579342A (zh) | 半导体装置及其制造方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| JP2010135791A (ja) | 半導体素子及びその製造方法 | |
| CN102184871B (zh) | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN105374686A (zh) | 一种ldmos器件的制作方法 | |
| CN103151268A (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| WO2019228069A1 (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| CN113964188A (zh) | 横向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN102543738A (zh) | 高压ldmos器件及其制造方法 | |
| CN102751332A (zh) | 耗尽型功率半导体器件及其制造方法 | |
| CN104576732B (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN103872054B (zh) | 一种集成器件及其制造方法、分立器件、cdmos | |
| CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN101916783B (zh) | 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 | |
| CN202205755U (zh) | 具有超结结构的平面型功率mosfet器件 | |
| CN108110056B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN102646712A (zh) | 一种ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |