CN106876256B - SiC双槽UMOSFET器件及其制备方法 - Google Patents
SiC双槽UMOSFET器件及其制备方法 Download PDFInfo
- Publication number
- CN106876256B CN106876256B CN201710210728.0A CN201710210728A CN106876256B CN 106876256 B CN106876256 B CN 106876256B CN 201710210728 A CN201710210728 A CN 201710210728A CN 106876256 B CN106876256 B CN 106876256B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- source
- gate
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 91
- 238000002513 implantation Methods 0.000 claims description 36
- 238000009616 inductively coupled plasma Methods 0.000 claims description 35
- 150000002500 ions Chemical class 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000006731 degradation reaction Methods 0.000 abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 31
- 239000003292 glue Substances 0.000 description 30
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 24
- 229910052757 nitrogen Inorganic materials 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000004140 cleaning Methods 0.000 description 18
- 238000001259 photo etching Methods 0.000 description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 16
- 239000012159 carrier gas Substances 0.000 description 16
- 229910000077 silane Inorganic materials 0.000 description 16
- -1 nitrogen ion Chemical class 0.000 description 15
- 238000000151 deposition Methods 0.000 description 14
- 238000002347 injection Methods 0.000 description 13
- 239000007924 injection Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 12
- 239000012535 impurity Substances 0.000 description 12
- 239000001294 propane Substances 0.000 description 12
- 239000012495 reaction gas Substances 0.000 description 12
- 238000000137 annealing Methods 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 8
- 239000007788 liquid Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical group C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 3
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种SiC双槽UMOSFET器件的制备方法，其特征在于，包括：选取SiC衬底；在所述SiC衬底连续表面生长漂移层、外延层及源区层；对所述源区层、所述外延层及所述漂移层进行刻蚀形成栅槽；对所述栅槽进行离子注入形成栅介质保护区；对所述源区层、所述外延层及所述漂移层进行刻蚀形成源槽；对所述源槽进行离子注入形成源槽拐角保护区；在所述栅槽内生长栅介质层及栅极层以形成栅极；钝化处理并制备电极以形成所述SiC双槽UMOSFET器件。本发明通过在源极和漂移层及外延层的界面形成肖特基接触，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种SiC双槽UMOSFET器件及其制备方法。
背景技术
宽带隙半导体材料SiC具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温、高压、大功率、抗辐照的半导体器件。在功率电子领域中，功率MOSFET已被广泛应用，它具有栅极驱动简单，开关时间短等特点。垂直结构的UMOSFET相对于横向结构的MOSFET，具有导通电阻小，元胞尺寸小的优点，具有广阔的应用前景。
但在UMOSFET中，槽栅拐角处的电场集中很容易导致该处氧化层被提前击穿，对于SiC材料来说这一现象更为严重。通过在栅槽的底部设计一层P+型掺杂区域即P+栅介质保护区，使槽底的尖峰电场从栅氧化层上转移到P+栅介质保护区与N-漂移层所构成的PN结上，进而缓解了栅氧电场带来的可靠性问题。并且双槽结构的UMOSFET，通过在源极刻槽，该区域深入N-漂移层的深度要大于栅氧在N-漂移层中的深度，利用这点，氧化层处的电场因为源槽的存在而转移到源槽拐角处，进一步改善器件的击穿特性。同时MOSFET在变流器中作为功率开关，当其体二极管作为续流通路持续流过正向电流时，会发生“通电劣化”现象，使导通电阻和二极管的正向导通压降增大，并引起可靠性问题。
因此在实际的应用中，通常采用在器件源漏极两端并联一个开启电压小于体二极管的肖特基二极管的方法来提供续流通路。显然这种方法极大地增加了电路设计的复杂性和成本费用。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种SiC双槽UMOSFET器件的制备方法。
具体地，本发明一个实施例提出的一种SiC双槽UMOSFET器件的制备方法，包括：
步骤1、选取SiC衬底；
步骤2、在所述SiC衬底连续表面生长漂移层、外延层及源区层；
步骤3、对所述源区层、所述外延层及所述漂移层进行刻蚀形成栅槽；
步骤4、对所述栅槽进行离子注入形成栅介质保护区；
步骤5、对所述源区层、所述外延层及所述漂移层进行刻蚀形成源槽；
步骤6、对所述源槽进行离子注入形成源槽拐角保护区；
步骤7、在所述栅槽内生长栅介质层及栅极层以形成栅极；
步骤8、钝化处理并制备电极以形成所述SiC双槽UMOSFET器件。
在本发明的一个实施例中，步骤2包括：
步骤21、利用外延生长工艺，在所述SiC衬底表面生长所述漂移层；
步骤22、利用外延生长工艺，在所述漂移层表面生长所述外延层；
步骤23、利用外延生长工艺，在所述外延层表面外延生长所述源区层。
在本发明的一个实施例中，步骤3包括：
利用ICP刻蚀工艺，采用第一掩膜版，对所述源区层表面进行刻蚀，在所述源区层、所述外延层及所述漂移层中形成所述栅槽。
在本发明的一个实施例中，步骤4包括：
利用自对准注入工艺，采用第一掩膜版，对所述栅槽进行Al离子注入在所述漂移层内形成所述栅介质保护区。
在本发明的一个实施例中，步骤5包括：
利用ICP刻蚀工艺，采用第二掩膜版，对所述源区层表面进行刻蚀，在所述源区层、所述外延层及所述漂移层中形成所述源槽。
在本发明的一个实施例中，步骤6包括：
利用自对准注入工艺，采用第二掩膜版，对所述源槽进行Al离子注入在所述漂移层内形成所述源槽拐角保护区。
在本发明的一个实施例中，对所述源槽进行Al离子注入，包括：
采用450keV的注入能量、7.97×1013cm-2的注入剂量，对所述源槽进行第一次Al离子注入；
采用300keV的注入能量、4.69×1013cm-2的注入剂量，对所述源槽进行第二次Al离子注入；
采用200keV的注入能量、3.27×1013cm-2的注入剂量，对所述源槽进行第三次Al离子注入；
采用120keV的注入能量、2.97×1013cm-2的注入剂量，对所述源槽进行第四次Al离子注入。
在本发明的一个实施例中，步骤7包括：
利用干氧工艺，在所述栅槽内生长SiO2材料以形成所述栅介质层；
利用HWLPCVD工艺，在所述栅槽内生长多晶Si材料以形成所述栅极层；
在本发明的一个实施例中，步骤8包括：
在包括所述栅极的衬底上表面生长钝化层；
利用刻蚀工艺，对所述栅极表面的所述钝化层进行刻蚀形成电极接触孔；
利用电子束蒸发工艺，在所述源槽和所述电极接触孔内生长金属材料形成源电极和栅电极；
利用电子束蒸发工艺，在衬底下表面生长金属材料形成漏电极以最终形成所述SiC双槽UMOSFET器件。
本发明另一个实施例提出的一种SiC双槽UMOSFET器件，由上述实施例提供的方法制备形成。
上述实施例，通过在源极和N-漂移层及外延层的界面形成肖特基接触，替代外接的肖特基二极管作为续流通路，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。另外，本发明利用双槽UMSFET自带的双槽结构，通过离子自对准工艺，无需光刻，形成P+栅介质保护区和P+源槽拐角保护区，进一步地改善了器件的击穿特性，以较小的工艺代价实现了更好的器件性能。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种SiC双槽UMOSFET器件的结构示意图；
图2为本发明实施例提供的一种SiC双槽UMOSFET器件制备方法的示意图；
图3a-图3k为本发明实施例提供的一种SiC双槽UMOSFET器件的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例提供的一种SiC双槽UMOSFET器件的结构示意图。本发明SiC双槽UMOSFET器件包括漏极11、N+衬底1、N-漂移层2、P-外延层3、N+源区层4、源极10、P+源槽拐角保护区6、槽栅介质7、多晶硅8、P+栅介质保护区5、栅电极9。
优选地，源槽的深度大于栅槽的深度，且源槽的宽度等于P+源槽拐角保护区6的宽度；栅槽的宽度等于P+栅介质保护区5的宽度，所述源极10与N-漂移层2和P-外延层3之间的界面为肖特基接触，其余为欧姆接触。
可选地，源槽深度为3μm，栅槽深度为2.5μm，通过感应耦合等离子体(inductivelycowpled plasmas,简称ICP)刻蚀形成。源槽和P+源槽拐角保护区6的宽度分别为1μm，栅槽和P+栅介质保护区5的宽度分别为1.5μm。
可选地，N+衬底1是厚度为200μm～500μm，氮离子掺杂浓度为5×1018cm-3～1×1020cm-3的N型SiC衬底1。N-漂移层2是厚度为10μm～20μm，氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N型SiC外延层。
可选地，所述P+源槽拐角保护区6厚度为0.5μm，Al离子掺杂浓度为3×1018cm-3。P+栅介质保护区5厚度为0.5μm，Al离子掺杂浓度为3×1018cm-3。
可选地，所述P-外延层3是厚度为1μm～1.5μm，Al离子掺杂浓度为1×1017cm-3的P型SiC外延层。N+源区层4是厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N型SiC外延层。
可选地，所述槽栅介质7是厚度为100nm的二氧化硅，通过干氧工艺形成。多晶硅8为poly Si，其深度为2.4μm，宽度为1.3μm，通过淀积填充整个栅槽结构。淀积场氧化层或者Si3N4层作为钝化层，腐蚀钝化层开电极孔。栅电极9，漏极11和源极10及其肖特基接触通过电子束蒸发金属形成。
本发明实施例，本发明通过在源槽引入肖特基二极管，替代外接的肖特基二极管作为续流通路，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。
需要说明的是，本发明中涉及的栅极，是指包括栅介质层和栅材料层构成的整体结构，例如栅极为栅氧材料和多晶硅材料构成的整体结构。本发明涉及的栅电极，是指为了金属化互连而在本发明的栅极表面淀积的金属材料，同样类似表述例如源电极和漏电极。
实施例二
请参见图2，图2为本发明实施例提供的一种SiC双槽UMOSFET器件制备方法的示意图。该制备方法可以包括如下步骤：
步骤1、选取SiC衬底；
步骤2、在所述SiC衬底连续表面生长漂移层、外延层及源区层；
步骤3、对所述源区层、所述外延层及所述漂移层进行刻蚀形成栅槽；
步骤4、对所述栅槽进行离子注入形成栅介质保护区；
步骤5、对所述源区层、所述外延层及所述漂移层进行刻蚀形成源槽；
步骤6、对所述源槽进行离子注入形成源槽拐角保护区；
步骤7、在所述栅槽内生长栅介质层及栅极层以形成栅极；
步骤8、钝化处理并制备电极以形成所述SiC双槽UMOSFET器件。
可选地，对于步骤2，可以包括：
步骤21、利用外延生长工艺，在所述SiC衬底表面生长所述漂移层；
步骤22、利用外延生长工艺，在所述漂移层表面生长所述外延层；
步骤23、利用外延生长工艺，在所述外延层表面外延生长所述源区层。
具体地，对于步骤21，包括：
在N型SiC衬底上生长10μm～20μm氮离子掺杂的漂移层，掺杂浓度为1×1015cm-3～6×1015cm-3，外延温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；
具体地，对于步骤22，包括：
在氮离子掺杂的漂移层上生长1μm～1.5μmAl离子掺杂的外延层，掺杂浓度为1×1017cm-3～1×1018cm-3，外延温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三基甲铝；
具体地，对于步骤23，包括：
在外延层上生长为0.5μm氮离子掺杂的源区层，掺杂浓度为5×1018cm-3，外延温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；
可选地，对于步骤3，可以包括：
利用ICP刻蚀工艺，采用第一掩膜版，对所述源区层表面进行刻蚀，在所述源区层、所述外延层及所述漂移层中形成所述栅槽。
具体地，对于步骤3，包括：
利用ICP工艺，刻蚀形成栅槽，宽度为1.5μm，深度为2.5μm，其中，ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm；
可选地，对于步骤4，可以包括：
利用自对准注入工艺，采用第一掩膜版，对所述栅槽进行Al离子注入在所述漂移层内形成所述栅介质保护区。
具体地，对于步骤4，包括：
利用栅槽的刻蚀掩膜在漂移层进行多次Al离子自对准注入，形成深度为0.5μm，浓度为3×1018cm-3的栅介质保护区，注入温度为650℃。
可选地，对于步骤5，可以包括：
利用ICP刻蚀工艺，采用第二掩膜版，对所述源区层表面进行刻蚀，在所述源区层、所述外延层及所述漂移层中形成所述源槽。
具体地，对于步骤5，包括：
利用ICP工艺刻蚀形成源槽，宽度为1μm，深度为3μm，ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm；
可选地，对于步骤6，可以包括：
利用自对准注入工艺，采用第二掩膜版，对所述源槽进行Al离子注入在所述漂移层内形成所述源槽拐角保护区。
其中，对所述源槽进行Al离子注入，包括：
采用450keV的注入能量、7.97×1013cm-2的注入剂量，对所述栅槽进行第一次Al离子注入；
采用300keV的注入能量、4.69×1013cm-2的注入剂量，对所述栅槽进行第二次Al离子注入；
采用200keV的注入能量、3.27×1013cm-2的注入剂量，对所述栅槽进行第三次Al离子注入；
采用120keV的注入能量、2.97×1013cm-2的注入剂量，对所述栅槽进行第四次Al离子注入。
具体地，对于步骤6，包括：
利用源槽的刻蚀掩膜在漂移层进行多次Al离子自对准注入，形成深度为0.5μm，浓度为3×1018cm-3的源槽拐角保护区，注入温度为650℃；
可选地，对于步骤7，可以包括：
利用干氧工艺，在所述栅槽内生长SiO2材料以形成所述栅介质层；
利用热壁低压化学汽相淀积(hot wall low pressure chemical vapourdeposition,简称HWLPCVD)工艺，在所述栅槽内生长多晶Si材料以形成所述栅极层；
具体地，步骤7包括：
采用干氧工艺在1150℃下制备SiO2栅介质层，厚度为100nm，然后在1050℃，NO氛围下进行退火，降低SiO2薄膜表面的粗糙度；
采用HWLPCVD工艺生长poly Si填满栅槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气；
可选地，对于步骤8，可以包括：
在包括栅极的衬底上表面生长钝化层；
利用刻蚀工艺，对所述栅极表面的所述钝化层进行刻蚀形成电极接触孔；
利用电子束蒸发工艺，在所述源槽和所述电极接触孔内生长金属材料形成源电极和栅电极9；
利用电子束蒸发工艺，在衬底下表面生长金属材料形成漏电极以最终形成所述SiC双槽UMOSFET器件。
具体地，步骤8包括：
在器件表面淀积一层场氧或者Si3N4层，再开电极接触孔；
电子束蒸发Ti/Ni/Au，制备电极，最后在Ar气氛中快速退火3min，温度为1050℃。因为漂移层和外延层掺杂浓度较低，在源极与漂移层和外延层界面形成肖特基接触，其他界面形成欧姆接触。
本发明实施例，本发明通过在源槽引入肖特基二极管，替代外接的肖特基二极管作为续流通路，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。另外，本发明实施例利用双槽UMSFET自带的双槽结构，通过离子自对准工艺，无需光刻，形成栅介质保护区和源槽拐角保护区，进一步地改善了器件的击穿特性，以较小的工艺代价实现了更好的器件性能。
实施例二
请参见图3，图3为本实施例提供了另一种SiC双槽UMOSFET器件制备方法，该制备方法包括如下步骤：
步骤a，在N型SiC衬底1上外延生长N-漂移层2，如图3a所示。
先对厚度为200μm，氮离子掺杂浓度为5×1018cm-3的N型SiC衬底进行RCA标准清洗，然后在整个SiC衬底1上外延生长厚度为10μm，氮离子掺杂浓度为1×1015cm-3的N-漂移层2。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤b，外延生长P-外延层3，如图3b所示。
在N-漂移层2上生长一层厚度为1μm，Al离子掺杂浓度为1×1017cm-3的P-外延层3。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三基甲铝。
步骤c，外延生长N+源区层4，如图3c所示。
在P-外延层3上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N+源区层4。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤d，刻蚀形成栅槽，如图3d所示。
首先磁控溅射一层
的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1.5μm，深度为2.5μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤e，利用栅槽的刻蚀掩膜在N-漂移层2进行多次Al离子自对准注入，如图3e所示。
先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移层2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+栅介质保护区5，注入温度为650℃。
步骤f，刻蚀形成源槽，如图3f所示。
首先磁控溅射一层
的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤g，利用源槽的刻蚀掩膜在N-漂移层2进行多次Al离子自对准注入，如图3g所示。
首先先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移层2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+源槽拐角保护区6，注入温度为650℃。
再采用RCA清洗标准对SiC表面进行清洗，烘干后制作C膜保护，然后在1700～1750℃氩气氛围中进行离子激活退火10min。
步骤h，制备槽栅介质7，所用材料为SiO2，如图3h所示。
采用干氧工艺在1150℃下制备SiO2栅介质层，厚度为100nm，然后在1050℃，NO氛围下进行退火，降低SiO2薄膜表面的粗糙度。
步骤i，制备poly Si栅，如图3i所示。
采用低压热壁化学汽相淀积法生长poly Si填满栅槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气,然后涂胶光刻，刻蚀polySi层，形成多晶硅栅，最后去胶，清洗。
步骤j，制备钝化层，如图3j所示。
在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。
步骤k，制备电极，如图3k所示。
先在正面电子束蒸发Ti/Ni/Au制作栅，源电极，然后涂胶光刻，腐蚀金属形成栅，源电极，去胶，清洗。
再在背面电子束蒸发Ti/Ni/Au制作漏电极，最后在Ar气氛中快速退火3min，温度为1050℃。因为N-漂移层2和P-外延层3掺杂浓度较低，在源极10与和N-漂移层2和P-外延层3界面形成肖特基接触，其他界面形成欧姆接触。
实施例三
请参见图3，图3为本实施例提供了另一种SiC双槽UMOSFET器件制备方法，该制备方法包括如下步骤：
步骤a，在N型SiC衬底1上外延生长N-漂移层2，如图3a所示。
先对厚度为500μm，氮离子掺杂浓度为1×1020cm-3的N型SiC衬底1进行RCA标准清洗，然后在整个SiC衬底1上外延生长厚度为20μm，氮离子掺杂浓度为3×1015cm-3的N-漂移层2。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤b，外延生长P-外延层3，如图3b所示。
在N-漂移层2上生长一层厚度为1.5μm，Al离子掺杂浓度为1×1017cm-3的P-外延层3。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三基甲铝。
步骤c，外延生长N+源区层4，如图3c所示。
在P-外延层3上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N+源区层4。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤d，刻蚀形成栅槽，如图3d所示。
首先磁控溅射一层
的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1.5μm，深度为2.5μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤e，利用栅槽的刻蚀掩膜在N-漂移层2进行多次Al离子自对准注入，如图3e所示。
先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移层2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+栅介质保护区5，注入温度为650℃。
步骤f，刻蚀形成源槽，如图3f所示。
首先磁控溅射一层
的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤g，利用源槽的刻蚀掩膜在N-漂移层2进行多次Al离子自对准注入，如图3g所示。
首先先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移层2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+源槽拐角保护区6，注入温度为650℃。
再采用RCA清洗标准对SiC表面进行清洗，烘干后制作C膜保护，然后在1700～1750℃氩气氛围中进行离子激活退火10min。
步骤h，制备槽栅介质7，所用材料为SiO2，如图3h所示。
采用干氧工艺在1150℃下制备SiO2栅介质层，厚度为100nm，然后在1050℃，NO氛围下进行退火，降低SiO2薄膜表面的粗糙度。
步骤i，制备poly Si栅，如图3i所示。
采用低压热壁化学汽相淀积法生长poly Si填满栅槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气,然后涂胶光刻，刻蚀polySi层，形成多晶硅栅，最后去胶，清洗。
步骤j，制备钝化层，如图3j所示。
在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。
步骤k，制备电极，如图3k所示。
先在正面电子束蒸发Ti/Ni/Au制作栅，源电极，然后涂胶光刻，腐蚀金属形成栅，源电极，去胶，清洗。
再在背面电子束蒸发Ti/Ni/Au制作漏电极，最后在Ar气氛中快速退火3min，温度为1050℃。因为N-漂移层2和P-外延层3掺杂浓度较低，在源极10与和N-漂移层2和P-外延层3界面形成肖特基接触，其他界面形成欧姆接触。
实施例四
请参见图3，图3为本实施例提供了另一种SiC双槽UMOSFET器件制备方法，该制备方法包括如下步骤：
步骤a，在N型Si衬底1上外延生长N-漂移层2，如图3a所示。
先对厚度为300μm，氮离子掺杂浓度为1×1019cm-3的N型SiC衬底进行RCA标准清洗，然后在整个SiC衬底1上外延生长厚度为15μm，氮离子掺杂浓度为6×1015cm-3的N-漂移层2。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤b，外延生长P-外延层3，如图3b所示。
在N-漂移层2上生长一层厚度为1.3μm，Al离子掺杂浓度为1×1017cm-3的P-外延层3。其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三基甲铝。
步骤c，外延生长N+源区层4，如图3c所示。
在P-外延层3上生长一层厚度为0.5μm，氮离子掺杂浓度为5×1018cm-3的N+源区层4。
其工艺条件是：温度为1600℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤d，刻蚀形成栅槽，如图3d所示。
首先磁控溅射一层
的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1.5μm，深度为2.5μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤e，利用栅槽的刻蚀掩膜在N-漂移层2进行多次Al离子自对准注入，如图3e所示。
先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移层2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+栅介质保护区5，注入温度为650℃。
步骤f，刻蚀形成源槽，如图3f所示。
首先磁控溅射一层
的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为1μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤g，利用源槽的刻蚀掩膜在N-漂移层2进行多次Al离子自对准注入，如图3g所示。
首先先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到N-漂移层2的注入区，形成深度为0.5μm，浓度为3×1018cm-3的P+源槽拐角保护区6，注入温度为650℃。
再采用RCA清洗标准对SiC表面进行清洗，烘干后制作C膜保护，然后在1700～1750℃氩气氛围中进行离子激活退火10min。
步骤h，制备槽栅介质7，所用材料为SiO2，如图3h所示。
采用干氧工艺在1150℃下制备SiO2栅介质层，厚度为100nm，然后在1050℃，NO氛围下进行退火，降低SiO2薄膜表面的粗糙度。
步骤i，制备poly Si栅，如图3i所示。
采用低压热壁化学汽相淀积法生长poly Si填满栅槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气,然后涂胶光刻，刻蚀polySi层，形成多晶硅栅，最后去胶，清洗。
步骤j，制备钝化层，如图3j所示。
在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。
步骤k，制备电极，如图3k所示。
先在正面电子束蒸发Ti/Ni/Au制作栅，源电极，然后涂胶光刻，腐蚀金属形成栅，源电极，去胶，清洗。
再在背面电子束蒸发Ti/Ni/Au制作漏电极，最后在Ar气氛中快速退火3min，温度为1050℃。因为N-漂移层2和P-外延层3掺杂浓度较低，在源极10与和N-漂移层2和P-外延层3界面形成肖特基接触，其他界面形成欧姆接触。
综上所述，本文中应用了具体个例对本发明本发明实施例提供的一种SiC双槽UMOSFET器件及其制备方法的实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (6)
1.一种SiC双槽UMOSFET器件的制备方法，其特征在于，包括：
步骤1、选取SiC衬底；
步骤2、在所述SiC衬底连续表面生长漂移层、外延层及源区层；
步骤3、对所述源区层、所述外延层及所述漂移层进行刻蚀形成栅槽；
步骤4、对所述栅槽进行离子注入形成栅介质保护区；
步骤4包括：
利用自对准注入工艺，采用第一掩膜版，对所述栅槽进行Al离子注入在所述漂移层内形成所述栅介质保护区；
对所述栅槽进行Al离子注入在所述漂移层内形成所述栅介质保护区，包括：
先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的Al离子，分四次注入到所述漂移层内形成所述栅介质保护区；
步骤5、对所述源区层、所述外延层及所述漂移层的两端进行刻蚀分别形成源槽，所述源槽深度大于所述栅槽的深度，所述栅槽位于两个所述源槽之间；
步骤6、对所述源槽进行离子注入形成源槽拐角保护区；
所述步骤6包括：
利用自对准注入工艺，采用第二掩膜版，对所述源槽进行Al离子注入在所述漂移层内形成所述源槽拐角保护区；
对所述源槽进行Al离子注入，包括：
采用450keV的注入能量、7.97×1013cm-2的注入剂量，对所述源槽进行第一次Al离子注入；
采用300keV的注入能量、4.69×1013cm-2的注入剂量，对所述源槽进行第二次Al离子注入；
采用200keV的注入能量、3.27×1013cm-2的注入剂量，对所述源槽进行第三次Al离子注入；
采用120keV的注入能量、2.97×1013cm-2的注入剂量，对所述源槽进行第四次Al离子注入；
步骤7、在所述栅槽内生长栅介质层及栅极层以形成栅极；
步骤8、钝化处理并制备电极以形成所述SiC双槽UMOSFET器件；
所述步骤8包括：
在包括所述栅极的衬底上表面生长钝化层；
利用刻蚀工艺，对所述栅极表面的所述钝化层进行刻蚀形成电极接触孔；
利用电子束蒸发工艺，在所述源槽和所述电极接触孔内生长金属材料形成源电极和栅电极，所述源槽内的源电极与所述外延层的界面和所述漂移层的界面形成肖特基接触；
利用电子束蒸发工艺，在衬底下表面生长金属材料形成漏电极以最终形成所述SiC双槽UMOSFET器件。
2.根据权利要求1所述的方法，其特征在于，步骤2包括：
步骤21、利用外延生长工艺，在所述SiC衬底表面生长所述漂移层；
步骤22、利用外延生长工艺，在所述漂移层表面生长所述外延层；
步骤23、利用外延生长工艺，在所述外延层表面外延生长所述源区层。
3.根据权利要求1所述的方法，其特征在于，步骤3包括：
利用ICP刻蚀工艺，采用第一掩膜版，对所述源区层表面进行刻蚀，在所述源区层、所述外延层及所述漂移层中形成所述栅槽。
4.根据权利要求1所述的方法，其特征在于，步骤5包括：
利用ICP刻蚀工艺，采用第二掩膜版，对所述源区层表面进行刻蚀，在所述源区层、所述外延层及所述漂移层中形成所述源槽。
5.根据权利要求1所述的方法，其特征在于，步骤7包括：
利用干氧工艺，在所述栅槽内生长SiO2材料以形成所述栅介质层；
利用HWLPCVD工艺，在所述栅槽内生长多晶Si材料以形成所述栅极层。
6.一种SiC双槽UMOSFET器件，其特征在于，所述SiC双槽UMOSFET器件由权利要求1～5任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710210728.0A CN106876256B (zh) | 2017-03-31 | 2017-03-31 | SiC双槽UMOSFET器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710210728.0A CN106876256B (zh) | 2017-03-31 | 2017-03-31 | SiC双槽UMOSFET器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876256A CN106876256A (zh) | 2017-06-20 |
| CN106876256B true CN106876256B (zh) | 2020-05-12 |
Family
ID=59160182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710210728.0A Active CN106876256B (zh) | 2017-03-31 | 2017-03-31 | SiC双槽UMOSFET器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876256B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112289851B (zh) * | 2020-12-25 | 2021-03-23 | 瑞能半导体科技股份有限公司 | 碳化硅沟槽栅晶体管及其制造方法 |
| CN113013034B (zh) * | 2021-02-07 | 2023-08-15 | 西安微电子技术研究所 | 一种沟槽肖特基二极管及其制作方法 |
| CN115207130B (zh) * | 2022-09-09 | 2023-01-13 | 深圳芯能半导体技术有限公司 | 一种侧壁栅双沟槽碳化硅mosfet及其制备方法 |
| CN115207128B (zh) * | 2022-09-09 | 2023-01-13 | 深圳芯能半导体技术有限公司 | 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法 |
| CN116230549B (zh) * | 2023-04-27 | 2023-08-29 | 浙江大学 | 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403315A (zh) * | 2010-09-07 | 2012-04-04 | 株式会社东芝 | 半导体装置 |
| CN102931191A (zh) * | 2012-10-31 | 2013-02-13 | 成都芯源***有限公司 | 半导体器件及其制造方法 |
| CN103247681A (zh) * | 2012-02-02 | 2013-08-14 | 万国半导体股份有限公司 | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet |
| CN106098779A (zh) * | 2016-07-18 | 2016-11-09 | 中国科学院微电子研究所 | 一种槽栅vdmos |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチｍｏｓｆｅｔ |
| US8354711B2 (en) * | 2010-01-11 | 2013-01-15 | Maxpower Semiconductor, Inc. | Power MOSFET and its edge termination |
| US9024379B2 (en) * | 2012-02-13 | 2015-05-05 | Maxpower Semiconductor Inc. | Trench transistors and methods with low-voltage-drop shunt to body diode |
| US9000515B2 (en) * | 2013-05-22 | 2015-04-07 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFETs with short terminations |
-
2017
- 2017-03-31 CN CN201710210728.0A patent/CN106876256B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403315A (zh) * | 2010-09-07 | 2012-04-04 | 株式会社东芝 | 半导体装置 |
| CN103247681A (zh) * | 2012-02-02 | 2013-08-14 | 万国半导体股份有限公司 | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet |
| CN102931191A (zh) * | 2012-10-31 | 2013-02-13 | 成都芯源***有限公司 | 半导体器件及其制造方法 |
| CN106098779A (zh) * | 2016-07-18 | 2016-11-09 | 中国科学院微电子研究所 | 一种槽栅vdmos |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876256A (zh) | 2017-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN111403486B (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| CN112382655B (zh) | 一种宽禁带功率半导体器件及制备方法 | |
| CN109564932A (zh) | 半导体装置 | |
| CN113013229A (zh) | 一种碳化硅umosfet功率器件及其制备方法 | |
| CN112018176A (zh) | 一种半导体器件及其制造方法 | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| TW201327819A (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| US10644147B2 (en) | Vertical semiconductor device and method of manufacturing vertical semiconductor device | |
| CN114927559A (zh) | 一种新型碳化硅基超结沟槽型mosfet及制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN111682064B (zh) | 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN112951905A (zh) | 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法 | |
| JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2018152522A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104051524B (zh) | 半导体器件 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| JP2010239064A (ja) | 電界効果トランジスタ | |
| CN220189658U (zh) | 一种碳化硅肖特基二极管结构 | |
| CN110556415B (zh) | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 | |
| KR20140131167A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN111755522B (zh) | 一种集成tjbs的碳化硅umosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |