CN220189658U - 一种碳化硅肖特基二极管结构 - Google Patents

一种碳化硅肖特基二极管结构 Download PDF

Info

Publication number
CN220189658U
CN220189658U CN202320465764.2U CN202320465764U CN220189658U CN 220189658 U CN220189658 U CN 220189658U CN 202320465764 U CN202320465764 U CN 202320465764U CN 220189658 U CN220189658 U CN 220189658U
Authority
CN
China
Prior art keywords
layer
silicon carbide
drift layer
drift
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320465764.2U
Other languages
English (en)
Inventor
陈广乐
张明昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Purple Silicon Semiconductor Technology Co ltd
Original Assignee
Xiamen Purple Silicon Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Purple Silicon Semiconductor Technology Co ltd filed Critical Xiamen Purple Silicon Semiconductor Technology Co ltd
Priority to CN202320465764.2U priority Critical patent/CN220189658U/zh
Application granted granted Critical
Publication of CN220189658U publication Critical patent/CN220189658U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本实用新型公开了一种碳化硅肖特基二极管结构,包括碳化硅衬底、第一漂移层、第二漂移层、P型埋层、欧姆接触层和肖特基接触层,第一漂移层设于碳化硅衬底的第一表面,第二漂移层设于第一漂移层上,并具有沟槽结构;P型埋层周期排列埋设于第一漂移层内,并与沟槽结构周围的第二漂移层接触,肖特基接触层覆盖于第二漂移层的表面,欧姆接触层设于碳化硅衬底的第二表面。通过将沟槽结构和埋层结构相结合,利用沟槽结构的优势提高器件的正向导通能力,利用埋层结构优势减少器件的反向漏电流,最后通过在埋层上方使用掺杂浓度更高的N型第二漂移层来调制电场,使其耐压性能与传统平面结构相差不大,整体性能优于传统平面结构的器件。

Description

一种碳化硅肖特基二极管结构
技术领域
本实用新型涉及半导体器件领域,特别是一种碳化硅肖特基二极管结构。
背景技术
第三代半导体碳化硅(SiC)材料具有比传统的硅(Si)材料优异的物理和电学特性。例如SiC具有禁带宽、热导率高、击穿场强高、饱和电子漂移速率高等特点,同时还兼具有极好的物理及化学稳定性、极强的抗辐照能力和机械强度等。因此,基于宽禁带SiC材料的电子器件可用于高温、大功率、高频、高辐射等电力电子领域。
结势垒型肖特基二极管(JBS)将PN结集成在肖特基结构中,能够有效地保证低肖特基势垒的优良正向导通特性,同时在反向阻断时,能够将最大电场限制在PN结区,从而降低表面肖特基接触处的电场,使得反向漏电流相对于纯肖特基类型的大大降低。
当前SiC肖特基器件阻断电压与正向导通特性折中设计仍然存在着诸多矛盾点,例如漂移区电阻Rdrift降低,则正向导通特性提升,但会导致器件耐压的下降。或者P+之间的间距越大,则RJFET电阻越小,器件正向导通特性提升,但同时会导致反向漏电流增加。考虑到这些因素需要寻找一种新的结构使得SiC肖特基器件具有低导通压降并同时反向特性不降低。
实用新型内容
本实用新型的目的在于克服现有技术存在的不足,提供一种碳化硅肖特基二极管结构。
为了实现以上目的,本实用新型的技术方案为:
一种碳化硅肖特基二极管结构,包括碳化硅衬底、第一漂移层、第二漂移层、P型埋层和肖特基接触层,所述第一漂移层设于所述碳化硅衬底的第一表面,所述第二漂移层设于所述第一漂移层上,并具有沟槽结构;所述P型埋层周期排列埋设于所述第一漂移层内,并与所述沟槽结构周围的第二漂移层接触,所述肖特基接触层覆盖于所述第二漂移层的表面。
作为优选,所述第二漂移层覆盖在所述P型埋层上方,并且所述第二漂移层在所述碳化硅衬底上的投影面积大于或等于其下方的所述P型埋层在所述碳化硅衬底上的投影面积。
作为优选,所述沟槽结构的侧壁与所述P型埋层的侧边至少相距0~0.5μm。
作为优选,所述沟槽结构的底面暴露出所述第一漂移层。
作为优选,所述肖特基接触层还覆盖于暴露出的第一漂移层的表面及所述沟槽结构的侧壁。
作为优选,所述第二漂移层的厚度和所述沟槽结构的深度相同,均为0.3~1μm。
作为优选,所述P型埋层从所述第一漂移层的表面朝向所述碳化硅衬底方向延伸0.3~0.8μm。
作为优选,所述第一漂移层和第二漂移层均为N型碳化硅,所述第二漂移层的掺杂浓度大于所述第一漂移层。
作为优选,所述第二漂移层呈周期排列,并且其周期与所述P型埋层相同。
作为优选,还包括欧姆接触层,所述欧姆接触层设于所述碳化硅衬底的第二表面。
相比于现有技术,本实用新型具有以下有益效果:
(1)本实用新型提出的碳化硅肖特基二极管结构能够解决SiC肖特基器件的导通电阻和反向漏电的设计矛盾问题。
(2)本实用新型提出的碳化硅肖特基二极管结构将沟槽结构和埋层结构相结合,利用沟槽结构的优势提高器件的正向导通能力,利用埋层结构优势减少器件的反向漏电流,并通过在P型埋层上方采用掺杂浓度更大的第二漂移层来调制电场,使其耐压与平面结构不相上下,整体性能优于传统平面型结构的器件。
(3)本实用新型提出的碳化硅肖特基二极管结构对应的制作工艺较为简便,成本低。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本实用新型的原理。将容易认识到其它实施例和实施例的很多预期优点,因为通过引用以下详细描述,它们变得被更好地理解。
图1为本申请的实施例的碳化硅肖特基二极管结构的截面示意图;
图2-5为本申请的实施例的碳化硅肖特基二极管的制作方法的工艺流程图;
图6为本申请的实施例的碳化硅肖特基二极管结构与传统结构的对比图;
图7为本申请的实施例的碳化硅肖特基二极管结构与传统结构的正向VFIF仿真性能结果对比图;
图8为本申请的实施例的碳化硅肖特基二极管结构与传统结构的反向VRIR仿真性能结果对比图;
附图标记:101、碳化硅衬底;102、第一漂移层;103、P型埋层;104、第二漂移层;105、沟槽结构;106、欧姆接触层;107、肖特基接触层。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关实用新型,而非对该实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关实用新型相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图1,本申请的实施例中提出了一种碳化硅肖特基二极管结构,包括碳化硅衬底101、第一漂移层102、第二漂移层104、P型埋层103、欧姆接触层106和肖特基接触层107,第一漂移层102设于碳化硅衬底101的第一表面,第二漂移层104设于第一漂移层102上并具有沟槽结构105,P型埋层103周期排列埋设于第一漂移层102内,并与沟槽结构105周围的第二漂移层104接触,具体的,P型埋层103从第一漂移层102的表面朝向碳化硅衬底101方向延伸0.3~0.8μm,可采用离子注入等的掺杂方式在第一漂移层102中制作形成P型埋层103。在优选的实例中,P型埋层103从第一漂移层102的表面朝向碳化硅衬底101方向延伸0.6μm,P型埋层103的掺杂浓度为1e18 cm-3。肖特基接触层107覆盖于第二漂移层104的表面。欧姆接触层106设于碳化硅衬底101的第二表面。本申请的实施例提出的碳化硅肖特基二极管结构将沟槽结构105和埋层结构相结合,利用沟槽结构105的优势提高器件的正向导通能力,利用埋层结构优势减少器件的反向漏电流。
在具体的实施例中,第二漂移层104覆盖在P型埋层103上方,并且第二漂移层104在碳化硅衬底101上的投影面积大于或等于其下方的P型埋层103在碳化硅衬底101上的投影面积。在第一漂移层102上方的另一漂移层中蚀刻出沟槽结构105,沟槽结构105将其分成若干个间隔排列的第二漂移层104,每个第二漂移层104下方对应覆盖有P型埋层103,具体的,沟槽结构105的侧壁与P型埋层103的侧边至少相距0~0.5μm。
在具体的实施例中,沟槽结构105的底面暴露出第一漂移层102。肖特基接触层107还覆盖于暴露出的第一漂移层102的表面及沟槽结构105的侧壁。也就是说,第二漂移层104的厚度和沟槽结构105的深度相同,均为0.3~1μm。第二漂移层104呈周期排列,并且其周期与P型埋层103相同,即,第二漂移层104下方至少覆盖有一个P型埋层103。
具体的,第一漂移层102和第二漂移层104均为N型碳化硅,第二漂移层104的掺杂浓度大于第一漂移层102。在优选的实施例中,第一漂移层102的厚度为9.5μm,掺杂浓度为8e15 cm-3;第二漂移层104的厚度为0.5μm,掺杂浓度为8e16 cm-3
参考图1-5,本申请的实施例还提出了一种碳化硅肖特基二极管的制作方法,包括以下步骤:
S1:清洗碳化硅衬底101,碳化硅衬底101为n型的碳化硅基片,对该基片进行标准清洗,具体为:
a.对碳化硅衬底101依次用丙酮和乙醇超声清洗三遍,再用去离子水冲洗。
b.将去离子水冲洗后的碳化硅衬底101放入放在浓硫酸和双氧水溶液中至少煮10min。
c.将煮过浓硫酸的碳化硅衬底101依次用一号液和二号液煮15min,再用去离子水冲洗干净后用氮气吹干待用。一号液为氨水、过氧化氢和去离子水的混合液,按体积比氨水:过氧化氢:去离子水=1:2:5,二号液为盐酸、过氧化氢和去离子水的混合液,按体积比盐酸:过氧化氢:去离子水=1:2:5。
d.将冲洗后的碳化硅衬底101放入稀释的氢氟酸(按体积比氟化氢:去离子水=1:3)内浸泡1min,去除表面的氧化物,并用去离子水清洗,再烘干。
S2:生长第一漂移层102,如图2所示。具体为:利用化学气相沉积或物理气相沉积等方法将同质材料的第一漂移层102生长到碳化硅衬底101上,生长源为SiH4和C2H4,或者其他Si源和C源气体,掺杂源为NH3,生长温度为1500-1700℃。第一漂移层102的厚度为9.5μm,掺杂浓度为8e15 cm-3
S3:制作P型埋层103,如图3所示。P型埋层103周期排列于第一漂移层102之内,P型埋层103的掺杂浓度为1e18 cm-3,在第一漂移层102中的深度为0.6μm。具体为:利用化学气相沉积或者物理气相沉积,于N-第一漂移层102上淀积注入掩膜层,注入掩膜层可以是SiO2、Si3N4、多晶硅或金属类物质,利用光刻版A,光刻图形化,形成注入掩膜层,并利用离子注入等掺杂方法,于N型的第一漂移层102中制成P型埋层103,最后去除注入掩膜层。
S4:制作第二漂移层104,如图4所示。具体为:利用化学气相沉积或物理气相沉积等方法将同质材料生长到第一漂移层102上方,生长源为SiH4和C2H4,或者其他Si源和C源气体,掺杂源为NH3,生长温度为1500-1700℃。N-第二漂移层104的厚度为0.5μm,浓度为8e16cm-3
S5:制作沟槽结构105,如图5所示。具体为:于N-第二漂移层104上淀积蚀刻掩膜层,蚀刻掩膜层可以是SiO2、Si3N4、多晶硅或金属类物质,利用光刻版B,光刻图形化,形成蚀刻掩膜层,并利用干法蚀刻等方法,蚀刻出沟槽结构105,沟槽结构105的深度为0.5μm,最后去除蚀刻掩膜层。
S6:制作欧姆接触层106,如图1所示。具体包括:
a.碳化硅衬底101正面涂光刻胶保护,并用稀释的HF去除n+型碳化硅衬底101背面的氧化层,利用电子束蒸发或溅射等薄膜沉积方法在背面淀积第一金属层,第一金属层可以是AlTi、Ni、TiW、AlTi等金属或它们的组合,再去除正面光刻胶。
b.在900℃~1100℃的温度范围下,氮气或者氩气条件对第一金属层进行退火,使其形成欧姆接触层106。
S7:制作肖特基接触层107,如图1所示。具体包括:
a.碳化硅衬底101背面涂光刻胶保护,利用电子束蒸发或溅射等薄膜沉积方法在正面淀积第二金属层,第二金属层可以是Ti、TiAl等金属,再去除正面光刻胶。
b.在400~600℃的温度范围,氮气或者氩气条件退火,最终形成肖特基接触层107,肖特基接触层107位于N-第二漂移层104的上表面。
c.光刻图形化,形成正面焊盘金属层,完成碳化硅肖特基二极管器件的制备。
以传统的平面型结构的碳化硅肖特基二极管作为对比例,与本申请的实施例进行仿真,仿真结果如图6-8所示,正向特性本结构性能优于传统结构,反向漏电流与传统结构相当。本申请通过在P型埋层103上方采用浓度更大的N掺杂的第二漂移层104来调制电场,使其耐压与平面结构不相上下。因此本申请的实施例提出的结构的器件性能将优于传统平面型结构的器件。
以上描述了本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种碳化硅肖特基二极管结构,其特征在于,包括碳化硅衬底、第一漂移层、第二漂移层、P型埋层和肖特基接触层,所述第一漂移层设于所述碳化硅衬底的第一表面,所述第二漂移层设于所述第一漂移层上,并具有沟槽结构;所述P型埋层周期排列埋设于所述第一漂移层内,并与所述沟槽结构周围的第二漂移层接触,所述肖特基接触层覆盖于所述第二漂移层的表面。
2.根据权利要求1所述的碳化硅肖特基二极管结构,其特征在于,所述第二漂移层覆盖在所述P型埋层上方,并且所述第二漂移层在所述碳化硅衬底上的投影面积大于或等于其下方的所述P型埋层在所述碳化硅衬底上的投影面积。
3.根据权利要求2所述的碳化硅肖特基二极管结构,其特征在于,所述沟槽结构的侧壁与所述P型埋层的侧边至少相距0~0.5μm。
4.根据权利要求1所述的碳化硅肖特基二极管结构,其特征在于,所述沟槽结构的底面暴露出所述第一漂移层。
5.根据权利要求4所述的碳化硅肖特基二极管结构,其特征在于,所述肖特基接触层还覆盖于暴露出的第一漂移层的表面及所述沟槽结构的侧壁。
6.根据权利要求4所述的碳化硅肖特基二极管结构,其特征在于,所述第二漂移层的厚度和所述沟槽结构的深度相同,均为0.3~1μm。
7.根据权利要求1所述的碳化硅肖特基二极管结构,其特征在于,所述P型埋层从所述第一漂移层的表面朝向所述碳化硅衬底方向延伸0.3~0.8μm。
8.根据权利要求1所述的碳化硅肖特基二极管结构,其特征在于,所述第一漂移层和第二漂移层均为N型碳化硅,所述第二漂移层的掺杂浓度大于所述第一漂移层。
9.根据权利要求1所述的碳化硅肖特基二极管结构,其特征在于,所述第二漂移层呈周期排列,并且其周期与所述P型埋层相同。
10.根据权利要求1所述的碳化硅肖特基二极管结构,其特征在于,还包括欧姆接触层,所述欧姆接触层设于所述碳化硅衬底的第二表面。
CN202320465764.2U 2023-03-13 2023-03-13 一种碳化硅肖特基二极管结构 Active CN220189658U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320465764.2U CN220189658U (zh) 2023-03-13 2023-03-13 一种碳化硅肖特基二极管结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320465764.2U CN220189658U (zh) 2023-03-13 2023-03-13 一种碳化硅肖特基二极管结构

Publications (1)

Publication Number Publication Date
CN220189658U true CN220189658U (zh) 2023-12-15

Family

ID=89106519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320465764.2U Active CN220189658U (zh) 2023-03-13 2023-03-13 一种碳化硅肖特基二极管结构

Country Status (1)

Country Link
CN (1) CN220189658U (zh)

Similar Documents

Publication Publication Date Title
CN108962977B (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
US7183575B2 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP2004529506A5 (zh)
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
JP2004529506A (ja) トレンチショットキー整流器
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN112201697A (zh) 肖特基二极管以及制备该肖特基二极管的方法
CN105720110A (zh) 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
CN108565295A (zh) 一种碳化硅肖特基二极管及其制备方法
CN112382655A (zh) 一种宽禁带功率半导体器件及制备方法
CN111755521A (zh) 一种集成tjbs的碳化硅umosfet器件
WO2023039918A1 (zh) 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法
CN116487445B (zh) 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN207947287U (zh) 一种碳化硅肖特基二极管
CN220189658U (zh) 一种碳化硅肖特基二极管结构
CN106876471B (zh) 双槽umosfet器件
CN114999913B (zh) 一种SiC JBS器件及其制备方法
CN113555448B (zh) 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法
CN209963064U (zh) 一种SiC基DMOSFET器件
CN111799338B (zh) 一种沟槽型SiC JBS二极管器件及其制备方法
CN109686792B (zh) 一种常关型SiC基DMOSFET器件及其制备方法
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法
CN207868205U (zh) 一种碳化硅二极管器件
CN112531007A (zh) 具有梯度深度p型区域的结势垒肖特基二极管及制备方法
CN213242560U (zh) 肖特基二极管

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant