CN111682064B - 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 - Google Patents

高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN111682064B
CN111682064B CN202010489644.7A CN202010489644A CN111682064B CN 111682064 B CN111682064 B CN 111682064B CN 202010489644 A CN202010489644 A CN 202010489644A CN 111682064 B CN111682064 B CN 111682064B
Authority
CN
China
Prior art keywords
region
algan
layer
gan
doped drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010489644.7A
Other languages
English (en)
Other versions
CN111682064A (zh
Inventor
郭志友
李渊
夏凡
谭秀洋
马建铖
夏晓宇
张淼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN202010489644.7A priority Critical patent/CN111682064B/zh
Publication of CN111682064A publication Critical patent/CN111682064A/zh
Application granted granted Critical
Publication of CN111682064B publication Critical patent/CN111682064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法，该器件包括层位于衬底上的AlGaN层，AlGaN层由AlGaN势垒层和分布于其两侧的p掺杂漂移区域和n掺杂漂移区域组成，钝化层位于源极和漏极之间，凹槽自钝化层延伸至势垒层中，填充凹槽的p‑GaN区域，位于p‑GaN区域上的栅极和与栅极接触的场板。在势垒层的两侧形成不同梯度的n/p掺杂层，抑制源‑漏方向的电流拥挤，同时栅极下方连接p‑GaN，其上方与场板接触，控制栅极下方的电荷拥挤，使二维电子气沟道电子运输更加平滑，保证器件高电流密度和高电子迁移率的情况下，实现击穿电压的可调控提升，降低导通电阻，改善器件功率特性和可靠性。

Description

高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
技术领域
本发明涉及高电子迁移率晶体管领域，具体涉及一种高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法。
背景技术
随着清洁能源，自动化设备，通信技术，汽车电子，开关电源的发展，功率半导体器件的性能备受关注。作为第三代半导体材料的代表，GaN基材料由于其禁带宽度大、电子饱和迁移率高、热导率高、稳定性好、临界击穿场强高等特点，常用于制作高温、高频及大功率电子器件。此外，调制掺杂后的AlGaN/GaN异质结构在室温下具有比GaN材料和第二代半导体材料更优异的电子迁移率、饱和电子速度和更高的二维电子气密度，是制作微波大功率器件的理想材料，因此AlGaN/GaN异质结高电子迁移率晶体管具有非常良好的应用前景。
常规的AlGaN/GaN高电子迁移率晶体管(HEMT)是一种耗尽型设备，由于其必须先施加负偏压才能工作的特性，使得在功率转换应用上使用不便，因此具有常关特性的AlGaN/GaN增强型HEMT的研究具有非常重要的意义。AlGaN/GaN增强型HEMT减少了负电压源，降低了电路复杂度和成本，具有良好的电路兼容性，具有很大的应用前景。
目前，国际和国内都有不少关于AlGaN/GaN增强型HEMT制作技术的报道，主要的新技术有纳米线沟道结构，薄势垒层结构，氟等离子体处理，P-GaN帽层结构，凹槽栅金属绝缘体半导体(MIS)结构等。其中，凹槽栅MIS结构具有高阈值电压，高击穿电压和高栅压摆幅等特性，是制造增强型HEMT的潜在优良技术。
尽管凹槽栅MIS结构HEMT具有较高电流密度和较小导通电阻，但由于其源-栅极和漏-栅极间的电势差，电场在靠近漏极的侧边拥挤导致缓冲层电流泄露，容易引发电离撞击产生雪崩过程，导致器件击穿。同时介电层和AlGaN势垒层间存在较多的电子阱态，使得栅极下方由源极向漏极方向电流集中度不均匀，AlGaN势垒层实际上并未充分发挥承载反向耐压的作用，导致器件击穿电压往往低于理论预期值。
发明内容
本发明的目的在于克服上述凹槽栅MIS结构高电子迁移率晶体管的已有技术缺陷，提供一种高性能MIS栅增强型GaN基HEMT器件及其制作方法，通过在器件中AlGaN势垒层两侧分别形成不同梯度的n/p掺杂层，抑制源-漏方向的电流拥挤，同时金属栅极下方连接p-GaN半导体，上方与场板接触，进一步控制栅极下方的的电荷拥挤，使得二维电子气沟道的电子运输更加平滑，保证器件高电流密度和高电子迁移率的情况下，实现击穿电压的可调控提升，降低导通电阻，改善器件功率特性和可靠性。
针对上述目的，本发明至少提供如下技术方案：
高性能MIS栅增强型GaN基高电子迁移率晶体管，其包括，依次层叠的硅衬底、AlN成核层、GaN缓冲层、AlGaN层以及源/漏极，
所述AlGaN层由p掺杂漂移AlGaN区域、n掺杂漂移AlGaN区域以及AlGaN势垒层组成，所述p掺杂漂移AlGaN区域位于源极下方，所述n掺杂漂移AlGaN区域位于漏极下方；
钝化层，位于所述AlGaN层上的源极和漏极之间；
凹槽，沿所述钝化层的表面延伸至所述AlGaN势垒层中一定深度；
介电层，位于所述钝化层表面并延伸至所述凹槽中；
p-GaN区域，填充所述凹槽；
栅极，与所述p-GaN区域上表面接触；
场板，与所述栅极以及所述介电层接触。
进一步的，所述p掺杂漂移AlGaN区域以及所述n掺杂漂移AlGaN区域的Al组分自其区域的下表面至上表面线性递减，其下表面Al组分为1，其上表面Al组分为0.25。
进一步的，所述AlGaN层的厚度为2μm，所述p掺杂漂移AlGaN区域以及所述n掺杂漂移AlGaN区域的宽度均为4μm。
进一步的，所述凹槽延伸至所述AlGaN势垒层中的深度为1μm，所述p-GaN区域的厚度为3μm。
进一步的，所述钝化层为SiN。
进一步的，所述介电层为HfO2。
进一步的，所述钝化层的厚度为2μm，所述介电层的厚度为0.5μm。
进一步的，所述源/漏极为Ti/Al/Ni/Au欧姆接触复合金属层，所述栅极为Ni/Au复合金属层。
高性能MIS栅增强型GaN基高电子迁移率晶体管的制备方法，其包括如下步骤，
对硅衬底进行热处理和表面氮化；
在氮化后的所述硅衬底表面依次外延生长AlN成核层、GaN缓冲层以及AlGaN势垒层，形成外延片；
刻蚀所述AlGaN势垒层中的预定区域以形成源极区域、漏极区域以及凹槽栅区域；
在所述源极区域、所述漏极区域外延生长Al组分漂移的AlGaN，对所述源极区域的AlGaN进行p掺杂，对所述漏极区域的AlGaN进行n掺杂，形成p掺杂漂移AlGaN区域以及n掺杂漂移AlGaN区域；
沉积钝化层；
刻蚀所述凹槽栅区域的钝化层，暴露所述AlGaN势垒层以形成栅极窗口；
沉积介电层；
刻蚀p掺杂漂移AlGaN区域以及n掺杂漂移AlGaN区域上方的所述介电层以及所述钝化层，以形成源极区域图案和漏极区域图案；
在所述源极区域图案和所述漏极区域图案中沉积欧姆接触金属层，以形成源极和漏极；
在所述栅极窗口外延生长p-GaN区域；
在所述p-GaN区域沉积金属层以形成栅极；
在所述栅极以及所述介电层表面沉积场板金属。
进一步的，所述沉积介电层的步骤包括以下步骤：
采用等离子增强原子层沉积法，先在1500W功率，温度为300℃的高温下，以900sccm的N2气对所述凹槽栅区域进行等离子体处理10分钟，然后沉积厚度为0.5μm的HfO2介电层。
进一步的，所述p掺杂漂移AlGaN区域以及n掺杂漂移AlGaN区域中Al组分自所述区域的下表面至上表面线性递减，其下表面Al组分为1，其上表面Al组分为0.25。
与现有技术相比，本发明至少具有如下有益效果：
本发明的MIS栅增强型GaN基高电子迁移率晶体管通过在AlGaN势垒层两侧分别形成不同Al组分梯度的n/p掺杂层，使得在纵向的Al组分增加下和横向的p/n极性的引导下，抑制了源-漏方向的电流拥挤，避免了源极侧的电流崩塌，增加了漏极侧的二维电子气传输速度。在关态时降低了反向漏电流，并在高场下注入空穴提升导通电阻的稳定性，在高压阻挡态下能有效调节栅极下方的表面电场和体电场，抑制缓冲层电流泄露，减小栅-漏侧峰值电场，提高器件击穿电压。
同时金属栅极下方连接p-GaN半导体层，上方加上场板，进一步控制栅极下方的电荷拥挤，使得二维电子气沟道的电子运输更加平滑，器件关态下栅极向漏极的导带能级和电势轮廓能够较为线性的展开，开态下载流子流向更为平坦，缓解了因电势剧烈的变化可能引起的电流崩塌和电压击穿。保证器件高电流密度和高电子迁移率的情况下，实现击穿电压的可调控提升，降低导通电阻，改善器件功率特性和可靠性。
附图说明
图1是本发明高性能MIS栅增强型GaN基高电子迁移率晶体管的剖面图。
图2是本发明高性能MIS栅增强型GaN基高电子迁移率晶体管的俯视图。
具体实施方式
接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例，均属于本发明保护的范围。
下面来对本发明做进一步详细的说明。如图1-2所示，本发明提供一种高性能MIS栅增强型GaN基高电子迁移率晶体管，其包括，依次层叠的硅衬底1、AlN成核层2、GaN缓冲层3、AlGaN层。AlGaN层由AlGaN势垒层4、p掺杂漂移AlGaN区域5以及n掺杂漂移AlGaN区域6组成。
钝化层7、源极9和漏极10位于AlGaN层上，钝化层7位于源极9和漏极10之间。一凹槽沿钝化层7的表面延伸至AlGaN势垒层4中一定深度。介电层8位于钝化层7的表面并延伸至凹槽中。p-GaN区域11填充凹槽，栅极12位于p-GaN区域11上，与p-GaN区域11的上表面接触。场板13位于器件表面，与栅极12和介电层8接触。
p掺杂漂移AlGaN区域5和n掺杂漂移AlGaN区域6位于AlGaN势垒层4的两侧。p掺杂漂移AlGaN区域5位于源极9下方，n掺杂漂移AlGaN区域6位于漏极10下方。p掺杂漂移AlGaN区域5和n掺杂漂移AlGaN区域6的Al组分自AlGaN区域的下表面至上表面线性递减，其下表面Al组分为1，其上表面Al组分为0.25。通过AlGaN势垒层4两侧分别形成不同梯度的n/p掺杂层，抑制源-漏方向的电流拥挤，同时金属栅极下方连接p-GaN半导体，上方加上场板，进一步控制栅极下方的的电荷拥挤，使得二维电子气沟道的电子运输更加平滑，保证器件高电流密度和高电子迁移率的情况下，实现击穿电压的可调控提升，降低导通电阻，改善器件功率特性和可靠性。
AlGaN层的厚度为2μm，p掺杂漂移AlGaN区域5以及n掺杂漂移AlGaN区域6的宽度均为4μm。钝化层7的厚度为2μm。在一具体实施方式中，钝化层7优选SiN。介电层8的厚度为0.5μm，在一具体实施方式中，介电层8优选HfO2。
凹槽延伸至AlGaN势垒层中的深度约为1μm，填充至凹槽中的p-GaN区域5的厚度为3μm。在一具体实施方式中，硅衬底上AlN成核层的厚度为4μm，GaN缓冲层3的厚度为10μm。
源极9和漏极10优选Ti/Al/Ni/Au欧姆接触复合金属层，Ti层的厚度优选0.4μm，Al层厚度优选1.8μm，Ni层厚度优选0.5μm，Au层厚度优选0.8μm。
栅极12优选Ni/Au复合金属层，Ni层和Au层厚度分别优选0.3μm和2.4μm。
接下来将通过制备方法对该器件结构做进一步说明。该高性能MIS栅增强型GaN基高电子迁移率晶体管的制备方法包括以下步骤。
步骤1、对硅衬底进行热处理和表面氮化。
衬底选用硅、蓝宝石或金刚石衬底。该实施例中，衬底优选硅衬底。将硅衬底置于金属有机化学气相沉积法(MOCVD)设备反应室中，反应室抽真空至1×10-2Torr下，通入流量为1500sccm的氢气和流量为2000sccm的氨气混合气体，在此保护气体下对硅衬底进行热处理和表面氮化，加热温度为1050℃，压力为20Torr。
步骤2、在氮化后的所述硅衬底表面依次外延生长AlN成核层、GaN缓冲层以及AlGaN势垒层，形成外延片。
采用MOCVD技术，在温度1050℃，压力为20Torr，氢气和氨气流量分别为1500sccm和2000sccm，铝源流量为30sccm的工艺条件下，在硅衬底上外延厚度为4μm的AlN成核层。
保持温度和压力不变，氢气流量保持不变，氨气流量调整为6000sccm，镓源流量为220sccm，在AlN成核层上外延厚度10μm的未掺杂GaN缓冲层。
在GaN主缓冲层上，采用MOCVD技术，
调整温度980℃，压强40Torr，氢气流量3800sccm、氨气流量1800sccm、镓源流量30μmol/min、铝源流量5μmol/min，在GaN缓冲层上外延AlGaN半导体材料，形成厚度2μm的AlGaN势垒层。
步骤3、刻蚀AlGaN势垒层中的预定区域以形成源极区域、漏极区域以及凹槽栅区域。
在AlGaN势垒层上，从源极至漏极的方向，依次完全刻蚀宽4μm的源极区域，间距3μm后浅刻蚀1μm深3μm宽的凹槽栅区域，再间距3μm后完全刻蚀4μm宽的漏极区域。
步骤4、在源极区域、漏极区域外延生长Al组分漂移的AlGaN，对源极区域的AlGaN进行p掺杂，对漏极区域的AlGaN进行n掺杂，形成p掺杂漂移AlGaN区域以及n掺杂漂移AlGaN区域。
在刻蚀形成的源极区域和漏极区域上，采用MOCVD技术，在温度980℃，压强40Torr，氢气流量3800sccm、氨气流量1800sccm、镓源流量30μmol/min、铝源流量从5μmol/min线性递增至7mol/min的工艺条件下，外延AlGaN半导体材料，形成厚度2μm的具有Al组分漂移的AlGaN势垒层，该AlGaN势垒层下表面的Al组分为1，其上表面的Al组分为0.25，Al组分自该层下表面至上表面线性递减。同时源极区域的AlGaN层注入p型杂质，优选镁。漏极区域的AlGaN层注入n型杂质，优选硅。
步骤5、沉积钝化层。
在暴露的AlGaN势垒层表面用等离子增强化学气相沉积***(PECVD)沉积一层2μm厚的SiN钝化层，工艺条件为氨气流量2.5sccm，氮气流量900sccm，硅烷流量为200sccm，温度300℃，压力900mT，功率25W。
步骤6、刻蚀所述凹槽栅区域的钝化层，暴露所述AlGaN势垒层以形成栅极窗口。
通过甩正胶、软烘、曝光以及显影，湿法刻蚀去除栅极窗口的SiN钝化层，暴露出AlGaN势垒层。
步骤7、沉积介电层。
使用等离子增强原子层沉积***，在150W处理功率下，使用300℃高温900sccm的N2气体对栅极窗口区域进行等离子体处理10分钟，然后沉积厚度0.5μm的HfO2介电层。
步骤8、刻蚀p掺杂漂移AlGaN区域以及n掺杂漂移AlGaN区域上方的介电层以及钝化层，以形成源极区域图案和漏极区域图案。
在HfO2介电层上沉积掩模层，形成掩模图案，采用干法刻蚀HfO2层和SiN层，以形成源极区域图案和漏极区域图案。
步骤9、在源极区域图案和所述漏极区域图案中沉积欧姆接触金属层，以形成源极和漏极。
在暴露的AlGaN势垒层上采用电子束蒸发器沉积Ti/Al/Ni/Au四层欧姆接触金属，Ti层厚度为0.4μm，Al层厚度为1.8μm，Ni层厚度为0.5μm，Au层厚度为0.8μm，沉积的工艺条件为真空度小于2.0×10-6Pa，功率200W，蒸发速率不大于3埃/秒。
沉积完毕后利用电感耦合等离子刻蚀***实现mesa分离，超声清洗氮气，将源、漏窗口以外金属剥离，然后在840℃的氮气气氛中进行30s欧姆接触热退火，形成源极和漏极。
步骤10、在栅极窗口外延生长p-GaN区域。
在栅极窗口区域外延生长厚度3μm的P-GaN层，注入能量10KeV，p掺杂剂注入剂量9.5×1011cm-2。
步骤10、在p-GaN区域沉积金属层以形成栅极。
用电子束蒸发法沉积Ni，Au两层金属，其厚度分别为0.3μm和2.4μm，退火后形成栅电极。
步骤11、在所述栅极以及所述介电层表面沉积场板金属。
在栅极上沉积Ti，Au两种金属，形成厚度1μm的场板结构。
在已形成源、漏、栅极结构的表面上，光刻获得加厚电极图案，采用电子束蒸发技术加厚电极，完成器件制造。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.高性能MIS栅增强型GaN基高电子迁移率晶体管，其包括，依次层叠的硅衬底、AlN成核层、GaN缓冲层、AlGaN层以及源/漏极，
所述AlGaN层由p掺杂漂移AlGaN区域、n掺杂漂移AlGaN区域以及AlGaN势垒层组成，所述p掺杂漂移AlGaN区域位于源极下方，所述n掺杂漂移AlGaN区域位于漏极下方；
钝化层，位于所述AlGaN层上的源极和漏极之间；
凹槽，沿所述钝化层的表面延伸至所述AlGaN势垒层中一定深度；
介电层，位于所述钝化层表面并延伸至所述凹槽中；
p-GaN区域，填充所述凹槽；
栅极，与所述p-GaN区域上表面接触；
场板，与所述栅极以及所述介电层接触。
2.根据权利要求1的所述高电子迁移率晶体管，其特征在于，所述p掺杂漂移AlGaN区域以及所述n掺杂漂移AlGaN区域的Al组分自其区域的下表面至上表面线性递减，其下表面Al组分为1，其上表面Al组分为0.25。
3.根据权利要求1的所述高电子迁移率晶体管，其特征在于，所述AlGaN层的厚度为2μm，所述p掺杂漂移AlGaN区域以及所述n掺杂漂移AlGaN区域的宽度均为4μm；所述凹槽延伸至所述AlGaN势垒层中的深度为1μm，所述p-GaN区域的厚度为3μm。
4.根据权利要求1的所述高电子迁移率晶体管，其特征在于，所述钝化层为SiN。
5.根据权利要求1的所述高电子迁移率晶体管，其特征在于，所述介电层为HfO2。
6.根据权利要求1的所述高电子迁移率晶体管，其特征在于，所述钝化层的厚度为2μm，所述介电层的厚度为0.5μm。
7.根据权利要求1的所述高电子迁移率晶体管，其特征在于，所述源/漏极为Ti/Al/Ni/Au欧姆接触复合金属层，所述栅极为Ni/Au复合金属层。
8.高性能MIS栅增强型GaN基高电子迁移率晶体管的制备方法，其特征在于，其包括如下步骤，
对硅衬底进行热处理和表面氮化；
在氮化后的所述硅衬底表面依次外延生长AlN成核层、GaN缓冲层以及AlGaN势垒层，形成外延片；
刻蚀所述AlGaN势垒层中的预定区域以形成源极区域、漏极区域以及凹槽栅区域；
在所述源极区域、所述漏极区域外延生长Al组分漂移的AlGaN，对所述源极区域的AlGaN进行p掺杂，对所述漏极区域的AlGaN进行n掺杂，形成p掺杂漂移AlGaN区域以及n掺杂漂移AlGaN区域；
沉积钝化层；
刻蚀所述凹槽栅区域的钝化层，暴露所述AlGaN势垒层以形成栅极窗口；
沉积介电层；
刻蚀p掺杂漂移AlGaN区域以及n掺杂漂移AlGaN区域上方的所述介电层以及所述钝化层，以形成源极区域图案和漏极区域图案；
在所述源极区域图案和所述漏极区域图案中沉积欧姆接触金属层，以形成源极和漏极；
在所述栅极窗口外延生长p-GaN区域；
在所述p-GaN区域沉积金属层以形成栅极；
在所述栅极以及所述介电层表面沉积场板金属。
9.根据权利要求8的所述制备方法，其特征在于，所述沉积介电层的步骤包括以下步骤：
采用等离子增强原子层沉积法，先在1500W功率，温度为300℃的高温下，以900sccm的N2气对所述凹槽栅区域进行等离子体处理10分钟，然后沉积厚度为0.5μm的HfO2介电层。
10.根据权利要求8或9的所述制备方法，其特征在于，所述p掺杂漂移AlGaN区域以及n掺杂漂移AlGaN区域中Al组分自所述区域的下表面至上表面线性递减，其下表面Al组分为1，其上表面Al组分为0.25。
CN202010489644.7A 2020-06-02 2020-06-02 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 Active CN111682064B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010489644.7A CN111682064B (zh) 2020-06-02 2020-06-02 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010489644.7A CN111682064B (zh) 2020-06-02 2020-06-02 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111682064A CN111682064A (zh) 2020-09-18
CN111682064B true CN111682064B (zh) 2022-06-07

Family

ID=72434525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010489644.7A Active CN111682064B (zh) 2020-06-02 2020-06-02 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111682064B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274846B (zh) * 2022-09-26 2023-01-10 晶通半导体(深圳)有限公司 高电子迁移率晶体管
CN115588616B (zh) * 2022-12-12 2023-03-28 江苏长晶科技股份有限公司 一种增强型氮化镓高电子迁移率晶体管制造方法及器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637726A (zh) * 2012-04-29 2012-08-15 西安电子科技大学 MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN103794648A (zh) * 2012-10-26 2014-05-14 三星电机株式会社 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US11239348B2 (en) * 2014-03-17 2022-02-01 Matthew H. Kim Wafer bonded GaN monolithic integrated circuits and methods of manufacture of wafer bonded GaN monolithic integrated circuits
TWI656640B (zh) * 2017-09-08 2019-04-11 黃知澍 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637726A (zh) * 2012-04-29 2012-08-15 西安电子科技大学 MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN103794648A (zh) * 2012-10-26 2014-05-14 三星电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN111682064A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN102709320B (zh) 纵向导通的GaN基MISFET 器件及其制作方法
CN109037326B (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN113113469A (zh) 一种高耐压双栅极横向hemt器件及其制备方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN112635544A (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
CN115799331B (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件
CN106876471B (zh) 双槽umosfet器件
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN111613669B (zh) 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant