CN106653836A - 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 - Google Patents
具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 Download PDFInfo
- Publication number
- CN106653836A CN106653836A CN201611089631.0A CN201611089631A CN106653836A CN 106653836 A CN106653836 A CN 106653836A CN 201611089631 A CN201611089631 A CN 201611089631A CN 106653836 A CN106653836 A CN 106653836A
- Authority
- CN
- China
- Prior art keywords
- interarea
- type
- conduction type
- region
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000007667 floating Methods 0.000 claims abstract description 29
- 230000004224 protection Effects 0.000 claims abstract description 27
- 230000001413 cellular effect Effects 0.000 claims description 122
- 239000002184 metal Substances 0.000 claims description 117
- 229910052751 metal Inorganic materials 0.000 claims description 117
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 238000009825 accumulation Methods 0.000 claims description 34
- 230000000694 effects Effects 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 238000009413 insulation Methods 0.000 claims description 25
- 230000007704 transition Effects 0.000 claims description 23
- 230000005684 electric field Effects 0.000 claims description 16
- 210000000746 body region Anatomy 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000005253 cladding Methods 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 certainly Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
本发明涉及一种具有低导通压降的绝缘栅双极型晶体管器件及其制造方法，其包括位于半导体基板上的有源区以及终端保护区，在所述绝缘栅双极型晶体管器件的截面上，所述有源区的有源元胞采用采用沟槽结构，所述有源元胞包括活性元胞以及非活性元胞；在活性元胞沟槽的槽底以及非活性元胞沟槽的槽底均设有第二导电类型浮置区，活性元胞沟槽下方的第二导电类型浮置区包覆活性元胞沟槽的槽底，非活性元胞沟槽下方的第二导电类型浮置区包覆非活性元胞沟槽的槽底。本发明能够在保证耐压的情况下，具有极低的导通压降和极快的关断速度，且具有较低的电流电压振荡，大大提高工作的可靠性。
Description
技术领域
本发明涉及一种绝缘栅双极型晶体管器件及其制造方法，尤其是一种具有低导通压降的绝缘栅双极型晶体管器件及其制造方法，属于半导体器件的技术领域。
背景技术
IGBT的全称是Insulate Gate Bipolar Transistor，即绝缘栅双极晶体管。它兼具MOSFET和GTR的多项优点，极大的扩展了功率半导体器件的应用领域。作为新型电力半导体器件的主要代表，IGBT被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。IGBT是目前最重要的功率器件之一，IGBT由于具有输入阻抗高,通态压降低，驱动电路简单，安全工作区宽，电流处理能力强等优点，在各种功率开关应用中越来越引起人们的重视。它在电机控制，中频开关电源和逆变器、机器人、空调以及要求快速低损耗的许多领域有着广泛的应用。
从IGBT发明以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了多种IGBT器件结构，使器件性能得到了稳步的提升。通过采用dummy沟槽栅电极，业界提出了IEGT器件结构。IEGT器件dummy沟槽栅电极使得沟槽栅之间的间距增大，减小了发射极端少数载流子的抽取通道，引入了器件发射极端的载流子增强效应，增强了漂移区的载流子注入，因此，提高了N型漂移区的电导调制，改善了整个N型漂移区的载流子浓度分布，使IGBT获得了低的正向导通压降和改善的正向导通压降和关断损耗的折中。
然而，对于IEGT器件结构，1)、由于dummy沟槽栅电极的采用，导致：器件栅极电容(特别是栅极-集电极电容)大，然而IGBT器件的开关过程就是对栅极电容进行冲、放电的过程，栅极电容越大冲、放电时间越长，大的栅极电容(特别是栅极-集电极电容)降低了器件的开关速度，增大了器件的开关损耗，影响了器件的正向导通压降和开关损耗的折中特性；2)、由于浮置体区的存在，导致：器件导通关断过程中体内电位的不一致，表现出较大的电压、电流震荡，带来严重的EMI问题，严重影响***可靠性。
鉴于以上现有技术中的缺陷，一种有效的提高IGBT性能的新结构及其制造方法的提出是极其必要的。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有低导通压降的绝缘栅双极型晶体管器件及其制造方法，其结构紧凑，能够在保证耐压的情况下，具有极低的导通压降和极快的关断速度，且具有较低的电流电压振荡，大大提高工作的可靠性。
按照本发明提供的技术方案，所述具有低导通压降的的绝缘栅双极型晶体管器件，在所述绝缘栅双极型晶体管器件的俯视平面上，包括位于半导体基板上的有源区以及终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外圈，并环绕包围所述有源区；在所述绝缘栅双极型晶体管器件的截面上，半导体基板具有第一主面以及与第一主面对应的第二主面，所述第一主面与第二主面间包括第一导电类型漂移区；
在所述绝缘栅双极型晶体管器件的截面上，所述有源区元胞采用沟槽结构，所述有源区元胞包括活性元胞以及非活性元胞；活性元胞的沟槽内壁以及底壁生长有绝缘栅氧化层，在所述生长有绝缘栅氧化层的活性元胞沟槽内填充有活性元胞导电多晶硅，活性元胞沟槽的槽口由第一绝缘介质层覆盖；相邻活性元胞沟槽间设有第二导电类型体区，并在所述第二导电类型体区的底部设有第一导电类型载流子存储层；在第二导电类型体区内设有第一导电类型发射区以及第二导电类型活性欧姆接触区，第一导电类型发射区与活性元胞沟槽的外侧壁接触，第二导电类型活性欧姆接触区位于第一导电类型发射区间，并与两侧的第一导电类型发射区接触；第一导电类型发射区、第二导电类型活性欧姆接触区与第一主面上方的第一发射极金属欧姆接触；活性元胞导电多晶硅与第一主面上方的栅电极金属欧姆接触；
非活性元胞的沟槽内壁以及底壁生长有绝缘栅氧化层，在所述生长有绝缘栅氧化层的非活性元胞沟槽内填充有非活性元胞导电多晶硅，在所述非活性元胞沟槽的两侧均设有第二导电类型伪体区，在所述第二导电类型伪体区内设有第二导电类型非活性欧姆接触区，所述第二导电类型非活性欧姆接触区与非活性元胞沟槽的外侧壁接触，第二导电类型非活性欧姆接触区以及非活性元胞导电多晶硅均与第一主面上的第二发射极金属欧姆接触；第二发射极金属与第一发射极金属绝缘隔离；
在活性元胞沟槽的槽底以及非活性元胞沟槽的槽底均设有第二导电类型浮置区，活性元胞沟槽下方的第二导电类型浮置区包覆活性元胞沟槽的槽底，非活性元胞沟槽下方的第二导电类型浮置区包覆非活性元胞沟槽的槽底。
所述第一发射极金属与第二发射极金属通过二极管连接，第一发射极金属与二极管的阳极端连接，第二发射极金属与二极管的阴极端连接。
所述第一发射极金属通过外置式二极管与第二发射极金属连接，或通过设置于第一主面上的集成式二极管与第二发射极金属连接；集成式二极管位于终端保护区的第一主面上，集成式二极管包括二极管P型导电区域以及与所述二极管P型导电区域邻接的二极管N型导电区域。
所述终端保护区包括过渡区、场限环结构以及截止环结构，所述过渡区邻接有源区，截止环结构位于终端保护区的外圈，场限环结构位于过渡区与截止环结构之间。
在所述半导体基板的第二主面上设有第二导电类型集电区，所述第二导电类型集电区与第一导电类型漂移区间设有第一导电类型电场截止区，第二导电类型集电区与集电极金属欧姆接触。
一种具有低导通压降的绝缘栅双极型晶体管器件的制造方法，所述绝缘栅双极型晶体管器件的制造方法包括如下步骤：
a、提供具有两个相对主面的半导体基板，两个相对主面包括第一主面以及与第一主面相对应的第二主面，在第一主面与第二主面间包括第一导电类型漂移区；
b、在上述半导体基板的第一主面上淀积场氧化层，所述场氧化层覆盖半导体基板的第一主面；
c、选择性地掩蔽和刻蚀上述场氧化层，以形成离子注入窗口，并利用所述离子注入窗口进行第二导电类型杂质的注入，推阱后在半导体基板内形成所需的主结、场限环结构以及第二导电类型伪体区；
d、去除上述半导体基板有源区上的场氧化层，并在去除所需的场氧化层后，在第一主面上淀积硬掩膜层，所述硬掩膜层覆盖在有源区的第一主面上，并覆盖在终端保护区的第一主面以及场氧化层上；
e、选择性地掩蔽和刻蚀上述硬掩膜层，以得到所需的硬掩膜窗口，利用所述硬掩膜窗口对半导体基板进行刻蚀，以在半导体基板的第一导电类型漂移区内形成多个沟槽；在形成沟槽的半导体基板的第一主面上方注入第二导电类型杂质，推阱后，形成所需的第二导电类型浮置区，所述第二导电类型浮置区包覆沟槽的槽底；
f、去除上述半导体基板第一主面上的硬掩膜层，并在去除硬掩膜层后，在上述沟槽的内壁及底壁生长绝缘栅氧化层，且在生长有绝缘栅氧化层的沟槽内填充导电多晶硅；
g、在上述半导体基板的第一主面上涂覆第一光刻胶层，在对第一光刻胶层进行所需的刻蚀后，在第一主面上方注入第一导电类型杂质，以在半导体基板的第一导电类型漂移区内形成所需的第一导电类型载流子存储层；
h、去除上述第一光刻胶层，并在半导体基板的第一主面上涂覆第二光刻胶层，在对第二光刻胶层进行所需刻蚀后，在第一主面上方注入第二导电类型杂质，以在半导体基板的第一导电类型漂移区内形成第二导电类型体区，所述第二导电类型体区位于第一导电类型载流子存储层正上方，第二导电类型体区与第一导电类型载流子存储层相接触；
i、去除上述第二光刻胶层，并在半导体基板的第一主面上涂覆第三光刻胶层，在对第三光刻胶层进行所需的刻蚀后，在第一主面上方注入第一导电类型杂质，以在半导体基板内形成第一导电类型发射区以及第一导电类型截止区；
k、在上述半导体基板的第一主面上淀积第一绝缘介质层，并对所述第一绝缘介质层进行刻蚀，且在刻蚀后的第一绝缘介质层上方进行第二导电类型杂质注入，以在半导体基板的有源区内形成所需的第二导电类型欧姆接触区；
l、在上述半导体基板的第一主面上设置第二发射极金属，第二发射极金属与相应的第二导电类型欧姆接触区以及相应沟槽内的导电多晶硅欧姆接触，以形成所需的非活性元胞；
n、在上述半导体基板的第一主面上淀积第二绝缘介质层，并对所述第二绝缘介质层刻蚀后形成所需的第二绝缘介质层接触孔；
o、在上述半导体基板的第一主面上，淀积金属层，在对得到的金属层刻蚀后，形成所需的第一发射极金属、栅电极金属以及截止环金属，第一发射极金属与第一导电类型发射区以及相应的第二导电类型欧姆接触区欧姆接触，以形成所需的活性元胞，第一导电类型漂移区内除与第二发射极金属欧姆接触的导电多晶硅均与栅电极金属欧姆接触，截止环金属与第一导电类型截止区欧姆接触；
p、在上述半导体基板的第二主面形成所需的第一导电类型电场截止区以及第二导电类型集电区，第一导电类型电场截止区位于第一导电类型漂移区以及第二导电类型集电区间，且第二导电类型集电区与第一导电类型电场截止区相邻接；
q、在上述第二导电类型集电区上淀积所需的集电极金属，所述集电极金属与第二导电类型集电区欧姆接触。
所述半导体基板的材料包括硅。
步骤g中，在形成第一导电类型载流子存储层时，在半导体基板的第一主面上还形成二极管N型导电区域；在步骤h中，在形成第二导电类型体区时，在半导体基板的第一主面上还形成二极管P型导电区域，所述二极管P型导电区域与二极管N型导电区域邻接，以形成集成式二极管；第二发射极金属与二极管N型导电区域欧姆接触，第一发射极金属与二极管P型导电区域欧姆接触。
所述“第一导电类型”和“第二导电类型”两者中，对于N型绝缘栅双极型晶体管器件，第一导电类型指N型，第二导电类型为P型；对于P型绝缘栅双极型晶体管器件，第一导电类型与第二导电类型所指的类型与N型半导体器件相反。
本发明的优点：
1、器件导通时，位于第二导电类型体区底部的第一导电类型载流子存储层，由于内建电势的存在能阻碍少数载流子向发射极的流通，能够形成少数载流子的积累，电导调制效应增强；同时，非活性元胞B区少数载流子的积累，进一步加强了器件的电导调制效应，因此，可以显著降低IGBT器件饱和压降，降低导通损耗。
2、器件阻断时，位于第二导电类型浮置区的存在，对活性元胞区A体区进行屏蔽，因此，能够在调整第一导电类型载流子存储层浓度时，保证器件耐压不受影响。
3、非活性元胞B区的存在使得有效栅电极面积减小，使得栅电极与发射极间的电容、以及栅电极与集电极间的电容大大降低，降低了开关损耗，提高了器件的开关速度。
4、非活性元胞B区，第二发射极金属与非活性元胞导电多晶硅欧姆接触，并与二极管的阴极端连接，降低了IGBT结构内部的电压不平衡，因此，可以减小器件开关过程中的电流、电压震荡。
附图说明
图1为本发明有源区的剖视图。
图2为本发明的俯视图。
图3为本发明图2中A1-A1’的剖视图。
图4为本发明图2中B1-B1’的剖视图。
图5为本发明图2中B2-B2’的剖视图。
图6为本发明图2中C1-C1’的剖视图。
图7～图19为本发明具体实施工艺步骤剖视图，其中
图7为本发明半导体基板的剖视图。
图8为本发明得到场氧化层后的剖视图。
图9为本发明得到P型伪体区后的剖视图。
图10为本发明得到硬掩膜层后的剖视图。
图11为本发明得到P型浮置区的剖视图。
图12为本发明填充导电多晶硅后的剖视图。
图13为本发明得到N型载流子存储层后的剖视图。
图14为本发明得到P型欧姆接触区后的剖视图。
图15为本发明得到第二发射极金属后的剖视图。
图16为本发明得到第二绝缘介质层后的剖视图。
图17为本发明得到第一发射极金属后的剖视图。
图18为本发明得到P型集电区后的剖视图。
图19为本发明得到集电极金属后的剖视图。
附图标记说明：1-N型漂移区、2-P型伪体区、3-P型浮置区、4-N型载流子存储层、5-P型体区、6-绝缘栅氧化层、7-活性元胞导电多晶硅、7-1-二极管N型导电区域、7-2-二极管P型导电区域、8-N+发射区、9-P型活性欧姆接触区、10-第一绝缘介质层、11-第二发射极金属、12-第二绝缘介质层、13-第一发射极金属、14-场氧化层、15-P型过渡区、16-栅电极金属、17-截止环金属、18-N+电场截止区、19-P+集电区、20-集电极金属、21-N+截止区、22-P型场限环、23-非活性元胞导电多晶硅、24-绝缘隔离层、25-活性元胞引出导电多晶硅、26-P型非活性欧姆接触区、27-硬掩膜层、100-有源区以及200-终端保护区。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1、图2、图3、图4、图5、图6和图19所示：为了能够在保证耐压的情况下，具有极低的导通压降和极快的关断速度，且具有较低的电流电压振荡，大大提高工作的可靠性，以N型绝缘栅双极型晶体管器件为例，本发明具体包括：在所述绝缘栅双极型晶体管器件的俯视平面上，包括位于半导体基板上的有源区100以及终端保护区200，所述有源区100位于半导体基板的中心区，终端保护区200位于有源区100的外圈，并环绕包围所述有源区100；在所述绝缘栅双极型晶体管器件的截面上，半导体基板具有第一主面以及与第一主面对应的第二主面，所述第一主面与第二主面间包括N型漂移区1；
在所述绝缘栅双极型晶体管器件的截面上，所述有源区100元胞采用沟槽结构，所述有源区元胞包括活性元胞A以及非活性元胞B；活性元胞A的沟槽内壁以及底壁生长有绝缘栅氧化层6，在所述生长有绝缘栅氧化层6的活性元胞沟槽内填充有活性元胞导电多晶硅7，活性元胞A沟槽的槽口由第一绝缘介质层10覆盖；相邻活性元胞沟槽间设有P型体区5，并在所述P型体区5的底部设有N型载流子存储层4；在P体区5内设有N+发射区8以及P型活性欧姆接触区9，N+发射区8与活性元胞沟槽的外侧壁接触，P型活性欧姆接触区9位于N+发射区8间，并与两侧的N+发射区8接触；N+发射区8、P型活性欧姆接触区9与第一主面上方的第一发射极金属13欧姆接触；活性元胞导电多晶硅7与第一主面上方的栅电极金属16欧姆接触；
非活性元胞的沟槽内壁以及底壁生长有绝缘栅氧化层6，在所述生长有绝缘栅氧化层6的非活性元胞沟槽内填充有非活性元胞导电多晶硅23，在所述非活性元胞沟槽的两侧均设有P型伪体区2，在所述P型伪体区2内设有P型非活性欧姆接触区26，所述P型非活性欧姆接触区26与非活性元胞沟槽的外侧壁接触，P型非活性欧姆接触区26以及非活性元胞导电多晶硅23均与第一主面上的第二发射极金属11欧姆接触；第二发射极金属11与第一发射极金属13绝缘隔离；
在活性元胞沟槽的槽底以及非活性元胞沟槽的槽底均设有P型浮置区3，活性元胞沟槽下方的P型浮置区3包覆活性元胞沟槽的槽底，非活性元胞沟槽下方的P型浮置区3包覆非活性元胞沟槽的槽底。
具体地，半导体基板可以选用硅基板，通过终端保护区200能对有源区100进行有效保护，有源区100与终端保护区200间的具体配合关系为本技术领域人员所熟知，此处不再赘述。本发明实施例中，活性元胞A的沟槽与非活性元胞B的沟槽为同一工艺制造层，即活性元胞A的沟槽与非活性元胞B的沟槽深度相同，活性元胞A沟槽内的绝缘栅氧化层6与非活性元胞B沟槽内的绝缘栅氧化层6为同一工艺层，活性元胞A沟槽内的活性元胞导电多晶硅7与非活性元胞B沟槽内的非活性元胞导电多晶硅23为同一工艺层。
图3中，A1-A1’沿垂直于沟槽的方向进行剖视，图4中，为平行于沟槽，且沿活性元胞导电多晶硅7的方向进行剖视，图5中，为平行于沟槽，且沿非活性元胞导电多晶硅7的方向进行剖视。
活性元胞A沟槽的槽口由第一绝缘介质层10覆盖，使得活性元胞A沟槽内的活性元胞导电多晶硅7与第一发射极金属13以及第二发射极金属12间绝缘隔离，第一发射极金属13通过N+发射区8以及P型活性欧姆接触区9与P型体区5隔离，N+发射区8与活性元胞A沟槽外侧壁上方接触，N型载流子存储层4位于P型体区5的下方，一般地，N型载流子存储层4位于活性元胞A沟槽槽底的上方，N型载流子存储层4不与P型浮置区3接触，P型体区5通过N型载流子存储层4与N型漂移区1隔离。在器件导通时，空穴在N型载流子存储层4的底部积累，与N型载流子存储层4形成内建电势；空穴的积累降低N型漂移区1的电阻率，从而能有效降低导通压降。
与第二发射极金属11直接欧姆接触的导电多晶硅形成非活性元胞导电多晶硅23，在非活性元胞B沟槽的两侧均形成P型伪体区2，P型伪体区2与P型浮置区3相接触。P型非活性欧姆接触区26与非活性元胞B沟槽外侧壁上方连接。在所述绝缘栅双极型晶体管器件的截面上，活性元胞A沟槽槽底的P型浮置区3相互分离，非活性元胞B沟槽槽底的P型浮置区3可以相互接触，也可以相互分离。
本发明实施例中，第一发射极金属13通过第二绝缘介质层12与第二发射极金属11绝缘隔离，通过第一发射极金属13能够形成绝缘栅双极型晶体管器件的发射极端，通过栅电极金属16能够形成绝缘栅双极型晶体管器件的栅电极端。
本发明实施例中，器件导通时，非活性元胞B的少数载流子形成积累，进一步加强了器件的电导调制效应，因此，可以显著降低IGBT器件饱和压降，降低导通损耗；非活性元胞B的存在使得有效栅电极面积减小，使得器件的栅极与发射极间的电容、以及器件的栅极与集电极间的电容大大降低，降低了开关损耗，提高了器件的开关速度。具体实施时，有源区100内活性元胞A的数量与非活性元胞B的数量，可以根据绝缘栅双极型晶体管器件的具体使用要求进行调整。
进一步地，所述第一发射极金属13与第二发射极金属11通过二极管连接，第一发射极金属13与二极管的阳极端连接，第二发射极金属11与二极管的阴极端连接。
本发明实施例中，第一发射极金属13通过二极管与第二发射极金属11连接后，能降低器件内部电压的不平衡，从而能减少器件开关过程中的电流与电压振荡。具体实施时，所述第一发射极金属13通过外置式二极管与第二发射极金属连接，或通过设置于第一主面上的集成式二极管与第二发射极金属11连接；集成式二极管位于终端保护区200的第一主面上，集成式二极管包括二极管P型导电区域7-2以及与所述二极管P型导电区域7-2邻接的二极管N型导电区域7-1。
进一步地，所述终端保护区200包括过渡区C、场限环结构D以及截止环结构E，所述过渡区C邻接有源区100，截止环结构E位于终端保护区200的外圈，场限环结构D位于过渡区C与截止环结构E之间。
本发明实施例中，过渡区C、场限环结构D以及截止环结构E均呈环形，在过渡区C内包括设置于N型漂移区1内的P型过渡区15，所述P型过渡区15与有源区100最外圈沟槽的侧壁以及所述沟槽底部的P型浮置区3接触。在过渡区C对应的第一主面上，设有绝缘隔离层24以及设置于所述绝缘隔离层24的活性元胞引出导电多晶硅25，活性元胞引出导电多晶硅25通过绝缘隔离层24与P型过渡区15隔离，活性元胞引出导电多晶硅25与有源区100内活性元胞导电多晶硅7连接成一体，有源区100内活性元胞导电多晶硅7通过活性元胞引出导电多晶硅25与栅电极金属16欧姆接触。活性元胞引出导电多晶硅25通过第一绝缘介质层10与第二发射极金属11绝缘隔离。栅电极金属16通过第二绝缘介质层12与第二发射极金属11绝缘隔离。
在场限环结构D内，包括设置于N型漂移区1内的P型场限环22，所述P型场限环22与P型过渡区15为同一工艺制造层。在P型场限环22上方的第一主面上还设有第一绝缘介质层10等，场限环结构D可以采用本技术领域常用的结构形式，具体为本技术领域人员所熟知，此处不再赘述。
在截止环结构E内，包括N+截止环21，所述N+截止环21与第一主面上的截止环金属17欧姆接触，N+截止环21与N+发射区8为同一工艺制造层，昌截止环结构E的具体结构以及作用均与现有技术相同，具体为本机司令员人员所熟知，此处不再赘述。
进一步地，在所述半导体基板的第二主面上设有P+集电区19，所述P+集电区19与N型漂移区1间设有N+电场截止区18，P+集电区19与集电极金属20欧姆接触。本发明实施例中，N+电场截止区18的掺杂浓度大于N型漂移区1的掺杂浓度，P+集电区19可以是连续的，也可以为呈非连续状，P+集电区19呈非连续状时，集电极金属20与N+电场截止区18欧姆接触，通过集电极金属20能形成器件的集电极端。
如图7～图19所示，上述具有低导通压降的绝缘栅双极型晶体管器件，可以通过下述的制造方法制备得到，具体地，所述绝缘栅双极型晶体管器件的制造方法包括如下步骤：
a、提供具有两个相对主面的半导体基板，两个相对主面包括第一主面以及与第一主面相对应的第二主面，在第一主面与第二主面间包括N型漂移区1；
如图7所示，所述半导体基板的材料包括硅，当然，半导体基板还可以采用本技术领域其他常用的材料，此处不再一一列举。
b、在上述半导体基板的第一主面上淀积场氧化层14，所述场氧化层14覆盖半导体基板的第一主面；
如图8所示，场氧化层14为二氧化硅层，淀积得到场氧化层14的具体工艺过程为本技术领域人员所熟知，此处不再赘述。
c、选择性地掩蔽和刻蚀上述场氧化层14，以形成离子注入窗口，并利用所述离子注入窗口进行P型杂质的注入，推阱后在半导体基板内形成所需的主结、场限环结构D以及P型伪体区2；
如图9所示，离子注入窗口贯通场氧化层14，利用离子注入窗口能将P型杂质注入N型漂移区1内，P型杂质注入以及推阱的具体工艺过程均为本技术领域人员所熟知，此处不再赘述。所述主结为由P型过渡区15以及所述P型过渡区15下方的N型漂移区1形成的PN结，P型伪体区2位于有源区100内，主结以及场限环结构D均位于终端保护区200内。
d、去除上述半导体基板有源区100上的场氧化层14，并在去除所需的场氧化层14后，在第一主面上淀积硬掩膜层27，所述硬掩膜层27覆盖在有源区100的第一主面上，并覆盖在终端保护区200的第一主面以及场氧化层14上；
如图10所示，利用光刻胶掩蔽等方式去除有源区100上的场氧化层14，去除场氧化层14的具体过程为本技术领域人员所熟知，此处不再赘述。硬掩膜层14为为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。由于有源区100上的场氧化层14已全部去除，终端保护区200上的场氧化层14得到保留，因此，硬掩膜层27直接覆盖在有源区100的第一主面，并覆盖在终端保护区200的场氧化层14以及部分终端保护区200的第一主面。
e、选择性地掩蔽和刻蚀上述硬掩膜层27，以得到所需的硬掩膜窗口，利用所述硬掩膜窗口对半导体基板进行刻蚀，以在半导体基板的N型漂移区1内形成多个沟槽；在形成沟槽的半导体基板的第一主面上方注入P型杂质，推阱后，形成所需的P型浮置区3，所述P型浮置区3包覆沟槽的槽底；
如图11所示，采用本技术领域常用的技术手段，能刻蚀硬掩膜层27得到硬掩膜窗口，所述硬掩膜窗口贯通硬掩膜层27，利用硬掩膜窗口，对N型漂移区1进行各向异性刻蚀，以能得到若干沟槽，所述沟槽从第一主面垂直向N型漂移区1内延伸。在形成沟槽后，通过注入P型杂质，能得到P型浮置区3，P型杂质注入以及推阱的具体工艺过程为本技术领域人员所熟知，此处不再赘述。
f、去除上述半导体基板第一主面上的硬掩膜层27，并在去除硬掩膜层27后，在上述沟槽的内壁及底壁生长绝缘栅氧化层6，且在生长有绝缘栅氧化层6的沟槽内填充导电多晶硅；
具体地，采用本技术领域常用的技术手段，能实现硬掩膜层27的去除，绝缘栅氧化层6可以通过热氧化生长得到，在生长有绝缘栅氧化层6后，通过在第一主面淀积导电多晶硅，能实现将导电多晶硅填充在沟槽内。在填充沟槽内后，需要将第一主面上相应区域的导电多晶硅刻蚀去除，以便进行后续的工艺。采用本技术领域常用的技术手段实现相应导电多晶硅的刻蚀去除，具体为本技术领域人员所熟知，此处不再赘述。
g、在上述半导体基板的第一主面上涂覆第一光刻胶层，在对第一光刻胶层进行所需的刻蚀后，在第一主面上方注入N型杂质，以在半导体基板的N型漂移区1内形成所需的N型载流子存储层4；
具体地，在第一主面上涂覆第一光刻胶层，并对第一光刻胶层进行刻蚀后，便于进行N型杂质的注入，以在有源区100内形成所需的N型载流子存储层4，如图12所示，具体工艺过程为本技术领域人员所熟知，此处不再赘述。
此外，当第一发射极金属13与第二发射极金属11采用集成式二极管连接时，在形成N型载流子存储层4时，还能在过渡区C的第一主面上形成二极管N型导电区域7-1，二极管N型导电区域7-1可以通过过渡区C第一主面上的导电多晶硅进行N型杂质注入得到。
h、去除上述第一光刻胶层，并在半导体基板的第一主面上涂覆第二光刻胶层，在对第二光刻胶层进行所需刻蚀后，在第一主面上方注入P型杂质，以在半导体基板的N型漂移区1内形成P型体区5，所述P型体区5位于N型载流子存储层4正上方，N型体区5与N型载流子存储层相接触；
如图13所示，采用本技术领域常用的技术手段，能去除第一光刻胶层，在对第二光刻胶层刻蚀后，能便于进行P型杂质，以得到P型体区5。此外，在过渡区C的第一主面上还能形成二极管P型导电区域7-2，二极管P型导电区域7-2与二极管N型导电区域71-连接，以形成二极管的结构。
i、去除上述第二光刻胶层，并在半导体基板的第一主面上涂覆第三光刻胶层，在对第三光刻胶层进行所需的刻蚀后，在第一主面上方注入N型杂质，以在半导体基板内形成N+发射区8以及N+截止区21；
具体地，采用本技术领域常用的技术手段，去除第二光刻胶层；在涂覆并光刻第三光刻胶层后，进行N型杂质注入，得到N+发射区8以及N+截止区21，N+发射区8位于有源区100内。在得到N+发射区8以及N+截止区21后，去除第三光刻胶层。
k、在上述半导体基板的第一主面上淀积第一绝缘介质层10，并对所述第一绝缘介质层10进行刻蚀，且在刻蚀后的第一绝缘介质层10上方进行P型杂质注入，以在半导体基板的有源区100内形成所需的P型欧姆接触区；
如图14所示，在对第一绝缘介质层10进行刻蚀后，能使得有源区100内，第一绝缘介质层10覆盖部分沟槽的槽口，此外，利用刻蚀后的第一绝缘介质层10，能实现P型杂质注入，得到P型欧姆接触区，具体地，所述P型欧姆接触区包括P型活性欧姆接触区9以及P型非活性欧姆接触区26，P型活性接触区9与N+发射区8接触，P型活性欧姆接触区9上方的第一绝缘介质层10被刻蚀。P型非活性欧姆接触区26的两侧无N+发射区8。
l、在上述半导体基板的第一主面上设置第二发射极金属11，第二发射极金属11与相应的P型欧姆接触区以及相应沟槽内的导电多晶硅欧姆接触，以形成所需的非活性元胞B；
如图15所示，由于在对第一绝缘介质层10刻蚀时，部分沟槽的槽口处于敞口状态，当淀积第二发射极金属11时，第二发射极金属11与P型非活性欧姆接触区26以及正下方的导电多晶硅欧姆接触，形成非活性元胞B后，所述导电多晶硅成为非活性元胞导电多晶硅23。在得到第二发射极金属11时，第二发射极金属11可以与二极管N型导电区域7-1欧姆接触。
n、在上述半导体基板的第一主面上淀积第二绝缘介质层12，并对所述第二绝缘介质层12刻蚀后形成所需的第二绝缘介质层接触孔；
如图16所示，淀积第二绝缘介质层12后，在所需的位置区域形成第二绝缘介质层接触孔，第二绝缘介质层接触孔的位置可以根据需要进行选择，具体为本技术领域人员所熟知，此处不再赘述。
o、在上述半导体基板的第一主面上，淀积金属层，在对得到的金属层刻蚀后，形成所需的第一发射极金属13、栅电极金属16以及截止环金属17，第一发射极金属13与N+发射区8以及相应的P型欧姆接触区欧姆接触，以形成所需的活性元胞A，N型漂移区1内除与第二发射极金属11欧姆接触的导电多晶硅均与栅电极金属16欧姆接触，截止环金属17与N+截止区21欧姆接触；
如图17所示，在淀积金属层，并刻蚀后，利用上述的第二绝缘介质层接触孔，能使得第一发射极金属13与N+发射区8以及P型活性欧姆接触区9欧姆接触，截止环金属17与N+截止区21欧姆接触。有源区100内，与第二发射极金属11欧姆接触的导电多晶硅形成非活性元胞导电多晶硅23，其余沟槽内的导电多晶硅形成活性元胞导电多晶硅7，活性元胞导电多晶硅7相互并联，并通过过渡区上的活性元胞引出导电多晶硅25与栅电极金属16欧姆接触，活性元胞引出导电多晶硅25与活性元胞导电多晶硅7为同一工艺层，即步骤f得到，具体制备过程为本技术领域人员所熟知，此处不再赘述。
p、在上述半导体基板的第二主面形成所需的N+电场截止区18以及P+集电区19，N+电场截止区18位于N型漂移区1以及P+集电区19间，且P+集电区19与N+电场截止区18邻接；
如图18所示，N+电场截止区18的掺杂浓度大于N型漂移区1的掺杂浓度，一般地，还可以对半导体基板的第二主面进行减薄，具体减薄的工艺过程为本技术领域人员所熟知，此处不再赘述。
q、在上述P+集电区19上淀积所需的集电极金属20，所述集电极金属20与P+集电区欧姆接触。
如图19所示，通过集电极金属20能形成器件的集电极端。
本发明器件导通时，位于P型体区5底部的N型载流子存储层4，由于内建电势的存在能阻碍少数载流子向发射极的流通，能够形成少数载流子的积累，电导调制效应增强；同时，非活性元胞B区少数载流子的积累，进一步加强了器件的电导调制效应，因此，可以显著降低IGBT器件饱和压降，降低导通损耗；器件阻断时，位于P型浮置区3的存在，对活性元胞区A体区进行屏蔽，因此，能够在调整N型载流子存储层4浓度时，保证器件耐压不受影响。
非活性元胞B区的存在使得有效栅电极面积减小，使得栅电极与发射极间的电容、以及栅电极与集电极间的电容大大降低，降低了开关损耗，提高了器件的开关速度；非活性元胞B区，第二发射极金属11与非活性元胞导电多晶硅23欧姆接触，并与二极管的阴极端连接，降低了IGBT结构内部的电压不平衡，因此，可以减小器件开关过程中的电流、电压震荡。
Claims (8)
1.一种具有低导通压降的的绝缘栅双极型晶体管器件，在所述绝缘栅双极型晶体管器件的俯视平面上，包括位于半导体基板上的有源区以及终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外圈，并环绕包围所述有源区；在所述绝缘栅双极型晶体管器件的截面上，半导体基板具有第一主面以及与第一主面对应的第二主面，所述第一主面与第二主面间包括第一导电类型漂移区；其特征是：
在所述绝缘栅双极型晶体管器件的截面上，所述有源区的元胞采用沟槽结构，所述有源区元胞包括活性元胞以及非活性元胞；活性元胞的沟槽内壁以及底壁生长有绝缘栅氧化层，在所述生长有绝缘栅氧化层的活性元胞沟槽内填充有活性元胞导电多晶硅，活性元胞沟槽的槽口由第一绝缘介质层覆盖；相邻活性元胞沟槽间设有第二导电类型体区，并在所述第二导电类型体区的底部设有第一导电类型载流子存储层；在第二导电类型体区内设有第一导电类型发射区以及第二导电类型活性欧姆接触区，第一导电类型发射区与活性元胞沟槽的外侧壁接触，第二导电类型活性欧姆接触区位于第一导电类型发射区间，并与两侧的第一导电类型发射区接触；第一导电类型发射区、第二导电类型活性欧姆接触区与第一主面上方的第一发射极金属欧姆接触；活性元胞导电多晶硅与第一主面上方的栅电极金属欧姆接触；
非活性元胞的沟槽内壁以及底壁生长有绝缘栅氧化层，在所述生长有绝缘栅氧化层的非活性元胞沟槽内填充有非活性元胞导电多晶硅，在所述非活性元胞沟槽的两侧均设有第二导电类型伪体区，在所述第二导电类型伪体区内设有第二导电类型非活性欧姆接触区，所述第二导电类型非活性欧姆接触区与非活性元胞沟槽的外侧壁接触，第二导电类型非活性欧姆接触区以及非活性元胞导电多晶硅均与第一主面上的第二发射极金属欧姆接触；第二发射极金属与第一发射极金属绝缘隔离；
在活性元胞沟槽的槽底以及非活性元胞沟槽的槽底均设有第二导电类型浮置区，活性元胞沟槽下方的第二导电类型浮置区包覆活性元胞沟槽的槽底，非活性元胞沟槽下方的第二导电类型浮置区包覆非活性元胞沟槽的槽底。
2.根据权利要求1所述的具有低导通压降的的绝缘栅双极型晶体管器件，其特征是：所述第一发射极金属与第二发射极金属通过二极管连接，第一发射极金属与二极管的阳极端连接，第二发射极金属与二极管的阴极端连接。
3.根据权利要求2所述的具有低导通压降的的绝缘栅双极型晶体管器件，其特征是：所述第一发射极金属通过外置式二极管与第二发射极金属连接，或通过设置于第一主面上的集成式二极管与第二发射极金属连接；集成式二极管位于终端保护区的第一主面上，集成式二极管包括二极管P型导电区域以及与所述二极管P型导电区域邻接的二极管N型导电区域。
4.根据权利要求1所述的具有低导通压降的的绝缘栅双极型晶体管器件，其特征是：所述终端保护区包括过渡区、场限环结构以及截止环结构，所述过渡区邻接有源区，截止环结构位于终端保护区的外圈，场限环结构位于过渡区与截止环结构之间。
5.根据权利要求1所述的具有低导通压降的的绝缘栅双极型晶体管器件，其特征是：在所述半导体基板的第二主面上设有第二导电类型集电区，所述第二导电类型集电区与第一导电类型漂移区间设有第一导电类型电场截止区，第二导电类型集电区与集电极金属欧姆接触。
6.一种具有低导通压降的绝缘栅双极型晶体管器件的制造方法，其特征是，所述绝缘栅双极型晶体管器件的制造方法包括如下步骤：
（a）、提供具有两个相对主面的半导体基板，两个相对主面包括第一主面以及与第一主面相对应的第二主面，在第一主面与第二主面间包括第一导电类型漂移区；
（b）、在上述半导体基板的第一主面上淀积场氧化层，所述场氧化层覆盖半导体基板的第一主面；
（c）、选择性地掩蔽和刻蚀上述场氧化层，以形成离子注入窗口，并利用所述离子注入窗口进行第二导电类型杂质的注入，推阱后在半导体基板内形成所需的主结、场限环结构以及第二导电类型伪体区；
（d）、去除上述半导体基板有源区上的场氧化层，并在去除所需的场氧化层后，在第一主面上淀积硬掩膜层，所述硬掩膜层覆盖在有源区的第一主面上，并覆盖在终端保护区的第一主面以及场氧化层上；
（e）、选择性地掩蔽和刻蚀上述硬掩膜层，以得到所需的硬掩膜窗口，利用所述硬掩膜窗口对半导体基板进行刻蚀，以在半导体基板的第一导电类型漂移区内形成多个沟槽；在形成沟槽的半导体基板的第一主面上方注入第二导电类型杂质，推阱后，形成所需的第二导电类型浮置区，所述第二导电类型浮置区包覆沟槽的槽底；
（f）、去除上述半导体基板第一主面上的硬掩膜层，并在去除硬掩膜层后，在上述沟槽的内壁及底壁生长绝缘栅氧化层，且在生长有绝缘栅氧化层的沟槽内填充导电多晶硅；
（g）、在上述半导体基板的第一主面上涂覆第一光刻胶层，在对第一光刻胶层进行所需的刻蚀后，在第一主面上方注入第一导电类型杂质，以在半导体基板的第一导电类型漂移区内形成所需的第一导电类型载流子存储层；
（h）、去除上述第一光刻胶层，并在半导体基板的第一主面上涂覆第二光刻胶层，在对第二光刻胶层进行所需刻蚀后，在第一主面上方注入第二导电类型杂质，以在半导体基板的第一导电类型漂移区内形成第二导电类型体区，所述第二导电类型体区位于第一导电类型载流子存储层正上方，第二导电类型体区与第一导电类型载流子存储层相接触；
（i）、去除上述第二光刻胶层，并在半导体基板的第一主面上涂覆第三光刻胶层，在对第三光刻胶层进行所需的刻蚀后，在第一主面上方注入第一导电类型杂质，以在半导体基板内形成第一导电类型发射区以及第一导电类型截止区；
（k）、在上述半导体基板的第一主面上淀积第一绝缘介质层，并对所述第一绝缘介质层进行刻蚀，且在刻蚀后的第一 绝缘介质层上方进行第二导电类型杂质注入，以在半导体基板的有源区内形成所需的第二导电类型欧姆接触区；
（l）、在上述半导体基板的第一主面上设置第二发射极金属，第二发射极金属与相应的第二导电类型欧姆接触区以及相应沟槽内的导电多晶硅欧姆接触，以形成所需的非活性元胞；
（n）、在上述半导体基板的第一主面上淀积第二绝缘介质层，并对所述第二绝缘介质层刻蚀后形成所需的第二绝缘介质层接触孔；
（o）、在上述半导体基板的第一主面上，淀积金属层，在对得到的金属层刻蚀后，形成所需的第一发射极金属、栅电极金属以及截止环金属，第一发射极金属与第一导电类型发射区以及相应的第二导电类型欧姆接触区欧姆接触，以形成所需的活性元胞，第一导电类型漂移区内除与第二发射极金属欧姆接触的导电多晶硅均与栅电极金属欧姆接触，截止环金属与第一导电类型截止区欧姆接触；
（p）、在上述半导体基板的第二主面形成所需的第一导电类型电场截止区以及第二导电类型集电区，第一导电类型电场截止区位于第一导电类型漂移区以及第二导电类型集电区间，且第二导电类型集电区与第一导电类型电场截止区相邻接；
（q）、在上述第二导电类型集电区上淀积所需的集电极金属，所述集电极金属与第二导电类型集电区欧姆接触。
7.根据权利要求6所述具有低导通压降的绝缘栅双极型晶体管器件的制造方法，其特征是：所述半导体基板的材料包括硅。
8.根据权利要求6所述的具有低导通压降的绝缘栅双极型晶体管器件的制造方法，其特征是：步骤（g）中，在形成第一导电类型载流子存储层时，在半导体基板的第一主面上还形成二极管N型导电区域；在步骤（h）中，在形成第二导电类型体区时，在半导体基板的第一主面上还形成二极管P型导电区域，所述二极管P型导电区域与二极管N型导电区域邻接，以形成集成式二极管；第二发射极金属与二极管N型导电区域欧姆接触，第一发射极金属与二极管P型导电区域欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611089631.0A CN106653836B (zh) | 2016-12-01 | 2016-12-01 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611089631.0A CN106653836B (zh) | 2016-12-01 | 2016-12-01 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106653836A true CN106653836A (zh) | 2017-05-10 |
| CN106653836B CN106653836B (zh) | 2023-09-01 |
Family
ID=58813968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611089631.0A Active CN106653836B (zh) | 2016-12-01 | 2016-12-01 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653836B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275381A (zh) * | 2017-06-14 | 2017-10-20 | 四川大学 | 一种双重载流子存储增强的igbt |
| CN107658343A (zh) * | 2017-10-31 | 2018-02-02 | 无锡新洁能股份有限公司 | 一种优化器件特性的半导体结构及其制造方法 |
| CN108054206A (zh) * | 2017-10-24 | 2018-05-18 | 全球能源互联网研究院 | 一种横向元胞结构的功率器件终端结构及其制作方法 |
| CN108511512A (zh) * | 2018-02-05 | 2018-09-07 | 东南大学 | 一种带有波浪型场限环结构的功率半导体器件及其制备方法 |
| CN108899363A (zh) * | 2018-08-29 | 2018-11-27 | 江苏中科君芯科技有限公司 | 能降低导通压降和关断损耗的沟槽栅igbt器件 |
| CN108933078A (zh) * | 2017-05-25 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 掺杂区及igbt器件的形成方法和结构 |
| CN110137250A (zh) * | 2019-04-12 | 2019-08-16 | 电子科技大学 | 一种具有超低导通压降的高速igbt器件 |
| CN110379852A (zh) * | 2019-08-21 | 2019-10-25 | 江苏中科君芯科技有限公司 | 能降低米勒电容的沟槽型igbt器件 |
| CN111834449A (zh) * | 2020-07-27 | 2020-10-27 | 重庆邮电大学 | 一种具有背面双mos结构的快速关断rc-igbt器件 |
| CN111900089A (zh) * | 2020-08-26 | 2020-11-06 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
| CN111900090A (zh) * | 2020-08-26 | 2020-11-06 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
| CN113659014A (zh) * | 2021-10-20 | 2021-11-16 | 四川洪芯微科技有限公司 | 一种含有阴极短接槽栅结构的功率二极管 |
| CN114927535A (zh) * | 2022-05-20 | 2022-08-19 | 无锡华芯微探科技有限公司 | 具有双三维全包围保护环的x射线检测器及制备方法 |
| CN115394834A (zh) * | 2022-07-29 | 2022-11-25 | 安世半导体科技(上海)有限公司 | 具有控制栅极及载流子存储层的igbt元胞结构及其制造方法 |
| CN116190227A (zh) * | 2023-04-27 | 2023-05-30 | 北京贝茵凯微电子有限公司 | 一种igbt芯片制备方法和igbt芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| CN103985746A (zh) * | 2014-06-05 | 2014-08-13 | 无锡新洁能股份有限公司 | 沟槽型igbt器件及其制造方法 |
| CN104576743A (zh) * | 2015-01-28 | 2015-04-29 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 |
| CN104716192A (zh) * | 2015-03-31 | 2015-06-17 | 无锡新洁能股份有限公司 | 利用电荷耦合实现耐压的功率mos器件及其制备方法 |
| CN105633139A (zh) * | 2016-03-23 | 2016-06-01 | 无锡新洁能股份有限公司 | 具有载流子存储结构的igbt器件及其制造方法 |
| CN206194743U (zh) * | 2016-12-01 | 2017-05-24 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件 |
-
2016
- 2016-12-01 CN CN201611089631.0A patent/CN106653836B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| CN103985746A (zh) * | 2014-06-05 | 2014-08-13 | 无锡新洁能股份有限公司 | 沟槽型igbt器件及其制造方法 |
| CN104576743A (zh) * | 2015-01-28 | 2015-04-29 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 |
| CN104716192A (zh) * | 2015-03-31 | 2015-06-17 | 无锡新洁能股份有限公司 | 利用电荷耦合实现耐压的功率mos器件及其制备方法 |
| CN105633139A (zh) * | 2016-03-23 | 2016-06-01 | 无锡新洁能股份有限公司 | 具有载流子存储结构的igbt器件及其制造方法 |
| CN206194743U (zh) * | 2016-12-01 | 2017-05-24 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108933078B (zh) * | 2017-05-25 | 2020-11-03 | 中芯国际集成电路制造(上海)有限公司 | 掺杂区及igbt器件的形成方法和结构 |
| CN108933078A (zh) * | 2017-05-25 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 掺杂区及igbt器件的形成方法和结构 |
| CN107275381B (zh) * | 2017-06-14 | 2019-08-13 | 四川大学 | 一种双重载流子存储增强的igbt |
| CN107275381A (zh) * | 2017-06-14 | 2017-10-20 | 四川大学 | 一种双重载流子存储增强的igbt |
| CN108054206A (zh) * | 2017-10-24 | 2018-05-18 | 全球能源互联网研究院 | 一种横向元胞结构的功率器件终端结构及其制作方法 |
| CN107658343A (zh) * | 2017-10-31 | 2018-02-02 | 无锡新洁能股份有限公司 | 一种优化器件特性的半导体结构及其制造方法 |
| CN107658343B (zh) * | 2017-10-31 | 2024-03-12 | 无锡新洁能股份有限公司 | 一种优化器件特性的半导体结构及其制造方法 |
| CN108511512A (zh) * | 2018-02-05 | 2018-09-07 | 东南大学 | 一种带有波浪型场限环结构的功率半导体器件及其制备方法 |
| CN108899363A (zh) * | 2018-08-29 | 2018-11-27 | 江苏中科君芯科技有限公司 | 能降低导通压降和关断损耗的沟槽栅igbt器件 |
| CN108899363B (zh) * | 2018-08-29 | 2023-08-15 | 江苏中科君芯科技有限公司 | 能降低导通压降和关断损耗的沟槽栅igbt器件 |
| CN110137250A (zh) * | 2019-04-12 | 2019-08-16 | 电子科技大学 | 一种具有超低导通压降的高速igbt器件 |
| CN110137250B (zh) * | 2019-04-12 | 2020-12-29 | 电子科技大学 | 一种具有超低导通压降的高速igbt器件 |
| CN110379852A (zh) * | 2019-08-21 | 2019-10-25 | 江苏中科君芯科技有限公司 | 能降低米勒电容的沟槽型igbt器件 |
| CN110379852B (zh) * | 2019-08-21 | 2022-10-11 | 江苏中科君芯科技有限公司 | 能降低米勒电容的沟槽型igbt器件 |
| CN111834449A (zh) * | 2020-07-27 | 2020-10-27 | 重庆邮电大学 | 一种具有背面双mos结构的快速关断rc-igbt器件 |
| CN111834449B (zh) * | 2020-07-27 | 2024-04-16 | 重庆邮电大学 | 一种具有背面双mos结构的快速关断rc-igbt器件 |
| CN111900090A (zh) * | 2020-08-26 | 2020-11-06 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
| CN111900089B (zh) * | 2020-08-26 | 2024-01-19 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
| CN111900090B (zh) * | 2020-08-26 | 2024-01-23 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
| CN111900089A (zh) * | 2020-08-26 | 2020-11-06 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
| CN113659014B (zh) * | 2021-10-20 | 2022-01-18 | 四川洪芯微科技有限公司 | 一种含有阴极短接槽栅结构的功率二极管 |
| CN113659014A (zh) * | 2021-10-20 | 2021-11-16 | 四川洪芯微科技有限公司 | 一种含有阴极短接槽栅结构的功率二极管 |
| CN114927535A (zh) * | 2022-05-20 | 2022-08-19 | 无锡华芯微探科技有限公司 | 具有双三维全包围保护环的x射线检测器及制备方法 |
| CN114927535B (zh) * | 2022-05-20 | 2023-09-22 | 无锡鉴微华芯科技有限公司 | 具有双三维全包围保护环的x射线检测器及制备方法 |
| CN115394834A (zh) * | 2022-07-29 | 2022-11-25 | 安世半导体科技(上海)有限公司 | 具有控制栅极及载流子存储层的igbt元胞结构及其制造方法 |
| CN115394834B (zh) * | 2022-07-29 | 2024-01-09 | 安世半导体科技(上海)有限公司 | 具有控制栅极及载流子存储层的igbt元胞结构及其制造方法 |
| CN116190227A (zh) * | 2023-04-27 | 2023-05-30 | 北京贝茵凯微电子有限公司 | 一种igbt芯片制备方法和igbt芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106653836B (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653836A (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| CN107799582A (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107799587A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN105932042A (zh) | 一种双***沟槽栅电荷存储型igbt及其制造方法 | |
| CN105633139B (zh) | 具有载流子存储结构的igbt器件及其制造方法 | |
| CN206022371U (zh) | 绝缘栅双极晶体管(igbt) | |
| CN107403839A (zh) | 适用于深沟槽的功率半导体器件结构及制造方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN107731899A (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN107611179A (zh) | 降低栅源电容的屏蔽栅mosfet结构及其制备方法 | |
| CN105448997B (zh) | 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法 | |
| CN104319287A (zh) | 一种沟槽栅型半导体器件结构及其制作方法 | |
| CN206976354U (zh) | 适用于深沟槽的功率半导体器件结构 | |
| CN104425579B (zh) | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN205488135U (zh) | 具有载流子存储结构的igbt器件 | |
| CN115831758A (zh) | 一种集成肖特基的碳化硅umosfet的制造方法 | |
| CN105789291A (zh) | 一种双***沟槽栅电荷存储型igbt及其制造方法 | |
| CN107634095A (zh) | 沟槽型半导体功率器件及其制备方法 | |
| CN110473914A (zh) | 一种SiC-MOS器件的制备方法 | |
| CN114141621A (zh) | 具有***栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN105409006A (zh) | 半导体装置 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN109244128A (zh) | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |