CN110473914A - 一种SiC-MOS器件的制备方法 - Google Patents
一种SiC-MOS器件的制备方法 Download PDFInfo
- Publication number
- CN110473914A CN110473914A CN201910879293.8A CN201910879293A CN110473914A CN 110473914 A CN110473914 A CN 110473914A CN 201910879293 A CN201910879293 A CN 201910879293A CN 110473914 A CN110473914 A CN 110473914A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- metal
- epitaxial layer
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 155
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 146
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005516 engineering process Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 239000007769 metal material Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 36
- 238000002347 injection Methods 0.000 claims description 33
- 239000007924 injection Substances 0.000 claims description 33
- 150000002500 ions Chemical class 0.000 claims description 30
- 238000001259 photo etching Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 18
- 238000004062 sedimentation Methods 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 238000001459 lithography Methods 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910018503 SF6 Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 6
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 4
- -1 phosphonium ion Chemical class 0.000 claims description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000012159 carrier gas Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000010992 reflux Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000011084 recovery Methods 0.000 abstract description 14
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005538 encapsulation Methods 0.000 abstract description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 3
- 230000001276 controlling effect Effects 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 239000010931 gold Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003763 carbonization Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种SiC‑MOS器件的制备方法,本发明通过改变金属材料、工艺控制以及碳化硅N‑外延层浓度，可以调控肖特基势垒高度，以形成较低导通压降(Von)的肖特基接触，从而实现正向工作性能优于寄生二极管的肖特基二极管的体内集成，具有更快的反向恢复时间、更低的反向恢复损耗以及更佳的反向恢复可靠性，具有更佳的反向恢复性能，显著减小了电力电子***体积，降低了封装花费，避免了金属引线带来的寄生效应，从而提高了***应用可靠性，具有更为紧凑的元胞面积，具有较低的比导通电阻，具有漏电低的特点。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种SiC-MOS器件的制备方法。
背景技术
碳化硅MOSFET器件是以宽禁带半导体材料碳化硅制造的下一代半导体器件。碳化硅材料诸多吸引人的特性，如10倍于硅材料的临界击穿电场强度、高的热导率、大的禁带宽度以及高电子饱和漂移速度等，使SiC材料成为了国际上功率半导体器件的研究热点，并在高功率应用场合，如高速铁路、混合动力汽车、智能高压直流输电等，碳化硅器件均被赋予了很高的期望。同时碳化硅功率器件对功率损耗的降低效果显著，使得碳化硅功率器件被誉为带动“新能源革命”的“绿色能源”器件。然而，因MOS沟道的不理想导致MOS沟道迁移率过低，极大地限制了碳化硅MOSFET通态电流密度。因此，具有更高沟道密度、从而具有更大通态电流密度的碳化硅UMOSFET受到的广泛关注和研究。尽管碳化硅UMOSFET具有更低通态电阻以及更紧凑的元胞布局，由于底部栅氧化层电场过高的问题，给碳化硅UMOSFET长久使用带来可靠性问题，造成器件长期稳定性差。传统碳化硅UMOSFET结构如图1所示。
碳化硅UMOSFET在传统逆变电路、斩波电路等电路应用中一般需要与一个反并联二极管共同发挥作用，通常有两种方式：其一为直接使用器件P阱区，N－漂移区与N+衬底形成的寄生PIN二极管。然而，此方式下得到的寄生碳化硅二极管的导通压降大(碳化硅PN结导通压降约为3V)，并且反向恢复特性差(正向导通时漂移区电导调制注入大量过剩载流子)，导致了高功率损耗，这与当下强调绿色环保的应用理念相悖；同时，因其工作速度低而导致工作效率低下，这对碳化硅UMOSFET在逆变电路、斩波电路等应用中极为不利；其二为将器件与外部一个快恢复二极管((FRD)反并联使用。然而，此方式会引起***成本的上升、体积的增大以及因金属连线增加而导致的可靠性降低，最终使得碳化硅VDMOS器件在传统逆变电路、斩波电路等电路应用中的推广受到了一定的阻碍。
发明内容
本发明的目的在于提供一种SiC-MOS器件的制备方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明采用了如下技术方案：
一种SiC-MOS器件的制备方法，包括如下步骤：
S1、选取碳化硅N+衬底和碳化硅N-外延层，对碳化硅N+衬底和碳化硅N-外延层进行清洗并且干燥；
S2、通过沟槽刻蚀工艺，利用Trench掩膜版在碳化硅N-外延层上表面刻蚀出指定尺寸的源极沟槽和栅极沟槽，在源极沟槽和栅极沟槽之间形成台面结构；
S3、通过光刻、高能离子注入工艺，利用掩膜版在碳化硅N-外延层表面的台面结构上和源极沟槽底部进行铝离子注入，形成碳化硅P型掺杂区；
S4、通过光刻、高能离子注入工艺，利用掩膜版在源极沟槽底部的碳化硅P型掺杂区上进行铝离子注入，形成距离碳化硅P型掺杂区边缘0.2μm的碳化硅P+掺杂区；
S5、通过光刻、高能离子注入工艺，利用掩膜版在台面结构上的碳化硅P型掺杂区表面进行氮离子注入，形成碳化硅N+源区；
S6、高温退火，对注入的离子进行高温激活；
S7、对栅极沟槽表面进行氧化，形成厚度为50nm的SiO2绝缘栅介质层；
S8、通过低压热壁化学气相淀积法在SiO2绝缘栅介质层上淀积形成磷离子掺杂浓度为1×1020cm-3，厚度为800nm的多晶硅栅；
S9、对SiO2绝缘栅介质层和多晶硅栅进行光刻、刻蚀，仅保留栅极沟槽内部的SiO2绝缘栅介质层和多晶硅栅，并且进行研磨，使得栅极沟槽内的多晶硅栅上表面与台面结构齐平；
S10、通过淀积及光刻、刻蚀工艺在多晶硅栅上形成栅极金属，并且进行高温退火，形成良好欧姆接触；
S11、通过低压热壁化学气相淀积法在碳化硅N+衬底下表面淀积金属漏极，并且进行高温退火，使栅极金属与金属漏极形成良好欧姆接触；
S12、通过lift-off工艺溅射淀积金属Ni在源极沟槽底部淀积一层肖特基接触金属，通过刻蚀去除多余的金属Ni，并且快速热处理处理，形成良好肖特基接触；
S13、通过淀积、光刻以及刻蚀工艺形成硼磷硅玻璃绝缘介质层，并且高温回流，形成弧形边界；
S14、通过淀积、光刻以及刻蚀工艺形成源极金属以及栅极连接金属，完成制备。
优选的，所述步骤S2包括：
S21、在碳化硅N-外延层上表面进行光刻，形成栅极与源极沟槽窗口，使得位于栅极沟槽窗口与源极沟槽窗口处的碳化硅N-外延层区域部分裸露；
S22、利用感应耦合等离子体刻蚀技术对碳化硅N-外延层进行刻蚀形成栅极沟槽与源极沟槽，刻蚀压强为0.3～0.5Pa，温度为常温，源功率为700～800W，偏压功率为100～200W；刻蚀气体包括六氟化硫、氧气和氩气，其中，六氟化硫和氩气的气体流量比例为2:1，氧气含量的变化范围为45％～50％，刻蚀深度为0.8μm。
优选的，所述步骤S3包括：
S31、通过低压热壁化学气相淀积法在碳化硅N-外延层表面的台面结构上以及栅极沟槽和源极沟槽底部淀积一层厚度为1.5μm的Al作为碳化硅P型掺杂区离子注入的阻挡层，通过光刻和刻蚀形成碳化硅P型掺杂区注入区；
S32、在650℃的温度下对碳化硅N-外延层正面进行多次Al离子注入，在碳化硅P型掺杂区注入区形成深度为0.6μm，掺杂浓度为3×1018cm-3的碳化硅P型掺杂区；
S33、采用磷酸去除碳化硅N-外延层表面以及源极沟槽底部的Al，并且清洗干燥。
优选的，所述步骤S4包括：
S41、通过低压热壁化学气相淀积法在碳化硅N-外延层表面的台面结构上以及栅极沟槽和源极沟槽底部淀积一层厚度为1.5μm的Al作为碳化硅P+掺杂区离子注入的阻挡层，通过光刻和刻蚀形成碳化硅P+掺杂区注入区；
S42、在650℃的温度下对碳化硅N-外延层正面进行多次Al离子注入，在碳化硅P+掺杂区注入区形成深度为0.3μm，掺杂浓度为1×1019cm-3的碳化硅P+掺杂区；
S43、采用磷酸去除碳化硅N-外延层正面的Al，并且清洗干燥。
优选的，所述步骤S5包括：
S51、通过低压热壁化学气相淀积法在碳化硅N-外延层正面淀积一层厚度为1μm的Al作为碳化硅N+源区离子注入的阻挡层，通过光刻和刻蚀形成碳化硅N+源区注入区；
S52、在500℃的温度下对碳化硅N-外延层正面进行多次氮离子注入，在碳化硅N+源区注入区形成深度为0.3μm，掺杂浓度为1×1019cm-3的碳化硅N+源区；
S53、采用磷酸去除碳化硅N-外延层正面的Al，并且清洗干燥。
优选的，所述步骤S6包括：
S61、采用RCA清洗标准对碳化硅N+衬底和碳化硅N-外延层表面进行清洗，烘干后制作碳膜保护，然后在1700℃氩气氛围中进行离子激活退火10min；
S62、通过氧等离子体去除碳膜，采用RCA清洗标准对碳化硅N+衬底和碳化硅N-外延层表面进行清洗，烘干。
优选的，所述步骤S8中低压热壁化学气相淀积法工艺条件是：淀积温度为600℃，淀积压强为60Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。
优选的，所述步骤S10中栅极金属的金属材料为Al、Pt、Au、TiN、TiNiAg中的任意一种或几种；所述金属漏极的总厚度大于1μm，且所述金属漏极111的金属材料为TiNiAg、VNiAg、TiNiAu、VNiAu中的任意一种或几种。
优选的，所述步骤S12中热处理温度为850℃，在N2保护下处理时间为5min。
本发明的技术效果和优点：
本发明通过在传统碳化硅UMOSFET结构的基础上，源极区采用沟槽结构，并且在沟槽底部做碳化硅深P注入，源极沟槽内使用肖特基金属，且肖特基金属与碳化硅N-外延层在源极沟槽侧壁底部直接接触形成具有整流特性的肖特基二极管。通过改变金属材料、工艺控制以及碳化硅N-外延层浓度，可以调控肖特基势垒高度，以形成较低导通压降(Von)的肖特基接触，通常该接触Von处于0.8V～2V的范围，从而实现正向工作性能优于寄生二极管的肖特基二极管的体内集成，由于该二极管为多子器件，反向恢复过程中由于不存在少子存储，具有更快的反向恢复时间、更低的反向恢复损耗以及更佳的反向恢复可靠性，故相对于寄生二极管，具有更佳的反向恢复性能，相对于体外反并联一个二极管的方式，显著减小了电力电子***体积，降低了封装花费。同时由于不具有与二极管之间的金属引线，避免了金属引线带来的寄生效应，从而提高了***应用可靠性。同时，相对于众多体内单片集成二极管的方式，本发明结构具有更为紧凑的元胞面积。同时，本发明所设计双深碳化硅P型掺杂区有助于提升器件耐压水平，以及降低器件栅介质层电场，从而对传统UMOSFET器件的基本性能及长久应用可靠性也有大幅提升。同时，由于双深碳化硅P型掺杂区对于器件耐压的提升，使得JFET区掺杂能够有效提高，故本发明所制得的SiC-MOS器件具有较低的比导通电阻，另外，所集成多子整流器件具有漏电低的特点。
附图说明
图1为现有的的SiC-MOS器件截面结构示意图；
图2～图11为本发明的一种SiC-MOS器件的制备方法的工艺过程的截面结构示意图。
图中：101、碳化硅N+衬底；102、碳化硅N-外延层；103、栅极沟槽；104、源极沟槽；105、碳化硅P型掺杂区；106、碳化硅P+掺杂区；107、碳化硅N+源区；108、SiO2绝缘栅介质层；109、多晶硅栅；110、栅极金属；111、金属漏极；112、肖特基接触金属；113、硼磷硅玻璃绝缘介质层；114、源极金属。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了如图2-11所示的一种SiC-MOS器件的制备方法，包括如下步骤：
S1、如图2所示，选取碳化硅N+衬底101和碳化硅N-外延层102，对碳化硅N+衬底101和碳化硅N-外延层102进行清洗并且干燥；
S2、如图3所示，通过沟槽刻蚀工艺，利用Trench掩膜版在碳化硅N-外延层102上表面刻蚀出指定尺寸的源极沟槽104和栅极沟槽103，在源极沟槽104和栅极沟槽103之间形成台面结构；
S21、在碳化硅N-外延层102上表面进行光刻，形成栅极与源极沟槽窗口，使得位于栅极沟槽窗口与源极沟槽窗口处的碳化硅N-外延层102区域部分裸露；
S22、利用感应耦合等离子体刻蚀技术对碳化硅N-外延层102进行刻蚀形成栅极沟槽103与源极沟槽104，刻蚀压强为0.3～0.5Pa，温度为常温，源功率为700～800W，偏压功率为100～200W；刻蚀气体包括六氟化硫、氧气和氩气，其中，六氟化硫和氩气的气体流量比例为2:1，氧气含量的变化范围为45％～50％，刻蚀深度为0.8μm；
S3、如图4所示，通过光刻、高能离子注入工艺，利用掩膜版在碳化硅N-外延层102表面的台面结构上和源极沟槽104底部进行铝离子注入，形成碳化硅P型掺杂区105；
S31、通过低压热壁化学气相淀积法在碳化硅N-外延层102表面的台面结构上以及栅极沟槽103和源极沟槽104底部淀积一层厚度为1.5μm的Al作为碳化硅P型掺杂区105离子注入的阻挡层，通过光刻和刻蚀形成碳化硅P型掺杂区105注入区；
S32、在650℃的温度下对碳化硅N-外延层102正面进行多次Al离子注入，在碳化硅P型掺杂区105注入区形成深度为0.6μm，掺杂浓度为3×1018cm-3的碳化硅P型掺杂区105；
S33、采用磷酸去除碳化硅N-外延层102表面以及源极沟槽104底部的Al，并且清洗干燥；
S4、如图5所示，通过光刻、高能离子注入工艺，利用掩膜版在源极沟槽104底部的碳化硅P型掺杂区105上进行铝离子注入，形成距离碳化硅P型掺杂区105边缘0.2μm的碳化硅P+掺杂区106；
S41、通过低压热壁化学气相淀积法在碳化硅N-外延层102表面的台面结构上以及栅极沟槽103和源极沟槽104底部淀积一层厚度为1.5μm的Al作为碳化硅P+掺杂区106离子注入的阻挡层，通过光刻和刻蚀形成碳化硅P+掺杂区106注入区；
S42、在650℃的温度下对碳化硅N-外延层102正面进行多次Al离子注入，在碳化硅P+掺杂区106注入区形成深度为0.3μm，掺杂浓度为1×1019cm-3的碳化硅P+掺杂区106；
S43、采用磷酸去除碳化硅N-外延层102正面的Al，并且清洗干燥；
S5、如图6所示，通过光刻、高能离子注入工艺，利用掩膜版在台面结构上的碳化硅P型掺杂区105表面进行氮离子注入，形成碳化硅N+源区107；
S51、通过低压热壁化学气相淀积法在碳化硅N-外延层102正面淀积一层厚度为1μm的Al作为碳化硅N+源区107离子注入的阻挡层，通过光刻和刻蚀形成碳化硅N+源区107注入区；
S52、在500℃的温度下对碳化硅N-外延层102正面进行多次氮离子注入，在碳化硅N+源区107注入区形成深度为0.3μm，掺杂浓度为1×1019cm-3的碳化硅N+源区107；
S53、采用磷酸去除碳化硅N-外延层102正面的Al，并且清洗干燥；
S6、高温退火，对注入的离子进行高温激活；
S61、采用RCA清洗标准对碳化硅N+衬底101和碳化硅N-外延层102表面进行清洗，烘干后制作碳膜保护，然后在1700℃氩气氛围中进行离子激活退火10min；
S62、通过氧等离子体去除碳膜，采用RCA清洗标准对碳化硅N+衬底101和碳化硅N-外延层102表面进行清洗，烘干；
S7、如图7所示，对栅极沟槽103表面进行氧化，形成厚度为50nm的SiO2绝缘栅介质层108；
S8、如图7所示，通过低压热壁化学气相淀积法在SiO2绝缘栅介质层108上淀积形成磷离子掺杂浓度为1×1020cm-3，厚度为800nm的多晶硅栅109，低压热壁化学气相淀积法工艺条件是：淀积温度为600℃，淀积压强为60Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气；
S9、对SiO2绝缘栅介质层108和多晶硅栅109进行光刻、刻蚀，仅保留栅极沟槽103内部的SiO2绝缘栅介质层108和多晶硅栅109，并且进行研磨，使得栅极沟槽103内的多晶硅栅109上表面与台面结构齐平；
S10、如图8所示，通过淀积及光刻、刻蚀工艺在多晶硅栅109上形成栅极金属110，并且进行高温退火，形成良好欧姆接触，栅极金属110的金属材料为Al、Pt、Au、TiN、TiNiAg中的任意一种或几种；
S11、如图8所示，通过低压热壁化学气相淀积法在碳化硅N+衬底101下表面淀积金属漏极111，并且进行高温退火，使栅极金属110与金属漏极111形成良好欧姆接触，金属漏极111的总厚度大于1μm，且金属漏极111的金属材料为TiNiAg、VNiAg、TiNiAu、VNiAu中的任意一种或几种；
S12、如图9所示，通过lift-off工艺溅射淀积金属Ni在源极沟槽104底部淀积一层肖特基接触金属112，通过刻蚀去除多余的金属Ni，并且快速热处理处理，热处理温度为850℃，在N2保护下处理时间为5min，形成良好肖特基接触；
S13、如图10所示，通过淀积、光刻以及刻蚀工艺形成硼磷硅玻璃绝缘介质层113，并且高温回流，形成弧形边界；
S14、如图11所示，通过淀积、光刻以及刻蚀工艺形成源极金属114以及栅极连接金属，完成制备。
综上所述，本发明通过在传统碳化硅UMOSFET结构的基础上，源极区采用沟槽结构，并且在沟槽底部做碳化硅深P注入，源极沟槽内使用肖特基金属，且肖特基金属与碳化硅N-外延层在源极沟槽侧壁底部直接接触形成具有整流特性的肖特基二极管。通过改变金属材料、工艺控制以及碳化硅N-外延层浓度，可以调控肖特基势垒高度，以形成较低导通压降(Von)的肖特基接触，通常该接触Von处于0.8V～2V的范围，从而实现正向工作性能优于寄生二极管的肖特基二极管的体内集成，由于该二极管为多子器件，反向恢复过程中由于不存在少子存储，具有更快的反向恢复时间、更低的反向恢复损耗以及更佳的反向恢复可靠性，故相对于寄生二极管，具有更佳的反向恢复性能，相对于体外反并联一个二极管的方式，显著减小了电力电子***体积，降低了封装花费。同时由于不具有与二极管之间的金属引线，避免了金属引线带来的寄生效应，从而提高了***应用可靠性。同时，相对于众多体内单片集成二极管的方式，本发明结构具有更为紧凑的元胞面积。同时，本发明所设计双深碳化硅P型掺杂区有助于提升器件耐压水平，以及降低器件栅介质层电场，从而对传统UMOSFET器件的基本性能及长久应用可靠性也有大幅提升。同时，由于双深碳化硅P型掺杂区对于器件耐压的提升，使得JFET区掺杂能够有效提高，故本发明所制得的SiC-MOS器件具有较低的比导通电阻，另外，所集成多子整流器件具有漏电低的特点。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种SiC-MOS器件的制备方法，其特征在于，包括如下步骤：
S1、选取碳化硅N+衬底和碳化硅N-外延层，对碳化硅N+衬底和碳化硅N-外延层进行清洗并且干燥；
S2、通过沟槽刻蚀工艺，利用Trench掩膜版在碳化硅N-外延层上表面刻蚀出指定尺寸的源极沟槽和栅极沟槽，在源极沟槽和栅极沟槽之间形成台面结构；
S3、通过光刻、高能离子注入工艺，利用掩膜版在碳化硅N-外延层表面的台面结构上和源极沟槽底部进行铝离子注入，形成碳化硅P型掺杂区；
S4、通过光刻、高能离子注入工艺，利用掩膜版在源极沟槽底部的碳化硅P型掺杂区上进行铝离子注入，形成距离碳化硅P型掺杂区边缘0.2μm的碳化硅P+掺杂区；
S5、通过光刻、高能离子注入工艺，利用掩膜版在台面结构上的碳化硅P型掺杂区表面进行氮离子注入，形成碳化硅N+源区；
S6、高温退火，对注入的离子进行高温激活；
S7、对栅极沟槽表面进行氧化，形成厚度为50nm的SiO2绝缘栅介质层；
S8、通过低压热壁化学气相淀积法在SiO2绝缘栅介质层(108)上淀积形成磷离子掺杂浓度为1×1020cm-3，厚度为800nm的多晶硅栅；
S9、对SiO2绝缘栅介质层和多晶硅栅进行光刻、刻蚀，仅保留栅极沟槽(103)内部的SiO2绝缘栅介质层和多晶硅栅，并且进行研磨，使得栅极沟槽内的多晶硅栅上表面与台面结构齐平；
S10、通过淀积及光刻、刻蚀工艺在多晶硅栅上形成栅极金属，并且进行高温退火，形成良好欧姆接触；
S11、通过低压热壁化学气相淀积法在碳化硅N+衬底下表面淀积金属漏极，并且进行高温退火，使栅极金属与金属漏极形成良好欧姆接触；
S12、通过lift-off工艺溅射淀积金属Ni在源极沟槽底部淀积一层肖特基接触金属，通过刻蚀去除多余的金属Ni，并且快速热处理处理，形成良好肖特基接触；
S13、通过淀积、光刻以及刻蚀工艺形成硼磷硅玻璃绝缘介质层，并且高温回流，形成弧形边界；
S14、通过淀积、光刻以及刻蚀工艺形成源极金属以及栅极连接金属，完成制备。
2.根据权利要求1所述的一种SiC-MOS器件的制备方法，其特征在于，所述步骤S2包括：
S21、在碳化硅N-外延层上表面进行光刻，形成栅极与源极沟槽窗口，使得位于栅极沟槽窗口与源极沟槽窗口处的碳化硅N-外延层区域部分裸露；
S22、利用感应耦合等离子体刻蚀技术对碳化硅N-外延层进行刻蚀形成栅极沟槽与源极沟槽，刻蚀压强为0.3～0.5Pa，温度为常温，源功率为700～800W，偏压功率为100～200W，刻蚀气体包括六氟化硫、氧气和氩气，其中，六氟化硫和氩气的气体流量比例为2:1，氧气含量的变化范围为45％～50％，刻蚀深度为0.8μm。
3.根据权利要求1所述的一种SiC-MOS器件的制备方法，其特征在于，所述步骤S3包括：
S31、通过低压热壁化学气相淀积法在碳化硅N-外延层表面的台面结构上以及栅极沟槽和源极沟槽底部淀积一层厚度为1.5μm的Al作为碳化硅P型掺杂区离子注入的阻挡层，通过光刻和刻蚀形成碳化硅P型掺杂区注入区；
S32、在650℃的温度下对碳化硅N-外延层正面进行多次Al离子注入，在碳化硅P型掺杂区注入区形成深度为0.6μm，掺杂浓度为3×1018cm-3的碳化硅P型掺杂区；
S33、采用磷酸去除碳化硅N-外延层表面以及源极沟槽底部的Al，并且清洗干燥。
4.根据权利要求1所述的一种SiC-MOS器件的制备方法，其特征在于，所述步骤S4包括：
S41、通过低压热壁化学气相淀积法在碳化硅N-外延层表面的台面结构上以及栅极沟槽和源极沟槽底部淀积一层厚度为1.5μm的Al作为碳化硅P+掺杂区离子注入的阻挡层，通过光刻和刻蚀形成碳化硅P+掺杂区注入区；
S42、在650℃的温度下对碳化硅N-外延层正面进行多次Al离子注入，在碳化硅P+掺杂区注入区形成深度为0.3μm，掺杂浓度为1×1019cm-3的碳化硅P+掺杂区；
S43、采用磷酸去除碳化硅N-外延层正面的Al，并且清洗干燥。
5.根据权利要求1所述的一种SiC-MOS器件的制备方法，其特征在于，所述步骤S5包括：
S51、通过低压热壁化学气相淀积法在碳化硅N-外延层正面淀积一层厚度为1μm的Al作为碳化硅N+源区离子注入的阻挡层，通过光刻和刻蚀形成碳化硅N+源区注入区；
S52、在500℃的温度下对碳化硅N-外延层正面进行多次氮离子注入，在碳化硅N+源区注入区形成深度为0.3μm，掺杂浓度为1×1019cm-3的碳化硅N+源区；
S53、采用磷酸去除碳化硅N-外延层正面的Al，并且清洗干燥。
6.根据权利要求1所述的一种SiC-MOS器件的制备方法，其特征在于，所述步骤S6包括：
S61、采用RCA清洗标准对碳化硅N+衬底和碳化硅N-外延层表面进行清洗，烘干后制作碳膜保护，然后在1700℃氩气氛围中进行离子激活退火10min；
S62、通过氧等离子体去除碳膜，采用RCA清洗标准对碳化硅N+衬底和碳化硅N-外延层表面进行清洗，烘干。
7.根据权利要求1所述的一种SiC-MOS器件的制备方法，其特征在于：所述步骤S8中低压热壁化学气相淀积法工艺条件是：淀积温度为600℃，淀积压强为60Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。
8.根据权利要求1所述的一种SiC-MOS器件的制备方法，其特征在于：所述步骤S10中栅极金属的金属材料为Al、Pt、Au、TiN、TiNiAg中的任意一种或几种；所述金属漏极的总厚度大于1μm，且所述金属漏极的金属材料为TiNiAg、VNiAg、TiNiAu、VNiAu中的任意一种或几种。
9.根据权利要求1所述的一种SiC-MOS器件的制备方法，其特征在于：所述步骤S12中热处理温度为850℃，在N2保护下处理时间为5min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910879293.8A CN110473914B (zh) | 2019-09-18 | 2019-09-18 | 一种SiC-MOS器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910879293.8A CN110473914B (zh) | 2019-09-18 | 2019-09-18 | 一种SiC-MOS器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110473914A true CN110473914A (zh) | 2019-11-19 |
| CN110473914B CN110473914B (zh) | 2024-03-29 |
Family
ID=68516174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910879293.8A Active CN110473914B (zh) | 2019-09-18 | 2019-09-18 | 一种SiC-MOS器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473914B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436057A (zh) * | 2020-10-15 | 2021-03-02 | 上海芯导电子科技股份有限公司 | 一种低导通电阻mos器件及制备工艺 |
| CN115057413A (zh) * | 2022-07-14 | 2022-09-16 | 中船(邯郸)派瑞特种气体股份有限公司 | 一种高纯溴化氢的制备方法及其在碳化硅器件沟槽结构加工中的应用 |
| CN117995686A (zh) * | 2024-04-02 | 2024-05-07 | 泰科天润半导体科技（北京）有限公司 | 一种沟槽型和jfet集成四沟道的碳化硅器件的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040211980A1 (en) * | 2003-04-24 | 2004-10-28 | Sei-Hyung Ryu | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US20050274951A1 (en) * | 2004-06-14 | 2005-12-15 | Howard Gregory E | MOSFET having channel in bulk semiconductor and source/drain on insulator, and method of fabrication |
| US20120037983A1 (en) * | 2010-08-10 | 2012-02-16 | Force Mos Technology Co., Ltd. | Trench mosfet with integrated schottky rectifier in same cell |
| US20120181585A1 (en) * | 2011-01-19 | 2012-07-19 | Ru Huang | Combined-source Mos Transistor with Comb-shaped Gate, and Method for Manufacturing the Same |
| CN107256864A (zh) * | 2017-06-09 | 2017-10-17 | 电子科技大学 | 一种碳化硅TrenchMOS器件及其制作方法 |
| CN108807504A (zh) * | 2018-08-28 | 2018-11-13 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
| CN110473915A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种集成低势垒JBS的SiC-MOS器件的制备方法 |
-
2019
- 2019-09-18 CN CN201910879293.8A patent/CN110473914B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040211980A1 (en) * | 2003-04-24 | 2004-10-28 | Sei-Hyung Ryu | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US20050274951A1 (en) * | 2004-06-14 | 2005-12-15 | Howard Gregory E | MOSFET having channel in bulk semiconductor and source/drain on insulator, and method of fabrication |
| US20120037983A1 (en) * | 2010-08-10 | 2012-02-16 | Force Mos Technology Co., Ltd. | Trench mosfet with integrated schottky rectifier in same cell |
| US20120181585A1 (en) * | 2011-01-19 | 2012-07-19 | Ru Huang | Combined-source Mos Transistor with Comb-shaped Gate, and Method for Manufacturing the Same |
| CN107256864A (zh) * | 2017-06-09 | 2017-10-17 | 电子科技大学 | 一种碳化硅TrenchMOS器件及其制作方法 |
| CN108807504A (zh) * | 2018-08-28 | 2018-11-13 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
| CN110473915A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种集成低势垒JBS的SiC-MOS器件的制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436057A (zh) * | 2020-10-15 | 2021-03-02 | 上海芯导电子科技股份有限公司 | 一种低导通电阻mos器件及制备工艺 |
| CN115057413A (zh) * | 2022-07-14 | 2022-09-16 | 中船(邯郸)派瑞特种气体股份有限公司 | 一种高纯溴化氢的制备方法及其在碳化硅器件沟槽结构加工中的应用 |
| CN117995686A (zh) * | 2024-04-02 | 2024-05-07 | 泰科天润半导体科技（北京）有限公司 | 一种沟槽型和jfet集成四沟道的碳化硅器件的制造方法 |
| CN117995686B (zh) * | 2024-04-02 | 2024-06-14 | 泰科天润半导体科技（北京）有限公司 | 一种沟槽型和jfet集成四沟道的碳化硅器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110473914B (zh) | 2024-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN114122139A (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| CN116525681B (zh) | 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法 | |
| CN110473914A (zh) | 一种SiC-MOS器件的制备方法 | |
| CN114038908B (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN108807505A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN110473915A (zh) | 一种集成低势垒JBS的SiC-MOS器件的制备方法 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| CN109148591A (zh) | 一种集成肖特基二极管的碳化硅槽栅mos器件 | |
| CN117497579B (zh) | 碳化硅igbt的结构、制造方法及电子设备 | |
| CN117476774B (zh) | 垂直型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN117497601B (zh) | 平面型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN117497600B (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 | |
| WO2024099436A1 (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN114497201A (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN109192780A (zh) | 一种横向mosfet器件及其制备方法 | |
| CN116072698A (zh) | 一种锥形栅mosfet器件结构及其制作方法 | |
| CN209418507U (zh) | 一种常关型SiC基DMOSFET器件 | |
| CN109713035B (zh) | 一种平面栅双极型晶体管及其制作方法 | |
| CN109065638B (zh) | 一种功率二极管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |