CN108511512A - 一种带有波浪型场限环结构的功率半导体器件及其制备方法 - Google Patents
一种带有波浪型场限环结构的功率半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN108511512A CN108511512A CN201810115022.0A CN201810115022A CN108511512A CN 108511512 A CN108511512 A CN 108511512A CN 201810115022 A CN201810115022 A CN 201810115022A CN 108511512 A CN108511512 A CN 108511512A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- undaform
- power semiconductor
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title claims description 10
- 230000001413 cellular effect Effects 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000007704 transition Effects 0.000 claims abstract description 14
- 238000000407 epitaxy Methods 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims description 21
- 239000007924 injection Substances 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 2
- 239000013049 sediment Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 6
- 230000001629 suppression Effects 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005339 levitation Methods 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
一种带有波浪型场限环结构的功率半导体器件，包括：P型衬底(1)，在P型衬底(1)上方设有N型缓冲层(2)，N型缓冲层(2)上设有N型外延层(3)且N型外延层(3)被划分为元胞区、过渡区和终端区，在元胞区内设有栅极沟槽(4‑1)、(4‑2)，在过渡区设有栅极沟槽(4‑3)、(4‑4)、(4‑5)，在栅极沟槽(4‑1)、(4‑2)之间设有P型体区(6)，P型体区(6)内设有重掺杂N型发射极(7)，其特征在于，终端区内设有波浪型、交叠状离子扩散区(10)，在波浪型离子扩散区(10)内设有离子注入区(10‑1)、(10‑2)、(10‑3)。本发明器件结构能够抑制器件关断时刻所产生的电场尖峰，从而抑制动态雪崩。
Description
技术领域
本发明主要涉及功率半导体器件技术领域，具体涉及一种带有波浪型场限环结构的功率半导体器件及其制备方法，功率半导体器件主要用于大功率电机传动、机车牵引和高压输电等领域。
背景技术
功率半导体器件具有阻断电压高、导通压降低、驱动电路简单、可控性好和安全工作区大等优点。功率半导体器件广泛应用于各种能源变换***中，诸如输电***(高压直流传输和无线电力传输)、运输***(铁路，磁浮列车和航空航天)和工业驱动***(变速驱动)等。随着工业变速驱动技术的迅速发展，越来越多的功率半导体器件被应用电机驱动电路中。这些功率半导体器件需要在高压、大电流的条件下实现高频开关，往往会在大电流关断时，即功率半导体器件从正向导通状态向反向偏压状态转换时，诱发动态雪崩，导致器件失效，影响器件的鲁棒性。因此，在保持器件的耐压能力、低导通压降的基础上提高器件的动态雪崩鲁棒性是功率半导体器件的重要发展方向，对功率器件的发展具有重要的意义。
发明内容
本发明针对上述问题，提出了一种带有波浪型场限环结构的功率半导体器件及其制备方法。该结构通过施加波浪型场限环降低功率半导体器件结构在关断时刻由于空穴电流集中而急剧升高的表面电场，从而有效的抑制了动态雪崩现象。
本发明提供如下结构技术方案：
一种带有波浪型场限环结构的功率半导体器件及其制备方法，包括：P型衬底，在所述的P型衬底底部设有阳极金属层作为器件的集电极，在P型衬底上方设有N型缓冲层，N型缓冲层上设有N型外延层且所述N型外延层被划分为元胞区、过渡区和终端区，在N型外延层上设有场氧化层，在元胞区内设有两个元胞区栅极沟槽，在过渡区设有三个过渡区栅极沟槽，在两个元胞区栅极沟槽之间设有P型体区，P型体区内设有重掺杂N型发射极，元胞区栅极沟槽和过渡区栅极沟槽侧壁及底部设有栅氧化层，在栅氧化层内部充填有作为器件栅极的多晶硅，其特征在于，终端区内设有波浪型、交叠状离子扩散区，在波浪型离子扩散区内设有三个离子注入区。其制备方法如下：
第一步：首先外延生长重掺杂N型缓冲层和浅掺杂N型外延层，随后生长场氧化层；
第二步：刻蚀注入窗口，通过全晶圆注入的形式注入P型杂质，形成相互间隔的离子注入区，在经过1175℃退火扩散生成波浪型离子扩散区，其中离子注入区的注入能量介于10～100keV之间，注入剂量介于1e12～1el4cm～2之间；
第三步：刻蚀栅极沟槽，生长栅极氧化层，随后淀积多晶硅形成栅极；
第四步：刻蚀多晶硅，自对准全晶圆注入P型杂质并退火形成P型体区，其中，P型体区的注入能量介于10keV～120keV之间，注入剂量介于1e11～4e14cm-2之间；
第五步：刻蚀注入窗口，通过全晶圆注入的形式注入N型杂质，并退火形成重掺杂N型发射区，其中，N型发射区的注入能量介于10keV～80keV之间，注入剂量介于1e13～1e17cm-2之间；
第六步：刻蚀场氧化层形成接触孔，然后金属层淀积、光刻、刻蚀，形成金属发射极；
第七步：在N型缓冲层底部通过全晶圆注入的形式注入P型杂质，激光退火最终形成P型衬底并作为器件的集电极。
与现有技术相比，本发明具有如下优点：
1、本发明通过在功率半导体器件中施加波浪型场限环结构，该结构有效的降低了功率半导体器件关断时刻的表面电场，进而抑制了动态雪崩。原因在于功率半导体器件正向导通时刻，电子与空穴都参与导电，因此元胞区和终端区存储有大量可以自由移动的电子与空穴，呈现大注入状态。当功率半导体器件关断时，沟道关闭，电子载流子迅速消失，功率半导体器件外延层中剩余大量空穴。为了承受反向偏压，需要将存储在外延层中的空穴载流子抽取出去，并形成耗尽层。图10与图11分别是原始结构与本发明结构在功率半导体器件关断时刻的空穴移动路径，从图中可以发现，大量空穴载流子流经传统结构的P型体区与本发明的所提出的波浪型场限环。当空穴载流子密度可以与N型外延层掺杂浓度相互比拟时，传统结构P型体区处的电场梯度将会急剧增大，电场峰值急剧升高，进而引发动态雪崩导致器件烧毁，而本发明中将P型体区替换为波浪型场限环，该波浪型场限环由离子扩散区与离子注入区形成，并形成P+P-P+P-P+P-的横向浓度分布，当大量的空穴流过波浪型场限环时会将P-区域反型，并与P+区域相互耗尽，其中P-区域为浓度较低的缓冲区，可以让耗尽层展宽的更宽，并且可以相互之间辅助耗尽，相同的集电极电压下电场峰值由原来的电场尖峰变成三个相对较低的电场尖峰，即最左边的三个电场尖峰，如图12所示，表面峰值电场由传统结构的300000V/cm减小为本发明结构的150000V/cm，成功地抑制了动态雪崩。
2、本发明所设计的波浪型场限环结构对功率半导体器件的其他各项静态动态参数均未产生影响。为了验证本发明结构的优点，本发明通过半导体器件仿真软件SentaurusTCAD对结构进行了对比仿真，如图13、图14所示。图13为传统结构与本发明提出的一种带有波浪型场限环结构的功率半导体器件导通压降对比图，从图中可以看出，相同电流密度下本发明结构与传统结构表现出相同的导通压降。图14为传统结构与本发明提出的一种带有波浪型场限环结构的功率半导体器件的耐压对比图，从图中可以看出，本发明结构与传统结构表现出相同的耐压能力。
3、本发明器件结构设计工艺保留了传统沟槽金属氧化物半导体型场效应晶体管结构的设计工艺，工艺兼容，可行性高。
附图说明
图1所示为传统结构平面结构图。
图2所示为本发明提出的一种带有波浪型结构的功率半导体器件图。
图3所示为本发明结构的工艺步骤第一步，即外延生长重掺杂N型缓冲层和浅掺杂N型外延层，然后退火生长场氧化层。
图4所示为本发明结构的工艺步骤第二步，即光刻、注入硼离子形成离子注入区，并退火形成离子扩散区。
图5所示为本发明结构的工艺步骤第三步，即淀积场氧化层，光刻、刻蚀沟槽，淀积栅氧化层，沟槽内淀积多晶硅。
图6所示为本发明结构的工艺步骤第四步，即回刻多晶硅和场氧化层，光刻、普注硼离子并退火形成P型体区。
图7所示为本发明结构的工艺步骤第五步，即光刻、注入砷离子，并退火形成重掺杂N型发射区。
图8所示为本发明结构的工艺步骤第六步，即刻蚀场氧化层形成接触孔，然后金属层淀积、光刻、刻蚀，形成金属发射极。
图9所示为本发明结构的工艺步骤第七步，即器件背面离子注入P型杂质，形成P型衬底，器件背面淀积集电极金属。
图10所示为传统结构空穴电流路径图。
图11所示为本发明提出的一种带有波浪型场限环结构的功率半导体器件空穴电流路径图。
图12所示为本发明提出的一种带有波浪型场限环结构的功率半导体器件与传统结构表面电场对比图。
图13所示为本发明提出的一种带有波浪型场限环结构的功率半导体器件与传统结构导通压降对比图。
图14所示为本发明提出的一种带有波浪型场限环结构的功率半导体器件与传统结构击穿电压(BV)对比图。
具体实施方式
下面结合说明书附图对本发明作详细说明。
参照图2，对本发明做详细说明，一种带有波浪型场限环结构的功率半导体器件及其制备方法，包括：P型衬底1，在所述的P型衬底1底部设有阳极金属层作为器件的集电极，在P型衬底1上方设有N型缓冲层2，N型缓冲层2上设有N型外延层3且所述N型外延层3被划分为元胞区、过渡区和终端区，在N型外延层3上设有场氧化层9，在元胞区内设有两个元胞区栅极沟槽4-1、4-2，在过渡区设有三个过渡区栅极沟槽4-3、4-4、4-5，在两个元胞区栅极沟槽4-1、4-2之间设有P型体区6，P型体区6内设有重掺杂N型发射极7，元胞区栅极沟槽和过渡区栅极沟槽侧壁及底部设有栅氧化层5，在栅氧化层5内部充填有作为器件栅极的多晶硅8，其特征在于，终端区内设有波浪型、交叠状离子扩散区10，在波浪型离子扩散区10内设有三个离子注入区10-1、10-2、10-3。
制备如上所述的带有波浪型场限环结构的功率半导体器件，具体步骤如下：
第一步：首先外延生长重掺杂N型缓冲层2和浅掺杂N型外延层3，随后生长场氧化层9；
第二步：刻蚀注入窗口，通过全晶圆注入的形式注入P型杂质，形成相互间隔的离子注入区10-1、10-2、10-3，在经过1175℃退火扩散生成波浪型离子扩散区10，其中离子注入区10-1、10-2、10-3的注入能量介于10～100keV之间，注入剂量介于1e12～1e14cm-2之间；
第三步：刻蚀栅极沟槽4-1、4-2、4-3、4-4、4-5，生长栅极氧化层5，随后淀积多晶硅8形成栅极；
第四步：刻蚀多晶硅8，自对准全晶圆注入P型杂质并退火形成P型体区6，其中，P型体区6的注入能量介于10keV～120keV之间，注入剂量介于1e11～4e14cm-2之间；
第五步：刻蚀注入窗口，通过全晶圆注入的形式注入N型杂质，并退火形成重掺杂N型发射区7，其中，N型发射区7的注入能量介于10keV～80keV之间，注入剂量介于1e13～1e17cm-2之间；
第六步：刻蚀场氧化层9形成接触孔，然后金属层淀积、光刻、刻蚀，形成金属发射极；
第七步：在N型缓冲层2底部通过全晶圆注入的形式注入P型杂质，激光退火最终形成P型衬底1并作为器件的集电极。
Claims (4)
1.一种带有波浪型场限环结构的功率半导体器件及其制备方法，包括：P型衬底(1)，在所述的P型衬底(1)底部设有阳极金属层作为器件的集电极，在P型衬底(1)上方设有N型缓冲层(2)，N型缓冲层(2)上设有N型外延层(3)且所述N型外延层(3)被划分为元胞区、过渡区和终端区，在N型外延层(3)上设有场氧化层(9)，在元胞区内设有两个元胞区栅极沟槽(4-1)、(4-2)，在过渡区设有三个过渡区栅极沟槽(4-3)、(4-4)、(4-5)，在两个元胞区栅极沟槽(4-1)、(4-2)之间设有P型体区(6)，P型体区(6)内设有重掺杂N型发射极(7)，元胞区栅极沟槽和过渡区栅极沟槽侧壁及底部设有栅氧化层(5)，在栅氧化层(5)内部充填有作为器件栅极的多晶硅(8)，其特征在于，终端区内设有波浪型、交叠状离子扩散区(10)，在波浪型离子扩散区(10)内设有三个离子注入区(10-1)、(10-2)、(10-3)。
2.根据权利要求1所述的一种带有波浪型场限环结构的功率半导体器件，其特征在于，三个离子注入区(10-1)、(10-2)、(10-3)掺杂浓度高于离子扩散区(10)，且离子注入区(10-1)、(10-2)、(10-3)相互间隔，其离子注入区数目可根据实际器件的可靠性需求确定。
3.根据权利要求1所述的一种带有波浪型场限环结构的功率半导体器件的制备方法，离子注入区(10-1)、(10-2)、(10-3)硼杂质的浓度范围介于2.3e17～3.7e17cm-2之间，离子注入扩散区(10)硼杂质的浓度范围介于3e16～9e16cm-2之间。
4.一种权利要求1所述带有波浪型场限环结构的功率半导体器件及其制备方法，其特征在于，包含以下步骤：
第一步：首先外延生长重掺杂N型缓冲层(2)和浅掺杂N型外延层(3)，随后生长场氧化层(9)；
第二步：刻蚀注入窗口，通过全晶圆注入的形式注入P型杂质，形成相互间隔的离子注入区(10-1)、(10-2)、(10-3)，在经过1175℃退火扩散生成波浪型离子扩散区(10)，其中离子注入区(10-1)、(10-2)、(10-3)的注入能量介于10～100keV之间，注入剂量介于1e12～1e14cm-2之间；
第三步：刻蚀栅极沟槽(4-1)、(4-2)、(4-3)、(4-4)、(4-5)，生长栅极氧化层(5)，随后淀积多晶硅(8)形成栅极；
第四步：刻蚀多晶硅(8)，自对准全晶圆注入P型杂质并退火形成P型体区(6)，其中，P型体区(6)的注入能量介于10keV～120keV之间，注入剂量介于1e11～4e14cm-2之间；
第五步：刻蚀注入窗口，通过全晶圆注入的形式注入N型杂质，并退火形成重掺杂N型发射区(7)，其中，N型发射区(7)的注入能量介于10keV～80keV之间，注入剂量介于1e13～1e17cm-2之间；
第六步：刻蚀场氧化层(9)形成接触孔，然后金属层淀积、光刻、刻蚀，形成金属发射极；
第七步：在N型缓冲层(2)底部通过全晶圆注入的形式注入P型杂质，激光退火最终形成P型衬底(1)并作为器件的集电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810115022.0A CN108511512A (zh) | 2018-02-05 | 2018-02-05 | 一种带有波浪型场限环结构的功率半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810115022.0A CN108511512A (zh) | 2018-02-05 | 2018-02-05 | 一种带有波浪型场限环结构的功率半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108511512A true CN108511512A (zh) | 2018-09-07 |
Family
ID=63374498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810115022.0A Pending CN108511512A (zh) | 2018-02-05 | 2018-02-05 | 一种带有波浪型场限环结构的功率半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511512A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473471A (zh) * | 2018-12-26 | 2019-03-15 | 上海昱率科技有限公司 | 功率器件及其制造方法 |
| CN113257895A (zh) * | 2021-07-14 | 2021-08-13 | 江苏应能微电子有限公司 | 一种半导体场效应管器件 |
| CN113314613A (zh) * | 2021-05-31 | 2021-08-27 | 电子科技大学 | 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094105A (ja) * | 2007-10-03 | 2009-04-30 | Denso Corp | 半導体装置及びその製造方法 |
| CN103222057A (zh) * | 2011-11-17 | 2013-07-24 | 富士电机株式会社 | 半导体器件以及半导体器件的制造方法 |
| CN103489910A (zh) * | 2013-09-17 | 2014-01-01 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
| CN106653836A (zh) * | 2016-12-01 | 2017-05-10 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
| CN107195544A (zh) * | 2012-03-19 | 2017-09-22 | 富士电机株式会社 | 半导体装置的制造方法 |
| WO2018016283A1 (ja) * | 2016-07-21 | 2018-01-25 | 株式会社デンソー | 半導体装置 |
-
2018
- 2018-02-05 CN CN201810115022.0A patent/CN108511512A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094105A (ja) * | 2007-10-03 | 2009-04-30 | Denso Corp | 半導体装置及びその製造方法 |
| CN103222057A (zh) * | 2011-11-17 | 2013-07-24 | 富士电机株式会社 | 半导体器件以及半导体器件的制造方法 |
| CN107195544A (zh) * | 2012-03-19 | 2017-09-22 | 富士电机株式会社 | 半导体装置的制造方法 |
| CN103489910A (zh) * | 2013-09-17 | 2014-01-01 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
| WO2018016283A1 (ja) * | 2016-07-21 | 2018-01-25 | 株式会社デンソー | 半導体装置 |
| CN106653836A (zh) * | 2016-12-01 | 2017-05-10 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 童鑫: "超结VDMOS体二极管反向恢复鲁棒性研究及优化", 《东南大学》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473471A (zh) * | 2018-12-26 | 2019-03-15 | 上海昱率科技有限公司 | 功率器件及其制造方法 |
| CN113314613A (zh) * | 2021-05-31 | 2021-08-27 | 电子科技大学 | 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法 |
| CN113257895A (zh) * | 2021-07-14 | 2021-08-13 | 江苏应能微电子有限公司 | 一种半导体场效应管器件 |
| CN113257895B (zh) * | 2021-07-14 | 2021-09-28 | 江苏应能微电子有限公司 | 一种半导体场效应管器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101877358B (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
| CN101694850B (zh) | 一种具有p型浮空层的载流子存储槽栅igbt | |
| CN102903633A (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN108511512A (zh) | 一种带有波浪型场限环结构的功率半导体器件及其制备方法 | |
| CN113241377A (zh) | 一种提升耐高温和抗辐照能力的igbt结构及其制备方法 | |
| CN108122971A (zh) | 一种rc-igbt器件及其制备方法 | |
| CN114005877A (zh) | 一种超薄超结igbt器件及制备方法 | |
| CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN110610995A (zh) | 一种栅极功率mosfet抗单粒子烧毁器件半元胞结构 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN105895679A (zh) | 一种绝缘栅双极晶体管的结构和制造方法 | |
| CN113964197B (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| CN206742247U (zh) | 半导体器件 | |
| CN206059399U (zh) | 一种沟槽肖特基二极管 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN207353256U (zh) | 半导体器件 | |
| CN209104155U (zh) | 功率器件和电子设备 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN115842049A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| CN103123935A (zh) | Nldmos器件及其制造方法 | |
| CN103094100B (zh) | 一种形成肖特基二极管的方法 | |
| CN102969315B (zh) | 一种逆导型集成门极换流晶闸管 | |
| CN216871974U (zh) | 一种多通道超结igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180907 |