CN108933078A - 掺杂区及igbt器件的形成方法和结构 - Google Patents
掺杂区及igbt器件的形成方法和结构 Download PDFInfo
- Publication number
- CN108933078A CN108933078A CN201710379186.XA CN201710379186A CN108933078A CN 108933078 A CN108933078 A CN 108933078A CN 201710379186 A CN201710379186 A CN 201710379186A CN 108933078 A CN108933078 A CN 108933078A
- Authority
- CN
- China
- Prior art keywords
- doped region
- semiconductor substrate
- igbt device
- region
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 230000007704 transition Effects 0.000 claims abstract description 61
- 238000002347 injection Methods 0.000 claims abstract description 53
- 239000007924 injection Substances 0.000 claims abstract description 53
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 85
- 238000005516 engineering process Methods 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 12
- 230000005764 inhibitory process Effects 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 230000001413 cellular effect Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供了一种掺杂区及IGBT器件的形成方法和结构，包括：于一半导体衬底上形成若干个注入区；接着，通过推阱工艺使若干个所述注入区中的离子扩散进而形成使其相互交叠以形成掺杂区。由于所述掺杂区是由若干个注入区通过离子扩散形成，进而可使所形成的掺杂区在不改变其面积的条状下具有较低的掺杂浓度。因此，将所述掺杂区形成于IGBT器件的过渡区中，可有效提高过渡区中镇流电阻的电阻值，使所述过渡区能够在不增加其面积的条件下，增加对空穴载流子的汇聚效应的抑制强度。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种掺杂区及IGBT器件的形成方法和结构。
背景技术
绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。
在IGBT器件中，通常在IGBT器件有源区的***会设置有一终端区(terminalring)，以用于对所述有源区进行保护，避免IGBT器件发生击穿。即，当IGBT器件正向导通时，集电极往漂移区中注入大量的空穴载流子以形成电导调制；当IGBT器件关断时，终端区内大量空穴载流子需经由终端区中的场限环后汇聚，并于有源区中的边缘元胞流出。此时，若汇聚在一起的空穴电流足够大时，极易触发边缘元胞的栓锁效应，导致器件失效。尤其是，随着IGBT器件的电压等级越来越高，所述终端区的面积也相应的越来越大，使所形成的空穴电流也越大，从而导致边缘元胞的失效率大幅提升。
因此，如何抑制空穴载流子的汇聚效应以避免边缘元胞失效至关重要。
发明内容
本发明的目的在于提供一种掺杂区及IGBT器件的形成方法和结构，以实现在形成相同面积的掺杂区中具有降低的掺杂浓度，进而可在不增加过渡区的面积的基础上，有效提高过渡区中镇流电阻的电阻值，加强对空穴载流子的汇聚效应的抑制强度。
为解决上述技术问题，本发明提供一种掺杂区的形成方法，包括：
提供一半导体衬底；
于所述半导体衬底上形成一图形化的掩膜层，所述图形化的掩膜层具有若干个暴露出所述半导体衬底的开口；
以所述图形化的掩膜层为掩膜执行离子注入工艺，在所述半导体衬底中形成若干个注入区；以及
执行推阱工艺，以使所述注入区中的离子扩散，从而使相邻的注入区相互交叠形成一掺杂区。
可选的，所述半导体衬底为第一导电类型，所述掺杂区为与第一导电类型相反的第二导电类型。
可选的，若干个所述开口等间距排列。
基于以上所述的掺杂区的形成方法，本发明还提供一种掺杂区结构，所述掺杂区包括形成于一半导体衬底中的多个相互交叠的注入区。
可选的，所述半导体衬底为第一导电类型，所述掺杂区为与第一导电类型相反的第二导电类型。
本发明的又一目的在于，提供一种IGBT器件的形成方法，包括：
提供一半导体衬底，所述半导体衬底上定义有一有源区、一过渡区和一终端区，所述过渡区位于所述有源区和所述终端区之间；
于所述半导体衬底上形成一图形化的掩膜层，所述图形化的掩膜层具有若干个暴露出所述过渡区的半导体衬底的第一开口，以及若干个暴露出所述终端区的半导体衬底的第二开口；
以所述图形化的掩膜层为掩膜执行离子注入工艺，在所述过渡区的半导体衬底中形成若干个第一注入区，以及在所述终端区的半导体衬底中形成若干个第二注入区；以及
执行推阱工艺，使所述过渡区中相邻的第一注入区相互交叠形成一掺杂区，以及使所述终端区中的第二注入区扩散至预定深度形成一场限环。
可选的，所述掺杂区的掺杂浓度小于所述场限环的掺杂浓度。
可选的，所述半导体衬底为第一导电类型，所述掺杂区和所述场限环均为与第一导电类型相反的第二导电类型。
可选的，若干个所述第一开口等间距排列。
可选的，在形成所述掺杂区和所述场限环之后，还包括：
于所述掺杂区中形成一深沟槽隔离结构，所述深沟槽隔离结构的深度小于所述掺杂区的深度。
可选的，所述IGBT器件的形成方法，还包括：
于所述有源区的半导体衬底中形成一沟槽；
于所述沟槽中形成一栅极。
可选的，所述IGBT器件的形成方法，还包括：于所述有源区的半导体衬底上形成一栅极。
可选的，在形成所述栅极之后，还包括：
于所述半导体衬底上依次形成一绝缘层以及一发射极电极；
于所述半导体衬底背离所述发射极电极的表面上形成一集电极。
此外，本发明还提供了一种采用如上所述的IGBT器件的形成方法所形成的IGBT器件结构，包括：一半导体衬底；以及，形成于所述半导体衬底上的一有源区、一终端区和一位于所述有源区和所述终端区之间的过渡区，所述过渡区具有一形成于所述半导体衬底中的掺杂区，所述掺杂区由若干间隔排列的同步形成的离子注入区经推阱工艺扩散交叠而成，所述终端区包括多个形成于所述半导体衬底中的场限环。
可选的，所述掺杂区的掺杂浓度小于所述场限环的掺杂浓度。
可选的，所述半导体衬底为第一导电类型，所述掺杂区和所述场限环均为与第一导电类型相反的第二导电类型。
可选的，所述过渡区还包括一形成于所述掺杂区中的深沟槽隔离结构，所述深沟槽隔离结构的深度小于所述掺杂区的深度。
可选的，所述IGBT器件还包括一形成于所述有源区的半导体衬底中的沟槽栅极。
可选的，所述IGBT器件还包括：一形成于所述有源区的半导体衬底上的平面栅极。
可选的，所述IGBT器件还包括：一绝缘层和一发射极电极，所述绝缘层和所述发射极电极依次形成于所述半导体衬底上；以及一集电极，所述集电极形成于所述半导体衬底背离所述发射极电极的表面上。
在本发明提供的掺杂区的形成方法中，首先形成多个注入区再经由推阱工艺后，使多个注入区中的离子扩散并相互交叠以形成所述掺杂区，所形成的掺杂区在相同的面积下具有更低的掺杂浓度。因此，在将其应用于IGBT器件的过渡区中时，即相当于在不增加过渡区面积的基础上，有效提高了过渡区中镇流电阻的电阻值，进而可大大加强对空穴载流子的汇聚效应的抑制强度。并且，本发明提供的掺杂区的形成方法中，还可通过调整注入区的尺寸、间距或排布密度等形成不同掺杂浓度的掺杂区，基于这一工艺特性，可将形成所述掺杂区的离子注入工艺与其他制程的离子注入工艺同时执行，如此，不但不会对其他制程的离子注入工艺造成影响，还可有效简化工艺，节省成本。
附图说明
图1为本发明实施例一中的掺杂区的形成方法的流程示意图；
图2a‐图2d为本发明实施例一中的掺杂区的形成方法在制备过程中的结构示意图；
图3为本发明实施例二中的IGBT器件的过渡区的结构示意图；
图4为本发明实施例三中的IGBT器件的形成方法的流程示意图；
图5a～图5h为本发明实施例三中的IGBT器件的形成方法在制备过程中的结构示意图；
图6为本发明实施例四中的IGBT器件的结构示意图。
具体实施方式
如背景技术所述，IGBT器件在其关断过程中，大量的空穴在经过终端区后会汇聚在一起，进而会对有源区中的边缘元胞造成影响。针对这一技术问题，通常可在所述有源区和所述终端区之间设置一过渡区(interface)，所述过渡区中具有一电阻结构，即，镇流电阻(ballast resistance)，从而可通过所述过渡区抑制空穴载流子的汇聚效应，从而可降低有源区中的边缘元胞发生栓锁效应的概率。
而随着IGBT器件的电压等级越来越高，所形成的空穴电流也越大，所述过渡区也需进一步优化。当然，可以通过增加所述过渡区的尺寸使镇流电阻的阻值增加，以抑制空穴载流子的汇聚效应，但是，这种方式势必会导致过渡区面积的大幅增加，从而使成本上升。
为此，本发明提供了一种掺杂区的形成方法，所述掺杂区可形成于IGBT器件的过渡区中以构成所述镇流电阻。所述掺杂区的形成方法包括：
提供一半导体衬底；
于所述半导体衬底上形成一图形化的掩膜层，所述图形化的掩膜层具有若干个暴露出所述半导体衬底的开口；
以所述图形化的掩膜层为掩膜执行离子注入工艺，以在所述半导体衬底中形成若干个注入区；以及
执行推阱工艺，以使注入的离子扩散并使相邻的注入区相互交叠以形成一掺杂区。
本发明提供的掺杂区的形成方法中，通过离子注入工艺形成多个注入区，并经由推阱工艺后使多个所述注入区相互交叠以形成所述掺杂区，因此，根据本发明所提供的方法，可在不改变掺杂区的面积的基础上，有效降低所述掺杂区中的掺杂浓度。当将所述掺杂区形成于所述IGBT器件的过渡区中时，所述掺杂区即可构成所述镇流电阻，从而实现了在不改变过渡区的面积的基础上，增加了镇流电阻的电阻值，增大了对空穴载流子的汇聚效应的抑制强度。并且，本发明所提供的形成方法中，可通过调整注入区的数量、密度或尺寸，进而对所形成的掺杂区的掺杂浓度进行控制，而不需要对离子注入工艺的制程条件进行调整。因此，所述掺杂区的离子注入工艺可以与其他制程的离子注入工艺同时进行，使工艺更为简单，可有效节省成本。
以下结合附图和具体实施例对本发明提出的IGBT器件及其过渡区的结构和形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
<实施例一>
图1为本发明实施例一中的掺杂区的形成方法的流程示意图，图2a‐图2d为本发明实施例一中的掺杂区的形成方法在制备过程中的结构示意图。下面结合图1和图2a‐2d所示，对实施例中的掺杂区的形成方法进行详细说明。
首先，执行步骤S11，具体参考图2a所示，提供一半导体衬底100。所述半导体衬底100可以为离子掺杂后的半导体衬底，本实施例中，所述半导体衬底100为第一导电类型的半导体衬底，例如为N型半导体衬底。
接着，执行步骤S12，具体参考图2b所示，于所述半导体衬底100上形成一图形化的掩膜层110，所述图形化的掩膜层110具有若干个暴露出所述半导体衬底100的开口111。具体的，若干个所述开口111为等间距排列，以在后续的注入区扩散后，可形成离子浓度更为均匀的掺杂区。
接着，执行步骤S13，具体参考图2c所示，以所述图形化的掩膜层110为掩膜执行离子注入工艺，以在所述半导体衬底100中形成若干个注入区120。即，通过掩膜层110上的若干个开口，可于所述半导体衬底100的相应位置中形成若干个注入区120。本实施例中，若干个所述开口等间距排列，因此所形成的若干个注入区120也等间距排布。
接着，执行步骤S14，具体参考图2d所示，执行推阱工艺，以使注入的离子扩散并使相邻的注入区120相互交叠以形成一掺杂区121。可见，所述掺杂区是经过多个注入区离子扩散后形成的，因此在相同的离子注入工艺的制程条件下(例如，离子注入剂量等)，本实施例中所形成的掺杂区的掺杂浓度更低，因此，当将其应用于IGBT器件的过渡区中时可构成电阻值较大的镇流电阻。此外，当所述注入区为等间距排列时，则在经由推阱工艺之后所形成的掺杂区中，其离子分布的也更为均匀。进一步的，本实施例中，所述掺杂区121与所述半导体衬底100的导电类型相反，即所述掺杂区121为第二导电类型，例如为P型。
当然，为满足不同的IGBT器件，可通过对掩膜层110中开口111的数量、间距或尺寸进行调整，以对所形成的掺杂区的掺杂浓度进行调整，进而可对其电阻值进行调整。例如，当需进一步减小所述掺杂区的掺杂浓度时，可通过减小掩膜层110中开口111的尺寸，从而使所形成的注入区120的尺寸减小，接着通过推阱工艺使相邻注入区120相互交叠以形成掺杂区，进而实现了在形成相同面积的掺杂区中其掺杂浓度更低的目的。由此可见，本发明提供的掺杂区的形成方法中，在不改变离子注入工艺的制程条件下，可有效控制掺杂区中的掺杂浓度；或者说，在不同的离子注入工艺条件下，仍可形成具有相同掺杂浓度的掺杂区。进而，可将所述掺杂区的离子注入工艺与其他制程的离子注入工艺同时进行，使工艺更为简单，有效节省成本。
<实施例二>
基于以上所述的掺杂区的形方法，本发明还提供了一种掺杂区，所述掺杂区采用如上所述的掺杂区的形成方法形成，即，所述掺杂区通过多个相互交叠的注入区形成，进而使所形成的掺杂区具有较低的掺杂浓度。
图3为本发明实施例二中的掺杂区的结构示意图，如图3所示，本实施例中，掺杂区121形成于一半导体衬底100中，所述掺杂区121包括多个相互交叠的注入区。如上所述，由于所述掺杂区121是由多个注入区通过离子扩散后相互交叠而形成的，因此，在形成相同面积的掺杂区121时，本实施例中的掺杂区121的掺杂浓度更低。当将所述掺杂区的结构形成于IGBT器件的过渡中时，即相当于有效增加了过渡区中镇流电阻的电阻值。进一步的，所述半导体衬底100可以为第一导电类型，所述掺杂区121可以为与第一导电类型相反的第二导电类型。
<实施例三>
本发明的又一目的在于提供一种IGBT器件的形成方法以形成具有一过渡区的IGBT器件。如上所述，基于本发明提供的掺杂区的形成方法，可将其应用于IGBT器件的过渡区中，以实现在不改变过渡区面积的条件下，有效提高对空穴载流子汇聚效应的抑制强度。同时，在本发明提供的IGBT器件的形成方法中，将形成掺杂区的离子注入工艺与其他制程的离子注入工艺同时进行，有效简化工艺，节省成本。即，本发明提供的IGBT器件的形成方法中，在形成终端区中场限环的离子注入工艺的同时，也在所述过渡区中形成若干个注入区，从而通过推阱工艺后，可在终端区中形成场限环的同时，也可在所述过渡区中形成掺杂浓度较低的掺杂区。
图4为本发明实施例三中的IGBT器件的形成方法的流程示意图，图5a‐5d为本发明实施例三中的IGBT器件的形成方法在其制造过程中的结构示意图。下面结合图4和图5a‐5d，对本实施例中的IGBT器件的形成方法进行详细说明。
首先，执行步骤S21，具体参见图5a所示，提供一半导体衬底200，所述半导体衬底200上定义有一有源区200A、一过渡区200B以及一终端区200C，所述过渡区200B位于所述有源区200A和所述终端区200C之间。具体的，本实施例中，所述半导体衬底200为掺杂后的半导体衬底，其可以为第一导电类型的半导体衬底，例如为N型半导体衬底。
接着，执行步骤S22，具体参见图5b所示，于所述半导体衬底200上形成一图形化的掩膜层210，所述图形化的掩膜层210具有若干个暴露出所述过渡区200B的半导体衬底的第一开口210B，以及若干个暴露出所述终端区200C的半导体衬底的第二开口210C。优选的，若干个所述第一开口211B等间距排列。
接着，执行步骤S23，具体参见图5c所示，以所述图形化的掩膜层210为掩膜执行离子注入工艺，在所述过渡区200B的半导体衬底中形成若干个第一注入区220B，以及在所述终端区200C的半导体衬底中形成若干个第二注入区220C。此时，所述离子注入工艺的制程条件可采用终端区200C中形成场限环时的离子注入工艺的制程条件。
接着，执行步骤S24，具体参见图5d所示，执行推阱工艺，在所述过渡区200B中相邻的第一注入区220B相互交叠形成一掺杂区221B，以及所述终端区200C中的第二注入区220C扩散至预定深度形成一场限环221C。由此可见，在同时形成所述掺杂区221B和所述场限环221C时，并没有对所述场限环221C的离子注入条件进行变更，避免了对场限环221C造成影响。并且，虽然在形成所述掺杂区221B和形成所述场限环221C时同时执行离子注入工艺，但是，所形成的掺杂区221B的掺杂浓度远远低于所形成的场限环221C的掺杂浓度，进而实现了在不影响场限环221C的基础上，可有效增加了掺杂区221B的电阻值的目的。
如实施例一所述，当需对过渡区200B中掺杂区221B的掺杂浓度进行调整时，可通过对掩膜层210中第一开口210B的数量、间距及尺寸进行调整，进而实现在相同离子注入工艺的制程条件下，形成具有不同掺杂浓度的掺杂区以构成具有不同电阻值的镇流电阻。也就是说，通过对第一开口210B的参数进行设置，可在不改变离子注入工艺的制程条件下，可实现对镇流电阻的电阻值进行调整的目的，以满足不同IGBT器件的需求。
在优选的方案中，还包括执行步骤S25，具体参考图5e所示，于所述掺杂区221B中形成一深沟槽隔离结构270。其中，所述掺杂区221B的深度需大于所述深沟槽隔离结构270的深度，以避免完全阻挡所述空穴电流的流通。可见，通过在掺杂区221B中形成深沟槽隔离结构270，需加强掺杂区的深度，虽然其实现难度较大，工艺更为复杂，但是，通过增加所述深沟槽隔离结构270显然可以进一步的增加镇流电阻的电阻值。
接着，执行步骤S26，具体参见图5f所示，在所述有源区200A中形成一栅极230。具体的，所述栅极230包括一栅氧化层和一栅电极。需说明的是，所述栅极230与所述掺杂区221B的形成顺序可根据实际工艺进行调整，本实施例中，以优先形成所述掺杂区221B为例。
其中，所述栅极230可以为沟槽型栅极，进而形成沟槽型IGBT器件；或者，所述栅极230也可以是平面型栅极，进而形成平面型IGBT器件。具体的，所述沟槽型栅极的形成方法包括：首先，在所述有源区200A的半导体衬底中形成一沟槽；接着，于所述沟槽的侧壁和底部形成一栅氧化层；接着，于所述栅氧化层上形成一栅电极。所述平面型栅极的形成方法包括：首先，在所述有源区200A的半导体衬底上形成一栅氧化层；接着，于于所述栅氧化层上形成一栅电极。
接着，执行步骤S27，具体参见图5g所示，在所述半导体衬底200上依次形成一绝缘层240以及一发射极电极250。本实施例中，位于有源区200A上的绝缘层240可用于隔离所述栅极230和所述发射极电极250；位于过渡区200B和终端区200C上的绝缘层240中还开设有若干个通孔，所述通孔分别暴露出所述过渡区200B中的部分掺杂区221B，以及暴露出所述终端区200C中的场限环221C，从而位于所述过渡区200B上的发射极电极250可通过所述通孔与掺杂区221B连接，位于所述终端区200C上的发射极电极250可通过所述通孔与场限环221C连接。
接着，执行步骤S28，具体参见图5h所示，于所述半导体衬底200背离所述发射极电极250的表面上形成一集电极260。即，当所述发射极电极250形成于所述半导体衬底200的上表面时，则所述集电极260形成于所述半导体衬底的下表面。
<实施例四>
根据以上所述的IGBT器件的形成方法，本发明还提供一种IGBT器件，包括一具有掺杂区的过渡区和一具有场限环的终端区，所述掺杂区由若干间隔排列的同步形成的离子注入区经推阱工艺扩散交叠而成。具体的，所述掺杂区的掺杂浓度小于所述场限环的掺杂浓度。
图6为本发明实施例四的IGBT器件的结构示意图，如图6所示，所述IGBT器件包括：一半导体衬底200；以及，形成于所述半导体衬底200上的一有源区200A、一终端区200C和一位于所述有源区200A和所述终端区200C之间的过渡区200B，所述过渡区200B具有一形成于所述半导体衬底200中的掺杂区221B，所述掺杂区221B包括多个相互交叠的注入区，所述终端区200C包括多个形成于所述半导体衬底200中的场限环221C，所述掺杂区221B的掺杂浓度小于所述场限环221C的掺杂浓度。进一步的，所述半导体衬底200可以为第一导电类型，所述掺杂区221B和所述场限环221C可以为第二导电类型，其中，所述第二导电类型与所述第一导电类型相反。
本实施例中，所述掺杂区221B具有较低的掺杂浓度，因此可构成电阻值较大的镇流电阻，进而可有效抑制空穴载流子的聚集效应。当然，在其他实施例中，所述过渡区200B还可包括一深沟槽隔离结构，所述深沟槽隔离结构形成于所述掺杂区221B中，并且所述深沟槽隔离结构的深度小于所述掺杂区221B的深度，从而可进一步提高所述过渡中镇流电阻的电阻值。
继续参考图6所示，本实施例中，所述IGBT器件还包括一形成一所述有源区200A的半导体衬底200中的沟槽栅极230，进而形沟槽型IGBT器件。当然，在其他实施例中，位于所述有源区200A中的栅极还可以是形成于半导体衬底上的平面型栅极，进而形成平面型IGBT器件。进一步的，在所述半导体衬底200上还依次形成有一绝缘层240和一发射极电极250，位于有源区200A上的绝缘层240可用于对所述栅极230和所述发射极电极240进行隔离，位于所述过渡区200B和终端区200C上的绝缘层240中还分别形成有若干个通孔，进而所述发射极电极250可通过所述通孔分别与所述掺杂区221B和所述场限环221C连接。更进一步的，所述IGBT器件还包括一集电极260，所述集电极260位于所述半导体衬底200相对于所述发射极电极250的另一表面上。
综上所述，本发明提供的掺杂区的形成方法中，首先形成多个注入区再经由推阱工艺后，使多个注入区中的离子扩散并相互交叠以形成所述掺杂区，进而在形成相同面积的掺杂区时，其掺杂浓度更低。因此，在将所述掺杂区应用于IGBT器件过渡区中时，可在不改变过渡区的面积的基础上，于过渡区中形成一掺杂浓度较低的掺杂区，有效提高了过渡区中镇流电阻的电阻值。如此，一方面避免了过渡区的面积大幅度增加，另一方面还大大加强了对空穴载流子的聚集效应的抑制强度。并且，本发明提供的掺杂区的形成方法中，还可通过调整注入区的尺寸、间距或排布密度等形成不同掺杂浓度的掺杂区，基于这一工艺特性，可将形成所述掺杂区的离子注入工艺与其他制程的离子注入工艺同时执行，如此，不但不会对其他制程的离子注入工艺造成影响，还可有效简化工艺，节省成本。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (20)
1.一种掺杂区的形成方法，其特征在于，包括：
提供一半导体衬底；
于所述半导体衬底上形成一图形化的掩膜层，所述图形化的掩膜层具有若干个暴露出所述半导体衬底的开口；
以所述图形化的掩膜层为掩膜执行离子注入工艺，在所述半导体衬底中形成若干个注入区；以及
执行推阱工艺，以使所述注入区中的离子扩散，从而使相邻的所述注入区相互交叠形成一掺杂区。
2.如权利要求1所述的掺杂区的形成方法，其特征在于，所述半导体衬底为第一导电类型，所述掺杂区为与第一导电类型相反的第二导电类型。
3.如权利要求1所述的掺杂区的形成方法，其特征在于，若干个所述开口等间距排列。
4.一种采用如权利要求1‐3其中之一所述的掺杂区的形成方法所形成的掺杂区结构，其特征在于，所述掺杂区包括形成于一半导体衬底中的多个相互交叠的注入区。
5.如权利要求4所述的掺杂区结构，其特征在于，所述半导体衬底为第一导电类型，所述掺杂区为与第一导电类型相反的第二导电类型。
6.一种IGBT器件的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上定义有一有源区、一过渡区和一终端区，所述过渡区位于所述有源区和所述终端区之间；
于所述半导体衬底上形成一图形化的掩膜层，所述图形化的掩膜层具有若干个暴露出所述过渡区的半导体衬底的第一开口，以及若干个暴露出所述终端区的半导体衬底的第二开口；
以所述图形化的掩膜层为掩膜执行离子注入工艺，在所述过渡区的半导体衬底中形成若干个第一注入区，以及在所述终端区的半导体衬底中形成若干个第二注入区；以及
执行推阱工艺，使所述过渡区中相邻的第一注入区相互交叠形成一掺杂区，以及使所述终端区中的第二注入区扩散至预定深度形成一场限环。
7.如权利要求6所述的IGBT器件的形成方法，其特征在于，所述掺杂区的掺杂浓度小于所述场限环的掺杂浓度。
8.如权利要求6所述的IGBT器件的形成方法，其特征在于，所述半导体衬底为第一导电类型，所述掺杂区和所述场限环均为与第一导电类型相反的第二导电类型。
9.如权利要求6所述的IGBT器件的过渡区的形成方法，其特征在于，若干个所述第一开口等间距排列。
10.如权利要求6所述的IGBT器件的形成方法，其特征在于，在形成所述掺杂区和所述场限环之后，还包括：
于所述掺杂区中形成一深沟槽隔离结构，所述深沟槽隔离结构的深度小于所述掺杂区的深度。
11.如权利要求6所述的IGBT器件的形成方法，其特征在于，还包括：
于所述有源区的半导体衬底中形成一沟槽；
于所述沟槽中形成一栅极。
12.如权利要求6所述的IGBT器件的形成方法，其特征在于，还包括：
于所述有源区的半导体衬底上形成一栅极。
13.如权利要求11或12所述的IGBT器件的形成方法，其特征在于，在形成所述栅极之后，还包括：
于所述半导体衬底上依次形成一绝缘层以及一发射极电极；
于所述半导体衬底背离所述发射极电极的表面上形成一集电极。
14.一种IGBT器件结构，其特征在于，包括：一半导体衬底；以及，形成于所述半导体衬底上的一有源区、一终端区和一位于所述有源区和所述终端区之间的过渡区，所述过渡区具有一形成于所述半导体衬底中的掺杂区，所述掺杂区由若干间隔排列的同步形成的离子注入区经推阱工艺扩散交叠而成，所述终端区包括若干个形成于所述半导体衬底中的场限环。
15.如权利要求14所述的IGBT器件结构，其特征在于，所述掺杂区的掺杂浓度小于所述场限环的掺杂浓度。
16.如权利要求14所述的IGBT器件结构，其特征在于，所述半导体衬底为第一导电类型，所述掺杂区和所述场限环均为与第一导电类型相反的第二导电类型。
17.如权利要求14所述的IGBT器件结构，其特征在于，所述过渡区还包括一形成于所述掺杂区中的深沟槽隔离结构，所述深沟槽隔离结构的深度小于所述掺杂区的深度。
18.如权利要求14所述的IGBT器件结构，其特征在于，所述IGBT器件还包括一形成于所述有源区的半导体衬底中的沟槽栅极。
19.如权利要求14所述的IGBT器件结构，其特征在于，所述IGBT器件还包括：一形成于所述有源区的半导体衬底上的平面栅极。
20.如权利要求18或19所述的IGBT器件结构，其特征在于，所述IGBT器件还包括：一绝缘层和一发射极电极，所述绝缘层和所述发射极电极依次形成于所述半导体衬底上；以及一集电极，所述集电极形成于所述半导体衬底背离所述发射极电极的表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710379186.XA CN108933078B (zh) | 2017-05-25 | 2017-05-25 | 掺杂区及igbt器件的形成方法和结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710379186.XA CN108933078B (zh) | 2017-05-25 | 2017-05-25 | 掺杂区及igbt器件的形成方法和结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108933078A true CN108933078A (zh) | 2018-12-04 |
| CN108933078B CN108933078B (zh) | 2020-11-03 |
Family
ID=64450887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710379186.XA Active CN108933078B (zh) | 2017-05-25 | 2017-05-25 | 掺杂区及igbt器件的形成方法和结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108933078B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086502A (zh) * | 2019-06-13 | 2020-12-15 | 珠海格力电器股份有限公司 | 半导体功率器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118115A (ja) * | 2000-10-12 | 2002-04-19 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| CN102446968A (zh) * | 2010-10-13 | 2012-05-09 | 上海华虹Nec电子有限公司 | Ldmos器件结构及其制作方法 |
| CN104347397A (zh) * | 2013-07-23 | 2015-02-11 | 无锡华润上华半导体有限公司 | 注入增强型绝缘栅双极型晶体管的制造方法 |
| CN106653836A (zh) * | 2016-12-01 | 2017-05-10 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
-
2017
- 2017-05-25 CN CN201710379186.XA patent/CN108933078B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118115A (ja) * | 2000-10-12 | 2002-04-19 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| CN102446968A (zh) * | 2010-10-13 | 2012-05-09 | 上海华虹Nec电子有限公司 | Ldmos器件结构及其制作方法 |
| CN104347397A (zh) * | 2013-07-23 | 2015-02-11 | 无锡华润上华半导体有限公司 | 注入增强型绝缘栅双极型晶体管的制造方法 |
| CN106653836A (zh) * | 2016-12-01 | 2017-05-10 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086502A (zh) * | 2019-06-13 | 2020-12-15 | 珠海格力电器股份有限公司 | 半导体功率器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108933078B (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10229990B2 (en) | Semiconductor device having a desaturation channel structure for desaturating a charge carrier concentration in an IGBT cell | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| SE542607C2 (en) | MOSFET in SiC with self-aligned lateral MOS channel | |
| CN214848639U (zh) | 半导体器件的元胞结构及半导体器件 | |
| CN110416285A (zh) | 一种超结功率dmos器件 | |
| CN114497201B (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN102130169B (zh) | 具有屏蔽栅的功率mos器件结构及其制备方法 | |
| CN102456690A (zh) | 半导体器件及其制造方法 | |
| CN104009087A (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| CN110137250A (zh) | 一种具有超低导通压降的高速igbt器件 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN108933078A (zh) | 掺杂区及igbt器件的形成方法和结构 | |
| CN109119342A (zh) | 一种功率器件及其制备方法 | |
| CN103839990B (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN109473476A (zh) | 一种横向双扩散金属氧化物半导体器件及其制作方法 | |
| CN111509034A (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| CN109461769B (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| KR20230141953A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN109216472A (zh) | 快恢复二极管及其制备方法 | |
| CN102683404A (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN106098760A (zh) | 载流子存储型igbt及其制造方法 | |
| CN112366227A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN104347405B (zh) | 一种绝缘栅双极晶体管的制造方法 | |
| CN203871341U (zh) | 一种静电屏蔽效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |