CN106558556A - 鳍式场效应管的形成方法 - Google Patents

鳍式场效应管的形成方法 Download PDF

Info

Publication number
CN106558556A
CN106558556A CN201510631716.6A CN201510631716A CN106558556A CN 106558556 A CN106558556 A CN 106558556A CN 201510631716 A CN201510631716 A CN 201510631716A CN 106558556 A CN106558556 A CN 106558556A
Authority
CN
China
Prior art keywords
layer
fin
side wall
sidewall surfaces
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510631716.6A
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510631716.6A priority Critical patent/CN106558556A/zh
Publication of CN106558556A publication Critical patent/CN106558556A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式场效应管的形成方法，包括：在衬底表面形成保护层，且保护层顶部低于第一鳍部顶部和第二鳍部顶部；在高于保护层顶部的第一鳍部侧壁表面形成第一侧墙；在高于保护层顶部的第二鳍部侧壁表面形成第二侧墙；去除部分厚度或全部厚度的保护层；在暴露出的第一鳍部侧壁表面形成第一外延层，第一外延层内含有第一防穿通离；在暴露出的第二鳍部侧壁表面形成第二外延层，所述第二外延层内含有第二防穿通离子；对第一外延层和第二外延层进行退火处理；去除第一侧墙和第二侧墙；在衬底上、第一外延层表面以及第二外延层表面形成介质层。本发明改善了形成的鳍式场效应管的电学性能。

Description

鳍式场效应管的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
然而，现有技术形成的鳍式场效应管的电学性能有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应管的形成方法，改善鳍式场效应管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供包括第一区域和第二区域的衬底，所述第一区域衬底内形成有第一阱区，所述第二区域衬底内形成有第二阱区，所述第一区域衬底表面形成有第一鳍部，所述第二区域衬底表面形成有第二鳍部；在所述衬底表面形成保护层，所述保护层覆盖第一鳍部部分侧壁表面和第二鳍部部分侧壁表面，且保护层顶部低于第一鳍部顶部和第二鳍部顶部；在高于所述保护层顶部的第一鳍部侧壁表面形成第一侧墙；在高于所述保护层顶部的第二鳍部侧壁表面形成第二侧墙；去除所述部分厚度或全部厚度的保护层，暴露出衬底与第一侧墙之间的第一鳍部部分或全部侧壁表面，暴露出衬底与第二侧墙之间的第二鳍部部分或全部侧壁表面；在所述暴露出的第一鳍部侧壁表面形成第一外延层，所述第一外延层内含有第一防穿通离子，所述第一防穿通离子类型与第一阱区内的掺杂离子类型相同；在所述暴露出的第二鳍部侧壁表面形成第二外延层，所述第二外延层内含有第二防穿通离子，所述第二防穿通离子类型与第二阱区内的掺杂离子类型相同；对所述第一外延层和第二外延层进行退火处理，使第一防穿通离子扩散至第一鳍部内形成第一防穿通层，使第二防穿通离子扩散至第二鳍部内形成第二防穿通层；去除所述第一侧墙和第二侧墙；在所述衬底上、第一外延层表面以及第二外延层表面形成介质层，所述介质层暴露出第一鳍部部分侧壁表面和第二鳍部部分侧壁表面。
可选的，所述第一防穿通层的掺杂离子浓度大于第一阱区的掺杂离子浓度；所述第二防穿通层的掺杂离子浓度大于第二阱区的掺杂离子浓度。
可选的，采用第一外延工艺形成所述第一外延层，且在第一外延工艺过程中原位自掺杂所述第一防穿通离子。
可选的，采用第二外延工艺形成所述第二外延层，且在第二外延工艺过程中原位自掺杂所述第二防穿通离子。
可选的，所述第一区域为PMOS区域，所述第一防穿通离子为N型离子；所述第二区域NMOS区域，所述第二防穿通离子为P型离子。
可选的，所述第一外延层的材料为硅、锗、锗化硅、碳化硅或砷化镓；所述第二外延层的材料为硅、锗、锗化硅、碳化硅或砷化镓。
可选的，先形成所述第一外延层后形成所述第二外延层，且在形成所述第二外延层之前，在所述第一外延层表面形成第一钝化层，所述第一钝化层材料晶格常数与第二外延层材料晶格常数不同；在进行退火处理之前，在所述第二外延层表面形成第二钝化层。
可选的，所述第一钝化层的材料为氧化硅、氮化硅或氮氧化硅；所述第二钝化层的材料为氧化硅、氮化硅或氮氧化硅。
可选的，采用灰化处理工艺或沉积工艺形成所述第一钝化层；采用灰化处理工艺或沉积工艺形成所述第二钝化层。
可选的，在形成所述保护层之前，还包括步骤：在所述第一鳍部顶部和侧壁表面、以及第二鳍部顶部和侧壁表面形成线性氧化层。
可选的，去除全部厚度的保护层，形成所述第一外延层和第二外延层的工艺步骤包括：刻蚀去除第一区域暴露出的线性氧化层，暴露出衬底与第一侧墙之间的第一鳍部侧壁表面；在所述暴露出的第一鳍部侧壁表面形成所述第一外延层；在所述第一外延层表面形成第一钝化层；刻蚀去除第二区域暴露出的线性氧化层，暴露出衬底与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第二鳍部侧壁表面形成所述第二外延层；在所述第二外延层表面形成第二钝化层。
可选的，去除全部厚度的保护层，形成所述第一外延层和第二外延层的工艺步骤包括：去除所述第一区域和第二区域暴露出的线性氧化层，暴露出衬底与第一侧墙之间的第一鳍部侧壁表面，暴露出衬底与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出第一鳍部侧壁表面形成所述第一外延层，所述第一外延层还位于暴露出的第二鳍部侧壁表面；在所述第一外延层表面形成第一钝化层；刻蚀去除位于第二区域的第一钝化层和第一外延层，暴露出衬底与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第二鳍部侧壁表面形成第二外延层；在所述第二外延层表面形成第二钝化层。
可选的，去除部分厚度的保护层，形成所述第一外延层和第二外延层的工艺步骤包括：去除第一区域和第二区域暴露出的线性氧化层，暴露出剩余保护层与第一侧墙之间的第一鳍部侧壁表面，暴露出剩余保护层与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第一鳍部侧壁表面形成所述第一外延层，所述第一外延层还位于暴露出的第二鳍部侧壁表面；在所述第一外延层表面形成第一钝化层；刻蚀去除位于第二区域的第一钝化层和第一外延层，暴露出剩余保护层与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第二鳍部侧壁表面形成所述第二外延层；在所述第二外延层表面形成第二钝化层。
可选的，去除部分厚度的保护层，形成所述第一外延层和第二外延层的工艺步骤包括：刻蚀去除第一区域暴露出的线性氧化层，暴露出剩余保护层与第一侧墙之间的第一鳍部侧壁表面；在所述暴露出的第一鳍部侧壁表面形成第一外延层；在所述第一外延层表面形成第一钝化层；刻蚀去除第二区域暴露出的线性氧化层，暴露出剩余保护层与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第二鳍部侧壁表面形成所述第二外延层；在所述第二外延层表面形成第二钝化层。
可选的，所述退火处理的退火温度为900摄氏度至1100摄氏度。
可选的，所述保护层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、有机分布材料或底部抗反射材料。
可选的，采用沉积工艺以及回刻蚀工艺，形成所述保护层；或者，采用旋转涂覆工艺形成所述保护层。
可选的，刻蚀去除部分厚度的保护层，采用流动性化学气相沉积工艺形成所述保护层；采用高纵宽比沉积工艺形成所述介质层。
可选的，形成所述第一侧墙和第二侧墙的工艺步骤包括：在所述保护层表面、高于保护层顶部的第一鳍部表面、高于保护层的第二鳍部表面形成侧墙膜；采用无掩膜刻蚀工艺回刻蚀所述侧墙膜，形成所述第一侧墙和第二侧墙。
可选的，在形成所述介质层之前进行退火处理；或者，在形成介质层之后进行退火处理；或者，在形成所述介质层的工艺过程中进行退火处理。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应管的形成方法的技术方案中，在衬底表面形成保护层，在高于保护层顶部的第一鳍部侧壁表面形成第一侧墙，在高于保护层顶部的第二鳍部侧壁表面形成第二侧墙；去除部分厚度或全部厚度的保护层，为后续形成第一外延层和第二外延层提供工艺基础；在暴露出的第一鳍部侧壁表面形成第一外延层，所述第一外延层内含有第一防穿通离子，所述第一防穿通离子类型与第一阱区内掺杂离子类型相同；在暴露出的第二鳍部侧壁表面形成第二外延层，所述第二外延层内含有第二防穿通离子，所述第二防穿通离子类型与第二阱区内掺杂离子类型相同；对第一外延层和第二外延层进行退火处理，使第一防穿通离子扩散至第一鳍部内形成第一防穿通层，使第二防穿通离子扩散至第二鳍部内形成第二防穿通层；去除第一侧墙和第二侧墙；在衬底上、第一外延层表面以及第二外延层表面形成介质层。本发明中，采用固态源扩散的方法形成第一防穿通层和第二防穿通层，使得第一鳍部和第二鳍部保持良好的形貌和较高的晶格质量，且避免对高于介质层顶部的第一鳍部和第二鳍部造成不必要的掺杂，因此第一鳍部内的沟道区具有较高的载流子迁移率，且第二鳍部内的沟道区也具有较高的载流子迁移率。
同时，第一阱区和第一防穿通层能够构成SSRW结构，起到阻止第一鳍部内源区和漏区之间穿通的作用，且阻挡衬底内的离子向第一鳍部内扩散，防止第一鳍部阈值电压漂移。第二阱区和第二防穿通层能够构成SSRW结构，起到阻止第二鳍部内源区和漏区之间穿通的作用，且阻挡衬底内的离子向第二鳍部内扩散，防止第二鳍部阈值电压漂移。
进一步，本发明在形成第二外延层之前，在第一外延层表面形成第一钝化层，所述第一钝化层能够阻挡在形成第二外延层的过程中在第一外延层表面生长薄膜，且在退火处理过程中，所述第一钝化层还有利于使第一防穿通层尽可能多的向第一鳍部内扩散。
更进一步，本发明去除部分厚度的保护层，使得形成的第一外延层和第二外延层之间不具有交界面。因此在进行退火处理过程中，避免了具有第一防穿通离子和第二防穿通离子的交界面发生界面反应，从而避免所述界面反应对鳍式场效应管造成的不良影响，进一步改善鳍式场效应管的电学性能
附图说明
图1至图12为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图；
图13至图20为本发明另一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的鳍式场效应管的电学性能有待提高。
经研究发现，鳍式场效应管的鳍部底部与栅极结构的距离较远，栅极结构对鳍部的底部的控制能力较弱，且所述鳍部的掺杂浓度较小，沟道区域的空间电荷区在电场下展宽，源区和漏区空间电荷区连通，导致了鳍式场效应管的底部存在源区和漏区之间的穿通现象(punch through)，造成鳍式场效应管的电学性能低下。且为了改善鳍式场效应管的电学性能，通常会在衬底内掺杂掺杂剂，所述衬底内的掺杂剂易向鳍部扩散，且扩散至鳍部内的掺杂剂浓度分布不均导致阈值电压发生变化，这也是造成鳍式场效应管电学性能低下的原因之一。特别对于SRAM器件而言，若衬底内的掺杂剂向鳍部扩散，则会造成器件之间的失配(Mismatch)变差，例如上拉(PU)晶体管与上拉晶体管之间、下拉(PD)晶体管与下拉晶体管之间的电学参数失配差，使得SRAM器件的均匀性变差。
为了解决上述问题，提出一种解决方法，在位于隔离结构内的鳍部中形成超陡逆行阱(SSRW，Super Step Retrograde Well)，所述超陡逆行阱内的掺杂离子与衬底内阱区的掺杂离子类型相同，且超陡逆行阱内的掺杂离子浓度大于衬底内阱区的掺杂离子浓度。所述超陡逆行阱能够很好的防止源区和漏区的穿通，且阻止衬底内的掺杂剂扩散至鳍部内，使得整个鳍部高度内具有均匀的阈值且避免阈值电压发生波动。
通常的，采用离子注入工艺的方式对鳍部底部进行掺杂以形成SSRW结构。然而，离子注入工艺会对鳍部的表面造成注入损伤，导致鳍部的形貌不良且产生晶格损伤，使得沟道区内的载流子迁移率降低，造成鳍式场效应管的性能低下。并且，采用离子注入工艺形成所述SSRW结构时，易导致在鳍部内不期望区域内注入离子，例如鳍部内作为沟道区的区域注入了离子，使得沟道区的载流子迁移率低。
为解决上述问题，本发明提出一种鳍式场效应管的形成方法，提供包括第一区域和第二区域的衬底，所述第一区域衬底内形成有第一阱区，所述第二区域衬底内形成有第二阱区，所述第一区域衬底表面形成有第一鳍部，所述第二区域衬底表面形成有第二鳍部；在所述衬底表面形成保护层，所述保护层覆盖第一鳍部部分侧壁表面和第二鳍部部分侧壁表面，且保护层顶部低于第一鳍部顶部和第二鳍部顶部；在高于所述保护层顶部的第一鳍部侧壁表面形成第一侧墙；在高于所述保护层顶部的第二鳍部侧壁表面形成第二侧墙；去除所述部分厚度或全部厚度的保护层，暴露出衬底与第一侧墙之间的第一鳍部部分或全部侧壁表面，暴露出衬底与第二侧墙之间的第二鳍部部分或全部侧壁表面；在所述暴露出的第一鳍部侧壁表面形成第一外延层，所述第一外延层内含有第一防穿通离子，所述第一防穿通离子类型与第一阱区内的掺杂离子类型相同；在所述暴露出的第二鳍部侧壁表面形成第二外延层，所述第二外延层内含有第二防穿通离子，所述第二防穿通离子类型与第二阱区内的掺杂离子类型相同；对所述第一外延层和第二外延层进行退火处理，使第一防穿通离子扩散至第一鳍部内形成第一防穿通层，使第二防穿通离子扩散至第二鳍部内形成第二防穿通层；去除所述第一侧墙和第二侧墙；在所述衬底上、第一外延层表面以及第二外延层表面形成介质层，所述介质层暴露出第一鳍部部分侧壁表面和第二鳍部部分侧壁表面。
本发明采用固态源掺杂的方法在第一鳍部内形成第一防穿通层，避免离子注入工艺引入的注入损伤，使得第一鳍部保持良好的形貌和较高的晶格质量，提高第一鳍部内沟道区的载流子迁移率，且第一阱区和第一防穿通层构成SSRW结构，防止第一鳍部内源区和漏区的穿通，避免第一鳍部的阈值电压发生漂移。同样的，采用固态源掺杂的方法在第二鳍部内形成第二防穿通层，使得第二鳍部保持良好的形貌和较高的晶格质量，提高第二鳍部内沟道区的载流子迁移率，且第二阱区和第二防穿通层构成SSRW结构，防止第二鳍部内源区和漏区的穿通，避免第二鳍部的阈值电压发生漂移。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图12为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
参考图1，提供衬底101，所述衬底101包括第一区域I和第二区域II，所述第一区域I衬底101表面形成有若干分立的第一鳍部102，所述第二区域II衬底101表面形成有若干分立的第二鳍部103。
本实施例以形成的鳍式场效应管为CMOS器件为例，所述第一区域I为NMOS区域，所述第一区域I为待形成NMOS器件的区域，所述第二区域II为PMOS区域，所述第二区域II为待形成PMOS器件的区域，所述第一区域I和第二区域II为相邻的区域。在其他实施例中，所述第一区域也能够为PMOS区域，相应的所述第二区域为NMOS区域。
所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底101还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述衬底101为硅衬底。
所述第一区域I衬底101内形成有第一阱区(未图示)，所述第一阱区内掺杂有P型离子，例如为B、Ga或In。所述第二区域II衬底101内形成有第二阱区(未图示)，所述第二阱区内掺杂有N型离子，例如为P、As或Sb。
所述第一鳍部102的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟；所述第二鳍部103的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述第一鳍部102的材料为硅，所述第二鳍部103的材料为硅。
本实施例中，形成所述衬底101、第一鳍部102以及第二鳍部103的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层104；以所述硬掩膜层104为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底101，位于第一区域I衬底101表面的凸起作为第一鳍部102，位于第二区域II衬底101表面的凸起作为第二鳍部103。
在一个实施例中，形成所述硬掩膜层104的工艺步骤包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜，在初始衬底表面形成硬掩膜层104；去除所述图形化的光刻胶层。在其他实施例中，所述硬掩膜层的形成工艺还能够包括：自对准双重图形化(SADP，Self-aligned Double Patterned)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned)工艺。所述双重图形化工艺包括LELE(Litho-Etch-Litho-Etch)工艺或LLE(Litho-Litho-Etch)工艺。
本实施例中，在形成所述第一鳍部102和第二鳍部103之后，保留位于第一鳍部102顶部表面的硬掩膜层104，保留位于第二鳍部103顶部表面的硬掩膜层104。所述硬掩膜层104的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层104顶部表面能够作为平坦化工艺的停止位置。
本实施例中，所述第一鳍部102的顶部尺寸小于底部尺寸，所述第二鳍部103的顶部尺寸小于底部尺寸。在其他实施例中，所述第一鳍部的侧壁还能够与衬底表面相垂直，即第一鳍部的顶部尺寸等于底部尺寸，所述第二鳍部的侧壁还能够与衬底表面相垂直，即第二鳍部的顶部尺寸等于底部尺寸。
继续参考图1，对所述第一鳍部102表面以及第二鳍部103表面进行氧化处理，在第一鳍部102表面以及第二鳍部103表面形成线性氧化层105。
由于所述第一鳍部102、第二鳍部103为通过对初始衬底刻蚀后形成，所述第一鳍部102通常具有凸出的棱角且表面具有缺陷，所述第二鳍部103通常具有凸出的棱角且表面具有缺陷，在后续形成鳍式场效应管后会影响器件性能。
因此，本实施例对第一鳍部102和第二鳍部103进行氧化处理形成线性氧化层105，在氧化处理过程中，由于第一鳍部102凸出的棱角部分的比表面更大，更容易被氧化，后续去除所述线性氧化层105之后，不仅第一鳍部102表面的缺陷层被去除，且凸出棱角部分也被去除，使所述第一鳍部102的表面光滑，晶格质量改善，避免第一鳍部102顶角尖端放电问题，有利于改善鳍式场效应管的性能；同样的，在后续去除线性氧化层105之后，第二鳍部103表面的缺陷层也被去除，且凸出棱角部分也被去除，使所述第二鳍部103的表面光滑，晶格质量改善，避免第二鳍部103顶角尖端放电问题，有利于改善鳍式场效应管的性能。
所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。所述氧化处理还会对衬底101表面进行氧化，使得形成的线性氧化层105还位于衬底101表面。
本实施例中，采用ISSG(原位蒸汽生成，In-situ Stream Generation)氧化工艺对第一鳍部102以及第二鳍部103进行氧化处理，形成所述线性氧化层105，由于第一鳍部102和第二鳍部103的材料为硅，相应形成的线性氧化层105的材料为氧化硅。
参考图2，在所述衬底101表面形成保护层106，所述保护层106覆盖第一鳍部102部分侧壁表面以及第二鳍部103部分侧壁表面，且所述保护层106顶部低于所述第一鳍部102顶部和第二鳍部103顶部。
本实施例中，所述保护层106覆盖于线性氧化层105表面。
在一个实施例中，形成所述保护层106的工艺步骤包括：采用沉积工艺在所述衬底101表面形成保护膜，所述保护膜覆盖第一鳍部102侧壁表面和第二鳍部103侧壁表面，且所述保护膜顶部高于硬掩膜层104顶部；平坦化所述保护膜，去除高于硬掩膜层104顶部的保护膜；回刻蚀去除部分厚度的保护膜形成所述保护层106。
所述保护层106的材料与第一鳍部102、第二鳍部103以及衬底101的材料不同，且所述保护层106的材料为易于被去除的材料，使得后续去除保护层106的工艺不会对第一鳍部102和第二鳍部103造成损伤。
所述保护层106的材料还为绝缘材料，后续部分厚度的保护层还将作为鳍式场效应管的隔离结构的一部分，所述保护层106的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。
本实施例中，所述保护层106的材料为氧化硅，采用化学气相沉积工艺形成所述保护膜，使得形成保护膜的工艺具有较强的填孔能力，因此保护层106内的空洞少，从而提高后续形成的隔离结构的电绝缘性能。
形成的保护层106暴露出第一鳍部102部分侧壁表面，本实施例中，所述保护层106暴露出第一鳍部102部分侧壁表面的线性氧化层105，为后续在第一鳍部102侧壁形成第一侧墙提供基础。所述保护层106暴露出第二鳍部103部分侧壁表面，本实施例中，所述保护层106暴露出第二鳍部103部分侧壁表面的线性氧化层105，为后续在第二鳍部103侧壁形成第二侧墙提供基础。
所述保护层106的厚度与所述第一鳍部102厚度之比大于等于1/4小于等于1/2。本实施例中，所述保护层106的厚度与第一鳍部102厚度之比为1/2。
需要说明的是，本实施例采用沉积工艺以及回刻蚀工艺，在衬底表面形成保护层。在其他实施例中，还能够采用旋转涂覆工艺直接在衬底表面形成所述保护层，所述保护层的材料为有机分布材料(ODL，Organic DielectricLayer)材料或者底部抗反射(BARC，Bottom Anti-Reflective Coating)材料。
参考图3，形成覆盖所述保护层106表面、第一鳍部102侧壁表面、第二鳍部103侧壁表面以及硬掩膜层104表面的侧墙膜107。
本实施例中，所述侧墙膜107位于保护层106表面、第一鳍部102侧壁的线性氧化层105表面、以及第二鳍部103侧壁的线性氧化层105表面。
所述侧墙膜107为后续形成覆盖高于保护层106的第一鳍部102侧壁表面的第一侧墙提供工艺基础，为后续形成覆盖高于保护层106的第二鳍部103侧壁表面的第二侧墙提供工艺基础。采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述侧墙膜107。
所述侧墙膜107的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、碳氮氧化硅或氮化硼。所述侧墙膜107的材料与保护层106的材料不同，使得后续采用无掩膜刻蚀工艺刻蚀侧墙膜107的工艺对侧墙膜107和保护层106具有刻蚀选择比。且所述侧墙膜107的材料晶格常数与第一鳍部102的材料晶格常数不同，从而使得后续在形成第一外延层的过程中不会在第一侧墙和第二侧墙表面生长薄膜，在形成第二外延层的过程中不会在第一侧墙和第二侧墙表面生长薄膜。本实施例中，所述侧墙膜107的材料为氮化硅。
为了防止后续形成的第一侧墙将第一鳍部不期望区域侧壁表面暴露出来，防止后续形成的第二侧墙将第二鳍部不期望区域侧壁表面暴露出来，所述侧墙膜的厚度不宜过薄。本实施例中，所述侧墙膜107的厚度为3纳米至10纳米，使得后续形成的第一侧墙为第一鳍部提供足够的保护作用，第二侧墙为第二鳍部提供足够的保护作用，且后续采用无掩膜刻蚀工艺刻蚀侧墙膜107所需的时间较短。
参考图4，采用无掩膜刻蚀工艺刻蚀去除位于部分保护层106表面的侧墙膜107(参考图3)，在所述高于保护层106的第一鳍部102侧壁表面形成第一侧墙117，在所述高于保护层106的第二鳍部103侧壁表面形成第二侧墙127。
本实施例中，采用干法刻蚀工艺，刻蚀去除位于硬掩膜层104顶部表面的侧墙膜107，还刻蚀去除位于部分保护层106表面的侧墙膜107，形成所述第一侧墙膜117和第二侧墙127。在所述干法刻蚀工艺过程中，还刻蚀去除位于硬掩膜层104顶部表面的线性氧化层105。
所述第一侧墙117与第一鳍部102侧壁表面之间形成有线性氧化层105，所述第二侧墙127与第二鳍部103侧壁表面之间形成有线性氧化层105。在其他实施例中，若未形成线性氧化层，或者在形成侧墙膜之前刻蚀去除所述线性氧化层，则形成的第一侧墙直接位于第一鳍部侧壁表面，形成的第二侧墙直接位于第二鳍部侧壁表面。
所述第一侧墙117的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或氮化硼；所述第一侧墙117为单层结构或叠层结构。所述第二侧墙127的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮氧化硅、碳氮氧化硅或氮化硼；所述第二侧墙127为单层结构或叠层结构。
本实施例中，所述第一侧墙117的材料为氮化硅，所述第二侧墙127的材料为氮化硅。参考图5，刻蚀去除部分厚度的保护层106，暴露出剩余保护层106和第一侧墙117之间的第一鳍部102侧壁表面，暴露出剩余保护层106和第二侧墙127之间的第二鳍部103侧壁表面。
采用干法刻蚀工艺，湿法刻蚀工艺或干法刻蚀和湿法刻蚀相结合的工艺，刻蚀去除部分厚度的保护层。
本实施例中，采用干法刻蚀工艺刻蚀去除部分厚度的保护层106。若刻蚀去除的保护层106的厚度过薄，则后续形成的第一防穿通层与第一阱区之间的距离过远，且第一防穿通层的厚度过薄，导致第一防穿通层起到的有益效果有限，后续形成的第二防穿通层与第二阱区之间的距离过远，且第二防穿通层的厚度过薄，导致第二防穿通层起到的有益效果有限。
本实施例中，所述刻蚀去除的保护层106的厚度为刻蚀前保护层106厚度的1/6至1/3，使得后续形成的第一防穿通层和第二防穿通层起到的有益效果明显，并且，使得剩余保护层106的厚度仍较厚，从而减小后续形成介质层的工艺的填孔难度，使得后续形成的介质层内的空洞少。
在去除部分厚度的保护层106之后，还刻蚀去除第一区域I和第二区域II暴露出的线性氧化层105，暴露出剩余保护层106与第一侧墙117之间的第一鳍部102侧壁表面，暴露出剩余保护层106与第二侧墙127之间的第二鳍部103侧壁表面。
参考图6，在所述暴露出的第一鳍部102侧壁表面形成第一外延层112，所述第一外延层112内含有第一防穿通离子。
所述第一外延层112后续向第一鳍部102内提供第一防穿通离子，从而在第一鳍部102内形成第一防穿通层。采用第一外延工艺形成所述第一外延层112，所述第一外延层112还位于暴露出的第二鳍部103侧壁表面。
所述第一外延层112的材料晶格常数与第一鳍部102、第二鳍部103的材料晶格常数相匹配，使得第一外延工艺过程中，沿着暴露出的第一鳍部102侧壁表面晶向逐层生长薄膜，沿着暴露出的第二鳍部103侧壁表面晶向逐层生长薄膜，直至形成厚度符合预设目标的第一外延层112。而第一外延层112材料晶格常数与第一侧墙117、第二侧墙127以及硬掩膜层104的材料晶格常数不匹配，因此在所述第一外延工艺过程中，不会在第一鳍部102顶部、第二鳍部103顶部、第一侧墙117以及第二侧墙127表面生长薄膜。
在采用第一外延工艺形成所述第一外延层112的过程中，原位自掺杂所述第一防穿通离子。
所述第一外延层112的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟；所述第一防穿通离子为P型离子，P型离子为B、Ga或In。本实施例中，所述第一外延层112的材料为硅，所述第一外延层112的厚度为10埃至200埃，所述第一防穿通离子包括硼离子，所述第一外延层112中硼离子的浓度为1E19atom/cm3至1E21atom/cm3。
在一个具体实施例中，采用第一外延工艺形成所述第一外延层112的工艺参数包括：腔室温度为500摄氏度至1250摄氏度，腔室压强为1托至100托，反应气体包括硅源气体、硼源气体、HCl和H2，硅源气体流量为1标况毫升/分钟至1000标况毫升/分钟，HCl流量为1标况毫升/分钟至1000标况毫升/分钟，H2流量为0.1标况升/分钟至50标况升/分钟。
继续参考图6，在所述第一外延层112表面形成第一钝化层108。
本实施例中，采用灰化处理(Ash treatment)工艺形成所述第一钝化层108，灰化处理工艺采用的气体为O3，所述第一钝化层108的材料为氧化硅。在其他实施例中，还能够采用沉积工艺形成所述第一钝化层，所述第一钝化层还位于剩余保护层表面、第一侧墙表面、第二侧墙表面以及硬掩膜层表面，其中，沉积工艺能够为化学气相沉积、物理气相沉积或原子层沉积。
所述第一钝化层108的材料晶格常数与第一外延层112的材料晶格常数不同，且第一钝化层108的材料晶格常数与后续形成的第二外延层的材料晶格常数不同，其作用在于：一方面，后续在采用外延工艺形成第二外延层时，所述第一钝化层108能够防止在第一外延层112表面生长薄膜；另一方面，后续在对第一外延层112进行退火处理时，所述第一钝化层108能够阻挡第一外延层112内的第一防穿通子向外扩散，使得第一防穿通离子尽可能多的向第一鳍部102内扩散。
为保证所述第一钝化层108能够有效的阻挡第一防穿通离子向外扩散，所述第一钝化层108的厚度为3纳米至10纳米。
在其他实施例中，所述第一钝化层的材料还能够为氮化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。
参考图7，形成覆盖所述第一区域I剩余保护层106表面、第一区域I第一钝化成层108表面、第一侧墙117表面的第一图形层109；以所述第一图形层109为掩膜，刻蚀去除位于第二区域II的第一钝化层113以及第一外延层112。
本实施例中，所述第一图形层109还覆盖第一区域I硬掩膜层104表面，所述第一图形层109的材料为光刻胶材料。
采用干法刻蚀工艺，刻蚀去除位于第二区域II的第一钝化层113以及第一外延层112，暴露出剩余保护层106与第二侧墙127之间的第二鳍部103侧壁表面，为后续形成第二外延层提供工艺基础。
接着，采用湿法去胶或灰化工艺去除所述第一图形层109。
参考图8，在所述暴露出的第二鳍部103侧壁表面形成第二外延层113，所述第二外延层113内含有第二防穿通离子。
所述第二外延层113后续向第二鳍部103内提供第二防穿通离子，从而在第二鳍部103内形成第二防穿通层。采用第二外延工艺形成所述第二外延层113，第二外延层113的材料晶格常数与第二鳍部103的材料晶格常数相匹配，且第二外延层113与第一钝化层108的材料晶格常数相差较大，因此，在第二外延工艺过程中，沿着第二鳍部103暴露出的侧壁表面晶向逐层生长薄膜，直至形成厚度符合预设目标的第二外延层113，而不会在第一钝化层108表面生长薄膜。
在采用第二外延工艺形成所述第二外延层113的过程中，原位自掺杂所述第二防穿通离子。
所述第二外延层113的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟；所述第二防穿通离子为N型离子，N型离子为P、As或Sb。本实施例中，所述第二外延层113的材料为硅，所述第二导电层113的厚度为10埃至200埃，所述第二防穿通离子包括磷离子，所述第二外延层113中磷离子的浓度为1E17atom/cm3至1E19atom/cm3。
在一个具体实施例中，采用第二外延工艺形成所述第二外延层113的工艺参数包括：腔室温度为500摄氏度至1250摄氏度，腔室压强为1托至100托，反应气体包括硅源气体、磷源气体、HCl和H2，硅源气体流量为1标况毫升/分钟至1000标况毫升/分钟，HCl流量为1标况毫升/分钟至1000标况毫升/分钟，H2流量为0.1标况升/分钟至50标况升/分钟。
继续参考图8，在所述第二外延层113表面形成第二钝化层110。
本实施例中，采用灰化处理工艺形成所述第二钝化层110，所述第二钝化层110的材料为氧化硅。在其他实施例中，还能够采用沉积工艺形成所述第二钝化层，其中，沉积工艺能够为化学气相沉积、物理气相沉积或原子层沉积工艺。
所述第二钝化层110的作用包括：后续在对第二外延层113进行退火处理时，所述第二钝化层110能够阻挡第二外延层113内的第二防穿通离子向外扩散，使得第二防穿通离子尽可能多的向第二鳍部103内扩散。
为保证所述第二钝化层110能够有效的阻挡第二防穿通离子向外扩散，所述第二钝化层110的厚度为3纳米至10纳米。
在其他实施例中，所述第二钝化层的材料还能够为氮化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。
参考图9，去除所述第一侧墙117(参考图8)和第二侧墙127(参考图8)；去除位于第一鳍部102侧壁表面以及第二鳍部103侧壁表面的线性氧化层105。
本实施例中，采用湿法刻蚀工艺，刻蚀去除所述第一侧墙117和第二侧墙127，湿法刻蚀工艺采用的刻蚀液体为磷酸溶液。在刻蚀去除第一侧墙117和第二侧墙127的过程中，部分厚度的硬掩膜层104也被刻蚀去除。
采用湿法刻蚀工艺，刻蚀去除位于第一鳍部102侧壁表面以及第二鳍部103侧壁表面的线性氧化层105，湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
参考图10，在所述剩余保护层106表面形成介质膜114，所述介质膜114覆盖第一鳍部102侧壁表面以及第二鳍部103侧壁表面，且所述介质膜114顶部高于硬掩膜层104顶部。
所述介质膜114的致密度大于剩余保护层106的致密度，所述介质膜114的电绝缘性能优于剩余保护层106的电绝缘性能，从而使得后续形成的隔离结构具有良好的电绝缘性能。
所述介质膜114的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述介质膜114的材料为氧化硅。
为了提高介质膜114的致密度，本实施例中，采用高纵宽比(HARP)沉积工艺形成所述介质膜114。
接着，参考图11，对所述第一外延层112和第二外延层113进行退火处理，使第一防穿通离子扩散至第一鳍部102内形成第一防穿通层122，使第二防穿通离子扩散至第二鳍部103内形成第二防穿通层123。
所述退火处理为激光退火、毫秒退火或快速热退火。本实施例中，所述退火处理的工艺参数包括：退火温度为750摄氏度至1200摄氏度，退时长为20秒至2小时。
所述第一防穿通层122能够与后续形成于第一鳍部102内的源区或漏区形成PN结，在所述源区和漏区之间形成反向隔离，从而提高所述源区和漏区之间的穿通电压，以此防止第一鳍部102内的源区和漏区之间发生穿通现象。
本实施例在第一鳍部102内形成第一防穿通层122的方法为固态源掺杂(SSD，Solid Source Doping)的方法，通过将第一外延层112内的第一防穿通离子扩散至第一鳍部102内，避免了离子注入工艺引入的注入损伤问题，使得第一鳍部102保持良好的形貌且具有较高的晶格质量，且避免了在第一鳍部102内不期望区域进行掺杂的问题。并且，采用固态源掺杂的方法形成的第一防穿通层122内的第一防穿通离子浓度分布更均匀，有效的提高第一防穿通层122的反向隔离能力，进一步防止在第一鳍部102内的源区和漏区之间发生穿通现象。
并且，所述第一防穿通层122内的掺杂离子浓度大于第一区域I衬底101内第一阱区的掺杂离子浓度，从而能够在第一区域I形成超陡逆行阱结构，所述超陡逆行阱结构有利于进一步提高源区和漏区之间的穿通电压，且所述超陡逆行阱结构还能够阻止衬底101内的掺杂剂向第一鳍部102顶部扩散，防止阈值电压发生漂移，使得器件的均匀性好。
所述第二防穿通层123能够与后续形成于第二鳍部103内的源区或漏区形成PN结，在所述源区和漏区之间形成反向隔离，从而提高所述源区和漏区之间的穿通电压，以此防止第二鳍部103内的源区和漏区之间发生穿通现象。
本实施例在第二鳍部103内形成第二防穿通层123的方法为固态源掺杂的方法，通过将第二外延层113内的第二防穿通离子扩散至第二鳍部103内，避免了离子注入工艺引入的注入损伤问题，使得第二鳍部103保持良好的形貌且具有较高的晶格质量，且避免了在第二鳍部103内不期望区域进行掺杂的问题。并且，采用固态源掺杂的方法形成的第二防穿通层123内的第二防穿通离子浓度分布更均匀，有效的提高的第二防穿通层123的反向隔离能力，进一步防止在第二鳍部103内的源区和漏区之间发生穿通现象。
并且，所述第二防穿通层123内的掺杂离子浓度大于第二区域II衬底101内第二阱区的掺杂离子浓度，从而能够在第二区域II形成超陡逆行阱结构，所述超陡逆行阱结构有利于进一步提高源区和漏区之间的穿通电压，且所述超陡逆行阱结构还能够阻止衬底101内的掺杂剂向第二鳍部103顶部扩散，防止阈值电压发生漂移，使得器件的均匀性好。
因此，本实施例形成的鳍式场效应管的第一鳍部102和第三鳍部103的质量良好，且第一防穿通层122和第二防穿通层123的反向隔离能力强，从而显著的改善的鳍式场效应管的电学性能。
参考图12，平坦化所述介质膜114(参考图11)；回刻蚀去除部分厚度的介质膜114，在所述剩余保护层106表面、第一外延层112表面以及第二外延层113表面形成介质层115。
本实施例中，还刻蚀去除位于第一鳍部102顶部表面以及第二鳍部103顶部表面的硬掩膜层104(参考图11)。
采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺和湿法刻蚀相结合的工艺，刻蚀去除部分厚度的介质膜114。
所述剩余保护层106和位于剩余保护层106表面的介质层115作为鳍式场效应管的隔离结构，起到电隔离相邻第一鳍部102、相邻第二鳍部103、第一鳍部102和第二鳍部103之间的作用。
其中，剩余保护层106经由流动性化学气相沉积工艺形成，所述剩余保护层106内的空洞少，且剩余保护层106与第一外延层112和第二外延层113之间的界面性能好。而介质层115经由高纵宽比沉积工艺形成，使得介质层115的致密度高，介质层115起到的电隔离的作用强。
本实施例中，所述介质层115的顶部高于第一防穿通层122顶部，所述介质层115的顶部高于第二防穿通层123顶部。在其他实施例中，所述介质层的顶部还能够与第一防穿通层、第二防穿通层顶部齐平；或者所述介质层顶部低于所述第一防穿通层顶部以及第二防穿通层顶部。
本实施例中以在形成介质层115的过程中进行退火处理为例。需要说明的是，在其他实施例中，还能够在形成介质层之前，对所述第一外延层和第二外延层进行退火处理，使第一防穿通离子扩散至第一鳍部内形成第一防穿通层，使第二防穿通离子扩散至第二鳍部内形成第二防穿通层；或者，在形成所述介质层之后，对所述第一外延层和第二外延层进行退火处理，使第一防穿通离子扩散至第一鳍部内形成第一防穿通层，使第二防穿通离子扩散至第二鳍部内形成第二防穿通层。
后续的工艺步骤还包括：形成横跨所述第一鳍部102的第一栅极结构，所述第一栅极结构覆盖第一鳍部102部分顶部和侧壁；在所述第一栅极结构一侧的第一鳍部102内形成源区，在与所述一侧相对的另一侧的第一鳍部102内形成漏区；形成横跨所述第二鳍部103的第二栅极结构，所述第二栅极结构覆盖第二鳍部103部分顶部和侧壁；在所述第二栅极结构一侧的第二鳍部103内形成源区，在与所述一侧相对的另一侧的第二鳍部102内形成漏区。
本实施例中，在形成第一外延层112和第二外延层123的工艺过程中，仅需进行一次光刻工艺形成第一图形层，减少了光罩数量，节约了工艺步骤，从而节约了半导体生产成本。
在本发明又一实施例中，去除部分厚度的保护层，形成第一外延层和第二外延层的工艺步骤还能够包括：在所述第二区域线性氧化层表面、第二区域剩余保护层表面以及第二侧墙表面形成第一图形层；以所述第一图形层为掩膜，刻蚀去除第一区域暴露出的线性氧化层，暴露出剩余保护层与第一侧墙之间的第一鳍部侧壁表面；去除所述第一图形层；在所述暴露出的第一鳍部侧壁表面形成第一外延层；在所述第一外延层表面形成第一钝化层；在所述第一区域的第一钝化层表面以及第一侧墙表面形成第二图形层；以所述第二图形层为掩膜，刻蚀去除第二区域暴露出的线性氧化层，暴露出剩余保护层与第二侧墙之间的第二鳍部侧壁表面；去除所述第二图形层；在所述暴露出的第二鳍部侧壁表面形成所述第二外延层；在所述第二外延层表面形成第二钝化层。
采用去除部分厚度的保护层然后形成第一外延层和第二外延层的方法，使得第一外延层和第二外延层之间没有交界面，进而避免在所述具有N型离子和P型离子的交界面上发生不必要的界面反应，进而避免了所述界面反应带来的不良影响，进一步改善了鳍式场效应管的电学性能。
本发明另一实施例还提供一种鳍式场效应管的形成方法，图13至图20为本发明另一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
结合参考图1至图4，提供包括第一区域I和第二区域II的衬底101，所述第一区域I衬底101表面形成有第一鳍部102，所述第二区域II衬底101表面形成有第二鳍部103；在所述衬底101表面形成保护层106，所述保护层106覆盖第一鳍部102部分侧壁表面和第二鳍部103部分侧壁表面，且保护层106顶部低于第一鳍部102顶部和第二鳍部103顶部；在所述高于保护层106顶部的第一鳍部102侧壁表面形成第一侧墙117；在所述高于保护层106顶部的第二鳍部103侧壁表面形成第二侧墙127。
本实施例中，采用旋转涂覆工艺形成所述保护层106，所述保护层106的材料为ODL材料或BARC材料。在其他实施例中，所述保护层的材料还能够为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅，采用沉积工艺以及回刻蚀工艺形成所述保护层。
参考图13，去除所述全部厚度的保护层106(参考图4)。
本实施例中，采用湿法刻蚀工艺，刻蚀去除所述保护层106，使得位于衬底101表面的线性氧化层105被暴露出来，且位于衬底101与第一侧墙117之间的第一鳍部102侧壁表面的线性氧化层105也被暴露出来，位于衬底101与第二侧墙127之间的第二鳍部103侧壁表面的线性氧化层105也被暴露出来。
参考图14，在所述第二区域II的线性氧化层105表面形成第一图形层201，所述第一图形层201覆盖第二侧墙127表面以及第二区域II的硬掩膜层104表面；以所述第一图形层201为掩膜，刻蚀去除所述第一区域I暴露出的线性氧化层105，暴露出衬底101与第一侧墙117之间的第一鳍部102侧壁表面。
本实施例中，所述第一图形层201的材料为光刻胶。采用干法刻蚀工艺，刻蚀去除所述第一区域I暴露出的线性氧化层105，为后续在第一鳍部102侧壁表面形成第一外延层提供工艺基础。
接着，采用湿法去胶或灰化工艺去除所述第一图形层201。
参考图15，在所述第一区域I衬底101表面、以及所述暴露出的第一鳍部102侧壁表面形成第一外延层212，所述第一外延层212内含有第一防穿通离子。
所述第一外延层212的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。所述第一防穿通离子为N型离子或P型离子，所述第一防穿通离子与第一区域I衬底101内第一阱区的掺杂离子类型相同。本实施例中，第一区域I为PMOS区域，所述第一防穿通离子为N型离子，N型离子为P、As或Sb。
有关第一外延层212的作用、材料以及形成工艺的详细描述可参考前述实施例的说明，在此不再赘述。在本实施例中，由于第二鳍部103侧壁表面被线性氧化层105覆盖，所述线性氧化层105的材料晶格常数与第一外延层212的材料晶格常数不同，因此在采用第一外延工艺形成第一外延层212的过程中，避免在第二区域II的第二鳍部103上生长薄膜。
继续参考图15，在所述第一外延层212表面形成第一钝化层208。
有关第一钝化层208的作用可参考前述实施例中第一钝化层108(参考图6)的作用和材料，在此不再赘述。
本实施例中，所述第一钝化层208的材料为氧化硅，采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一钝化层208，所述第一钝化层208除位于第一外延层212表面外，还位于第一侧墙117表面、第二侧墙127表面、硬掩膜层104表面、以及第二区域II的线性氧化层105表面。在其他实施例中，还能够采用灰化处理工艺形成所述第一钝化层。
参考图16，在所述第一区域I的第一钝化层208表面形成第二图形层202，所述第二图形层202覆盖第一侧墙117表面以及第一区域I的硬掩膜层104表面；以所述第二图形层202为掩膜，刻蚀去除所述第二区域II的线性氧化层105，暴露出衬底101与第二侧墙127之间的第二鳍部103侧壁表面。
本实施例中，采用干法刻蚀工艺，刻蚀去除第二区域II的线性氧化层105，为后续在暴露出的第二鳍部103表面形成第二外延层提供工艺基础。
接着，去除所述第二图形层202。
参考图17，在所述第二区域II衬底101表面、以及暴露出的第二鳍部103侧壁表面形成第二外延层213，所述第二外延层213内含有第二防穿通离子。
所述第二外延层213的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。所述第二防穿通离子为N型离子或P型离子，所述第二防穿通离子与第二区域II衬底101内第二阱区的掺杂离子类型相同。本实施例中，第二区域II为NMOS区域，所述第二防穿通离子为P型离子，P型离子为B、Ga或In。
有关第二外延层213的作用、材料以及形成工艺的详细描述可参考前述实施例的说明，在此不再赘述。在本实施例中，由于第一外延层212表面被第一钝化层208覆盖，所述第一钝化层208的材料晶格常数与第二外延层213材料晶格常数不同，在采用第二外延工艺形成第二外延层213的过程中，避免在第一外延层212上生长薄膜。
继续参考图17，在所述第二外延层213表面形成第二钝化层210。
有关第二钝化层210的作用和材料可参考前述实施例中第二钝化层110(参考图8)的作用和材料，在此不再赘述。
本实施例中，所述第二钝化层210的材料为氧化硅，采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述第二钝化层210，所述第二钝化层210除位于第二外延层213表面外，还位于第二侧墙127表面以及第一钝化层208表面。在其他实施例中，还能够采用灰化处理工艺形成所述第二钝化层。
接着，参考图18，对所述第一外延层212和第二外延层213进行退火处理，使第一防穿通离子扩散至第一鳍部102内形成第一防穿通层222，使第二防穿通离子扩散至第二鳍部内形成第二防穿通层223。有关第一防穿通层222以及第二防穿通层223的作用可参考前述实施例中第一防穿通层122(参考图11)以及第二防穿通层123(参考图11)的作用。
继续参考图18，在所述第一钝化层208表面以及第二钝化层210表面形成介质膜214，所述介质膜214顶部高于硬掩膜层104顶部。
本实施例中，采用流动性化学气相沉积工艺形成所述介质膜214，在形成所述介质膜214之后，还对所述介质膜214进行退火固化处理。
参考图19，平坦化所述介质膜214；回刻蚀去除部分厚度的介质膜214，在所述衬底101上、第一防穿通层222表面以及第二防穿通层223表面形成介质层215。
本实施例中，所述介质层215覆盖于第一钝化层208表面以及第二钝化层210表面。
还刻蚀去除位于第一鳍部102顶部表面和第二鳍部103顶部表面的硬掩膜层104(参考图18)，刻蚀去除高于介质层215顶部表面的第一钝化层208和第二钝化层210。
参考图20，去除所述第一侧墙117(参考图19)和第二侧墙127(参考图19)。
本实施例中，采用湿法刻蚀工艺，刻蚀去除所述第一侧墙117和第二侧墙127，使得所述介质层215暴露出第一鳍部102部分侧壁表面和第二鳍部103部分侧壁表面；还刻蚀去除位于第一侧墙117与第一鳍部102之间的线性氧化层105(参考图19)，刻蚀去除位于第二侧墙127与第二鳍部103之间的线性氧化层105(参考图19)。
本实施例以形成介质层215之前对第一外延层和第二外延层进行退火处理为例，在其他实施例中，还能够在形成介质层之后对第一外延层和第二外延层进行退火处理，或者，在形成介质层的工艺过程中对第一外延层和第二外延层进行退火处理。
后续的工艺步骤还包括：形成横跨所述第一鳍部102的第一栅极结构，所述第一栅极结构覆盖第一鳍部102部分顶部和侧壁；在所述第一栅极结构一侧的第一鳍部102内形成源区，在与所述一侧相对的另一侧的第一鳍部102内形成漏区；形成横跨所述第二鳍部103的第二栅极结构，所述第二栅极结构覆盖第二鳍部103部分顶部和侧壁；在所述第二栅极结构一侧的第二鳍部103内形成源区，在与所述一侧相对的另一侧的第二鳍部102内形成漏区。
在本发明另一实施例中，去除全部厚度的保护层，形成第一外延层和第二外延层的工艺步骤还能够包括：去除所述第一区域和第二区域暴露出的线性氧化层，暴露出衬底与第一侧墙之间的第一鳍部侧壁表面，暴露出衬底与第二侧墙之间的第二鳍部侧壁表面；在所述第一区域衬底表面、以及暴露出第一鳍部侧壁表面形成所述第一外延层，所述第一外延层还位于第二区域衬底表面、以及暴露出的第二鳍部侧壁表面；在所述第一外延层表面形成第一钝化层；在所述第一区域第一钝化层表面形成第一图形层；以所述第一图形层为掩膜，刻蚀去除位于第二区域的第一钝化层和第一外延层，暴露出衬底与第二侧墙之间的第二鳍部侧壁表面；在所述第二区域衬底表面、以及暴露出的第二鳍部侧壁表面形成第二外延层；在所述第二外延层表面形成第二钝化层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供包括第一区域和第二区域的衬底，所述第一区域衬底内形成有第一阱区，所述第二区域衬底内形成有第二阱区，所述第一区域衬底表面形成有第一鳍部，所述第二区域衬底表面形成有第二鳍部；
在所述衬底表面形成保护层，所述保护层覆盖第一鳍部部分侧壁表面和第二鳍部部分侧壁表面，且保护层顶部低于第一鳍部顶部和第二鳍部顶部；
在高于所述保护层顶部的第一鳍部侧壁表面形成第一侧墙；
在高于所述保护层顶部的第二鳍部侧壁表面形成第二侧墙；
去除所述部分厚度或全部厚度的保护层，暴露出衬底与第一侧墙之间的第一鳍部部分或全部侧壁表面，暴露出衬底与第二侧墙之间的第二鳍部部分或全部侧壁表面；
在所述暴露出的第一鳍部侧壁表面形成第一外延层，所述第一外延层内含有第一防穿通离子，所述第一防穿通离子类型与第一阱区内的掺杂离子类型相同；
在所述暴露出的第二鳍部侧壁表面形成第二外延层，所述第二外延层内含有第二防穿通离子，所述第二防穿通离子类型与第二阱区内的掺杂离子类型相同；
对所述第一外延层和第二外延层进行退火处理，使第一防穿通离子扩散至第一鳍部内形成第一防穿通层，使第二防穿通离子扩散至第二鳍部内形成第二防穿通层；
去除所述第一侧墙和第二侧墙；
在所述衬底上、第一外延层表面以及第二外延层表面形成介质层，所述介质层暴露出第一鳍部部分侧壁表面和第二鳍部部分侧壁表面。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一防穿通层的掺杂离子浓度大于第一阱区的掺杂离子浓度；所述第二防穿通层的掺杂离子浓度大于第二阱区的掺杂离子浓度。
3.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用第一外延工艺形成所述第一外延层，且在第一外延工艺过程中原位自掺杂所述第一防穿通离子。
4.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用第二外延工艺形成所述第二外延层，且在第二外延工艺过程中原位自掺杂所述第二防穿通离子。
5.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一区域为PMOS区域，所述第一防穿通离子为N型离子；所述第二区域NMOS区域，所述第二防穿通离子为P型离子。
6.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一外延层的材料为硅、锗、锗化硅、碳化硅或砷化镓；所述第二外延层的材料为硅、锗、锗化硅、碳化硅或砷化镓。
7.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，先形成所述第一外延层后形成所述第二外延层，且在形成所述第二外延层之前，在所述第一外延层表面形成第一钝化层，所述第一钝化层材料晶格常数与第二外延层材料晶格常数不同；在进行退火处理之前，在所述第二外延层表面形成第二钝化层。
8.如权利要求7所述的鳍式场效应管的形成方法，其特征在于，所述第一钝化层的材料为氧化硅、氮化硅或氮氧化硅；所述第二钝化层的材料为氧化硅、氮化硅或氮氧化硅。
9.如权利要求7所述的鳍式场效应管的形成方法，其特征在于，采用灰化处理工艺或沉积工艺形成所述第一钝化层；采用灰化处理工艺或沉积工艺形成所述第二钝化层。
10.如权利要求7所述的鳍式场效应管的形成方法，其特征在于，在形成所述保护层之前，还包括步骤：在所述第一鳍部顶部和侧壁表面、以及第二鳍部顶部和侧壁表面形成线性氧化层。
11.如权利要求10所述的鳍式场效应管的形成方法，其特征在于，去除全部厚度的保护层，形成所述第一外延层和第二外延层的工艺步骤包括：刻蚀去除第一区域暴露出的线性氧化层，暴露出衬底与第一侧墙之间的第一鳍部侧壁表面；在所述暴露出的第一鳍部侧壁表面形成所述第一外延层；在所述第一外延层表面形成第一钝化层；刻蚀去除第二区域暴露出的线性氧化层，暴露出衬底与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第二鳍部侧壁表面形成所述第二外延层；在所述第二外延层表面形成第二钝化层。
12.如权利要求10所述的鳍式场效应管的形成方法，其特征在于，去除全部厚度的保护层，形成所述第一外延层和第二外延层的工艺步骤包括：去除所述第一区域和第二区域暴露出的线性氧化层，暴露出衬底与第一侧墙之间的第一鳍部侧壁表面，暴露出衬底与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出第一鳍部侧壁表面形成所述第一外延层，所述第一外延层还位于暴露出的第二鳍部侧壁表面；在所述第一外延层表面形成第一钝化层；刻蚀去除位于第二区域的第一钝化层和第一外延层，暴露出衬底与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第二鳍部侧壁表面形成第二外延层；在所述第二外延层表面形成第二钝化层。
13.如权利要求10所述的鳍式场效应管的形成方法，其特征在于，去除部分厚度的保护层，形成所述第一外延层和第二外延层的工艺步骤包括：去除第一区域和第二区域暴露出的线性氧化层，暴露出剩余保护层与第一侧墙之间的第一鳍部侧壁表面，暴露出剩余保护层与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第一鳍部侧壁表面形成所述第一外延层，所述第一外延层还位于暴露出的第二鳍部侧壁表面；在所述第一外延层表面形成第一钝化层；刻蚀去除位于第二区域的第一钝化层和第一外延层，暴露出剩余保护层与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第二鳍部侧壁表面形成所述第二外延层；在所述第二外延层表面形成第二钝化层。
14.如权利要求10所述的鳍式场效应管的形成方法，其特征在于，去除部分厚度的保护层，形成所述第一外延层和第二外延层的工艺步骤包括：刻蚀去除第一区域暴露出的线性氧化层，暴露出剩余保护层与第一侧墙之间的第一鳍部侧壁表面；在所述暴露出的第一鳍部侧壁表面形成第一外延层；在所述第一外延层表面形成第一钝化层；刻蚀去除第二区域暴露出的线性氧化层，暴露出剩余保护层与第二侧墙之间的第二鳍部侧壁表面；在所述暴露出的第二鳍部侧壁表面形成所述第二外延层；在所述第二外延层表面形成第二钝化层。
15.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述退火处理的退火温度为900摄氏度至1100摄氏度。
16.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述保护层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、有机分布材料或底部抗反射材料。
17.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用沉积工艺以及回刻蚀工艺，形成所述保护层；或者，采用旋转涂覆工艺形成所述保护层。
18.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，刻蚀去除部分厚度的保护层，采用流动性化学气相沉积工艺形成所述保护层；采用高纵宽比沉积工艺形成所述介质层。
19.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成所述第一侧墙和第二侧墙的工艺步骤包括：在所述保护层表面、高于保护层顶部的第一鳍部表面、高于保护层的第二鳍部表面形成侧墙膜；采用无掩膜刻蚀工艺回刻蚀所述侧墙膜，形成所述第一侧墙和第二侧墙。
20.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在形成所述介质层之前进行退火处理；或者，在形成介质层之后进行退火处理；或者，在形成所述介质层的工艺过程中进行退火处理。
CN201510631716.6A 2015-09-29 2015-09-29 鳍式场效应管的形成方法 Pending CN106558556A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510631716.6A CN106558556A (zh) 2015-09-29 2015-09-29 鳍式场效应管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510631716.6A CN106558556A (zh) 2015-09-29 2015-09-29 鳍式场效应管的形成方法

Publications (1)

Publication Number Publication Date
CN106558556A true CN106558556A (zh) 2017-04-05

Family

ID=58417064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510631716.6A Pending CN106558556A (zh) 2015-09-29 2015-09-29 鳍式场效应管的形成方法

Country Status (1)

Country Link
CN (1) CN106558556A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847697A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107993925A (zh) * 2017-11-27 2018-05-04 长江存储科技有限责任公司 一种自对准四重图形技术
CN112018163A (zh) * 2019-05-30 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113394104A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 FinFET结构中的Fin形貌设计方法
CN113394106A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 一种FinFET结构的抗穿通掺杂方法
CN113517195A (zh) * 2021-06-28 2021-10-19 上海华力集成电路制造有限公司 一种用于FinFET防穿通的固相源掺杂方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
CN103855015A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN104022037A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US20150262861A1 (en) * 2008-12-31 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric Punch-Through Stoppers for Forming FinFETs Having Dual Fin Heights

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262861A1 (en) * 2008-12-31 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric Punch-Through Stoppers for Forming FinFETs Having Dual Fin Heights
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
CN103855015A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN104022037A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847697A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107993925A (zh) * 2017-11-27 2018-05-04 长江存储科技有限责任公司 一种自对准四重图形技术
CN112018163A (zh) * 2019-05-30 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113394104A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 FinFET结构中的Fin形貌设计方法
CN113394106A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 一种FinFET结构的抗穿通掺杂方法
CN113394106B (zh) * 2021-05-31 2024-03-12 上海华力集成电路制造有限公司 一种FinFET结构的抗穿通掺杂方法
CN113517195A (zh) * 2021-06-28 2021-10-19 上海华力集成电路制造有限公司 一种用于FinFET防穿通的固相源掺杂方法

Similar Documents

Publication Publication Date Title
CN107887272B (zh) 半导体结构及其形成方法
CN106486378B (zh) 鳍式场效应管的形成方法
CN106558556A (zh) 鳍式场效应管的形成方法
CN107785422B (zh) 半导体结构及其制造方法
CN107919327A (zh) 半导体结构及其形成方法
US10833177B2 (en) Semiconductor device and fabrication method thereof
CN106847683B (zh) 提高鳍式场效应管性能的方法
CN106952822A (zh) 改善鳍式场效应管性能的方法
CN106952908A (zh) 半导体结构及其制造方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN105261566B (zh) 半导体结构的形成方法
CN106952818A (zh) 半导体结构的形成方法
CN106328694B (zh) 半导体结构的形成方法
CN106571339A (zh) 鳍式场效应管的形成方法
CN106558555A (zh) 鳍式场效应管的形成方法
CN106558493B (zh) 鳍式场效应管的形成方法
US10460996B2 (en) Fin field effect transistor and fabrication method thereof
CN107919283A (zh) 鳍式场效应管的形成方法
CN106876273A (zh) 半导体结构的制造方法
CN107706111B (zh) 半导体器件的形成方法
CN106571302A (zh) 鳍式场效应管的形成方法
CN107293489A (zh) 改善鳍式场效应管性能的方法
CN104465377B (zh) Pmos晶体管及其形成方法
CN103594374B (zh) 半导体器件制造方法
CN109003976B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170405

RJ01 Rejection of invention patent application after publication