CN107919283A - 鳍式场效应管的形成方法 - Google Patents
鳍式场效应管的形成方法 Download PDFInfo
- Publication number
- CN107919283A CN107919283A CN201610884455.3A CN201610884455A CN107919283A CN 107919283 A CN107919283 A CN 107919283A CN 201610884455 A CN201610884455 A CN 201610884455A CN 107919283 A CN107919283 A CN 107919283A
- Authority
- CN
- China
- Prior art keywords
- fin
- annealing
- forming method
- field effect
- effect pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 230000005669 field effect Effects 0.000 title claims abstract description 46
- 238000000137 annealing Methods 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 167
- 125000004429 atom Chemical group 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 24
- 230000003647 oxidation Effects 0.000 claims description 23
- 238000007254 oxidation reaction Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 125000001153 fluoro group Chemical group F* 0.000 claims description 9
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000005224 laser annealing Methods 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 238000002955 isolation Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 230000009931 harmful effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应管的形成方法，包括：提供衬底，衬底上具有多个分立的鳍部且鳍部具有第一原子；形成横跨鳍部且覆盖部分鳍部顶部表面和侧壁表面的伪栅结构，包括栅氧化层以及位于栅氧化层上的伪栅电极层；去除部分厚度伪栅电极层；去除部分厚度伪栅电极层后，采用含有第二原子的气体对鳍部顶部进行退火处理，第二原子能在退火处理中与第一原子形成化学键。本发明去除部分厚度伪栅电极层后，采用含有第二原子的气体对鳍部顶部进行退火处理，由于第二原子能在退火处理中与第一原子形成化学键，因此退火处理适于减少鳍部顶部拐角区域的半导体原子悬挂键(例如硅原子悬挂键)，改善栅氧化层和鳍部之间的界面态，且避免拐角区域的尖角造成尖端放电问题。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种鳍式场效应管的形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
但是，现有技术形成的半导体器件的电学性能有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应管的形成方法，优化半导体器件的电学性能。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供衬底，所述衬底上具有多个分立的鳍部，所述鳍部具有第一原子；形成横跨所述鳍部的伪栅结构，且所述伪栅结构覆盖部分鳍部顶部表面和侧壁表面，所述伪栅结构包括栅氧化层以及位于所述栅氧化层上的伪栅电极层；去除第一厚度的所述伪栅电极层；去除第一厚度的所述伪栅电极层后，采用含有第二原子的气体对所述鳍部顶部进行退火处理，所述第二原子能在所述退火处理中与所述第一原子形成化学键。
可选的，所述衬底的材料为硅，所述第一原子为Si原子。
可选的，采用含有第二原子的气体对所述鳍部顶部进行退火处理的步骤中，在含有H2或D2的氛围下进行所述退火处理，所述第二原子为H原子；或者，在含有F的氛围下进行所述退火处理，所述第二原子为F原子。
可选的，H2、D2或F的气体流量为100sccm至1000sccm。
可选的，所述退火处理为炉管退火处理、尖峰退火处理或激光退火处理。
可选的，所述退火处理为炉管退火处理；所述炉管退火处理的参数包括：退火温度为300℃至700℃，退火时间为1H至3H，压强为10托至一个标准大气压。
可选的，所述退火处理为尖峰退火处理；所述尖峰退火处理的参数包括：退火温度为850℃至950℃，压强为10托至一个标准大气压。
可选的，所述退火处理为激光退火处理；所述激光退火处理的参数包括：退火温度为950℃至1050℃，压强为10托至一个标准大气压。
可选的，去除部分厚度的所述伪栅电极层的步骤包括：去除第一厚度的所述伪栅电极层后，剩余所述伪栅电极层的顶部高于所述鳍部顶部；或者，剩余所述伪栅电极层暴露出第二厚度的鳍部。
可选的，第一厚度为高于所述鳍部顶部的伪栅电极层厚度的0.5倍至1.02倍。
可选的，，剩余所述伪栅电极层暴露出第二厚度的鳍部，所述第二厚度为至
可选的，形成所述栅氧化层的工艺为干氧氧化、水汽氧化或湿氧氧化。
可选的，采用原位水汽生成氧化工艺形成所述栅氧化层，所述原位水汽生成氧化工艺的参数包括：反应气体包括O2、H2和H2O，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，H2O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
可选的，所述栅氧化层的材料为氧化硅。
可选的，所述栅氧化层的厚度为至
可选的，所述衬底包括用于形成核心器件的第一区域，以及用于形成输入输出器件的第二区域；对所述鳍部顶部进行退火处理后，所述形成方法还包括：去除所述第一区域和第二区域的剩余伪栅电极层，露出所述栅氧化层；形成覆盖所述第二区域栅氧化层的图形层；以所述图形层为掩膜，去除所述第一区域的栅氧化层，露出所述第一区域的鳍部；在所述第一区域鳍部上形成界面层；对所述鳍部顶部进行退火处理的步骤中，对所述第一区域的鳍部顶部和第二区域的鳍部顶部进行退火处理。
可选的，形成所述界面层后，所述形成方法还包括：在所述界面层上以及所述栅氧化层上形成栅电极层。
可选的，形成所述界面层后，所述形成方法还包括：在所述界面层上以及所述栅氧化层上形成高k栅介质层；在所述高k栅介质层上形成栅电极层。
可选的，形成所述伪栅结构后，对所述鳍部顶部进行退火处理之前，所述形成方法还包括：在所述伪栅结构两侧的鳍部内形成源漏掺杂区；在所述源漏掺杂区上形成层间介质层，所述层间介质层覆盖所述伪栅结构的侧壁。
与现有技术相比，本发明的技术方案具有以下优点：
本发明去除第一厚度的所述伪栅电极层后，采用含有第二原子的气体对鳍部顶部进行退火处理；由于所述鳍部具有第一原子，所述第二原子能在所述退火处理中与所述第一原子形成化学键，因此所述退火处理适于减少所述鳍部顶部拐角区域的半导体原子悬挂键(例如硅原子悬挂键)，改善栅氧化层和鳍部之间的界面态，而且可以避免所述拐角区域的尖角造成的尖端放电问题，从而可以改善所形成鳍式场效应管的可靠性和电学性能。
可选方案中，去除第一厚度的所述伪栅电极层后，剩余所述伪栅电极层暴露出第二厚度的鳍部，所述第二厚度为至一方面，暴露出鳍部的做法减小了第二原子至所述鳍部内的扩散路径，有利于提高所述退火处理过程中第二原子向所述鳍部内的扩散程度，从而可以提高改善栅氧化层和鳍部之间界面态、以及减小鳍部顶部拐角区域半导体原子悬挂键的效果；另一方面，使大部分厚度的所述栅氧化层侧壁被所述伪栅电极层覆盖，因此被所述伪栅电极层覆盖的栅氧化层不会经历退火处理，从而减小所述退火处理对所述栅氧化层的影响，避免出现所述栅氧化层中第二原子含量过高的现象，进而避免对半导体器件的电学性能产生不良影响。
附图说明
图1至图12是本发明鳍式场效应管的形成方法一实施例中各步骤对应的剖面结构示意图；
图13是本发明鳍式场效应管的形成方法另一实施例中各步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的鳍式场效应管的电学性能有待提高。分析其原因在于：
鳍式场效应管的栅介质层包括覆盖鳍部顶部表面和侧壁表面的栅氧化层，所述栅氧化层的质量对鳍式场效应管的性能有着重要的影响。由于鳍部顶部具有拐角区域(corner)，所述拐角区域栅氧化层和鳍部之间的界面态较差，且所述拐角区域的尖角容易造成尖端放电的问题，从而对鳍式场效应管的电学性能和可靠性提出较大挑战，例如，栅极氧化层完整性(GOI，Gate Oxide Integrity)、电介质与时间相关击穿性能(TDDB，TimeDependent Dielectric Breakdown)、正温度-不稳定特性(PBTI，Positive BiasTemperature Instability)或负温度-不稳定特性(NBTI，Negative Bias TemperatureInstability)中的一种或多种造成不良影响。这一问题，对于输入输出(IO，Input orOutput)器件而言更为显著。
为了解决所述技术问题，本发明提供一种鳍式场效应管的形成方法，包括：提供衬底，所述衬底上具有多个分立的鳍部，所述鳍部具有第一原子；形成横跨所述鳍部的伪栅结构，且所述伪栅结构覆盖部分鳍部顶部表面和侧壁表面，所述伪栅结构包括栅氧化层以及位于所述栅氧化层上的伪栅电极层；去除第一厚度的所述伪栅电极层；去除第一厚度的所述伪栅电极层后，采用含有第二原子的气体对所述鳍部顶部进行退火处理，所述第二原子能在所述退火处理中与所述第一原子形成化学键。
本发明去除第一厚度的所述伪栅电极层后，采用含有第二原子的气体对鳍部顶部进行退火处理；由于所述鳍部具有第一原子，所述第二原子能在所述退火处理中与所述第一原子形成化学键，因此所述退火处理适于减少所述鳍部顶部拐角区域的半导体原子悬挂键(例如硅原子悬挂键)，改善栅氧化层和鳍部之间的界面态，而且可以避免所述拐角区域的尖角造成的尖端放电问题，从而可以改善所形成鳍式场效应管的可靠性和电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图12是本发明鳍式场效应管的形成方法一实施例中各步骤对应结构示意图。
参考图1，提供衬底100，所述衬底100上具有多个分立的鳍部110，所述鳍部110具有第一原子。
所述衬底100为后续形成半导体结构提供工艺平台。
本实施例中，以所述衬底100用于形成鳍式场效应管，且所形成的鳍式场效应管包括输入输出器件(IO，Input or Output)和核心器件(Core Device)为例。所述衬底100包括用于形成核心器件的第一区域I，以及用于形成输入输出器件的第二区域II。在其他实施例中，所述衬底还可以仅用于形成核心器件或仅用于输入输出器件。
本实施例中，所述第一区域I与所述第二区域II为相邻区域。在其他实施例中，所述第一区域还能够与所述第二区域相隔离。
本实施例中，所述衬底100为硅衬底，相应的，所述第一原子为Si原子。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部110的材料与所述衬底100的材料相同。本实施例中，所述鳍部110的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
具体地，形成所述衬底100和鳍部110的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的第一硬掩膜层200；以所述第一硬掩膜层200为掩膜刻蚀所述初始衬底，形成衬底100以及凸出于所述衬底100表面的鳍部110。
本实施例中，形成所述第一硬掩膜层200的工艺步骤包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜，在所述初始衬底表面形成第一硬掩膜层200；去除所述图形化的光刻胶层。在其他实施例中，所述第一硬掩膜层的形成工艺还能够包括：自对准双重图形化(SADP，Self-aligned Double Patterned)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned)工艺。所述双重图形化工艺包括LELE(Litho-Etch-Litho-Etch)工艺或LLE(Litho-Litho-Etch)工艺。
本实施例中，形成所述衬底100和鳍部110后，保留位于鳍部110顶部的第一硬掩膜层200。所述第一硬掩膜层200的材料为氮化硅，后续在进行平坦化处理工艺时，所述第一硬掩膜层200顶部表面用于定义平坦化处理工艺的停止位置，并起到保护鳍部110顶部的作用。
需要说明的是，本实施例中，所述鳍部110的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即鳍部的顶部尺寸等于底部尺寸。
还需要说明的是，形成所述鳍部110后，所述鳍部110的顶部拐角呈接近90度。
结合参考图2，形成所述衬底100和鳍部110后，所述形成方法还包括：在所述鳍部110表面形成衬垫氧化层120，用于修复所述鳍部110。本实施例中，所述衬垫氧化层120形成于所述鳍部110的侧壁以及鳍部110之间的衬底100上。
本实施例中，形成所述衬垫氧化层120的工艺为氧化处理工艺。
由于所述鳍部110为通过刻蚀初始衬底后形成，所述鳍部110通常具有凸出的棱角且表面具有缺陷。在所述氧化处理过程中，由于所述鳍部110凸出的棱角部分的比表面更大，更容易被氧化，后续去除所述衬垫氧化层120之后，不仅所述鳍部110表面的缺陷层被去除，且凸出棱角部分也被去除，从而可以使所述鳍部110的表面光滑、晶格质量得到改善，避免鳍部110顶角尖端放电问题，有利于改善鳍式场效应管的性能。
所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。需要说明的是，所述氧化处理还会对所述衬底100表面进行氧化，使得形成的衬垫氧化层120还位于所述衬底100表面。
本实施例中，采用ISSG(原位水汽生成，In-situ Stream Generation)氧化工艺对所述衬底100和鳍部110进行氧化处理，形成所述衬垫氧化层120；由于所述衬底100和鳍部110的材料为硅，相应形成的衬垫氧化层120的材料为氧化硅。
结合参考图3，本实施例中，形成所述衬底100和鳍部110后，所述形成方法还包括：在相邻所述鳍部110之间的衬底100上形成隔离结构101，所述隔离结构101顶部低于所述鳍部110顶部。
所述隔离结构101作为半导体器件的隔离结构，用于对相邻器件起到隔离作用。本实施例中，所述隔离结构101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
具体地，形成所述隔离结构101的步骤包括：在相邻所述鳍部110之间的衬底100上形成前驱隔离膜，所述前驱隔离膜的顶部高于所述第一硬掩膜层200顶部；对所述前驱隔离膜进行退火处理，将所述前驱隔离膜固化成隔离膜；研磨去除高于所述第一硬掩膜层200顶部的隔离膜；回刻蚀部分厚度的剩余隔离膜以形成隔离结构101，所述隔离结构101的顶部低于所述鳍部110顶部；形成所述隔离结构101后，去除所述第一硬掩膜层200。
需要说明的是，所述鳍部110的侧壁以及鳍部110之间的衬底100上形成有衬垫氧化层120，因此，在相邻所述鳍部110之间的衬底100上形成前驱隔离膜的步骤中，在所述衬垫氧化层120上形成所述前驱隔离膜；回刻蚀部分厚度的剩余隔离膜以形成隔离结构101的步骤中，还去除高于所述隔离结构101顶部的衬垫氧化层120。
本实施例中，采用流动性化学气相沉积工艺(FCVD，Flowable Chemical VaporDeposition)形成所述前驱隔离膜，使得所形成隔离结构101在衬底100和鳍部110之间的拐角处的填充效果较好。在另一实施例中，还可以采用高纵宽比化学气相沉积工艺，形成所述隔离膜。
本实施例中，采用湿法刻蚀工艺，去除所述第一硬掩膜层200；所述第一硬掩膜层200的材料为氮化硅，去除所述第一硬掩膜层200所采用的刻蚀液体为磷酸溶液。
结合参考图4至图6，形成横跨所述鳍部110的伪栅结构(未标示)，且所述伪栅结构覆盖鳍部110部分顶部表面和侧壁表面，所述伪栅结构包括栅氧化层130以及位于所述栅氧化层130上的伪栅电极层150。
本实施例中，采用后形成高k栅介质层后形成栅电极层(high k last metal gatelast)的工艺，所述伪栅结构为后续形成鳍式场效应管的栅极结构占据空间位置。
具体地，形成所述伪栅结构的工艺步骤包括：在所述隔离结构101上形成栅氧化层130(如图4所示)，所述栅氧化层130横跨所述鳍部110且覆盖鳍部110的顶部表面和侧壁表面；在所述栅氧化层130表面形成伪栅膜140(如图5所示)；在所述伪栅膜140表面形成第二硬掩膜层210(如图5所示)，所述第二硬掩膜层210定义出待形成的伪栅结构的图形；以所述第二硬掩膜层210为掩膜，图形化所述伪栅膜140，在所述栅氧化层130上形成伪栅电极层150(如图6所示)，所述栅氧化层130和伪栅电极层150构成伪栅结构；形成所述伪栅结构后，去除所述第二硬掩膜层210。
所述伪栅电极层150的材料可以为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。本实施例中，所述伪栅电极层150的材料为多晶硅。
所述栅氧化层130的材料可以为氧化硅或氮氧化硅。本实施例中，所述栅氧化层130的材料为氧化硅，所述栅氧化层130的厚度为至
其中，形成所述栅氧化层130的工艺可以为干氧氧化、水汽氧化或湿氧氧化。本实施例中，采用原位水汽生成氧化工艺形成所述栅氧化层130，所述原位水汽生成氧化工艺的参数包括：反应气体包括O2、H2和H2O，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，H2O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
需要说明的是，本实施例中，所述伪栅电极层150横跨所述第一区域I与第二区域II。在其他实施例中，还可以在每个鳍部上形成分立的伪栅电极层。
还需要说明的是，结合参考图7，形成所述伪栅结构后，所述形成方法还包括：在所述伪栅结构两侧的鳍部110内形成源漏掺杂区(图未示)；在所述源漏掺杂区上形成层间介质层102，所述层间介质层102覆盖所述伪栅结构的侧壁。
当所形成鳍式场效应管为N型晶体管时，所述源漏掺杂区的掺杂离子为N型离子，例如为P、As或Sb；当所形成鳍式场效应管为P型晶体管时，所述源漏掺杂区的掺杂离子为P型离子，例如为B、Ga或In。
所述层间介质层102的材料为绝缘材料。本实施例中，所述层间介质层102的材料为氧化硅。在其他实施例中，所述层间介质层的材料还可以为氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
具体地，形成所述层间介质层102的步骤包括：在所述伪栅结构两侧的隔离结构101上形成层间介质材料层，所述层间介质材料层的顶部高于所述伪栅结构顶部；去除高于所述伪栅结构顶部的层间介质材料层，剩余所述层间介质材料层作为所述层间介质层102，所述层间介质层102的顶部与所述伪栅电极层150的顶部齐平。
参考图8，去除第一厚度D1的所述伪栅电极层150。
通过去除第一厚度D1的所述伪栅电极层150，为后续对所述鳍部110顶部进行退火处理提供工艺基础，有利于减小退火处理过程中反应气体所含原子扩散至所述鳍部110内的扩散路径，从而增强所述退火处理对所述鳍部110顶部的影响。
去除第一厚度D1的所述伪栅电极层150后，剩余所述伪栅电极层150的顶部高于所述鳍部110顶部，或者，剩余所述伪栅电极层150暴露出部分厚度的鳍部110。本实施例中，以剩余所述伪栅电极层150的顶部高于所述鳍部110顶部为例进行说明。
需要说明的是，所述第一厚度D1不宜过小。如果所述第一厚度D1过小，即高于所述鳍部110顶部的剩余伪栅电极层150厚度过大，后续对所述鳍部110顶部进行退火处理时，反应气体所含原子扩散至所述鳍部110内的扩散路径过长，相应会减小所述退火处理对所述鳍部110顶部的影响。因此本实施例中，所述第一厚度D1至少为去除工艺前高于所述鳍部110顶部的伪栅电极层150厚度的0.5倍。
本实施例中，采用干法刻蚀工艺去除部分厚度的所述伪栅电极层150，由于所述刻蚀工艺对所述伪栅电极层150具有较高刻蚀选择比，从而在去除部分厚度的所述伪栅电极层150时，可以减小对所述层间介质层102的损耗。
在其他实施例中，还可以采用湿法刻蚀工艺、或湿法刻蚀和干法刻蚀相结合的工艺，以去除部分厚度的所述伪栅电极层。
参考图9，去除第一厚度D1(如图8所示)的所述伪栅电极层150后，采用含有第二原子的气体对所述鳍部110顶部进行退火处理300，所述第二原子能在所述退火处理300中与所述第一原子形成化学键。
所述第二原子能在所述退火处理300中与所述第一原子形成化学键，因此所述退火处理300适用于减少所述鳍部110顶部拐角区域的半导体原子悬挂键(例如硅原子悬挂键)，改善所述栅氧化层130和鳍部110之间的界面态，而且可以避免所述拐角区域的尖角造成的尖端放电问题，从而可以改善所形成鳍式场效应管的可靠性和电学性能。
具体地，所述退火处理300的步骤包括：在含有H2或D2的氛围下进行所述退火处理300，相应的，所述第二原子为H原子；或者，在含有F的氛围下进行所述退火处理300，相应的，所述第二原子为F原子。
在所述退火处理300作用下，H原子或F原子较容易吸附所述鳍部110顶部拐角区域中游离的Si原子，使Si原子与H原子形成H-Si键或者与F原子形成F-Si键，从而可以减少所述拐角区域的硅原子悬挂键，以改善所述栅氧化层130和鳍部110之间的界面态，且还可以避免所述拐角区域的尖角造成的尖端放电问题。
需要说明的是，所述退火处理300中反应气体的气体流量不宜过少，也不宜过多。如果气体流量过少，即第二原子含量过少，相应会减小所述退火处理300对所述鳍部110顶部拐角区域的影响；如果所述气体流量过多，难以进一步提高所述退火处理300的效果，反而容易浪费工艺成本。为此，本实施例中，H2、D2或F的气体流量为100sccm至1000sccm。
还需要说明的是，所述衬底100包括第一区域I和第二区域II，相应的，对所述鳍部110顶部进行退火处理300的步骤中，对所述第一区域I的鳍部110顶部和第二区域II的鳍部110顶部进行所述退火处理300。
本实施例中，所述退火处理300为炉管退火处理，所述退火处理300的工艺压强为10托至一个标准大气压。
需要说明的是，所述退火处理300的退火温度不宜过低，也不宜过高。如果所述退火处理300的退火温度过低，H原子或F原子向所述鳍部110内的扩散效果较差，相应会减小所述退火处理300对所述鳍部110顶部拐角区域的影响；如果所述退火处理300的退火温度过高，H原子或F原子向所述鳍部110内的扩散程度过大，严重的情况下H原子或F原子还会沿朝向所述衬底100的方向进行扩散，从而容易导致所述栅氧化层130中的H含量或F含量过大，进而容易对半导体器件的电学性能产生不良影响。为此，本实施例中，所述炉管退火处理的退火温度为300℃至700℃。
为了使所述退火处理300达到工艺效果，所述退火处理300的退火时间也需控制在合理范围内。本实施例中，所述炉管退火处理的退火时间为1H至3H。
在另一实施例中，所述退火处理还可以为尖峰退火处理。相应的，所述尖峰退火处理的参数包括：退火温度为850℃至950℃，压强为10托至一个大气压。
在其他实施例中，所述退火处理还可以为激光退火处理。相应的，所述激光退火处理的参数包括：退火温度为950℃至1050℃，压强为10托至一个大气压。
本实施例中，所述第一区域I衬底100用于形成核心器件，所述第二区域II衬底100用于形成输入输出器件；所述栅氧化层130作为输入输出器件中栅介质层的一部分，后续还需去除所述第一区域I的栅氧化层130、保留第二区域II的栅氧化层130，在第一区域I重新形成厚度比所述栅氧化层130薄的界面层。相应的，后续步骤还包括：
结合参考图10，对所述鳍部进行退火处理300(如图9所示)后，去除所述第一区域I和第二区域II的剩余伪栅电极层150(如图9所示)，露出所述栅氧化层130。
本实施例中，采用干法刻蚀工艺去除所述第一区域I和第二区域II的剩余伪栅电极层150，由于所述刻蚀工艺对所述伪栅电极层150具有较高刻蚀选择比，从而在去除剩余所述伪栅电极层150时，可以减小对所述层间介质层102的损耗。
在其他实施例中，所述刻蚀工艺还可以为湿法刻蚀工艺、或湿法刻蚀和干法刻蚀相结合的工艺。
结合参考图11，形成覆盖所述第二区域II栅氧化层130的图形层220；以所述图形层220为掩膜，去除所述第一区域I的栅氧化层130，露出所述第一区域I的鳍部110。
通过去除所述第一区域I的栅氧化层130，为后续在所述第一区域I鳍部110上形成界面层提供工艺基础。
本实施例中，采用SiCoNi刻蚀工艺刻蚀去除所述第一区域I的栅氧化层130。
结合参考图12，在所述第一区域I鳍部110上形成界面层(IL，Interfacial Layer)160。
一方面，所述界面层160可作为后续所形成第一区域I栅极结构的一部分；另一方面，所述界面层为后续形成高k栅介质层提供良好的界面基础，从而提高所形成高k栅介质层的质量，减小所述高k栅介质层与鳍部110之间的界面态密度，且避免所述高k栅介质层与鳍部110直接接触造成的不良影响。
所述界面层160的材料可以为氧化硅或碳氮氧化硅；可以采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述界面层160，还能够采用氧化工艺形成所述界面层160。
本实施例中，所述界面层160的材料为氧化硅。为了提高所述界面层160与所述鳍部110之间的界面性能，采用热氧化(thermal oxidation)工艺，在所述鳍部110上形成所述界面层160。
需要说明的是，本实施例中，形成所述界面层160后，后续步骤还包括：在所述界面层160上以及所述栅氧化层130上形成高k栅介质层；在所述高k栅介质层上形成栅电极层。在其他实施例中，还能够直接在所述界面层上以及所述栅氧化层上形成栅电极层。
本实施例中，去除第一厚度D1(如图8所示)的所述伪栅电极层150(如图8所示)后，采用含有第二原子的气体对鳍部110(如图9所示)顶部进行退火处理300(如图9所示)；由于所述鳍部110具有第一原子，所述第二原子能在所述退火处理中300与所述第一原子形成化学键，因此所述退火处理300适于减少所述鳍部110顶部拐角区域的半导体原子悬挂键(例如硅原子悬挂键)，改善栅氧化层130(如图9所示)和鳍部110之间的界面态，而且可以避免所述拐角区域的尖角造成的尖端放电问题，从而可以改善所形成鳍式场效应管的可靠性和电学性能。
参考图13，示出了本发明鳍式场效应管的形成方法另一实施例中各步骤对应的剖面结构示意图。
本实施例与前述实施例的不同之处在于：去除第一厚度的所述伪栅电极层450后，剩余所述伪栅电极层450暴露出第二厚度D2的鳍部410。
通过暴露出第二厚度D2的鳍部410，后续对所述鳍部410顶部进行退火处理时，所述退火处理中的第二原子(例如H原子或F原子)直接经所述栅氧化层430扩散至所述鳍部110内，进一步减小了第二原子扩散至所述鳍部110内的扩散路径，提高了第二原子向所述鳍部110内的扩散程度，即增强了所述退火处理对所述鳍部410顶部的影响，从而可以提高改善栅氧化层430和鳍部410之间界面态的效果。
需要说明的是，所述第二厚度D2较小，沿垂直于衬底400方向上，使大部分厚度的所述栅氧化层430侧壁被所述伪栅电极层450覆盖，因此被所述伪栅电极层450覆盖的栅氧化层430不会经历退火处理，从而减小所述退火处理对所述栅氧化层430的影响，避免出现所述栅氧化层430中第二原子含量过大的问题，从而避免所述退火处理对半导体器件的电学性能产生不良影响。为此，本实施例中，所述第一厚度为去除第一厚度伪栅电极层450之前，高于所述鳍部410顶部的伪栅电极层450厚度的1倍至1.02倍，具体地，所述第二厚度为至
还需要说明的是，本实施例所述鳍式场效应管的形成方法的具体步骤可参考前述实施例的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有多个分立的鳍部，所述鳍部具有第一原子；
形成横跨所述鳍部的伪栅结构，且所述伪栅结构覆盖部分鳍部顶部表面和侧壁表面，所述伪栅结构包括栅氧化层以及位于所述栅氧化层上的伪栅电极层；
去除第一厚度的所述伪栅电极层；
去除第一厚度的所述伪栅电极层后，采用含有第二原子的气体对所述鳍部顶部进行退火处理，所述第二原子能在所述退火处理中与所述第一原子形成化学键。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述衬底的材料为硅，所述第一原子为Si原子。
3.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用含有第二原子的气体对所述鳍部顶部进行退火处理的步骤中，在含有H2或D2的氛围下进行所述退火处理，所述第二原子为H原子；
或者，
在含有F的氛围下进行所述退火处理，所述第二原子为F原子。
4.如权利要求3所述的鳍式场效应管的形成方法，其特征在于，H2、D2或F的气体流量为100sccm至1000sccm。
5.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述退火处理为炉管退火处理、尖峰退火处理或激光退火处理。
6.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，所述退火处理为炉管退火处理；所述炉管退火处理的参数包括：退火温度为300℃至700℃，退火时间为1H至3H，压强为10托至一个标准大气压。
7.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，所述退火处理为尖峰退火处理；所述尖峰退火处理的参数包括：退火温度为850℃至950℃，压强为10托至一个标准大气压。
8.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，所述退火处理为激光退火处理；所述激光退火处理的参数包括：退火温度为950℃至1050℃，压强为10托至一个标准大气压。
9.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，去除第一厚度的所述伪栅电极层后，剩余所述伪栅电极层的顶部高于所述鳍部顶部；或者，剩余所述伪栅电极层暴露出第二厚度的鳍部。
10.如权利要求9所述的鳍式场效应管的形成方法，其特征在于，第一厚度为高于所述鳍部顶部的伪栅电极层厚度的0.5倍至1.02倍。
11.如权利要求9所述的鳍式场效应管的形成方法，其特征在于，剩余所述伪栅电极层暴露出第二厚度的鳍部，所述第二厚度为至
12.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成所述栅氧化层的工艺为干氧氧化、水汽氧化或湿氧氧化。
13.如权利要求12所述的鳍式场效应管的形成方法，其特征在于，采用原位水汽生成氧化工艺形成所述栅氧化层，所述原位水汽生成氧化工艺的参数包括：反应气体包括O2、H2和H2O，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，H2O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
14.如权利要求13所述的鳍式场效应管的形成方法，其特征在于，所述栅氧化层的材料为氧化硅。
15.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述栅氧化层的厚度为至
16.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述衬底包括用于形成核心器件的第一区域，以及用于形成输入输出器件的第二区域；
对所述鳍部顶部进行退火处理后，所述形成方法还包括：去除所述第一区域和第二区域的剩余伪栅电极层，露出所述栅氧化层；形成覆盖所述第二区域栅氧化层的图形层；以所述图形层为掩膜，去除所述第一区域的栅氧化层，露出所述第一区域的鳍部；在所述第一区域鳍部上形成界面层；
对所述鳍部顶部进行退火处理的步骤中，对所述第一区域的鳍部顶部和第二区域的鳍部顶部进行退火处理。
17.如权利要求16所述的鳍式场效应管的形成方法，其特征在于，形成所述界面层后，所述形成方法还包括：在所述界面层上以及所述栅氧化层上形成栅电极层。
18.如权利要求16所述的鳍式场效应管的形成方法，其特征在于，形成所述界面层后，所述形成方法还包括：在所述界面层上以及所述栅氧化层上形成高k栅介质层；在所述高k栅介质层上形成栅电极层。
19.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成所述伪栅结构后，对所述鳍部顶部进行退火处理之前，所述形成方法还包括：在所述伪栅结构两侧的鳍部内形成源漏掺杂区；在所述源漏掺杂区上形成层间介质层，所述层间介质层覆盖所述伪栅结构的侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610884455.3A CN107919283A (zh) | 2016-10-10 | 2016-10-10 | 鳍式场效应管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610884455.3A CN107919283A (zh) | 2016-10-10 | 2016-10-10 | 鳍式场效应管的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107919283A true CN107919283A (zh) | 2018-04-17 |
Family
ID=61892597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610884455.3A Pending CN107919283A (zh) | 2016-10-10 | 2016-10-10 | 鳍式场效应管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107919283A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110890279A (zh) * | 2018-09-11 | 2020-03-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112382663A (zh) * | 2020-10-12 | 2021-02-19 | 西安电子科技大学 | 一种抗单粒子效应的FinFET器件及制备方法 |
| CN114420639A (zh) * | 2022-03-30 | 2022-04-29 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110027957A1 (en) * | 2009-07-29 | 2011-02-03 | Axcelis Technologies, Inc. | Method of doping semiconductors |
| CN103515223A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | FinFET制造方法 |
| CN103681276A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极、mos晶体管及cmos结构分别的形成方法 |
| CN105280498A (zh) * | 2014-07-22 | 2016-01-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105826175A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
-
2016
- 2016-10-10 CN CN201610884455.3A patent/CN107919283A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110027957A1 (en) * | 2009-07-29 | 2011-02-03 | Axcelis Technologies, Inc. | Method of doping semiconductors |
| CN103515223A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | FinFET制造方法 |
| CN103681276A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极、mos晶体管及cmos结构分别的形成方法 |
| CN105280498A (zh) * | 2014-07-22 | 2016-01-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105826175A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110890279A (zh) * | 2018-09-11 | 2020-03-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110890279B (zh) * | 2018-09-11 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112382663A (zh) * | 2020-10-12 | 2021-02-19 | 西安电子科技大学 | 一种抗单粒子效应的FinFET器件及制备方法 |
| CN112382663B (zh) * | 2020-10-12 | 2021-11-02 | 西安电子科技大学 | 一种抗单粒子效应的FinFET器件及制备方法 |
| CN114420639A (zh) * | 2022-03-30 | 2022-04-29 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107591362B (zh) | 半导体结构及其形成方法 | |
| CN107785422B (zh) | 半导体结构及其制造方法 | |
| CN106847683B (zh) | 提高鳍式场效应管性能的方法 | |
| US11004752B2 (en) | Fin field-effect transistor | |
| CN107706112B (zh) | 半导体器件的形成方法 | |
| CN106847893A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN108511523A (zh) | 半导体结构及其形成方法 | |
| CN108695254A (zh) | 半导体结构及其形成方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| CN106952908A (zh) | 半导体结构及其制造方法 | |
| CN106558556A (zh) | 鳍式场效应管的形成方法 | |
| CN107481933A (zh) | 半导体结构及其制造方法 | |
| CN107919283A (zh) | 鳍式场效应管的形成方法 | |
| CN108538724A (zh) | 半导体结构及其形成方法 | |
| CN107591398A (zh) | 半导体结构及其形成方法 | |
| CN110164767A (zh) | 半导体器件及其形成方法 | |
| CN108389905A (zh) | 半导体结构及其形成方法 | |
| CN108695375A (zh) | 半导体结构及其形成方法 | |
| CN105097537B (zh) | 鳍式场效应管的形成方法 | |
| US10460996B2 (en) | Fin field effect transistor and fabrication method thereof | |
| CN109309088B (zh) | 半导体结构及其形成方法 | |
| CN107293489A (zh) | 改善鳍式场效应管性能的方法 | |
| CN106952815A (zh) | 鳍式晶体管的形成方法 | |
| CN107045981A (zh) | 半导体结构的形成方法 | |
| CN107706111B (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180417 |