CN107293489A - 改善鳍式场效应管性能的方法 - Google Patents
改善鳍式场效应管性能的方法 Download PDFInfo
- Publication number
- CN107293489A CN107293489A CN201610208067.3A CN201610208067A CN107293489A CN 107293489 A CN107293489 A CN 107293489A CN 201610208067 A CN201610208067 A CN 201610208067A CN 107293489 A CN107293489 A CN 107293489A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- field effect
- improve
- effect pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 230000005669 field effect Effects 0.000 title claims abstract description 40
- 230000003647 oxidation Effects 0.000 claims abstract description 68
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 68
- 238000000137 annealing Methods 0.000 claims abstract description 49
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000926 separation method Methods 0.000 claims abstract description 44
- 230000008569 process Effects 0.000 claims abstract description 40
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 237
- 230000004888 barrier function Effects 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 22
- 238000005516 engineering process Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 230000006872 improvement Effects 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 230000000694 effects Effects 0.000 description 14
- 239000010703 silicon Substances 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000010534 mechanism of action Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000001617 migratory effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种改善鳍式场效应管性能的方法，包括：形成覆盖衬底表面以及鳍部侧壁表面的隔离层，所述隔离层暴露出第一厚度的鳍部；对高于隔离层的鳍部进行退火处理，所述退火处理适于提高所述鳍部顶部拐角的圆滑度，其中，所述退火处理在含有H2的氛围下进行；在进行所述退火处理之后，去除第二厚度的隔离层形成隔离结构；在形成所述隔离结构之后，对所述高于隔离结构的鳍部进行氧化处理，在鳍部的顶部和侧壁表面形成氧化层。本发明通过退火处理改善鳍部顶部拐角区域的圆滑度，使得形成的氧化层厚度均匀性得到提高，同时还避免鳍部底部的宽度尺寸变大，因此形成的鳍式场效应管的可靠性和电学性能均得到提高。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种改善鳍式场效应管性能的方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
然而，现有技术形成的鳍式场效应管的电学性能有待提高。
发明内容
本发明解决的问题是提供一种改善鳍式场效应管性能的方法，改善鳍部顶部拐角圆滑度，从而改善形成的鳍式场效应管的性能。
为解决上述问题，本发明提供一种改善鳍式场效应管性能的方法，包括：提供衬底，所述衬底表面形成有分立的鳍部；形成覆盖所述衬底表面以及鳍部侧壁表面的隔离层，所述隔离层顶部低于鳍部顶部，所述隔离层暴露出第一厚度的鳍部；对所述高于隔离层的鳍部进行退火处理，所述退火处理适于提高所述鳍部顶部拐角的圆滑度，其中，所述退火处理在含有H2的氛围下进行；在进行所述退火处理之后，去除第二厚度的隔离层形成隔离结构；在形成所述隔离结构之后，对所述高于隔离结构的鳍部进行氧化处理，在鳍部的顶部和侧壁表面形成氧化层。
可选的，所述退火处理的退火温度为300℃～500℃。
可选的，在进行退火处理的工艺中，H2流量为1sccm～1000sccm。
可选的，所述第一厚度为0.5nm～5nm。
可选的，所述第二厚度为5nm～50nm。
可选的，在形成所述隔离层之前，所述鳍部顶部表面形成有硬掩膜层。
可选的，形成所述隔离层的工艺步骤包括：形成覆盖所述衬底表面、鳍部侧壁表面、以及硬掩膜层表面的隔离膜，所述隔离膜顶部高于硬掩膜层顶部；去除高于所述硬掩膜层顶部的隔离膜；接着，去除所述硬掩膜层；去除部分厚度的隔离膜形成所述隔离层。
可选的，所述隔离膜的形成工艺包括：采用流动性化学气相沉积工艺形成前驱隔离膜；对所述前驱隔离膜进行退火固化处理，将前驱隔离膜转化为隔离膜。
可选的，在形成所述隔离膜之前，在所述衬底表面以及鳍部侧壁表面形成线性氧化层；在去除部分厚度的隔离膜的同时，还去除高于隔离层的线性氧化层。
可选的，所述线性氧化层的材料为氧化硅。
可选的，所述氧化处理为干氧氧化、水汽氧化或湿氧氧化。
可选的，采用原位水汽生成氧化工艺进行所述氧化处理，工艺参数包括：反应气体包括O2、H2和H2O，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，H2O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
可选的，所述氧化层的材料为氧化硅。
可选的，还包括步骤：在所述氧化层表面形成高k栅介质层；在所述高k栅介质层表面形成栅电极层。
可选的，所述衬底包括核心器件区和输入输出器件区，其中，核心器件区衬底表面形成有鳍部，输入输出器件区衬底表面形成有鳍部；在形成所述氧化层之后，还包括步骤：去除所述核心器件区的氧化层；在所述核心器件区的鳍部表面形成伪氧化层，所述伪氧化层的厚度小于氧化层的厚度；在所述氧化层表面以及伪氧化层表面形成伪栅层；在所述伪栅层两侧的鳍部内形成源漏极；在所述源漏极表面形成层间介质层，所述层间介质层还覆盖伪栅层侧壁表面；刻蚀去除所述伪栅层；刻蚀去除所述伪氧化层，暴露出核心器件区鳍部表面；在所述核心器件区鳍部表面形成界面层，所述界面层厚度小于氧化层厚度。
可选的，还包括：在所述界面层表面以及氧化层表面形成栅电极层。
可选的，还包括：在所述界面层表面以及氧化层表面形成高k栅介质层；在所述高k栅介质层表面形成栅电极层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的改善鳍式场效应管性能的技术方案中，在衬底表面和鳍部侧壁形成隔离层，所述隔离层暴露出第一厚度的鳍部；接着，对高于隔离层的鳍部进行退火处理，所述退火处理在含有H2的氛围下进行，且所述退火处理适于提高鳍部顶部拐角的圆滑度，使得后续在鳍部顶部和侧壁形成的氧化层厚度均匀性得到提高；然后去除第二厚度的隔离层形成隔离结构，对高于隔离结构的鳍部进行氧化处理，由于鳍部顶部拐角圆滑度得到提高，使得鳍部顶部拐角不再具有应力集中区域，因此氧化处理对鳍部顶部和侧壁的氧化速率相同或接近，相应形成的氧化层的厚度均匀性得到提高，改善形成的鳍式场效应管的可靠性和电学性能。
进一步，所述隔离层暴露出的鳍部的第一厚度为0.5nm～5nm，仅暴露出需要进行圆滑化的鳍部顶部，而大部分厚度的鳍部侧壁被隔离层覆盖，因此被隔离层覆盖的鳍部不会经历退火处理，从而使得被隔离层覆盖的鳍部的宽度特征尺寸保持不变。
附图说明
图1至图10为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的鳍式场效应管的电学性能有待提高。
鳍式场效应管的栅介质层包括覆盖鳍部顶部表面和侧壁表面的氧化层，所述氧化层的质量对鳍式场效应管的性能有着重要的影响。经研究发现，鳍部顶部具有拐角区域(corner)，所述拐角区域为鳍部顶部表面与侧壁表面的交界区域，所述拐角区域存在一定的应力(stress)。通常的，采用氧化工艺对鳍部顶部表面和侧壁表面进行氧化处理，形成所述氧化层。然而，由于受到所述拐角区域应力的影响，氧化处理对所述拐角区域的鳍部氧化速率较小，从而导致拐角区域形成的氧化层的厚度较薄。
由于拐角区域形成的氧化层厚度较薄，对鳍式场效应管的可靠性提出较大挑战，例如，栅极氧化层完整性(GOI，Gate Oxide Integrity)、电介质与时间相关击穿性能(TDDB，Time Dependent Dielectric Breakdown)、正温度-不稳定特性(PBTI，Positive Bias Temperature Instability)或负温度-不稳定特性(NBTI，Negative Bias Temperature Instability)中的一种或多种造成不良影响。这一问题，对于输入输出(IO，Input or Output)器件而言更为显著。
为解决上述问题，本发明提供一种改善鳍式场效应管性能的方法，包括：提供衬底，所述衬底表面形成有分立的鳍部；形成覆盖所述衬底表面以及鳍部侧壁表面的隔离层，所述隔离层顶部低于鳍部顶部，所述隔离层暴露出第一厚度的鳍部；对所述高于隔离层的鳍部进行退火处理，所述退火处理适于提高所述鳍部顶部拐角的圆滑度，其中，所述退火处理在含有H2的氛围下进行；在进行所述退火处理之后，去除第二厚度的隔离层形成隔离结构；在形成所述隔离结构之后，对所述高于隔离结构的鳍部进行氧化处理，在鳍部的顶部和侧壁表面形成氧化层。本发明提供的方法，对鳍部顶部进行退火处理使鳍部顶部拐角圆滑化，提高鳍部顶部拐角的圆滑度，因此在所述鳍部顶部和侧壁表面形成的氧化层的厚度均匀性能够得到提高，从而改善形成的鳍式场效应管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图10为一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
参考图1，提供衬底101，所述衬底101表面形成有分立的鳍部102。
本实施例中，以形成的鳍式场效应管包括输入输出器件和核心器件(CoreDevice)为例。所述衬底101包括核心器件区I和输入输出器件区II，其中，核心器件区I为后续形成核心器件提供工艺平台，输入输出器件区II为后续形成输入输出器件提供工艺平台，其中，输入输出器件为输入器件或输出器件中的一种或两种。本实施例中，所述核心器件区I与输入输出器件区II相邻，在其他实施例中，所述核心器件区还能够与输入输出器件区相隔。
所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底101还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部102的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底101为硅衬底，所述鳍部102的材料为硅。
本实施例中，形成所述衬底101、鳍部102的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层103；以所述硬掩膜层103为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底101，位于衬底101表面的凸起作为鳍部102。
在一个实施例中，形成所述硬掩膜层103的工艺步骤包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜，在初始衬底表面形成硬掩膜层103；去除所述图形化的光刻胶层。在其他实施例中，所述硬掩膜层的形成工艺还能够包括：自对准双重图形化(SADP，Self-aligned Double Patterned)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned)工艺。所述双重图形化工艺包括LELE(Litho-Etch-Litho-Etch)工艺或LLE(Litho-Litho-Etch)工艺。
本实施例中，在形成所述鳍部102之后，保留位于鳍部102顶部表面的硬掩膜层103。所述硬掩膜层103的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层103顶部表面能够作为平坦化工艺的停止位置，起到保护鳍部102顶部的作用。
本实施例中，所述鳍部102的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即鳍部的顶部尺寸等于底部尺寸。
所述鳍部102顶部拐角区域的圆滑度较差，在一实施例中，所述鳍部102顶部拐角呈接近90度，使得所述拐角区域的应力较为集中。
参考图2，对所述鳍部102表面进行氧化处理，在所述衬底100表面和鳍部102侧壁表面形成线性氧化层104。
由于鳍部102为通过刻蚀初始衬底后形成，所述鳍部102通常具有凸出的棱角且表面具有缺陷。本实施例对鳍部102进行氧化处理形成线性氧化层104，在氧化处理过程中，由于鳍部102凸出的棱角部分的比表面积更大，更容易被氧化，后续去除所述线性氧化层104之后，不仅鳍部102表面的缺陷层被去除，且凸出棱角部分也被去除，使鳍部102的表面光滑，晶格质量得到改善，避免鳍部102尖端放电问题。并且，形成的线性氧化层104还有利于提高后续形成的隔离层与鳍部102之间的界面性能。
所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。所述氧化处理还会对衬底101表面进行氧化，使得形成的线性氧化层104还位于衬底101表面。
本实施例中，采用ISSG(原位水汽生成，In-situ Stream Generation)氧化工艺对鳍部102进行氧化处理，形成所述线性氧化层104，由于鳍部102的材料为硅，相应形成的线性氧化层104的材料为氧化硅。
所述氧化处理为拐角圆化处理，然而，在进行所述氧化处理之后，所述鳍部102的拐角区域仍具有一定的应力。
参考图3，形成覆盖所述衬底101表面、鳍部102侧壁表面、以及硬掩膜层103表面的隔离膜105，所述隔离膜105顶部高于硬掩膜层103顶部；接着，去除高于所述硬掩膜层103顶部的隔离膜105，使所述隔离膜105顶部与硬掩膜层103顶部齐平。
本实施例中，还在所述线性氧化层104表面形成隔离膜105。
所述隔离膜105为后续形成隔离结构提供工艺基础；所述隔离膜105的材料为绝缘材料，例如为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离膜105的材料为氧化硅。
为了提高形成隔离膜105工艺的填孔(gap-filling)能力，采用流动性化学气相沉积(FCVD，Flowable CVD)或高纵宽比化学气相沉积工艺(HARPCVD)，形成所述隔离膜105。在一个具体实施例中，所述隔离膜105的形成工艺包括：采用流动性化学气相沉积工艺形成前驱隔离膜；对所述前驱隔离膜进行退火固化处理，将前驱隔离膜转化为隔离膜105。
本实施例中，采用化学机械研磨工艺，研磨去除高于硬掩膜层103顶部的隔离膜105，直至剩余隔离膜105顶部与硬掩膜层103顶部齐平。
参考图4，去除所述硬掩膜层103(参考图3)。
采用湿法刻蚀工艺，刻蚀去除所述硬掩膜层103。
本实施例中，所述硬掩膜层103的材料为氮化硅，刻蚀去除硬掩膜层103采用的刻蚀液体为磷酸溶液。
参考图5，去除部分厚度的隔离膜105(参考图4)，形成覆盖所述衬底101表面以及鳍部102侧壁表面的隔离层106，所述隔离层106顶部低于鳍部102顶部，所述隔离层106暴露出第一厚度的鳍部102。
所述隔离层106的作用包括：一方面，后续会继续刻蚀去除部分厚度的隔离层106以形成隔离结构；另一方面，所述隔离层106覆盖鳍部102的大部分侧壁表面，仅将第一厚度的鳍部102暴露出来，因此被隔离层106覆盖的鳍部102侧壁免受后续的退火处理产生的影响，从而保证鳍部102的宽度特征尺寸不会变大。
所述第一厚度不宜过大，否则后续暴露在退火处理环境中的鳍部102的厚度过大，导致在提高鳍部102顶部拐角圆滑度的同时，还造成较厚的鳍部102的宽度特征尺寸变大，影响鳍式场效应管的性能。为此，本实施例中，所述第一厚度为0.5nm～5nm。
采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合的工艺，刻蚀去除部分厚度的隔离膜105。
本实施例中，采用湿法刻蚀工艺刻蚀去除部分厚度的隔离膜105，湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
在去除部分厚度的隔离膜105的过程中，还刻蚀去除部分线性氧化层104，去除高于隔离层106的线性氧化层104。
参考图6，对所述高于隔离层106的鳍部102进行退火处理107，所述退火处理107适于提高所述鳍部102顶部拐角的圆滑度，其中，所述退火处理在含有H2的氛围进行。
在所述退火处理107过程中，位于鳍部102顶部拐角区域的硅原子发生迁移，所述位于鳍部102顶部拐角区域的硅原子发生迁移方向的总体趋势为向衬底101表面方向移动。因此，所述退火处理107能够提高鳍部102顶部拐角的圆滑度，对鳍部102的顶部拐角圆滑化(corner rounding)的效果好。
在H2的氛围下进行退火处理107能够提高鳍部102顶部拐角的圆滑度，其作用机理较为复杂。作为一种解释，由于鳍部102顶部拐角区域的应力作用较大，使得鳍部102顶部拐角区域的硅原子悬挂键较多，因此，在外界提供给鳍部102顶部拐角区域的硅原子足够的能量时，硅原子会挣脱Si-Si键的束缚，成为游离的硅原子，游离的硅原子在自身重力作用下向衬底101表面方向移动。
若所述退火处理107的退火温度过低，则鳍部102顶部拐角区域的硅原子获得的能量较低，硅原子难以获得能挣脱化学键束缚的能量；所述退火处理107的退火温度也不宜过高，否则鳍部102顶部拐角区域的硅原子的迁移距离将增加，造成鳍部102的宽度特征尺寸变大。为此，本实施例中，所述退火处理107的退火温度为300℃～500℃。
在一个具体实施例中，所述退火处理107的工艺参数包括：H2流量为1sccm～1000sccm，退火温度为300℃～500℃。
在退火处理107过程中，由于大部分鳍部102的侧壁被隔离层106覆盖，使得被隔离层106覆盖的鳍部102未暴露在退火处理107环境中，使得被隔离层106覆盖的鳍部102中的硅原子不会发生迁移，从而避免鳍部102底部的宽度特征尺寸变大。
参考图7，在进行所述退火处理之后，去除第二厚度的隔离层106(参考图6)形成隔离结构108。
所述隔离结构108起到电学隔离的作用。本实施例中，所述第二厚度为5nm～50nm。
采用湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀工艺或干法刻蚀工艺相结合的刻蚀工艺，刻蚀去除第二厚度的隔离层106。
本实施例中，采用湿法刻蚀工艺，刻蚀去除第二厚度的隔离层106，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液。
参考图8，在形成所述隔离结构108之后，对所述高于隔离结构108的鳍部102进行氧化处理，在鳍部102的顶部和侧壁表面形成氧化层109。
所述氧化处理为干氧氧化、水汽氧化或湿氧氧化。本实施例中，采用原位水汽生成氧化工艺进行所述氧化处理，工艺参数包括：反应气体包括O2、H2和H2O，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，H2O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
由于前述的退火处理使得鳍部102顶部拐角的圆滑度得到提高，因此鳍部102顶部拐角的应力作用减小，使得氧化处理对鳍部102顶部和侧壁的氧化速率相同或相差很小，从而使得形成的氧化层109的厚度均匀性好，避免了现有技术中鳍部拐角区域氧化层厚度薄的问题，进而提高栅极氧化层完整性、改善TDDB效应、NBTI效应或PBTI效应，提高形成的鳍式场效应管的可靠性和电学性能。
本实施例中，所述氧化层109的材料为氧化硅，所述氧化层109的厚度为10埃至30埃。
本实施例中，形成的鳍式场效应管包括输入输出器件和核心器件，所述氧化层109作为输入输出器件中栅介质层的一部分，后续会去除核心器件区I的氧化层109、保留输入输出器件区II的氧化层109，在核心器件区I重新形成厚度比氧化层109薄的界面层。
参考图9，刻蚀去除位于核心器件区I的氧化层109；接着，在所述核心器件区I的鳍部102表面形成伪氧化层110。
本实施例中，采用SiCoNi刻蚀***刻蚀去除位于核心器件区I的氧化层109。
所述伪氧化层110的材料为氧化硅，在后续刻蚀去除伪栅层的过程中，所述伪氧化层110起到保护核心器件区I鳍部102的作用。本实施例中，采用氧化工艺形成所述伪氧化层110。
参考图10，在所述输入输出器件区II的氧化层109表面以及核心器件区I的伪氧化层110表面形成伪栅膜；在所述伪栅膜表面形成第二图形层(未图示)；以所述第二图形层为掩膜，图形化所述伪栅膜形成伪栅层112。
本实施例中，采用后形成高k栅介质层后形成栅电极层(high k last metalgate last)的工艺。所述伪栅层112的材料为多晶硅、非晶碳或非晶硅；所述伪栅层112为鳍式场效应管的实际栅极结构占据空间位置。
本实施例中，所述伪栅层112的材料为多晶硅。
后续的工艺步骤包括：对所述伪栅层112两侧的鳍部102进行掺杂处理，在所述鳍部102内形成源漏极；在所述源漏极表面形成层间介质层，所述层间介质层覆盖伪栅层112侧壁表面；刻蚀去除所述伪栅层112；刻蚀去除所述伪氧化层110；在所述核心器件区I的鳍部102表面形成界面层，所述界面层的厚度小于氧化层109的厚度；形成覆盖所述界面层表面以及氧化层109表面的高k栅介质层；在所述高k栅介质层表面形成栅电极层。在另一实施例中，还能够直接在界面层表面以及氧化层表面形成栅电极层。
其中，形成的核心器件的栅介质层包括界面层以及位于界面层表面的高k栅介质层，形成的输入输出器件的栅介质层包括氧化层109以及位于氧化层109表面的高k栅介质层。由前述分析可知，本实施例中形成的氧化层109具有较高的厚度均匀性，且所述氧化层109与鳍部102之间具有圆滑的拐角形貌界面，从而使得形成的输入输出器件的栅介质层厚度均匀性好，避免拐角尖锐而造成的尖端放电问题，改善GOI问题、TDDB问题、NBTI问题以及PBTI问题，提高输入输出器件的可靠性和电学性能，进而改善形成的鳍式场效应管的可靠性和电学性能。
在其他实施例中，还能够采用先形成高k栅介质层后形成栅电极层的工艺(high k first metal gate last)，即，在形成伪栅膜之前在界面层以及氧化层表面形成高k栅介质层；或者采用先形成高k栅介质层先形成栅电极层的工艺(high k first metal gate first)的工艺，即，无需形成伪栅膜，直接在界面层以及氧化层表面形成高k栅介质层，然后在高k栅介质层表面形成栅电极层，接着图形化所述栅电极层以及高k栅介质层，形成栅极结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种改善鳍式场效应管性能的方法，其特征在于，
提供衬底，所述衬底表面形成有分立的鳍部；
形成覆盖所述衬底表面以及鳍部侧壁表面的隔离层，所述隔离层顶部低于鳍部顶部，所述隔离层暴露出第一厚度的鳍部；
对所述高于隔离层的鳍部进行退火处理，所述退火处理适于提高所述鳍部顶部拐角的圆滑度，其中，所述退火处理在含有H2的氛围下进行；
在进行所述退火处理之后，去除第二厚度的隔离层形成隔离结构；
在形成所述隔离结构之后，对高于所述隔离结构的鳍部进行氧化处理，在鳍部的顶部和侧壁表面形成氧化层。
2.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，所述退火处理的退火温度为300℃～500℃。
3.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，在进行退火处理的工艺中，H2流量为1sccm～1000sccm。
4.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，所述第一厚度为0.5nm～5nm。
5.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，所述第二厚度为5nm～50nm。
6.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，在形成所述隔离层之前，所述鳍部顶部表面形成有硬掩膜层。
7.如权利要求6所述改善鳍式场效应管性能的方法，其特征在于，形成所述隔离层的工艺步骤包括：形成覆盖所述衬底表面、鳍部侧壁表面、以及硬掩膜层表面的隔离膜，所述隔离膜顶部高于硬掩膜层顶部；去除高于所述硬掩膜层顶部的隔离膜；接着，去除所述硬掩膜层；去除部分厚度的隔离膜形成所述隔离层。
8.如权利要求7所述改善鳍式场效应管性能的方法，其特征在于，所述隔离膜的形成工艺包括：采用流动性化学气相沉积工艺形成前驱隔离膜；对所述前驱隔离膜进行退火固化处理，将前驱隔离膜转化为隔离膜。
9.如权利要求7所述改善鳍式场效应管性能的方法，其特征在于，在形成所述隔离膜之前，在所述衬底表面以及鳍部侧壁表面形成线性氧化层；在去除部分厚度的隔离膜的同时，还去除高于隔离层的线性氧化层。
10.如权利要求9所述改善鳍式场效应管性能的方法，其特征在于，所述线性氧化层的材料为氧化硅。
11.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，所述氧化处理为干氧氧化、水汽氧化或湿氧氧化。
12.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，采用原位水汽生成氧化工艺进行所述氧化处理，工艺参数包括：反应气体包括O2、H2和H2O，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，H2O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
13.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，所述氧化层的材料为氧化硅。
14.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，还包括步骤：在所述氧化层表面形成高k栅介质层；在所述高k栅介质层表面形成栅电极层。
15.如权利要求1所述改善鳍式场效应管性能的方法，其特征在于，所述衬底包括核心器件区和输入输出器件区，其中，核心器件区衬底表面形成有鳍部，输入输出器件区衬底表面形成有鳍部；在形成所述氧化层之后，还包括步骤：去除所述核心器件区的氧化层；在所述核心器件区的鳍部表面形成伪氧化层，所述伪氧化层的厚度小于氧化层的厚度；在所述氧化层表面以及伪氧化层表面形成伪栅层；在所述伪栅层两侧的鳍部内形成源漏极；在所述源漏极表面形成层间介质层，所述层间介质层还覆盖伪栅层侧壁表面；刻蚀去除所述伪栅层；刻蚀去除所述伪氧化层，暴露出核心器件区鳍部表面；在所述核心器件区鳍部表面形成界面层，所述界面层厚度小于氧化层厚度。
16.如权利要求15所述改善鳍式场效应管性能的方法，其特征在于，还包括：在所述界面层表面以及氧化层表面形成栅电极层。
17.如权利要求15所述改善鳍式场效应管性能的方法，其特征在于，还包括：在所述界面层表面以及氧化层表面形成高k栅介质层；在所述高k栅介质层表面形成栅电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610208067.3A CN107293489A (zh) | 2016-04-05 | 2016-04-05 | 改善鳍式场效应管性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610208067.3A CN107293489A (zh) | 2016-04-05 | 2016-04-05 | 改善鳍式场效应管性能的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107293489A true CN107293489A (zh) | 2017-10-24 |
Family
ID=60092710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610208067.3A Pending CN107293489A (zh) | 2016-04-05 | 2016-04-05 | 改善鳍式场效应管性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107293489A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807532A (zh) * | 2017-04-28 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN109962017A (zh) * | 2017-12-22 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1503372A (zh) * | 2002-11-26 | 2004-06-09 | 台湾积体电路制造股份有限公司 | 具有多重闸极及应变的通道层的晶体管及其制造方法 |
| CN1507057A (zh) * | 2002-12-06 | 2004-06-23 | ̨������·����ɷ�����˾ | 多重栅极结构及其制造方法 |
| US20120286369A1 (en) * | 2003-05-28 | 2012-11-15 | Jung Hwan Kim | Semiconductor device and method of fabricating the same |
| CN102969248A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型场效应晶体管的制作方法 |
| WO2013180948A1 (en) * | 2012-06-01 | 2013-12-05 | Intel Corporation | Improving area scaling on trigate transistors |
| CN103515223A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | FinFET制造方法 |
| CN103928521A (zh) * | 2014-04-04 | 2014-07-16 | 唐棕 | 一种鳍型半导体结构及其成型方法 |
| CN104008994A (zh) * | 2009-01-26 | 2014-08-27 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN104779284A (zh) * | 2014-01-09 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件及其制造方法 |
| CN105280498A (zh) * | 2014-07-22 | 2016-01-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105448717A (zh) * | 2014-06-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
-
2016
- 2016-04-05 CN CN201610208067.3A patent/CN107293489A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1503372A (zh) * | 2002-11-26 | 2004-06-09 | 台湾积体电路制造股份有限公司 | 具有多重闸极及应变的通道层的晶体管及其制造方法 |
| CN1507057A (zh) * | 2002-12-06 | 2004-06-23 | ̨������·����ɷ�����˾ | 多重栅极结构及其制造方法 |
| US20120286369A1 (en) * | 2003-05-28 | 2012-11-15 | Jung Hwan Kim | Semiconductor device and method of fabricating the same |
| CN104008994A (zh) * | 2009-01-26 | 2014-08-27 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN102969248A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型场效应晶体管的制作方法 |
| WO2013180948A1 (en) * | 2012-06-01 | 2013-12-05 | Intel Corporation | Improving area scaling on trigate transistors |
| CN103515223A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | FinFET制造方法 |
| CN104779284A (zh) * | 2014-01-09 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件及其制造方法 |
| CN103928521A (zh) * | 2014-04-04 | 2014-07-16 | 唐棕 | 一种鳍型半导体结构及其成型方法 |
| CN105448717A (zh) * | 2014-06-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN105280498A (zh) * | 2014-07-22 | 2016-01-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807532A (zh) * | 2017-04-28 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN108807532B (zh) * | 2017-04-28 | 2021-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN109962017A (zh) * | 2017-12-22 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106486378B (zh) | 鳍式场效应管的形成方法 | |
| CN107591362B (zh) | 半导体结构及其形成方法 | |
| CN106847683B (zh) | 提高鳍式场效应管性能的方法 | |
| CN106847893A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN107706112B (zh) | 半导体器件的形成方法 | |
| CN108461544B (zh) | 半导体结构及其形成方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| CN106558556A (zh) | 鳍式场效应管的形成方法 | |
| CN105448730A (zh) | 半导体结构及其形成方法 | |
| CN107481933A (zh) | 半导体结构及其制造方法 | |
| CN104752215A (zh) | 晶体管的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| US10658512B2 (en) | Fin field effect transistor and fabrication method thereof | |
| CN107919283A (zh) | 鳍式场效应管的形成方法 | |
| CN109087887B (zh) | 半导体结构及其形成方法 | |
| CN106876335A (zh) | 半导体结构的制造方法 | |
| CN106571339A (zh) | 鳍式场效应管的形成方法 | |
| CN107293489A (zh) | 改善鳍式场效应管性能的方法 | |
| CN108281477A (zh) | 鳍式场效应管及其形成方法 | |
| US10460996B2 (en) | Fin field effect transistor and fabrication method thereof | |
| CN105097537B (zh) | 鳍式场效应管的形成方法 | |
| CN109309088B (zh) | 半导体结构及其形成方法 | |
| CN106952815A (zh) | 鳍式晶体管的形成方法 | |
| CN107045981A (zh) | 半导体结构的形成方法 | |
| CN106847695A (zh) | 鳍式场效应管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171024 |
|
| RJ01 | Rejection of invention patent application after publication |