CN106158772B - 板级嵌入式封装结构及其制作方法 - Google Patents

板级嵌入式封装结构及其制作方法 Download PDF

Info

Publication number
CN106158772B
CN106158772B CN201510140205.4A CN201510140205A CN106158772B CN 106158772 B CN106158772 B CN 106158772B CN 201510140205 A CN201510140205 A CN 201510140205A CN 106158772 B CN106158772 B CN 106158772B
Authority
CN
China
Prior art keywords
circuit board
line layer
layer
chip
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510140205.4A
Other languages
English (en)
Other versions
CN106158772A (zh
Inventor
蔡亲佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Rongcheng Semiconductor Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510140205.4A priority Critical patent/CN106158772B/zh
Publication of CN106158772A publication Critical patent/CN106158772A/zh
Application granted granted Critical
Publication of CN106158772B publication Critical patent/CN106158772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种板级嵌入式封装结构，包括：电路板；设于电路板内的、用以容置半导体芯片的开口或空腔；分别设置于电路板的第一、二表面的第一、二线路层，且第一、二线路层经贯穿电路板的导电通路电连接，第一、二线路层表面分别对应电路板的最高、最低表面；设于开口或空腔内的半导体芯片，该芯片经第二线路层与第一线路层电连接，且该芯片的I/O焊盘表面至少自第二线路层表面露出，并与电路板的最低表面处于同一平面；封装材料，用以覆盖电路板的第一表面、第一线路层及填充开口或空腔内未被芯片占据的空间。本发明还提供了制作该板级嵌入式封装结构的方法。藉由本发明可以大幅降低传感器的封装成本，减小封装体积，以及有效提升传感器的性能。

Description

板级嵌入式封装结构及其制作方法
技术领域
本发明涉及一种电路板封装结构，特别是一种板级嵌入式封装结构及其制作方法，其可应用于半导体芯片，尤其是电容式指纹传感器、CMOS图像传感器(CIS)等传感器芯片的封装。
背景技术
目前，引线键合技术普遍被应用于电容式传感器或CIS芯片的封装过程中。例如，现有电容式传感器IC/CIS封装通常采用引线键合技术实现芯片上触盘与封装内部走线之间的互连。然则，这些技术都存在不足之处。
即以图1所示的封装结构为例，其至少具有如下不足：
1、引线键合技术为基于单芯片的线键合连接，且针对单芯片上多I/O pad(I/O焊盘)数的多线键合是非同步的，工艺速度慢。
2、线与线的键合结合技术在芯片上形成了相当的高度。在指纹传感器芯片被封装后，这将导致指纹与芯片之间存在相当远的距离,从而严重影响传感器的灵敏度。
3、采用线结合技术及芯片置于载板上的技术，最终形成的封装结构的厚度较大。
4、这种封装形式的成本高。
发明内容
本发明的主要目的在于提供一种改良的板级嵌入式封装结构及其制作方法，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
在本发明的一实施例中，一种板级嵌入式封装结构包括：
电路板；
设于所述电路板内的、用以容置半导体芯片的开口或空腔，
分别设置于所述电路板的第一表面和第二表面的第一线路层和第二线路层，且所述第一线路层和第二线路层经贯穿所述电路板的导电通路电连接，所述第一线路层表面与第二线路层表面分别对应所述电路板的最高表面和最低表面；
设置于所述开口或空腔内的半导体芯片，所述芯片经第二线路与第一线路层电连接，且所述芯片的I/O焊盘(I/O pad)表面至少自所述第二线路层表面露出，并与所述第二线路层表面或所述电路板的最低表面处于同一平面；
封装材料，用以覆盖所述电路板的第一表面、第一线路层及填充所述开口或空腔内未被所述芯片占据的空间。
作为较为优选的实施方案之一，所述电路板的第一表面上还设置有模块对位标识，至少用于辅助所述芯片精准放置。
作为较为优选的实施方案之一，所述第一线路层包含所述模块对位标识。
进一步的，部分或全部的所述模块对位标识能够作为连接线路及提供导电功能。
作为较为优选的实施方案之一，所述开口或空腔在竖直方向上的最高表面和最低表面分别为所述电路板的最高表面或所述第一线路层表面和所述电路板的最低表面或所述第二线路层表面，而所述开口或空腔在水平方向上的边界为所述电路板在第一表面和第二表面之间的开口或空腔之侧壁，同时所述开口或空腔包括第一空间、第二空间和第三空间，其中所述第一空间分布在所述电路板的第一表面和第二表面之间，所述第二空间分布在所述电路板的第一表面与所述第一线路层表面之间，所述第三空间分布在所述电路板的第二表面与所述第二线路层表面之间。
进一步的，所述第一空间的侧壁为所述电路板第一表面和第二表面之间的电路板连续截面，而所述第二空间和第三空间无侧壁。
进一步的，所述半导体芯片为传感器芯片，所述传感器芯片的传感面和I/O焊盘表面与所述第二线路层表面或所述电路板的最低表面共平面。
进一步的，所述封装材料还可延伸至覆盖电路板的第二表面。
进一步的，所述板级嵌入式封装结构还包括第三线路层，设置在封装材料上，并经贯穿封装材料的导电通路与第一线路层电连接。
作为较为优选的实施方案之一，所述板级嵌入式封装结构还包括焊接掩膜，用以覆盖所述电路板的第二表面以及所述第二、第三线路层和封装材料，但所述芯片的传感面自覆盖所述第二线路层的焊接掩膜中露出。
作为较为优选的实施方案之一，所述板级嵌入式封装结构还包括保护层，其至少连续掩盖所述传感器芯片的传感面，或至少连续掩盖所述电路板第二表面的焊接掩膜及所述传感器芯片的传感面。
进一步的，所述板级嵌入式封装结构还包括焊点阵列，其设置在覆盖所述第三线路层和封装材料表面的焊接掩膜开口中并与所述第三线路层电连接，所述焊点阵列包括球栅阵列或触点阵列。
在本发明的一实施例中，所述板级嵌入式封装结构的制作方法包括：
(1)提供电路板，所述电路板的第一表面和第二表面分别设置有第一线路层和第二线路层，所述第一线路层和第二线路层经贯穿所述电路板的导电通路电连接，且所述电路板上设置有用于容置半导体芯片的开口或空腔；
(2)在所述第二线路层表面上贴附粘接膜，并将所述芯片倒置入所述开口或空腔，且使所述芯片的传感面与粘接膜粘接固定；
(3)至少在所述电路板的第一表面、所述第一线路层表面及所述开口或空腔上施加封装材料，使所述电路板的第一表面、所述第一线路层被封装材料覆盖，以及使所述开口或空腔被封装材料及所述芯片完全填充；
(4)去除所述粘接膜，并在所述第二线路层表面上设置重布线，从而将传感器芯片与第二线路层电连接，以及在所述封装材料上形成第三线路层，并使第三线路层与第一线路层电连接；
(5)在步骤(4)所获器件的两侧表面上设置焊接掩膜，但使所述芯片的传感面自覆盖所述电路板第二表面及第二线路层表面的焊接掩膜中露出，以及在覆盖所述第三线路层和封装材料表面的焊接掩膜开口中设置焊点阵列，并使所述焊点阵列与第三线路层电连接；
作为较为优选的实施方案之一，所述板级嵌入式封装结构的制作方法还可包括：
(6)至少在所述芯片的传感面上设置具有保护作用的掩盖结构。
进一步的，所述掩盖结构可包括所述的保护层。
作为较佳实施方案之一，所述掩盖结构还可包括覆设在所述保护层上的蓝宝石玻璃。
作为较佳实施方案之一，所述掩盖结构还可包括红外玻璃，其至少连续掩盖所述电路板第二表面的焊接掩膜及所述传感器芯片的传感面，并且所述红外玻璃与所述传感器芯片的传感面之间留有间隙，使透过所述红外玻璃的光线能够直接照射到所述传感器芯片的传感面上。
与现有技术相比，本发明至少具有如下优点：
1、该板级嵌入式封装结构具有高的生产效率和优良性能，且成本低廉；
2、该板级嵌入式封装结构的制作过程是高生产速度的板级封装过程，明显优于基于单芯片键合连线工艺的低效率生产过程；
3、该板级嵌入式封装结构中，指纹传感器与芯片的表面之间的距离非常小，因而能有效提升传感器的灵敏度；
4、利用该板级嵌入式封装结构，可实现传感器的小体积封装。
附图说明
图1是采用引线键合技术实现的传感器芯片封装结构的示意图；
图2是本发明一实施例中具有第一线路层，开口或空腔以及线路板的衬底的俯视图；
图3a是本发明一实施例中一种具有第一线路层，开口或空腔以及线路板的衬底的横向剖视图；
图3b是本发明另一实施例中一种具有第一线路层，开口或空腔以及线路板的衬底的横向剖视图；
图4a是本发明一实施例中一种具有第一线路层，开口或空腔以及线路板的衬底的纵向剖视图；
图4b是本发明另一实施例中一种具有第一线路层，开口或空腔以及线路板的衬底的纵向剖视图；
图5a-图5b是本发明一实施例中传感器芯片以传感面面朝下的状态置入开口或空腔中的示意图；
图6a-图6b是以封装材料封装图5b所示器件及去除器件中的粘接膜并将之倒置的示意图；
图7是在图6b所示器件上设置线路的示意图；
图8是在图7所示器件上设置焊接掩膜和BGA的示意图；
图9是本发明一实施例中一种电容指纹传感器芯片封装结构示意图；
图10是本发明一实施例中一种CIS传感器芯片封装结构示意图；
附图标记说明：指纹传感器芯片的封装结构100、封装基板110、半导体芯片120、半导体芯片传感面121、半导体芯片传感面123、导电连线130、封装胶体140、基板上表面150、电路板1、第一表面101、第二表面102、开口或空腔之侧壁103、开口或空腔之侧壁104、开口或空腔2、第一空间201、第二空间202、第三空间203、模块对位标识3、模块对位标识连接板4、着陆架(landing pad)5、封装材料6、第一线路层7、第一线路层表面701、第二线路层8、第二线路层表面801、导电通路9、粘接膜10、传感芯片11、传感面111、I/O焊盘112、重布线12、第三线路层13、导电通路14、焊接掩膜15、BGA 16、保护层17、蓝宝石玻璃18、IR玻璃19、间隙20、L-横向、V-纵向。
具体实施方式
以下结合实施例及附图对本发明的技术方案作更为具体的解释说明。
在本发明的一实施例中，一种板级嵌入式封装结构的基本结构可以包括：
电路板1，特别是PCB电路板；
第一线路层7和第二线路层8，分别设置于所述电路板1的第一表面101和第二表面102，且所述第一线路层和第二线路层经贯穿所述电路板的导电通路9电连接；
传感器芯片11，设置于所述电路板上的开口或空腔2内，且所述传感器芯片11与第二线路层8电连接，特别是直接电连接；
封装材料6，用以覆盖所述电路板1的第一表面101、第一线路层及填充所述开口或空腔中未被所述芯片占据的空间，进一步的，所述封装材料还可延伸至覆盖电路板1的第二表面102；
第三线路层13，设置在封装材料6上，并经贯穿封装材料的导电通路14与第一线路层电连接。
其中，所述传感器芯片11的传感面111至少自所述第二线路层8表面801露出，特别是，直接暴露于空气中。
进一步的，还可在所述封装结构中设置保护结构，以掩盖并保护传感器芯片的传感面。
进一步的，所述保护结构可包括保护层，其至少掩盖所述传感器芯片的传感面。
进一步的，所述传感器芯片11的I/O焊盘(I/O pad)112经线路与第二线路层8上的线路(Trace)电连接。更进一步的，所述芯片的I/O pad表面与第二线路层表面801或所述电路板的最低表面处于同一平面。
进一步的，所述电路板1表面，特别是电路板第一表面101上还设有模块对位标识，用以实现精确的倒装芯片布置和导电线路互连。
更进一步的，所述第一线路层7含有模块对位标识，用于辅助芯片精准放置。
更进一步的，所述第一线路层7含有模块对位标识3，用于辅助芯片精准放置，全部标识或部分标识同时成为连接线路和提供导电功能。
而对于用于容置所述芯片的开口或空腔2，其在竖直方向上的最高表面和最低表面分别为第一线路层表面701和第二线路层表面801，即分别为电路板的最高表面和最低表面。同时，所述开口或空腔2在水平方向上的边界为所述电路板1在第一表面101和第二表102面之间的开口或空腔之侧壁103、104。
进一步的讲，所述开口或空腔2之空间包括：
第一空间201，即电路板第一表面101和第二表面102之间的开口或空腔空间，
第二空间202，即第一空间上方表面到第一线路层表面701(电路板最高表面)的空间，
以及，第三空间203，即第一空间下方表面到第二层线路层表面801(电路板最低表面)的空间。
更进一步的，所述第一空间201的侧壁为电路板第一表面101和第二表面102之间的电路板连续截面，而所述第二空间和第三空间无侧壁。
进一步的，所述板级嵌入式封装结构还包括焊接掩膜15，用以连续覆盖所述电路板1的第二表面102以及所述第二、第三线路层8、13和封装材料6，但传感器芯片11的传感面111自覆盖所述电路板第二表面102的焊接掩膜中露出。
第一线路层7和第二线路层8分别设于所述电路板1的第一、第二表面101、102上，且所述第一线路层表面701和第二线路层表面801分别并对应于所述开口或空腔2的上、下端面，也即是所述电路板的最高表面和最低表面。
在一更为具体的实施案例中，所述第一线路层还可包含模块对位标识，用以实现精确的芯片布置，该模块对位标识包含与线路连接的对准标记，该线路经由导电途径与第二线路层的线路互联，和/或，模块对位标识是用以实现精确芯片布置的对位标识。
进一步的，参阅图2，所述模块对位标识可包含模块对位标识3、模块对位标识连接板4、着陆架5等。
优选的，所述传感器芯片11的传感面111与第二线路表面801，亦即所述开口或空腔的底端面共平面。
其中，所述第一、第二、第三线路层可优选由Cu等材质形成。
其中，所述的第三线路层13亦可称为RDL(重布线层)，其与第二线路层上的线路互连。
进一步的，传感器芯片封装包含RDL和与第一线路层的线路互联的导电途径。
进一步的，RDL线路与封装积聚层表面连接。
进一步的，RDL线路与第一线路层上的线路经穿过封装材料的导电途径互联。
进一步的，封装材料填充于开口或空腔内除被传感器芯片占据的区域之外的其余空间、开口或空腔以上的区域，未被线路和模块对位标识覆盖的区域。
进一步的，覆盖了第一线路层、开口或空腔以上的区域、未被线路和对准标记覆盖的区域的封装材料是一积聚层。
进一步的，焊接掩膜层覆盖积聚层及积聚层上的RDL，但预留了BGA或LGA区域。
进一步的，焊接掩膜层覆盖第二线路层，连接I/O pad和第二线路层上的线路，未被第二线路层覆盖的电路板区域，但不覆盖芯片传感面。
进一步的，前述的各导电途径可以是导电盲孔(blind via)或导电PTH(沉铜孔，Plating Through Hole)，但不限于此。
进一步的，所述板级嵌入式封装结构还包括保护层，其至少连续掩盖所述传感器芯片的传感面，优选的，其至少连续掩盖所述电路板第二表面的焊接掩膜及所述传感器芯片的传感面。
在一更为具体的实施案例中，所述保护结构进一步包括覆设在所述保护层上的蓝宝石玻璃。
在另一更为具体的实施案例中，所述保护结构进一步红外玻璃，其至少连续掩盖所述电路板第二表面的焊接掩膜及所述传感器芯片的传感面，并且所述红外玻璃与所述传感器芯片的传感面之间留有间隙，使透过所述红外玻璃的光线能够直接照射到所述传感器芯片的传感面上。
进一步的，所述板级嵌入式封装结构还包括焊点阵列，其设置在覆盖所述第三线路层和封装材料表面的焊接掩膜开口中并与第三线路层电连接，所述焊点阵列包括BGA(Ball Grid Array)阵列或LGA(Land Grid Array)阵列。
而在本发明的一实施例中，一种板级嵌入式封装结构的制作方法可以包括：
(1)提供电路板1，所述电路板的第一表面101和第二表面102分别设置有第一线路层7和第二线路层8，所述第一线路层7和第二线路层8经贯穿所述电路板的导电通路9电连接，且所述电路板1上设置有能够容置传感器芯片11的开口或空腔2，请参阅图2、图3a-图3b，图4a-图4b；
(2)在所述电路板1的第二线路层表面801上贴附粘接膜10，并将传感器芯片以倒置形态置入所述开口或空腔2，且使传感器芯片11的传感面111与粘接膜10粘接固定，请参阅图5a及图5b；
(3)至少在所述电路板1的第一表面101及所述开口或空腔2上施加封装材料6，使电路板1的第一表面101和第一线路层7被封装材料6覆盖，以及使所述开口或空腔2被封装材料6及传感器芯片11完全填充，且填充的封装材料6还可延伸至覆盖电路板的第二表面102，请参阅图6a；
在该步骤中，还可对封装材料进行平整化处理。
其中，封装材料可以是模塑化合物(Molding compound)，环氧树脂，或环氧树脂/填料复合物等，其填充到空腔以及作为一个平坦堆积层而覆盖第一线路层。
(4)，请参阅图6b，去除所述粘接膜10，将器件翻转，并在所述电路板1的第二线路层表面801上设置重布线12，从而将传感器芯片11的I/O pad 112与第二线路层8电连接，以及在所述封装材料6上形成第三线路层13，例如Cu RDL，并使第三线路层13与第一线路层7电连接，请参阅图7；
其中，与芯片的I/O焊盘112、第二线路8表面的线路联结的前述Cu RDL是通过金属化、上光阻，光刻，蚀刻和去光阻形成。
进一步的，可通过激光打孔而形成盲孔，然后镀铜形成Cu层，最后上光阻，光刻，蚀刻和去光阻而形成图案及线路。
(5)在步骤(4)所获器件的两侧表面上设置焊接掩膜15，但使传感器芯片11的传感面111自覆盖所述电路板1第二表面102的焊接掩膜中露出，以及在覆盖所述电路板第一表面101的焊接掩膜上设置球栅阵列16或触点阵列，并使所述球栅阵列或触点阵列与第三线路层13电连接，请参阅图8；
其中，焊接掩膜可通过涂布或复合、光刻和退火形成，并覆盖两侧表面除传感器芯片11的传感面111和对应于BGA或LGA的开口之外的区域。
(6)至少在所述传感器芯片11的传感面111上设置具有保护作用的掩盖结构；
例如，在一实施案例中，请参阅图9，在器件表面设置保护层17，使其至少连续掩盖所述电路板第二表面102的焊接掩膜15及所述传感器芯片11的传感面111，以及在所述保护层上覆设蓝宝石玻璃18或其它类似材料。该封装结构适于电容指纹传感器等的封装。
又例如，在另一实施案例中，请参阅图10，采用红外玻璃19至少连续掩盖所述电路板第二表面102的焊接掩膜15及所述传感器芯片的传感面111，并且所述红外玻璃与所述传感器芯片的传感面之间留有间隙20，使透过所述红外玻璃的光线能够直接照射到所述传感器芯片的传感面111上。该封装结构适于CIS(CMOS Image Sensor)传感器等的封装。
利用本发明的设计可以大幅降低传感器的封装成本，减小封装体积，以及还可有效提升传感器的性能，例如，大幅提升其灵敏度。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (13)

1.一种板级嵌入式封装结构，其特征在于包括：
电路板；
设于所述电路板内的、至少用以容置半导体芯片的开口或空腔，
分别设置于所述电路板的第一表面、第二表面的第一线路层、第二线路层，且所述第一线路层和第二线路层经贯穿所述电路板的导电通路电连接，所述第一线路层远离电路板的一侧表面、所述第二线路层远离电路板的一侧表面分别对应所述电路板的最高表面、最低表面；
设置于所述开口或空腔内的半导体芯片，所述芯片为传感器芯片，所述芯片经第二线路层与第一线路层电连接，且所述芯片的传感面和I/O焊盘表面至少自所述第二线路层表面露出，并与所述第二线路层表面或所述电路板的最低表面处于同一平面；
封装材料，至少用以覆盖所述电路板的第一表面、第一线路层及填充所述开口或空腔内未被所述芯片占据的空间。
2.根据权利要求1所述的板级嵌入式封装结构，其特征在于：所述电路板的第一表面上还设置有模块对位标识，至少用于辅助所述芯片精准放置。
3.根据权利要求2所述的板级嵌入式封装结构，其特征在于：所述第一线路层包含所述模块对位标识。
4.根据权利要求2或3所述的板级嵌入式封装结构，其特征在于：部分或全部的所述模块对位标识能够作为连接线路及提供导电功能。
5.根据权利要求1所述的板级嵌入式封装结构，其特征在于：所述开口或空腔在竖直方向上的最高表面、最低表面分别为所述电路板的最高表面或所述第一线路层表面、所述电路板的最低表面或所述第二线路层表面，而所述开口或空腔在水平方向上的边界为所述电路板在第一表面和第二表面之间的开口或空腔之侧壁，同时所述开口或空腔包括第一空间、第二空间和第三空间，其中所述第一空间分布在所述电路板的第一表面和第二表面之间，所述第二空间分布在所述电路板的第一表面与所述第一线路层表面之间，所述第三空间分布在所述电路板的第二表面与所述第二线路层表面之间。
6.根据权利要求5所述的板级嵌入式封装结构，其特征在于：所述第一空间的侧壁为所述电路板第一表面和第二表面之间的电路板连续截面，而所述第二空间和第三空间无侧壁。
7.根据权利要求1所述的板级嵌入式封装结构，其特征在于：所述封装材料还延伸至覆盖所述电路板的第二表面。
8.根据权利要求1-3、5-6中任一项所述的板级嵌入式封装结构，其特征在于还包括第三线路层，其设置在封装材料上，并经贯穿封装材料的导电通路与第一线路层电连接。
9.根据权利要求8所述的板级嵌入式封装结构，其特征在于还包括焊接掩膜，用以覆盖所述电路板的第二表面以及所述第二、第三线路层和封装材料，但所述芯片的传感面自覆盖所述第二线路层的焊接掩膜中露出。
10.根据权利要求9所述的板级嵌入式封装结构，其特征在于还包括保护层，其至少连续掩盖所述传感器芯片的传感面。
11.根据权利要求9所述的板级嵌入式封装结构，其特征在于还包括焊点阵列，其设置在覆盖所述第三线路层和封装材料表面的焊接掩膜开口中并与所述第三线路层电连接，所述焊点阵列包括球栅阵列或触点阵列。
12.权利要求1-11中任一项所述板级嵌入式封装结构的制作方法，其特征在于包括：
(1)提供电路板，所述电路板的第一表面、第二表面分别设置有第一线路层、第二线路层，所述第一线路层和第二线路层经贯穿所述电路板的导电通路电连接，且所述电路板上设置有至少用于容置半导体芯片的开口或空腔；
(2)在所述第二线路层表面上贴附粘接膜，并将所述芯片置入所述开口或空腔，且使所述芯片的传感面与粘接膜粘接固定；
(3)至少在所述电路板的第一表面、所述第一线路层表面及所述开口或空腔上施加封装材料，使所述电路板的第一表面、第一线路层被封装材料覆盖，以及使所述开口或空腔被封装材料及所述芯片完全填充；
(4)去除所述粘接膜，并在所述电路板的第二表面上设置重布线，从而将传感器芯片与第二线路层电连接，以及在所述封装材料上形成第三线路层，并使第三线路层与第一线路层电连接；
(5)在步骤(4)所获器件的两侧表面上设置焊接掩膜，但使所述芯片的传感面自覆盖所述电路板第二表面及第二线路层表面的焊接掩膜中露出，以及在覆盖所述第三线路层和封装材料表面的焊接掩膜开口中设置焊点阵列，并使所述焊点阵列与第三线路层电连接。
13.权利要求12所述板级嵌入式封装结构的制作方法，其特征在于还包括：
(6)至少在所述芯片的传感面上设置具有保护作用的掩盖结构。
CN201510140205.4A 2015-03-27 2015-03-27 板级嵌入式封装结构及其制作方法 Active CN106158772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510140205.4A CN106158772B (zh) 2015-03-27 2015-03-27 板级嵌入式封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510140205.4A CN106158772B (zh) 2015-03-27 2015-03-27 板级嵌入式封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN106158772A CN106158772A (zh) 2016-11-23
CN106158772B true CN106158772B (zh) 2018-12-18

Family

ID=57339677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510140205.4A Active CN106158772B (zh) 2015-03-27 2015-03-27 板级嵌入式封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN106158772B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449554B (zh) * 2016-12-06 2019-12-17 苏州源戍微电子科技有限公司 带有封闭空腔的芯片嵌入式封装结构及其制作方法
CN106531711B (zh) * 2016-12-07 2019-03-05 华进半导体封装先导技术研发中心有限公司 一种芯片的板级封装结构及制作方法
KR102019353B1 (ko) * 2017-04-07 2019-09-09 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
US10644046B2 (en) 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
CN109075137B (zh) * 2017-07-20 2022-03-01 深圳市汇顶科技股份有限公司 芯片封装结构、芯片模组及电子终端
CN108649041B (zh) * 2018-04-16 2021-01-26 复旦大学 一种基于复合互连衬底的芯片封装结构及其方法
CN108831875B (zh) * 2018-08-10 2024-03-05 浙江熔城半导体有限公司 滤波器芯片内嵌且电极外设的封装结构及其制作方法
CN109494163A (zh) * 2018-11-20 2019-03-19 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN109768026B (zh) * 2018-12-20 2021-06-15 西安华为技术有限公司 埋入式基板及其制作方法
CN111052385A (zh) * 2019-07-30 2020-04-21 深圳市汇顶科技股份有限公司 图像传感器及其制造方法、芯片及手持装置
CN111261526A (zh) * 2020-01-19 2020-06-09 华为技术有限公司 封装结构及其制备方法
CN116525567A (zh) * 2023-05-19 2023-08-01 深圳市芯友微电子科技有限公司 一种半导体封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364579A (zh) * 2007-08-10 2009-02-11 三星电子株式会社 半导体封装及其制造方法和包括该半导体封装的***
CN101859752A (zh) * 2009-04-06 2010-10-13 杨文焜 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
CN204424252U (zh) * 2015-03-27 2015-06-24 蔡亲佳 半导体芯片的包埋式板级封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364579A (zh) * 2007-08-10 2009-02-11 三星电子株式会社 半导体封装及其制造方法和包括该半导体封装的***
CN101859752A (zh) * 2009-04-06 2010-10-13 杨文焜 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
CN204424252U (zh) * 2015-03-27 2015-06-24 蔡亲佳 半导体芯片的包埋式板级封装结构

Also Published As

Publication number Publication date
CN106158772A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN106158772B (zh) 板级嵌入式封装结构及其制作方法
CN204424252U (zh) 半导体芯片的包埋式板级封装结构
KR101236798B1 (ko) 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
US8247896B2 (en) Stacked semiconductor device and fabrication method for same
US7674640B2 (en) Stacked die package system
KR101346420B1 (ko) 반도체 패키지 및 그 제조 방법
TWI666743B (zh) 感測器封裝件及其製作方法
CN105977220B (zh) 半导体封装组件
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
CN109585403A (zh) 传感器封装件及其制作方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US10515883B2 (en) 3D system-level packaging methods and structures
KR101474189B1 (ko) 집적회로 패키지
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
CN206259337U (zh) 封装结构
KR100608611B1 (ko) 비아 홀을 이용한 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
CN104916599B (zh) 芯片封装方法和芯片封装结构
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN204732390U (zh) 载板级半导体芯片嵌入式封装结构
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
CN205282478U (zh) 高像素影像传感芯片的封装结构
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
US11721686B2 (en) Semiconductor package structure and packaging method thereof
CN109003958A (zh) 矩形半导体封装及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200612

Address after: 313200 No. 926 Changhong East Street, Fuxi Street, Deqing County, Huzhou City, Zhejiang Province (Mogan Mountain National High-tech Zone)

Patentee after: Zhejiang Rongcheng Semiconductor Co., Ltd

Address before: Suzhou City, Jiangsu province 215000 Suzhou Industrial Park South Pavilion rain Street No. 18 building 6 room 1503 apartment essence

Patentee before: Cai Qinjia