CN116525567A - 一种半导体封装结构 - Google Patents
一种半导体封装结构 Download PDFInfo
- Publication number
- CN116525567A CN116525567A CN202310571746.7A CN202310571746A CN116525567A CN 116525567 A CN116525567 A CN 116525567A CN 202310571746 A CN202310571746 A CN 202310571746A CN 116525567 A CN116525567 A CN 116525567A
- Authority
- CN
- China
- Prior art keywords
- chip
- heat conductor
- conductive heat
- plastic
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 61
- 238000000605 extraction Methods 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 22
- 238000000465 moulding Methods 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 239000004744 fabric Substances 0.000 claims description 7
- 239000003365 glass fiber Substances 0.000 claims description 7
- 238000005253 cladding Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 230000005496 eutectics Effects 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 2
- 238000005476 soldering Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 230000000930 thermomechanical effect Effects 0.000 abstract description 10
- 230000035882 stress Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 6
- 230000002787 reinforcement Effects 0.000 description 5
- 230000003014 reinforcing effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 241000276425 Xiphophorus maculatus Species 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种半导体封装结构，包括布局走线及设置在布局走线上的引出电极，其中一个引出电极设置芯片，另一个与芯片相邻的引出电极设置导电导热体，芯片与导电导热体的位置对称，导电导热体的厚度与芯片的厚度相同，设置第一塑封体包覆芯片与导电导热体，第一塑封体内部设置互联结构，互联结构将芯片与导电导热体连接，并设置第二塑封体包覆第一塑封体。本发明在DFN封装内部设置对称的芯片及与其对应的导电导热体，使得DFN封装内部结构处于一个对称平衡的状态，同时增加了散热面积，从而削减内部产生的热机械应力的大小，且产生的热机械应力处于相对平衡的状态，不发生翘曲动作，避免影响良品率与芯片的可靠性。
Description
技术领域
本发明涉及半导体封装技术领域，更具体地说，是涉及一种半导体封装结构。
背景技术
DFN（双面扁平无引脚模块封装）是一种最新的电子封装工艺，采用了先进的双边或方形扁平无铅封装，它的特点是引脚直接暴露出来，方便检测，灵活性高，能够有效地提升用户生产效能以及大幅降低由人工干预造成的应用问题，能够提升用户整体产品的稳定性，其中，DFN3.3×3.3，DFN5×6，DFN8×8等尺寸为市场常见的大DFN封装尺寸。
DFN产品在SMT（表面贴装技术）的过程中，封装器件需要承受约25-260℃的温度变化，产品的各个部件会因此发生热胀冷缩，且由于不同部件之间的膨胀系数存在较大差异，在热量的作用下产生热机械应力，令部件发生翘曲动作。过大的热机械应力与翘曲动作不仅对芯片的可靠性与SMT贴装良率产生影响，同时也会引起DFN封装结构内部的部分互联区域发生问题，导致产品在应用的过程中失效。
发明内容
为了解决大尺寸DFN封装体因热机械应力造成的产品失效问题，本发明提供一种半导体封装结构，在DFN封装内部设置对称的芯片及与其对应的导电导热体，使得DFN封装内部结构处于一个对称平衡的状态，在封装过程中，芯片与导电导热体的受热温度近似，且膨胀系数相近，同时增加了散热面积，从而削减内部产生的热机械应力的大小，且产生的热机械应力处于相对平衡的状态，不发生翘曲动作，从而避免影响SMT贴装良品率与芯片的可靠性，并且也不会造成互联位置的失效，保证芯片与导电导热体，即封装内部电路的引出电极之间的连接稳定性。
本发明技术方案如下所述：
一种半导体封装结构，包括布局走线及设置在布局走线上的引出电极，其中一个引出电极设置芯片，另一个与芯片相邻的引出电极设置导电导热体，芯片与导电导热体的位置对称，导电导热体的厚度与芯片的厚度相同，设置第一塑封体包覆芯片与导电导热体，第一塑封体内部设置互联结构，互联结构将芯片与导电导热体连接，并设置第二塑封体包覆第一塑封体。
在DFN封装内部，芯片与导电导热体作为相邻的、互联的电结构，分别位于DFN封装内部且处于对称的位置上，使得DFN封装内部呈现受力平衡，同时芯片与导电导热体二者处于同等状态，同样位于引出电极与第一塑封体之间，同样被第一塑封体包覆，二者通过互联结构实现电连接，厚度相同，体积相似，兼之膨胀系数相近，故而，在DFN内部，芯片与导电导热体之间无论是受热还是因受热产生的应力，二者都处于一个相互平衡的状态，从而使得整个DFN封装保持平衡，以保证芯片、封装、电连接的稳定。
第一塑封体的外部在进行第二塑封体的包覆，即，该封装的塑封通过二次塑封完成，第一次塑封作为包覆内部电路结构的保护及绝缘作用，第二次塑封则是对第一次塑封的补强，增强封装结构强度，同时二次塑封能够保持整体的一致性，不至于会产生分体、脱落的情况发生。
上述的一种半导体封装结构，芯片与导电导热体二者的体积总和占第一塑封体与第二塑封体二者的体积总和的70%及以上。
芯片与导电导热体的占比整个塑封体的百分之七十及以上，使得内部的热机械应力作用集中在芯片与导电导热体上，令平衡结构发挥更好的作用，并且尽可能减少导电导热部分与外部塑封体之间的受热产生的热机械应力差，减少应力。
上述的一种半导体封装结构，芯片通过银胶、锡膏或铜浆连接引出电极，或通过共晶焊连接引出电极。
上述的一种半导体封装结构，导电导热体与芯片之间的距离为50-500微米。
导电导热体与芯片不宜相距过远，当然，由于二者分别连接不同的引出电极，故而不可过近，50-500微米最为合适。芯片与导电导热体之间的距离满足该尺寸时，二者所处的环境更为相近，受热及因外部塑封体受到的热机械应力数值相近，令二者保持平衡。
上述的一种半导体封装结构，第一塑封体为单一的树脂结构，或，第一塑封体包括玻璃纤维布及覆在玻璃纤维布上的树脂层。
相对于与外部连接的第二塑封体，第一塑封体内部包覆有芯片、导电导热体等产热结构，外部则有第二塑封体的包覆，使得第一塑封体的散热渠道有限，散热空间有限，故而，第二塑封体相对而言因受热产生的热机械应力较小，不做考虑，需要考虑第一塑封体的加强。
单一树脂结构作为第一塑封体，既能够起到绝缘作用，且在热机械应力的作用下，因其自身模量较高，单一树脂结构的强度足以支撑热机械应力。在此基础上，优选的，选择性替换单一树脂结构的局部材料，将一部分结构更换为玻璃纤维布，局部强度的提升增强了整体的强度，能够大幅提高封装整体的结构刚度。
上述的一种半导体封装结构，第一塑封体与第二塑封体二者总和的厚度为0.06-1.00毫米。
上述的一种半导体封装结构，导电导热体为金属块，或硅片，或带互联结构的双面印制电路板结构。
上述的一种半导体封装结构，在完成第一塑封体后，通过激光微孔技术穿透第一塑封体，使得芯片、导电导热体均与外部连通，通过金属化孔工艺形成互联结构。
进一步的，金属化孔的工艺为化学沉铜电镀工艺、溅射电镀工艺或电胶填充印刷工艺。。
对准芯片与导电导热体的所在位置，激光成孔，金属化孔将该孔作为电连接部分，形成塑封体内的电连接所有芯片、导电导热体的互联结构，从而使得双面板状结构一端面上的布局走线连接。
上述的一种半导体封装结构，布局走线设置双面板结构的一端面，双面板结构的另一端面设置铜层结构，或者，双面板结构的另一端面设置金属结构与包覆金属结构的绝缘体，绝缘体设置若干个导通孔，使得金属结构通过导通孔与外部连通。
根据上述方案的本发明，其有益效果在于，
1.将原有芯片连接相邻引出电极的深微金属孔更改为导电导热体（金属铜块、硅片等），有利于降低该段连接结构的阻值，同时增加了该段连接结构的体积，增加了散热面积，此消彼长，降低了因受热产生的热机械应力，同时平衡了封装结构内部应力。对整体封装器件而言，内部电热产生的部分与外部塑封体的接触面增加，散热面积增加，导致散热效率的大幅提升，并且热量散发的范围更为均匀，封装器件在回流过程中受热均匀，自身热应力均匀。
2.将原有芯片连接相邻引出电极的深微金属孔更改为导电导热体（金属铜块、硅片等），增大了内部金属结构/硬质结构的体积，在封装尺寸不变的情况下，外部的塑封体体积减小，从而提升整体封装的刚性，兼之该结构在散热、受热方面更为均匀，导致因热产生的热应力均匀，封装器件不存在局部脱层的情况。
3.塑封体结构为二次塑封形成，起到结构补强的效果，提高封装器件整体刚度。
4.塑封体结构靠近内部受热方面使用模量较大的单一树脂结构，有利于提高整体封装结构的强度，而使用局部材料增强补强的方式，大幅度提升封装器件的整体刚度，令其能够承受更大的热机械应力。
5.原细长的深微金属孔更改为块状的导电导热体，增大散热面积，提高散热效率，同时减少外部塑封体的体积，在此基础上人为通过二次塑封将塑封体分为主要功能是均匀散热及外部受力增强补强两部分，前者内部均匀散热部分额外使用局部材料替换进行局部补强，同时从封装结构散热与受力结构补强两方面改善封装结构，减少受热，提高结构强度，避免产生较大的热机械应力，避免翘曲动作的发生，同时保持结构一体性，防止脱层现象产生。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一与实施例二的结构示意图。
图2为本发明实施例三的结构示意图。
其中，图中各附图标记：
1.双面板结构；2.引出电极；3.芯片；4.导电导热体；5.互联结构；6.第一塑封体；7.第二塑封体；8.铜框架。
实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例
一种半导体封装结构，如图1所示，包括双面板结构1，双面板结构1的上端面设置布局走线，在布局走线的任意所需节点上设置引出若干个引出电极2。
以两个相邻的、需要连接的引出电极2为单位，其中一个引出电极2上设置芯片3，另一个引出电极2上设置导电导热体4，导电导热体4为金属铜块，芯片3与金属铜块二者厚度相同。芯片3与金属铜块分别固定在两个相邻的引出电极2上，并与双面板结构1上的布局走线实现电连接。其中，芯片3与引出电极2之间可以设置银胶或者是锡膏实现连接。芯片3与金属铜块二者的贴装工序为同时进行。
在本实施例中，导电导热体4与芯片3之间的距离为100微米。
设置第一塑封体6包裹芯片3与导电导热体4，第一塑封体6设置在双面板结构1上并包覆着布局走线，令所有裸露的电连接结构均设置在其内部。
在本实施例中，第一塑封体6为单一树脂结构。
利用激光微孔技术，对准芯片3与金属铜块的位置，在第一塑封体6上开设两个微孔结构，然后对微孔结构进行金属化孔工艺，或是化学沉铜电镀，或是溅射电镀，使得微孔结构具有能够实现电连接的金属结构。
使用金属引线通过两个微孔结构分别与芯片3、金属铜块实现连接，以形成互联结构5，使得双面板结构1上的布局走线相互连接。
设置第二塑封体7包裹完成封装器件的整体塑封，第二塑封体7包裹住第一塑封体6与互联结构5，同时包括内部的芯片3、金属铜块、布局走线。
在本实施例中，第二塑封体7为单一树脂结构。
在本实施例中，第一塑封体6与第二塑封体7构成的塑封体的厚度为0.06毫米。
在本实施例中，芯片3与金属铜块二者的体积总和占第一塑封体6与第二塑封体7二者的体积总和的80%。
双面板结构1的另一端面设置铜层结构。
实施例
一种半导体封装结构，如图1所示，包括双面板结构1，双面板结构1的上端面设置布局走线，在布局走线的任意所需节点上设置引出若干个引出电极2。
以两个相邻的、需要连接的引出电极2为单位，其中一个引出电极2上设置芯片3，另一个引出电极2上设置导电导热体4，导电导热体4为硅片，芯片3与硅片二者厚度相同。芯片3与硅片分别固定在两个相邻的引出电极2上，并与双面板结构1上的布局走线实现电连接。其中，芯片3与引出电极2之间可以设置银胶或者是锡膏实现连接。芯片3与硅片二者的贴装工序为同时进行。
在本实施例中，导电导热体4与芯片3之间的距离为200微米。
设置第一塑封体6包裹芯片3与导电导热体4，第一塑封体6设置在双面板结构1上并包覆着布局走线，令所有裸露的电连接结构均设置在其内部。
在本实施例中，第一塑封体6第一塑封体6包括玻璃纤维布及覆在玻璃纤维布上的树脂层。
利用激光微孔技术，对准芯片3与硅片的位置，在第一塑封体6上开设两个微孔结构，然后对微孔结构进行金属化孔工艺，或是化学沉铜电镀，或是溅射电镀，使得微孔结构具有能够实现电连接的金属结构。
使用金属引线通过两个微孔结构分别与芯片3、硅片实现连接，以形成互联结构5，使得双面板结构1上的布局走线相互连接。
设置第二塑封体7包裹完成封装器件的整体塑封，第二塑封体7包裹住第一塑封体6与互联结构5，同时包括内部的芯片3、硅片、布局走线。
在本实施例中，第二塑封体7为单一树脂结构。
在本实施例中，第一塑封体6与第二塑封体7构成的塑封体的厚度为1.00毫米。
在本实施例中，芯片3与硅片二者的体积总和占第一塑封体6与第二塑封体7二者的体积总和的70%。
双面板结构1的另一端面设置金属结构与包覆金属结构的绝缘体，绝缘体设置若干个导通孔，使得金属结构通过导通孔与外部连通。
实施例
一种半导体封装结构，如图2所示，包括铜框架8构成的布局走线，在布局走线的任意所需节点上设置引出若干个引出电极2。
以两个相邻的、需要连接的引出电极2为单位，其中一个引出电极2上设置芯片3，另一个引出电极2上设置导电导热体4，导电导热体4为带孔的第一BT板料（即BT树脂基板材料，在厚度与芯片3的厚度相同第一BT板料基材上通过激光钻孔的工艺形成通孔，通过化学或物理的方法对通孔进行金属化工艺，再通过裁切或模冲的方式切割成需要的固定尺寸），芯片3与第一BT板料二者厚度相同。芯片3与第一第一BT板料分别固定在两个相邻的引出电极2上，并与布局走线实现电连接。其中，芯片3与引出电极2之间可以设置银胶或者是锡膏实现连接。芯片3与第一BT板料二者的贴装工序为同时进行。
在本实施例中，导电导热体4与芯片3之间的距离为150微米。
设置第一塑封体6包裹芯片3与导电导热体4，第一塑封体6包覆着布局走线，底部与布局走线平齐，令所有裸露的电连接结构均设置在其内部。
在本实施例中，第一塑封体6使用BT板料进行局部结构增强。设置一个能够覆盖所有裸露电连接结构的第二BT板料，厚度与芯片3、第一BT板料相同，在第二BT板料上开设穿透的孔槽，孔槽的形状能够与芯片3、第一BT板料相同，将第二BT板料套在芯片3、第一BT板料的四周，令二者能够嵌入孔槽内部，然后通过模塑工艺，封闭芯片3、第一BT板料的上表面并填充芯片3、第一BT板料二者与第二BT板料之间的缝隙，从而达到局部增强的作用。
利用激光微孔技术，对准芯片3与第一BT板料的通孔位置，在第一塑封体6上开设两个微孔结构，然后对微孔结构进行金属化孔工艺，或是化学沉铜电镀，或是溅射电镀，使得微孔结构具有能够实现电连接的金属结构。在第一BT板料处，微孔结构与通孔均经过金属化，可实现与底部引出电极2的电连接。
使用金属引线通过两个微孔结构分别与芯片3、第一BT板料的通孔实现连接，以形成互联结构5，使得布局走线相互连接。
设置第二塑封体7包裹完成封装器件的整体塑封，第二塑封体7包裹住第一塑封体6与互联结构5，同时包括内部的芯片3、第一BT板料、布局走线。
在本实施例中，第一塑封体6与第二塑封体7构成的塑封体的厚度为0.08毫米。
在本实施例中，芯片3与第一BT板料二者的体积总和占第一塑封体6与第二塑封体7二者的体积总和的75%。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体封装结构，其特征在于，包括布局走线及设置在布局走线上的引出电极，其中一个引出电极设置芯片，另一个与芯片相邻的引出电极设置导电导热体，芯片与导电导热体的位置对称，导电导热体的厚度与芯片的厚度相同，设置第一塑封体包覆芯片与导电导热体，第一塑封体内部设置互联结构，互联结构将芯片与导电导热体连接，并设置第二塑封体包覆第一塑封体。
2.根据权利要求1中所述的一种半导体封装结构，其特征在于，芯片与导电导热体二者的体积总和占第一塑封体与第二塑封体二者的体积总和的70%及以上。
3.根据权利要求1中所述的一种半导体封装结构，其特征在于，芯片通过银胶、锡膏或铜浆连接引出电极，或通过共晶焊连接引出电极。
4.根据权利要求1中所述的一种半导体封装结构，其特征在于，导电导热体与芯片之间的距离为50-500微米。
5.根据权利要求1中所述的一种半导体封装结构，其特征在于，第一塑封体为单一的树脂结构，或，第一塑封体包括玻璃纤维布及覆在玻璃纤维布上的树脂层，或为开设有孔槽的双面板结构，芯片与导电导热体均嵌入孔槽内部，芯片、导电导热体与孔槽之间填充树脂材料。
6.根据权利要求1中所述的一种半导体封装结构，其特征在于，第一塑封体与第二塑封体二者总和的厚度为0.06-1.00毫米。
7.根据权利要求1中所述的一种半导体封装结构，其特征在于，导电导热体为金属块，或硅片，或带互联结构的双面印制电路板结构。
8.根据权利要求1中所述的一种半导体封装结构，其特征在于，在完成第一塑封体后，通过激光微孔技术穿透第一塑封体，使得芯片、导电导热体均与外部连通，通过金属化孔工艺形成互联结构。
9.根据权利要求81中所述的一种半导体封装结构，其特征在于，金属化孔的工艺为化学沉铜电镀工艺、溅射电镀工艺或电胶填充印刷工艺。
10.根据权利要求1中所述的一种半导体封装结构，其特征在于，布局走线设置双面板结构的一端面，双面板结构的另一端面设置铜层结构，或者，双面板结构的另一端面设置金属结构与包覆金属结构的绝缘体，绝缘体设置若干个导通孔，使得金属结构通过导通孔与外部连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310571746.7A CN116525567A (zh) | 2023-05-19 | 2023-05-19 | 一种半导体封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310571746.7A CN116525567A (zh) | 2023-05-19 | 2023-05-19 | 一种半导体封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116525567A true CN116525567A (zh) | 2023-08-01 |
Family
ID=87390227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310571746.7A Pending CN116525567A (zh) | 2023-05-19 | 2023-05-19 | 一种半导体封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525567A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130009325A1 (en) * | 2010-03-18 | 2013-01-10 | Nec Corporation | Semiconductor element-embedded substrate, and method of manufacturing the substrate |
| CN105140213A (zh) * | 2015-09-24 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种芯片封装结构及封装方法 |
| CN106158772A (zh) * | 2015-03-27 | 2016-11-23 | 蔡亲佳 | 板级嵌入式封装结构及其制作方法 |
| CN210897251U (zh) * | 2020-01-03 | 2020-06-30 | 深圳市芯友微电子科技有限公司 | 一种分立器件的封装结构 |
| CN113643990A (zh) * | 2021-06-29 | 2021-11-12 | 华宇华源电子科技（深圳）有限公司 | 一种提高器件强度的板级封装方法及结构 |
| CN115274468A (zh) * | 2021-11-11 | 2022-11-01 | 天芯互联科技有限公司 | 芯片的封装方法以及封装机构 |
-
2023
- 2023-05-19 CN CN202310571746.7A patent/CN116525567A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130009325A1 (en) * | 2010-03-18 | 2013-01-10 | Nec Corporation | Semiconductor element-embedded substrate, and method of manufacturing the substrate |
| CN106158772A (zh) * | 2015-03-27 | 2016-11-23 | 蔡亲佳 | 板级嵌入式封装结构及其制作方法 |
| CN105140213A (zh) * | 2015-09-24 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种芯片封装结构及封装方法 |
| CN210897251U (zh) * | 2020-01-03 | 2020-06-30 | 深圳市芯友微电子科技有限公司 | 一种分立器件的封装结构 |
| CN113643990A (zh) * | 2021-06-29 | 2021-11-12 | 华宇华源电子科技（深圳）有限公司 | 一种提高器件强度的板级封装方法及结构 |
| CN115274468A (zh) * | 2021-11-11 | 2022-11-01 | 天芯互联科技有限公司 | 芯片的封装方法以及封装机构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US5504372A (en) | Adhesively sealed metal electronic package incorporating a multi-chip module | |
| TWI226110B (en) | Package with stacked substrates | |
| TW201631722A (zh) | 功率轉換電路的封裝模組及其製造方法 | |
| KR101278393B1 (ko) | 파워 패키지 모듈 및 그의 제조방법 | |
| KR20010020844A (ko) | 열전달 효율이 향상된 열전 모듈 및 그 제조 방법 | |
| JPH0294532A (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| TWI648834B (zh) | 半導體封裝結構及其製作方法 | |
| JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
| CN116525567A (zh) | 一种半导体封装结构 | |
| CN105390477B (zh) | 一种多芯片3d二次封装半导体器件及其封装方法 | |
| TW201110250A (en) | Package substrate structure and method of forming same | |
| CN115966522A (zh) | 一种带围坝内埋式芯片封装结构及封装方法 | |
| CN108346628A (zh) | 一种功率模块及其制造方法 | |
| JP2001144203A (ja) | キャビティダウン型ｂｇａパッケージ | |
| CN208111646U (zh) | 微型微波器件的三维封装结构 | |
| WO2008138182A1 (fr) | Diode électroluminescente de type à puce | |
| CN221149993U (zh) | 半导体封装和供电模块 | |
| CN213601858U (zh) | 一种芯片电极焊接互联密集型封装结构 | |
| CN116705726B (zh) | 一种免焊模块封装结构及其双面散热模块封装结构 | |
| JP3938017B2 (ja) | 電子装置 | |
| KR102683179B1 (ko) | 양면 냉각 전력 모듈 및 그 제조방법 | |
| EP4386838A1 (en) | Semiconductor package, package forming method, and power supply module | |
| KR102552424B1 (ko) | 반도체 패키지 | |
| CN217280846U (zh) | 一种多芯片模组封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |