CN111261526A - 封装结构及其制备方法 - Google Patents
封装结构及其制备方法 Download PDFInfo
- Publication number
- CN111261526A CN111261526A CN202010060213.9A CN202010060213A CN111261526A CN 111261526 A CN111261526 A CN 111261526A CN 202010060213 A CN202010060213 A CN 202010060213A CN 111261526 A CN111261526 A CN 111261526A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- passivation layer
- electronic device
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 82
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 208
- 239000002184 metal Substances 0.000 claims abstract description 208
- 238000002161 passivation Methods 0.000 claims abstract description 167
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 336
- 238000000034 method Methods 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 34
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 12
- 229920001451 polypropylene glycol Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 5
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920003192 poly(bis maleimide) Polymers 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- -1 diode Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供一种封装结构及其制备方法，所述制备方法包括：提供金属板，在所述金属板的背面形成第一钝化层；蚀刻所述金属板，以形成金属走线；在所述第一钝化层之设有所述金属走线的一侧形成第二钝化层，所述第二钝化层包覆所述金属走线；在所述第一钝化层和所述第二钝化层中分别形成与所述金属走线连接的金属柱，所述第一钝化层、所述第二钝化层、所述金属走线和所述金属柱共同构成重布线层；在所述重布线层上形成容纳腔，将电子器件封装于所述容纳腔中，所述电子器件的顶面和底面分别位于所述金属走线的两侧。本申请所述封装结构的制备方法用以提高封装结构的集成度和降低封装结构的生产成本。
Description
技术领域
本发明涉及封装技术领域，特别涉及一种封装结构及其制备方法。
背景技术
电子产品的飞速发展要求封装结构朝着面积更小、厚度更薄的方向不断演进。现有的芯片埋入式封装结构受现有制备方法限制，产品集成度低且生产成本高。
发明内容
本申请提供一种封装结构及其制备方法，用以提高封装结构的集成度和降低封装结构的生产成本。
本申请所述封装结构的制备方法，包括：
提供金属板，在所述金属板的背面形成第一钝化层；
蚀刻所述金属板，以形成金属走线；
在所述第一钝化层之设有所述金属走线的一侧形成第二钝化层，所述第二钝化层包覆所述金属走线；
在所述第一钝化层和所述第二钝化层中分别形成与所述金属走线连接的金属柱，所述第一钝化层、所述第二钝化层、所述金属走线和所述金属柱共同构成重布线层；
在所述重布线层上形成容纳腔，将电子器件封装于所述容纳腔中，所述电子器件的顶面和底面分别位于所述金属走线的两侧。
本申请所述的制备方法，通过先形成所述金属走线，然后在所述金属走线的相对两个表面形成金属柱以构成重布线层中的金属线路，通过设置金属柱设于金属走线的两个表面的位置从而实现金属线路的灵活设计，以支持根据不同电子器件构成不同金属线路，金属线路构成灵活，通过所述第一钝化层、所述第二钝化层、所述金属走线和所述金属柱共同构成重布线层，然后将电子器件封装于所述重布线层中，所述电子器件的顶面和底面分别位于所述金属走线的两侧，即线路层(金属走线)布置在芯片(电子器件)的侧边，芯片(电子器件)贯穿线路层的两侧，这样的制作工艺有利于封装结构的小型化。可以理解的是，第一钝化层和第二钝化层为封装所述电子器件的封装体，电子器件封装于封装体中，金属走线和金属柱为形成于封装体中的金属线路，金属线路设于电子器件的周围，露出封装体的电子器件的焊盘与通过构图设计的金属线路连接能达到重布线的目的，从而不需要在封装体的表面再形成重布线层。也就是说，本申请利于重布线层的厚度空间同时布置线路层和封装芯片，能够有效降低封装结构的厚度，同时还减少了制备步骤，制备方法简单，提高了封装结构的集成度和成本竞争力。而且，在封装体内部金属线路形成之后再封装电子器件，若封装体内部的金属线路制程不良，则可提前剔除，避免在电子器件封装之后形成制程不良的走线而导致电子器件的损失，有效降低电子器件的损失，提升了封装结构的制备良率和可靠性。
需要了解的是，本申请的制备方法对于封装较厚的电子器件和焊盘较多的电子器件来说，降低厚度和成本的效果和提高封装结构制备良率的效果更好。举例来说，对于焊盘较多的电子器件来说，在封装过程中需要制作更多层外部走线，然而，外部走线层数太多明显会大大增加电子器件的厚度，降低封装结构的集成度。同时由于外部走线层太多也会造成制程过程中外部走线不良的概率，增大封装结构的不良率。通过本申请的制备方法，将外部走线形成于封装电子器件的封装体中，能将外部走线变为内部走线，即在封装体的厚度空间同时布置线路层和封装芯片，大大减少封装结构的厚度，同时在内部走线制作好之后，会对内部走线进行质量检测，然后才会将电子器件封装于封装体中，从而能保证电子器件封装于优良的内部走线的封装体中，在提高封装结构的集成度、制备良率和可靠性的同时降低生产成本。
一种实施方式中，所述第一表面到所述金属走线背向所述第一钝化层的表面的距离小于所述第一表面到所述顶面的距离。换言之，所述电子器件的厚度略小于所述重布线层的厚度，从而保证封装结构的厚度足够小，不光有效提升封装结构的集成度，还利于封装于重布线层中的电子器件散热，有效提高封装结构的电性能。
一种实施方式中，所述顶面到所述重布线层的第二表面的距离为20μm～80μm。也就是说，重布线层的厚度仅仅比电子器件的厚度厚20μm～80μm，换言之，封装结构的整体厚度很薄，封装结构的集成度大大提升，且封装于电子器件顶面的封装材料的厚度很薄，有效保证电子器件散热，有效提高封装结构的电性能。
一种实施方式中，所述在所述第一钝化层和所述第二钝化层中分别形成与所述金属走线连接的金属柱包括：在所述第一钝化层和所述第二钝化层分别形成开口，所述开口露出所述金属走线；在所述开口中形成所述金属柱。通过控制形成于所述第一钝化层和所述第二钝化层上所述开口的位置，以使形成于所述开口的所述金属柱与所述金属走线构成所述重布线层中的金属线路，所述开口可根据所述电子器件合理设置，以使构成的金属线路与电子器件相匹配。
一种实施方式中，通过激光开孔工艺在所述第一钝化层和所述第二钝化层分别形成所述开口。通过激光开孔的方式在所述第一钝化层和所述第二钝化层上形成所述开口更加方便快速，且能保证所述开口的精度，从而保证形成于所述开口中的金属柱的精度，进而保证封装结构的电性能。
一种实施方式中，形成于所述第一钝化层的开口和形成于所述第二钝化层的开口相对设置和/或错位设置。本实施例中，部分形成于所述第一钝化层的开口与部分形成于所述第二钝化层的开口相对设置，部分形成于所述第一钝化层的开口和形成于所述第二钝化层的开口错位设置，以保证形成于所述第一钝化层和所述第二钝化层中的所述金属柱与所述金属走线形成重布金属线路。
一种实施方式中，通过电镀工艺在所述开口中形成所述金属柱。当然，在其他实施例中，还可以通过化学镀工艺或其他工艺在所述开口中形成所述金属柱。
一种实施方式中，所述第一钝化层的材料为树脂，所述第一钝化层通过压合工艺形成于所述金属板的背面。树脂例如为环氧树脂、双马来酰亚胺三嗪树脂、或者聚丙二醇(Poly propylene glycol，PPG)等，通过压合工艺使得所述第一钝化层更加紧密的贴合于所述金属板的背面。
一种实施方式中，所述第二钝化层的材料为树脂，所述第二钝化层通过压合工艺形成于所述第一钝化层之设有所述金属走线的一侧。树脂例如为环氧树脂、双马来酰亚胺三嗪树脂、或者聚丙二醇(Poly propylene glycol，PPG)等，本实施例中的所述第二钝化层与所述第一钝化层的材料相同。通过压合工艺使得所述第二钝化层填满所述金属走线之间的空隙，更好的包覆所述金属走线。
一种实施方式中，所述电子器件包括芯片、阻容、二极管中的一种。本实施例中，所述电子器件为芯片。当然，在其他实施例中，所述电子器件还可以是阻容、二极管或其他种类的电子器件。
一种实施方式中，在蚀刻所述金属板的过程中还形成牺牲走线，在形成所述金属柱的同时在所述第一钝化层形成第一牺牲柱，及在所述第二钝化层中形成第二牺牲柱，所述第一牺牲柱和所述第二牺牲柱连接在所述牺牲走线的两侧，三者共同构成待去除材料，所述待去除材料呈闭环架构，在所述重布线层形成所述容纳腔的过程为蚀刻所述待去除材料，以形成所述容纳腔。通过在形成金属走线的同时形成牺牲走线，在形成金属柱的同时形成第一牺牲柱和第二牺牲柱，以形成待去除材料，从而便于定位所述容纳腔的位置，后续形成所述容纳腔时，直接通过蚀刻去除待去除材料即可形成所述容纳腔，更加便于所述容纳腔的快速形成，有效提高生产效率。
一种实施方式中，所述将电子器件封装于所述容纳腔的过程为在所述重布线层的第一表面形成粘胶层，将所述电子器件装于所述容纳腔内，且所述电子器件的焊盘与所述粘胶层连接，在所述容纳腔内填充封装材料以封装所述电子器件。通过粘胶层暂时将所述电子器件固定在所述容纳腔中，以使电子器件在封装过程中不会发生偏斜，在电子器件封装结束后撕下粘胶层，以使电子器件的焊盘露出所述重布线层的第一表面，以便于电子器件的焊盘与其他线路连接。
一种实施方式中，所述制备方法还包括在所述重布线层的第一表面形成第一线层，在所述重布线层的第二表面形成第二线层，所述第一线层和所述第二线层通过所述重布线层连通，露出所述第一表面的所述电子器件的焊盘通过所述第一线层与所述第二线层连接。可以理解的是，所述第一线层和所述第二线层通过所述重布线层中的金属线路实现电连接，从而实现所述电子器件的焊盘通过所述第一线层连通到所述第二线层。
一种实施方式中，所述制备方法还包括在所述第一线层和所述第二线层的表面分别形成防焊层。所述防焊层用于保护所述第一线层和所述第二线层，以防止第一线层和第二线层暴露在空气中发生氧化，影响第一线层和第二线层的电性能，且防止所述第一线层和所述第二线层不需要与其他结构进行焊接部分发生意外焊接的情况。
本申请的封装结构通过上述制备方法制作形成，所述封装结构安装于移动电子设备的电路板上。
本申请所述的制备方法，通过所述第一钝化层、所述第二钝化层、所述金属走线和所述金属柱共同构成重布线层，然后将电子器件封装于所述重布线层中，所述电子器件的顶面和底面分别位于所述金属走线的两侧，即线路层(金属走线)布置在芯片(电子器件)的侧边，芯片(电子器件)贯穿线路层的两侧，这样的制作工艺有利于封装结构的小型化。可以理解的是，第一钝化层和第二钝化层为封装所述电子器件的封装体，电子器件封装于封装体中，金属走线和金属柱为形成于封装体中的金属线路，金属线路设于电子器件的周围，露出封装体的电子器件的焊盘与通过构图设计的金属线路连接能达到重布线的目的，从而不需要在封装体的表面再形成重布线层。也就是说，本申请利于重布线层的厚度空间同时布置线路层和封装芯片，能够有效降低封装结构的厚度，同时还减少了制备步骤，制备方法简单，提高了封装结构的集成度和成本竞争力。而且，在封装体内部金属线路形成之后再封装电子器件，若封装体内部的金属线路制程不良，则可提前剔除，避免在电子器件封装之后形成制程不良的走线而导致电子器件的损失，有效降低电子器件的损失，提升了封装结构的制备良率和可靠性。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案，下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1是本申请实施例提供的封装结构的制备方法制备的封装结构应用于电子设备的结构示意图。
图2是本申请实施例提供的封装结构的制备方法的流程示意图。
图3-图4是图2提供的封装结构的制备方法的具体工艺示意图。
图5是图4所示的部分金属走线的俯视结构示意图。
图6-图13是图2提供的封装结构的制备方法的具体工艺示意图。
图14是图2提供的封装结构的制备方法的另一实施例的具体工艺示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
本申请实施例提供的一种封装结构的制备方法，通过本申请的制备方法制备的封装结构能应用于移动电子设备、平板电脑、电子书阅读器、笔记本电脑、车载设备或可穿戴设备等具有封装结构的电子设备中。如图1，移动电子设备以手机为例，手机100包括壳体10、电路板20和封装结构30，封装结构30连接于电路板20上，并与电路板20共同设置于壳体10内。具体的，电路板20可以是手机100的主板，封装结构30与主板电连接。通过本申请制备方法制备的封装结构30厚度小，具有很好的散热效果。从而使得具有本申请提供的封装结构30的电子设备散热性能和稳定性具有了显著提升，也满足轻量化设计的需求。
请参阅图2，图2是本申请实施例提供的上述封装结构30的制备方法的流程示意图。所述封装结构30的制备方法包括如下的S110～S160。
S110：提供金属板31，在金属板31的背面形成第一钝化层32。
具体的，请参阅图3，本实施例的金属板31的材料为金属铜。第一钝化层32的材料为绝缘的树脂材料，例如为环氧树脂、双马来酰亚胺三嗪树脂、或者聚丙二醇(Polypropylene glycol，PPG)等。第一钝化层32通过压合工艺形成于金属板31的背面。通过压合工艺使得第一钝化层32更加紧密的贴合于金属板31的背面。当然，在其他实施例中，金属板31的材料还可以包括金属铝等导电材料。第一钝化层32还可以通过其他方式形成于金属板31的背面。
S120：蚀刻金属板31，以形成金属走线31a。
具体的，请参阅图4和图5，从金属板31的正面朝向背面蚀刻金属板31，以在第一钝化层32上形成金属走线31a。金属走线31a可以通过构图工艺形成，例如采用刻蚀工艺对金属板31进行图案化，从而形成金属走线31a。金属走线31a的具体图案根据封装的电子器件的需要设置。图4中的金属走线31a有两个走线部分a1通过位于其背向第一钝化层32一侧的线路a2连接，背向第一钝化层32的线路a2连接两个走线部分a1仅仅是用于表示两个走线部分a1是连通的状态，其俯视图如图5所示。本实施例中，在蚀刻金属板31的过程中还形成牺牲走线31b，牺牲走线31b用于在后续工艺中便于容纳腔的形成，牺牲走线31b和金属走线31a同时形成，在简化工艺的同时提高了产品的生产效率，进而提高了产品成本竞争力。
S130：在第一钝化层32之设有金属走线31a的一侧形成第二钝化层33，第二钝化层33包覆金属走线31a。
具体的，请参阅图6，第二钝化层33通过压合工艺形成于第一钝化层32之设有金属走线31a的一侧，第二钝化层33填满金属走线31a的空隙并与第一钝化层32压接，以使第一钝化层32和第二钝化层33共同包覆金属走线31a。第二钝化层33压合于第一钝化层32设有金属走线31a一侧时也同时包覆牺牲走线31b。可以理解的是，第一钝化层32和第二钝化层33通过压合形成包覆金属走线31a和牺牲走线31b的封装体。本实施例中，第二钝化层33的材料为绝缘的树脂材料，例如为环氧树脂、双马来酰亚胺三嗪树脂、或者聚丙二醇(Polypropylene glycol，PPG)等。本实施例中的第二钝化层33与第一钝化层32的材料相同。通过压合工艺使得第二钝化层33填满金属走线31a和牺牲走线31b的空隙，从而能够更好的包覆金属走线31a和牺牲走线31b。当然，在其他实施例中，第二钝化层33与第一钝化层32的材料可以不同。第二钝化层33形成于第一钝化层32之设有金属走线31a的一侧的方式不限于压合工艺。
S140：在第一钝化层32和第二钝化层33中分别形成与金属走线31a连接的金属柱34，第一钝化层32、第二钝化层33、金属走线31a和金属柱34共同构成重布线层30a。
具体的，请参阅图7-图8，首先在第一钝化层32和第二钝化层33分别形成开口，开口露出金属走线31a。为了便于理解，形成于第一钝化层32上的开口为第一开口321，形成于第二钝化层33上的开口为第二开口331。本实施例中，形成于第一钝化层32的第一开口321为多个，形成于第二钝化层33的第二开口331也为多个，部分形成于第一钝化层32的第一开口321与部分形成于第二钝化层33的第二开口331相对设置，另一部分形成于第一钝化层32的第一开口321和形成于第二钝化层33的第二开口331错位设置，以保证形成于第一钝化层32和第二钝化层33中的金属柱34与金属走线31a形成与电子器件匹配的金属线路。第一开口321和第二开口331分别形成于第一钝化层32和第二钝化层33的位置通过电子器件需要设置，通过控制形成于第一钝化层32的第一开口321和第二钝化层33的第二开口331的位置，以使后续形成于第一开口321和第二开口331的金属柱34与金属走线31a构成重布线层30a中与电子器件相匹配的金属线路。当然，其他实施例中，形成于第一钝化层32的第一开口321和形成于第二钝化层33的第二开口331根据需要相对设置或错位设置。
本实施例中，形成于第一钝化层32的第一开口321和形成于第二钝化层33的第二开口331通过激光开孔工艺形成。通过激光开孔的方式在第一钝化层32和第二钝化层33上分别形成第一开口321和第二开口331更加方便快速，且能保证第一开口321和第二开口331的精度，从而保证形成于第一开口321和第二开口331中的金属柱34的精度，进而保证封装结构30的电性能。当然，在其他实施例中，还可以通过其他开孔方式在第一钝化层32和第二钝化层33上分别形成开口。
在第一钝化层32和第二钝化层33上分别形成第一开口321和第二开口331的同时，在第一钝化层32和第二钝化层33上形成缺口，形成于第一钝化层32的缺口为第一缺口322，形成于第二钝化层33上的缺口为第二缺口332，第一缺口322和第二缺口332相对设置分别露出牺牲走线31b的两侧。
然后在第一开口321和第二开口331中分别形成金属柱34，第一钝化层32、第二钝化层33、金属走线31a和金属柱34共同构成重布线层30a。可以理解的是，金属柱34与金属走线31a构成重布线层30a中的金属线路。第一钝化层32和第二钝化层33构成封装金属线路的封装体，也就是说，金属线路设于第一钝化层32和第二钝化层33形成的封装体内，且形成于第一钝化层32的金属柱34露出重布线层30a的第一表面301，重布线层30a的第一表面301即为第一钝化层32背向金属走线31a的表面，形成于第二钝化层33层的金属柱34露出重布线层30a的第二表面302，重布线层30a的第二表面302即为第二钝化层33背向金属走线31a的表面。本实施例中，金属柱34的材料为金属铜，金属柱34通过电镀工艺形成于第一开口321和第二开口331中。当然，在其他实施例中，金属柱34的材料还可以包括金属铝等导电材料。金属柱34还可以通过化学镀工艺或其他工艺形成于第一开口321和第二开口331中。
在第一开口321和第二开口331中形成金属柱34的同时还在第一钝化层32形成第一牺牲柱351，及在第二钝化层33中形成第二牺牲柱352，第一牺牲柱351和第二牺牲柱352连接在牺牲走线31b的两侧，三者共同构成待去除材料，待去除材料呈闭环架构。具体的，待去除材料包括第一牺牲柱351、第二牺牲柱352、牺牲走线31b及由三者共同包围的部分第一钝化层32和第二钝化层33，闭环架构为长方体形状。本实施例中，第一牺牲柱351和第二牺牲柱352的材料和金属柱34相同，其形成工艺也和金属柱34相同。通过形成待去除材料，从而便于定位容纳腔的位置，后续形成容纳腔时，直接通过蚀刻去除待去除材料即可形成容纳腔，更加便于容纳腔的快速形成，有效提高生产效率。当然，在其他实施例中，闭环架构可以是包括圆柱形或长方体形的任意形状。形成第一牺牲柱351和第二牺牲柱352的工艺可以与形成金属柱34的工艺不同。
S150：在重布线层30a上形成容纳腔36，将电子器件37封装于容纳腔36中，电子器件37的顶面371和底面372分别位于金属走线31a的两侧。
具体的，请参阅图9-图11，首先，蚀刻待去除材料，以形成容纳腔36，该容纳腔36贯穿重布线层30a的第一表面301和第二表面302。通过蚀刻第一牺牲柱351、第二牺牲柱352和牺牲走线31b即可同时将由三者共同包围的部分第一钝化层32和第二钝化层33去掉，大大减少了蚀刻剂的使用，降低了生产成本。然后，在重布线层30a的第一表面301形成粘胶层38，将电子器件37装于容纳腔36内，且电子器件37的焊盘373与粘胶层38连接，焊盘373设于电子器件37的底面372，在容纳腔36内填充封装材料39以封装电子器件37，电子器件37的顶面371和底面372分别位于金属走线31a的两侧，即线路层(金属走线31a)布置在芯片(电子器件37)的侧边，芯片(电子器件37)贯穿线路层的两侧，这样的制作工艺有利于封装结构30的小型化。
本实施例中，电子器件37为芯片，例如为CPU芯片、射频驱动芯片或者其他处理器的芯片。填充于容纳腔36中的封装材料39为绝缘的树脂材料，例如为环氧树脂、双马来酰亚胺三嗪树脂、或者聚丙二醇(Poly propylene glycol，PPG)等。通过粘胶层38暂时将电子器件37固定在容纳腔36中，以使电子器件37在封装过程中不会发生偏斜，在电子器件37封装结束后撕下粘胶层38，以使电子器件37的焊盘373露出重布线层30a的第一表面301，以便于电子器件37的焊盘373与其他线路连接。当然，在其他实施例中，电子器件37还可以是阻容、二极管、电容、电感、电阻或其他种类的电子器件37。
本实施例中，如图11所示，电子器件37封装于容纳腔36后，第一表面301到金属走线31a背向第一钝化层32的表面的距离h1小于第一表面301到电子器件37的顶面371的距离h2。换言之，电子器件37的厚度略小于重布线层30a的厚度，从而保证封装结构30的厚度足够小，不光有效提升封装结构30的集成度，还利于封装于重布线层30a中的电子器件37散热，有效提高封装结构30的电性能。
本实施例中，电子器件37的顶面371到重布线层30a的第二表面302的距离h3为20μm～80μm。也就是说，重布线层30a的厚度仅仅比电子器件37的厚度厚20μm～80μm，换言之，封装结构30的整体厚度很薄，封装结构30的集成度大大提升，且封装于电子器件37顶面371的封装材料39的厚度也很薄，有效保证电子器件37散热，有效提高封装结构30的电性能。
S160：在重布线层30a的第一表面301形成第一线层40，在重布线层30a的第二表面302形成第二线层41。
具体的，请参阅图12，在封装电子器件37之后，在重布线层30a的第一表面301形成第一线层40，在重布线层30a的第二表面302形成第二线层41，第一线层40和第二线层41可以通过构图工艺形成。例如，第一线层40和第二线层41可以先采用物理气相沉积(PhysicalVapor Deposition，PVD)工艺、溅射工艺或者电镀工艺分别在第一表面301和第二表面302形成一层金属薄膜层，然后可以采用刻蚀等构图工艺对金属薄膜层进行图案化，从而形成第一线层40和第二线层41。其中，构成第一线层40和第二线层41的材料为金属铜。第一线层40与电子器件37的焊盘373和露出第一表面301的金属柱34连接，第二线层41与露出第二表面302的金属柱34连接，从而第一线层40和第二线层41通过重布线层30a连接，以使露出第一表面301的电子器件37的焊盘373通过第一线层40与第二线层41连接。可以理解的是，第一线层40和第二线层41通过重布线层30a中的金属线路实现电连接，从而实现电子器件37的焊盘373通过第一线层40连通到第二线层41。当然，在其他实施例中，构成第一线层40和第二线层41的材料为金属铝等导电材料。
如图13所示，在形成第一线层40和第二线层41后，在第一线层40和第二线层41的表面分别形成防焊层。具体的，防焊层分别形成于第一线层40和第二线层41背向重布线层30a的表面。防焊层可以为阻焊绿油层、或者采用塑封或者树脂层等不同具有保护功能的层。为了保证封装结构30能够与其他的部件进行电连接。在防焊层上开设了窗口。防焊层用于保护第一线层40和第二线层41，以防止第一线层40和第二线层41暴露在空气中发生氧化，影响第一线层40和第二线层41的电性能，且防止第一线层40和第二线层41不需要与其他结构进行焊接部分发生意外焊接的情况。
为了方便理解，将设置于第一线层40上的防焊层称为第一防焊层42，在第一线层40上设置第一防焊层42时，通过采用注塑或者蒸镀的方式在第一线层40上形成第一防焊层42，并且在第一防焊层42上形成多个第一窗口421露出部分第一线层40，此时第一线层40具有外露在每个第一窗口421的第一连接端40a。通过设置的第一连接端40a可以用于与其他电路进行连接。还可在第一连接端40a设置焊球，以通过焊球将封装结构30与电子设备的主板连接。将设置于第二线层41上的防焊层称为第二防焊层43，在第二线层41上设置第二防焊层43时，通过采用注塑或者蒸镀的方式在第二线层41上形成第二防焊层43，并且在第二防焊层43上形成多个第二窗口431露出部分第二线层41，此时第二线层41具有外露在每个第二窗口431的第二连接端41a。通过设置的第二连接端41a可以用于与其他电路进行连接。
本实施例中，金属走线31a仅仅为一层。当然，在其他实施例中，请参阅图14，金属走线31a为多层，其具体制备步骤为在第一钝化层32和第二钝化层33中分别形成与金属走线31a连接的金属柱34之后，在第二钝化层33上形成金属板，蚀刻金属板以形成又一金属走线31a，然后在第二钝化层33之设有又一金属走线31a一侧压合另一第二钝化层33，然后在另一第二钝化层33中形成与金属走线31a连接的金属柱34，如此重复，以形成多层金属走线31a。第一钝化层32、多层第二钝化层33、多层金属走线31a和多层金属柱34共同构成重布线层30a。具体的，金属走线31a的层数和金属走线31a的连接方式根据设于重布线层30a中的电子器件37设置，一般焊盘较多的电子器件37需要设置更多层金属走线31a和金属走线31a的连接方式更为复杂。同时，在形成金属走线31a和金属柱34的同时还分别形成牺牲走线、第一牺牲柱和第二牺牲柱，以使牺牲走线、第一牺牲柱和第二牺牲柱三者共同构成待去除材料，待去除材料呈闭环架构，以便于容纳腔的形成。
本申请的制备方法，通过先形成金属走线31a，然后在金属走线31a的相对两个表面形成金属柱34以构成重布线层30a中的金属线路，通过设置金属柱34设于金属走线31a的两个表面的位置从而实现金属线路的灵活设计，以支持根据不同电子器件37构成不同金属线路，金属线路构成灵活，还通过第一钝化层32、第二钝化层33、金属走线31a和金属柱34共同构成重布线层30a，然后将电子器件37封装于重布线层30a中，电子器件37的顶面371和底面372分别位于金属走线31a的两侧，即线路层(金属走线31a)布置在芯片(电子器件37)的侧边，芯片(电子器件37)贯穿线路层的两侧，这样的制作工艺有利于封装结构30的小型化。可以理解的是，第一钝化层32和第二钝化层33为封装电子器件37的封装体，电子器件37封装于封装体中，金属走线31a和金属柱34为形成于封装体中的金属线路，金属线路设于电子器件37的周围，露出封装体的电子器件37的焊盘373与通过构图设计的金属线路连接能达到重布线的目的，从而不需要在封装体的表面再形成重布线层30a。也就是说，本申请利于重布线层的厚度空间同时布置线路层和封装芯片，能够有效降低封装结构30的厚度，同时还减少了制备步骤，制备方法简单，提高了封装结构30的集成度和成本竞争力。而且，在封装体内部金属线路形成之后再封装电子器件37，若封装体内部的金属线路制程不良，则可提前剔除，避免在电子器件37封装之后形成制程不良的走线而导致电子器件37的损失，有效降低电子器件37的损失，提升了封装结构30的制备良率和可靠性。
需要了解的是，本申请的制备方法对于封装较厚的电子器件37和焊盘373较多的电子器件37来说，降低厚度和成本的效果和提高封装结构30制备良率的效果更好。举例来说，对于焊盘373较多的电子器件37来说，在封装过程中需要制作更多层外部走线，然而，外部走线层数太多明显会大大增加电子器件37的厚度，降低封装结构30的集成度。同时由于外部走线层太多也会造成制程过程中外部走线不良的概率，增大封装结构30的不良率。通过本申请的制备方法，将外部走线形成于封装电子器件37的封装体中，能将外部走线变为内部走线，即在封装体的厚度空间同时布置线路层和电子器件37，大大减少封装结构30的厚度，同时在内部走线制作好之后，会对内部走线进行质量检测，然后才会将电子器件37封装于封装体中，从而能保证电子器件37封装于优良的内部走线的封装体中，在提高封装结构30的集成度、制备良率和可靠性的同时降低生产成本。
以上，仅为本发明的部分实施例和实施方式，本发明的保护范围不局限于此，任何熟知本领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (13)
1.一种封装结构的制备方法，其特征在于，所述制备方法包括：
提供金属板，在所述金属板的背面形成第一钝化层；
蚀刻所述金属板，以形成金属走线；
在所述第一钝化层之设有所述金属走线的一侧形成第二钝化层，所述第二钝化层包覆所述金属走线；
在所述第一钝化层和所述第二钝化层中分别形成与所述金属走线连接的金属柱，所述第一钝化层、所述第二钝化层、所述金属走线和所述金属柱共同构成重布线层；
在所述重布线层上形成容纳腔，将电子器件封装于所述容纳腔中，所述电子器件的顶面和底面分别位于所述金属走线的两侧。
2.根据权利要求1所述的制备方法，其特征在于，所述第一表面到所述金属走线背向所述第一钝化层的表面的距离小于所述第一表面到所述顶面的距离。
3.根据权利要求2所述的制备方法，其特征在于，所述顶面到所述重布线层的第二表面的距离为20μm～80μm。
4.根据权利要求1-3任一项所述的制备方法，其特征在于，所述在所述第一钝化层和所述第二钝化层中分别形成与所述金属走线连接的金属柱包括：
在所述第一钝化层和所述第二钝化层分别形成开口，所述开口露出所述金属走线；
在所述开口中形成所述金属柱。
5.根据权利要求4所述的制备方法，其特征在于，通过激光开孔工艺在所述第一钝化层和所述第二钝化层分别形成所述开口。
6.根据权利要求5所述的制备方法，其特征在于，形成于所述第一钝化层的开口和形成于所述第二钝化层的开口相对设置和/或错位设置。
7.根据权利要求6所述的制备方法，其特征在于，通过电镀工艺在所述开口中形成所述金属柱。
8.根据权利要求7所述的制备方法，其特征在于，所述第一钝化层的材料为树脂，所述第一钝化层通过压合工艺形成于所述金属板的背面。
9.根据权利要求5-8任一项所述的制备方法，其特征在于，在蚀刻所述金属板的过程中还形成牺牲走线，在形成所述金属柱的同时在所述第一钝化层形成第一牺牲柱，及在所述第二钝化层中形成第二牺牲柱，所述第一牺牲柱和所述第二牺牲柱连接在所述牺牲走线的两侧，三者共同构成待去除材料，所述待去除材料呈闭环架构，在所述重布线层形成所述容纳腔的过程为蚀刻所述待去除材料，以形成所述容纳腔。
10.根据权利要求9所述的制备方法，其特征在于，所述将电子器件封装于所述容纳腔的过程为在所述重布线层的第一表面形成粘胶层，将所述电子器件装于所述容纳腔内，且所述电子器件的焊盘与所述粘胶层连接，在所述容纳腔内填充封装材料以封装所述电子器件。
11.根据权利要求10所述的制备方法，其特征在于，所述制备方法还包括在所述重布线层的第一表面形成第一线层，在所述重布线层的第二表面形成第二线层，所述第一线层和所述第二线层通过所述重布线层连通，露出所述第一表面的所述电子器件的焊盘通过所述第一线层与所述第二线层连接。
12.根据权利要求11所述的制备方法，其特征在于，所述制备方法还包括在所述第一线层和所述第二线层的表面分别形成防焊层。
13.一种如权利要求1-12任一项所述的制备方法所制作的封装结构，所述封装结构安装于移动电子设备的电路板上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010060213.9A CN111261526A (zh) | 2020-01-19 | 2020-01-19 | 封装结构及其制备方法 |
| PCT/CN2020/122407 WO2021143242A1 (zh) | 2020-01-19 | 2020-10-21 | 封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010060213.9A CN111261526A (zh) | 2020-01-19 | 2020-01-19 | 封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111261526A true CN111261526A (zh) | 2020-06-09 |
Family
ID=70952388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010060213.9A Pending CN111261526A (zh) | 2020-01-19 | 2020-01-19 | 封装结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111261526A (zh) |
| WO (1) | WO2021143242A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021143242A1 (zh) * | 2020-01-19 | 2021-07-22 | 华为技术有限公司 | 封装结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194703A (zh) * | 2010-03-16 | 2011-09-21 | 旭德科技股份有限公司 | 线路基板及其制作方法 |
| CN103903990A (zh) * | 2012-12-28 | 2014-07-02 | 欣兴电子股份有限公司 | 电子组件封装的制法 |
| CN104244582A (zh) * | 2013-06-13 | 2014-12-24 | 宏启胜精密电子(秦皇岛)有限公司 | 埋入式高密度互连印刷电路板及其制作方法 |
| CN106158772A (zh) * | 2015-03-27 | 2016-11-23 | 蔡亲佳 | 板级嵌入式封装结构及其制作方法 |
| US20170365572A1 (en) * | 2016-06-21 | 2017-12-21 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| CN109768026A (zh) * | 2018-12-20 | 2019-05-17 | 西安华为技术有限公司 | 埋入式基板及其制作方法 |
| CN110459483A (zh) * | 2019-07-10 | 2019-11-15 | 南通沃特光电科技有限公司 | 一种电容组件的制造方法和半导体叠层封装方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726240B1 (ko) * | 2005-10-04 | 2007-06-11 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
| US8772646B2 (en) * | 2011-03-29 | 2014-07-08 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| KR101693747B1 (ko) * | 2014-02-13 | 2017-01-06 | 삼성전기주식회사 | 전자소자 내장 기판 및 그 제조 방법 |
| CN108242434B (zh) * | 2016-12-23 | 2021-04-02 | 恒劲科技股份有限公司 | 基板结构及其制造方法 |
| CN111261526A (zh) * | 2020-01-19 | 2020-06-09 | 华为技术有限公司 | 封装结构及其制备方法 |
-
2020
- 2020-01-19 CN CN202010060213.9A patent/CN111261526A/zh active Pending
- 2020-10-21 WO PCT/CN2020/122407 patent/WO2021143242A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194703A (zh) * | 2010-03-16 | 2011-09-21 | 旭德科技股份有限公司 | 线路基板及其制作方法 |
| CN103903990A (zh) * | 2012-12-28 | 2014-07-02 | 欣兴电子股份有限公司 | 电子组件封装的制法 |
| CN104244582A (zh) * | 2013-06-13 | 2014-12-24 | 宏启胜精密电子(秦皇岛)有限公司 | 埋入式高密度互连印刷电路板及其制作方法 |
| CN106158772A (zh) * | 2015-03-27 | 2016-11-23 | 蔡亲佳 | 板级嵌入式封装结构及其制作方法 |
| US20170365572A1 (en) * | 2016-06-21 | 2017-12-21 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| CN109768026A (zh) * | 2018-12-20 | 2019-05-17 | 西安华为技术有限公司 | 埋入式基板及其制作方法 |
| CN110459483A (zh) * | 2019-07-10 | 2019-11-15 | 南通沃特光电科技有限公司 | 一种电容组件的制造方法和半导体叠层封装方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021143242A1 (zh) * | 2020-01-19 | 2021-07-22 | 华为技术有限公司 | 封装结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021143242A1 (zh) | 2021-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101681031B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US10381312B2 (en) | Semiconductor package and method of manufacturing the same | |
| KR102196173B1 (ko) | 반도체 패키지 및 제조 방법 | |
| KR101424777B1 (ko) | 집적 회로 패키지 시스템 | |
| KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20110084444A (ko) | 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들 | |
| US20030173577A1 (en) | Chip scale package and method of fabricating the same | |
| US8367473B2 (en) | Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof | |
| EP3147942B1 (en) | Semiconductor package, semiconductor device using the same and manufacturing method thereof | |
| KR101809521B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR101858954B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| KR101837514B1 (ko) | 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지 | |
| KR101944007B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| US9299650B1 (en) | Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof | |
| US20120286410A1 (en) | Semiconductor device packaging method and semiconductor device package | |
| US20040127011A1 (en) | [method of assembling passive component] | |
| TW201603665A (zh) | 印刷電路板、用以製造其之方法及具有其之層疊封裝 | |
| US20130249073A1 (en) | Integrated circuit packaging system with support structure and method of manufacture thereof | |
| KR20170093277A (ko) | 센서 패키지 및 이의 제조 방법 | |
| CN111261526A (zh) | 封装结构及其制备方法 | |
| US9305809B1 (en) | Integrated circuit packaging system with coreless substrate and method of manufacture thereof | |
| KR100818116B1 (ko) | 반도체 패키지 | |
| US20190252325A1 (en) | Chip package structure and manufacturing method thereof | |
| CN114695316A (zh) | 用于半导体器件和外部部件的三维封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200609 |