CN109585403A - 传感器封装件及其制作方法 - Google Patents

传感器封装件及其制作方法 Download PDF

Info

Publication number
CN109585403A
CN109585403A CN201710906132.4A CN201710906132A CN109585403A CN 109585403 A CN109585403 A CN 109585403A CN 201710906132 A CN201710906132 A CN 201710906132A CN 109585403 A CN109585403 A CN 109585403A
Authority
CN
China
Prior art keywords
sensor
layer
encapsulated layer
diameter
encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710906132.4A
Other languages
English (en)
Other versions
CN109585403B (zh
Inventor
许哲玮
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Ltd By Share Ltd filed Critical Phoenix Pioneer Ltd By Share Ltd
Priority to CN201710906132.4A priority Critical patent/CN109585403B/zh
Publication of CN109585403A publication Critical patent/CN109585403A/zh
Application granted granted Critical
Publication of CN109585403B publication Critical patent/CN109585403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种传感器封装件，包括传感器、封装层、线路重布层、感光介电层以及导电柱。封装层的上表面与传感器的主动面共平面，且暴露出传感器的主动面。线路重布层覆盖于传感器的主动面与封装层的上表面上。感光介电层覆盖于线路重布层、封装层与传感器的主动面上。导电柱设置于传感器周围而贯穿封装层，并电性连接至线路重布层与传感器的主动面。其中，各导电柱在封装层的上表面的截面具有第一直径，各导电柱在封装层的相对下表面的截面具有第二直径，而各导电柱的第一直径小于第二直径。

Description

传感器封装件及其制作方法
技术领域
本发明涉及一种半导体封装件及其制作方法，且特别涉及一种传感器封装件及其制作方法。
背景技术
随着科技不断进步，各种感测技术的应用日增，例如指纹传感器与互补式金属氧化物半导体影像传感器应用在携带式消费电子产品的重要性增加。封装技术对传感器的封装要求相较于传统集成电路封装更复杂。例如影像传感器将入射光转换成电信号的光敏感光区域来撷取影像，而指纹传感器包括电容式感测方式与光学式感测方式，是将手指（导体）引起的电容差异或光线差异转换成电信号来撷取指纹数据。传感器封装需包括感测窗，以监测透射光或感应电荷，且同时减少不欲的寄生光与电荷。当传感器芯片放置于封装结构内时，感测窗尺寸与封装结构高度均需符合相对规范。
图1为现有的指纹传感器封装件10的操作示意图。如图1所示，现有的指纹传感器封装件10的原理是将高密度的电容传感器12或是压力传感器等微型化传感器，整合于芯片14中，待手指16按压保护玻璃18表面时，芯片14的内部微型电容传感器12会根据指纹波峰与波谷聚集而产生的不同电荷量，形成指纹影像。
请参照图2，其为传统的打线焊接（wire bound，WB）封装件的示意图。传感器封装件20包括感测组件21、载板22、封胶23以及多条导线24。感测组件21配置于载板22上，并位于封胶23中。打线焊接是利用导线24连接感测组件21的电性接点（electric pad）与载板22，使其电性导通。之后，感测组件21通过导线24与载板22的引脚（图未示）电性连接，引脚穿过封胶23延伸而出，并通过焊料与基板电性连接（图未示），以传送信号。
但由于传统传感器封装件20使用打线方式连接，导线24自感测组件21上表面向上延伸再弯曲，导线24增加封胶23所需要的高度，故传感器封装件20的总高度难以降低，不适合应用于图1所示的玻璃内层式（under glass）产品，不符合产品薄化的需求。
请参照图3，其为现有的硅穿孔（through silicon via，TSV，也称做硅通孔）封装件30的示意图。硅穿孔封装是一种穿透硅晶圆或芯片的垂直互连技术。硅穿孔封装件30在芯片32上以蚀刻或雷射方式制造穿硅导孔34，再以导电材料如铜、多晶硅、钨等物质填充穿硅导孔34，形成导电柱36。现有的硅穿孔封装工艺是将内埋有穿硅导孔34的芯片32覆晶接合在基板31上，并填入封胶33保护。
然而，在芯片32本身钻孔并填充导电柱36的工艺对于精确度的要求很高，工艺条件较严苛。一旦有微小失误的结果往往需要报废整颗芯片，导致硅穿孔封装工艺的成本过高，不利于产品普及。故如何开发一种得以解决上述现有技术各种缺陷的工艺，以提升薄化产品，并降低制造成本，实为目前亟欲解决的课题之一。
发明内容
因此，本发明的目的在于提供一种传感器封装件及其制作方法，以大板面封装（panel level packaging）工艺与硅外穿孔（through outside silicon via，TOSV）技术制作传感器封装件，其可以提升薄化产品，并降低制造成本。
根据上述目的，本发明提供一种传感器封装件，包括一传感器、一封装层、一第一线路重布层（redistribution layer，RDL）、一感光介电层（photo-imagible dielectriclayer, PID layer）以及多个导电柱。传感器具有至少一侧面、一背面与一主动面，主动面上包括有一感测区与多个电性接点。封装层用以包覆传感器的侧面与背面，且暴露出传感器的主动面。封装层具有相对的第一表面与第二表面，且封装层的第一表面邻接于传感器的主动面。第一线路重布层覆盖于传感器的主动面与封装层的第一表面上。第一线路重布层用以电性连接传感器的电性接点。感光介电层覆盖于第一线路重布层、封装层的第一表面与传感器的主动面上。导电柱设置于传感器周围而贯穿封装层。导电柱自封装层的第一表面电性连接第一线路重布层，延伸至封装层的第二表面。其中，各导电柱在封装层的第一表面的截面具有一第一直径，各导电柱在封装层的第二表面的截面具有一第二直径，而各导电柱的第一直径小于第二直径。第一直径约为第二直径的40%~80%。
于本发明的一实施例，各导电柱的第一直径为第二直径的40%~80%。
于本发明的一实施例，各导电柱突出于封装层的第一表面与第二表面，且导电柱突出于封装层的第一表面埋设于第一线路重布层。
于本发明的一实施例，其中封装层的材质为高填料含量介电材，其包括占整体比例为70 wt.％～90 wt.％的填充剂。
于本发明的一实施例，感光介电层覆盖传感器的电性接点与感测区。传感器封装件还包括一光学胶及一保护玻璃。光学胶覆盖于感光介电层上。保护玻璃覆盖于光学胶上。光学胶用以黏结感光介电层与保护玻璃。
于本发明的一实施例，感光介电层覆盖传感器的电性接点，并且暴露出传感器的感测区。传感器封装件还包括一光学胶及一保护玻璃。光学胶覆盖于感光介电层与传感器的感测区上。保护玻璃覆盖于光学胶上。光学胶用以黏结感光介电层与保护玻璃。
于本发明的一实施例，传感器封装件还包括一第二线路重布层，覆盖于封装层的第二表面。第二线路重布层用以电性连接这些导电柱。
于本发明的一实施例，传感器封装件还包括一第二线路重布层，覆盖于封装层的第二表面，且各导电柱突出于封装层的第二表面埋设于第二线路重布层。
根据上述目的，本发明另外提供一种制作传感器封装件的方法。首先，提供一大板面载板（panel type carrier）与一可剥离膜，可剥离膜位于大板面载板表面上。接着，提供多个传感器，各传感器具有至少一侧面、一背面与一主动面，各主动面上包括有一感测区与多个电性接点。然后，利用可剥离膜把传感器固定于大板面载板上，传感器以主动面朝向大板面载板的方式固定。其后，形成一封装层，包覆可剥离膜、传感器的侧面与背面，封装层具有相对的一第一表面与一第二表面，且封装层的第一表面接触可剥离膜。并且，进行一钻孔工艺，以于各传感器周围形成多个贯孔（via hole）而贯穿封装层，其中各贯孔在封装层的第一表面的截面具有一第一直径，各贯孔在封装层的第二表面的截面具有一第二直径，而各贯孔的第一直径小于第二直径。第一直径约为第二直径的40%~80%。接着，填充贯孔，而于贯孔中形成多个导电柱（via plug），导电柱自封装层的第二表面延伸至封装层的第一表面。之后，自传感器与封装层去除可剥离膜与大板面载板。然后，形成一第一线路重布层，位于传感器的电性接点与导电柱上，第一线路重布层用以电性连接传感器的电性接点与导电柱。其后，形成一感光介电层，覆盖于第一线路重布层、封装层的第一表面与传感器的主动面上。并且，进行一切割工艺，用以切割感光介电层与封装层，使传感器彼此分离。
于本发明的一实施例，其中钻孔工艺包括贯穿可剥离膜与封装层，且填充这些贯孔的步骤包括使这些导电柱自封装层的第二表面延伸至可剥离膜。
其中，各导电柱的该第一直径为该第二直径的40%~80%。
综合上述，本发明通过硅外穿孔技术制作传感器封装件，在封装层内形成锥状导电柱，导电柱在传感器侧的直径与连接侧直径的比例为40%~80%。利用此导电柱作为传感器与外部印刷电路板之间的导电结构，使本发明具有超薄封装结构与降低制造成本的优点。此外，由于本发明采用大板面工艺，可以把众多传感器固定于大板面载板上批量进行工艺，因此本发明的批次产量可以是现有技术的数倍，大幅提升工艺效率。
附图说明
图1为现有的指纹传感器封装件的操作示意图。
图2为传统打线焊接封装件的示意图。
图3为现有的硅穿孔封装件的示意图。
图4为本发明的制作传感器封装件的方法的流程示意图。
图5A、图5B及图6至图12为本发明第一实施例制作传感器封装件的方法的剖视示意图，其中，图5B为图5A的制作方法的俯视示意图，图9B为图9A的制作方法的俯视示意图。
图13为本发明第二实施例所制作的传感器封装件的剖视示意图。
图14为本发明第三实施例所制作的传感器封装件的剖视示意图。
附图标记说明
10-指纹传感器封装件
12-电容传感器
14、32-芯片
16-手指
18-保护玻璃
20-打线焊接封装件
21-感测组件
22-载板
23-封胶
24-导线
30-硅穿孔封装件
31-基板
34-穿硅导孔
36-导电柱
33-封胶
40、42、44-步骤
46、48、50-步骤
52、54、56-步骤
58、60-步骤
100-传感器封装件
102-大板面载板
103-可剥离膜
104-传感器
104a-主动面
104b-背面
104c-侧面
105-封装层
105a-第一表面
105b-第二表面
106-感测区
108-电性接点
110-贯孔
120-导电柱
130-第一线路重布层
134-第二线路重布层
140-感光介电层
142-光学胶
144-介电层
150-保护玻璃
160-印刷电路板
162-电性连接组件
200、300-传感器封装件。
具体实施方式
关于本发明的优点与精神可以通过以下发明详述及附图得到进一步的了解。本发明较佳实施例的制造及使用详细说明如下。必须了解的是本发明提供了许多可应用的创新概念，在特定的背景技术之下可以做广泛的实施。此特定的实施例仅以特定的方式表示，以制造及使用本发明，但并非限制本发明的范围。
图4为本发明制作传感器封装件的方法的流程示意图；图5A、图5B以及图6至图12为本发明第一实施例制作传感器封装件的方法的剖视示意图；图5B为图5A的传感器封装件半成品的俯视示意图。如图4的步骤40、步骤42、图5A与图5B所示，制作传感器封装件的步骤40先提供大板面载板（panel type carrier）102与一可剥离膜103，可剥离膜103位于大板面载板102表面上。其中，可剥离膜103可为所谓的离型膜（release film）。另外，大板面载板102可包括金属材质，例如包括铁、不锈钢或铜。
如步骤42所示，接着进行传感器连接工艺。先提供多个传感器104，可以是指纹传感器（fingerprint sensor）或互补式金属氧化物半导体（CMOS）影像传感器。各传感器104表面定义有一主动面104a、一背面104b与至少一侧面104c。各主动面104a上包括有一感测区106与多个电性接点（electrical pad）108。然后，利用可剥离膜103把传感器104固定于大板面载板102上。传感器104以主动面104a朝下并面向大板面载板102的方式固定。其中图示为以一个大板面载板102乘载4个传感器104为例进行说明，而实际的传感器104数量不受图示所局限。
如图4的步骤44与图6所示，接着进行封装（molding）工艺。在大板面载板102上形成一封装层105，以包覆可剥离膜103、传感器104的侧面104c与背面104b。封装层105具有相对的一第一表面105a与一第二表面105b，且封装层105的第一表面105a接触可剥离膜103。
形成封装层105的步骤可包括将封装胶置入模具中（图未示），加热后通过浇道与浇口，注入已放好芯片与载板的模穴，完成压模程序，接着进行烘烤工艺，以固化封装层105。封装层105包括环氧树脂封装材料（epoxy molding compound，EMC，也称为固态封装材料），环氧树脂封装材料可包括二氧化硅、环氧树脂、硬化剂与耐燃剂。
于本实施例中，封装层105的材质可以为高填料含量介电材（high fillercontent dielectric material），例如为铸模化合物（molding compound），其以环氧树脂（epoxy）为主要基质，其占铸模化合物的整体比例约为8 wt.％～12 wt.％，并掺杂占整体比例约70 wt.％～90 wt.％的填充剂而形成。其中，填充剂可以包括二氧化硅及氧化铝，以达到增加机械强度、降低线性热膨胀系数、增加热传导、增加阻水及减少溢胶的功效。
并且如图4的步骤46与图7所示，进行一雷射钻孔工艺，以于各传感器104周围形成多个贯孔110，贯穿封装层105与可剥离膜103。其中各贯孔110在封装层105的第一表面105a的截面具有一第一直径，各贯孔110在封装层105的第二表面105b的截面具有一第二直径，而各贯孔110的第一直径小于第二直径。于本实施例中，第一直径约为第二直径的40%~80%。由于大板面载板102材质与封装层105及可剥离膜103不同，例如大板面载板102的金属材质硬度较高，因此使雷射钻孔工艺易于停止于大板面载板102表面。
接着如图4的步骤48与图8所示，利用导电材料填充贯孔110，而于贯孔110中形成多个导电柱120。例如，先进行一铜电镀工艺或一无电铜电镀工艺以于贯孔110内形成铜层，再进行一研磨工艺去除封装层105的第二表面105b的多余铜层。由于贯孔110贯穿可剥离膜103与封装层105，因此填充贯孔110的步骤包括使导电柱120自封装层105的第二表面105b延伸至可剥离膜103。导电柱120自封装层105的第二表面105b延伸至封装层105的第一表面105a，并可突出于封装层105的第一表面105a与第二表面105b。
之后如图4的步骤50与图9A及图9B所示，自传感器104与封装层105去除可剥离膜103与大板面载板102，翻转传感器104与封装层105。
然后如图4的步骤52与图10所示，于传感器104的电性接点108、导电柱120及部分的封装层105的第一表面105a上形成一第一线路重布层（redistribution layer，RDL）130。第一线路重布层130用以电性连接传感器104的电性接点108与导电柱120，其中导电柱120突出于封装层105的第一表面105a埋设于第一线路重布层130中。使传感器104得以借此向外作电性延伸。第一线路重布层130可以是单层结构基板，也可以是多层结构基板，层数不限。也即，传感器104扇出（fan out）的第一线路重布层130是直接在封装层105与传感器104表面形成，且封装层105与传感器104共平面。
要特别说明的是，当第一线路重布层130形成于高填料含量介电材的封装层105上时，则必须对封装层105的第一表面105a的至少一部分进行例如粗糙度控制等进一步的工艺。
其后如图4的步骤54与图11所示，形成一感光介电层140，覆盖于第一线路重布层130、封装层105暴露出的第一表面105a与传感器104暴露出的主动面104a上，且感光介电层140覆盖传感器104的电性接点108与感测区106。
如步骤56所示，其后进行切割工艺，用以切割感光介电层140与封装层105，使各传感器104彼此独立分离，以批次完成多个传感器封装件100，并使感光介电层140的边缘与封装层105的边缘齐平。切割后的大板面载板102成为独立载板，承载各别传感器104。通过传感器封装件100的扇出功能，以确定芯片逻辑闸（logic gate）输出能达到电路板上逻辑闸输入的最大数目。
接着如图4的步骤58、步骤60与图12所示，步骤58可选择性地在封装层105的第二表面105b上形成多个电性连接组件162。电性连接组件162可电性连接一印刷电路板（printed circuit board，PCB）160与导电柱120。传感器104与印刷电路板160通过传感器104外侧的导电柱120来连接，而导电柱120的形状是靠近传感器104端较小，而靠近印刷电路板160端较大。
步骤60还包括于感光介电层140的整个上表面形成一光学胶142，再于光学胶142上提供一保护玻璃150。其中光学胶142用以黏结感光介电层140与保护玻璃150。另外，光学胶142可以为光学胶带（optical clear adhesive，OCA）或液态光学胶（optical clearresin，OCR），于此并不加以限定。
在此，电性连接组件162可以是锡球（solder ball），即后续形成的传感器封装件为球栅数组封装（ball grid array，BGA）。球栅数组封装常用来固定并电性连接传感器104与电路板。球栅数组封装能提供比其他如双列直插封装（dual in-line package）或四侧引脚扁平封装（quad flat package）容纳更多的接脚，具有更短的平均导线长度，故具备更佳的高速效能。另外，在其他实施例中，电性连接组件162也可以是金、铜等导电凸块。
于其他实施例中，本发明导电柱120于封装层105的第二表面105b所暴露的部分为多个接触点（land），而后续形成的传感器封装件为平面网格数组封装（land grid array，LGA）。平面网格数组封装特点在于其针脚是位于插座上而非集成电路芯片上。平面网格数组封装的传感器104的接触点能直接被连接到印刷电路板上。与传统针脚在集成电路上的封装方式相比，可减少针脚损坏的问题并可增加脚位。
图13为本发明第二实施例所制作的传感器封装件200的剖视示意图。第二实施例与第一实施例的不同之处在于，第二实施例还包括用光学胶142取代感测区106上的局部感光介电层140的步骤。
详言之，如图13所示，进行一图案化工艺以去除感测区106上的部份感光介电层140。此时，感光介电层140可覆盖传感器104的电性接点108，而暴露出传感器104的感测区106。据此，之后于步骤60涂布光学胶142时，光学胶142即一并填入感光介电层140的凹槽中，使传感器封装件200的光学胶142覆盖于感光介电层140与传感器104的感测区106上。于此，光学胶142以液态光学胶为较佳。
第二实施例因应不同产品特性，例如传感器104是互补式金属氧化物半导体影像传感器时，传感器封装件200的结构可提升传感器104的感光能力。感测区106上的感光介电层140凹槽可作为传感器封装件200的感测窗，光学胶142容许高量的外部光线穿过，使传感器封装件200具有高感测能力。
图14为本发明第三实施例所制作的传感器封装件300的剖视示意图。第三实施例与第一实施例的不同之处在于，第三实施例还包括一第二线路重布层134与一介电层144。
如图14所示，例如于形成导电柱120之后（步骤50之后），形成电性连接组件162之前（步骤52、步骤54、步骤56或步骤58之前），于封装层105上形成第二线路重布层134与介电层144。此时，第二线路重布层134与介电层144覆盖于封装层105的第二表面105b，第二线路重布层134用以电性连接导电柱120与电性连接组件162，其中导电柱120突出于封装层105的第二表面105b埋设于第二线路重布层中。第二线路重布层134可重新分配外部接点（电性连接组件162或第二线路重布层134本身）的位置，以配合所需印刷电路板160。
综上所述，本发明通过硅外穿孔技术制作传感器封装件，在封装层内形成锥状导电柱，导电柱在传感器侧的直径与连接侧直径的比例为40%~80%。利用此导电柱作为传感器与外部印刷电路板之间的导电结构，使本发明具有超薄封装结构与降低制造成本的优点。此外，由于本发明采用大板面工艺，可以把众多传感器固定于大板面载板上批量进行工艺，因此本发明的批次产量可以是现有技术的数倍，大幅提升工艺效率。
以上所述仅为举例性，而非为限制性。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包括于本发明的保护范围中。

Claims (13)

1.一种传感器封装件，其特征在于，包括：
一传感器，具有至少一侧面、一背面与一主动面，该主动面上包括有一感测区与多个电性接点；
一封装层，用以包覆该传感器的该至少一侧面与该背面，且暴露出该传感器的该主动面，该封装层具有相对的一第一表面与一第二表面，且该封装层的该第一表面邻接于该传感器的该主动面；
一第一线路重布层，覆盖于该传感器的该主动面与该封装层的该第一表面上，该第一线路重布层用以电性连接该传感器的这些电性接点；
一感光介电层，覆盖于该第一线路重布层、该封装层的该第一表面与该传感器的该主动面上；以及
多个导电柱，设置于该传感器周围而贯穿该封装层，这些导电柱自该封装层的该第一表面电性连接该第一线路重布层，延伸至该封装层的该第二表面，其中各导电柱在该封装层的该第一表面的截面具有一第一直径，各导电柱在该封装层的该第二表面的截面具有一第二直径，而该第一直径小于该第二直径。
2.如权利要求1所述的传感器封装件，其特征在于，各导电柱的该第一直径为该第二直径的40%~80%。
3.如权利要求1所述的传感器封装件，其特征在于，各导电柱突出于该封装层的该第一表面与该第二表面，且该导电柱突出于该封装层的该第一表面埋设于该第一线路重布层。
4.如权利要求1所述的传感器封装件，其特征在于，该封装层的材质为高填料含量介电材，其包括占整体比例为70 wt.％～90 wt.％的填充剂。
5.如权利要求1所述的传感器封装件，其特征在于，该感光介电层覆盖该传感器的这些电性接点与该感测区。
6.如权利要求5所述的传感器封装件，其特征在于，还包括：
一光学胶，覆盖于该感光介电层上；以及
一保护玻璃，覆盖于该光学胶上，其中该光学胶用以黏结该感光介电层与该保护玻璃。
7.如权利要求1所述的传感器封装件，其特征在于，该感光介电层覆盖该传感器的这些电性接点，并且暴露出该传感器的该感测区。
8.如权利要求7所述的传感器封装件，其特征在于，还包括：
一光学胶，覆盖于该感光介电层与该传感器的该感测区上；以及
一保护玻璃，覆盖于该光学胶上，其中该光学胶用以黏结该感光介电层与该保护玻璃。
9.如权利要求1所述的传感器封装件，其特征在于，还包括一第二线路重布层，覆盖于该封装层的该第二表面，该第二线路重布层用以电性连接这些导电柱。
10.如权利要求3所述的传感器封装件，其特征在于，还包括一第二线路重布层，覆盖于该封装层的该第二表面，且各导电柱突出于该封装层的该第二表面埋设于该第二线路重布层。
11.一种制作传感器封装件的方法，其特征在于，包括：
提供一大板面载板与一可剥离膜，该可剥离膜位于该大板面载板表面上；
提供多个传感器，各传感器具有至少一侧面、一背面与一主动面，各主动面上包括有一感测区与多个电性接点；
利用该可剥离膜把这些传感器固定于该大板面载板上，这些传感器以这些主动面朝向该大板面载板的方式固定；
形成一封装层，包覆该可剥离膜、这些传感器的这些侧面与这些背面，该封装层具有相对的一第一表面与一第二表面，且该封装层的该第一表面接触该可剥离膜；
进行一钻孔工艺，以于各传感器周围形成多个贯孔而贯穿该封装层，其中各贯孔在该封装层的该第一表面的截面具有一第一直径，各贯孔在该封装层的该第二表面的截面具有一第二直径，而各贯孔的该第一直径小于该第二直径；
填充这些贯孔，而于这些贯孔中形成多个导电柱，这些导电柱自该封装层的该第二表面延伸至该封装层的该第一表面；
自这些传感器与该封装层去除该可剥离膜与该大板面载板；
形成一第一线路重布层，位于这些传感器的这些电性接点与这些导电柱上，该第一线路重布层用以电性连接这些传感器的这些电性接点与这些导电柱；
形成一感光介电层，覆盖于该第一线路重布层与该封装层的该第一表面上；以及
进行一切割工艺，用以切割该感光介电层与该封装层，使这些传感器彼此分离。
12.如权利要求11所述的制作传感器封装件的方法，其特征在于，该钻孔工艺包括贯穿该可剥离膜与该封装层，且填充这些贯孔的步骤包括使这些导电柱自该封装层的该第二表面延伸至该可剥离膜。
13.如权利要求11所述的制作传感器封装件的方法，其特征在于，各导电柱的该第一直径为该第二直径的40%~80%。
CN201710906132.4A 2017-09-29 2017-09-29 传感器封装件及其制作方法 Active CN109585403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710906132.4A CN109585403B (zh) 2017-09-29 2017-09-29 传感器封装件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710906132.4A CN109585403B (zh) 2017-09-29 2017-09-29 传感器封装件及其制作方法

Publications (2)

Publication Number Publication Date
CN109585403A true CN109585403A (zh) 2019-04-05
CN109585403B CN109585403B (zh) 2020-09-25

Family

ID=65914117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710906132.4A Active CN109585403B (zh) 2017-09-29 2017-09-29 传感器封装件及其制作方法

Country Status (1)

Country Link
CN (1) CN109585403B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571209A (zh) * 2018-05-18 2019-12-13 矽品精密工业股份有限公司 电子封装件及其制法
CN111291525A (zh) * 2020-02-17 2020-06-16 福州大学 考虑总线和非总线线网的层分配方法
WO2020248466A1 (zh) * 2019-06-14 2020-12-17 苏州敏芯微电子技术股份有限公司 背孔引线式压力传感器及其制备方法
CN112985471A (zh) * 2021-04-30 2021-06-18 深圳市汇顶科技股份有限公司 一种电容传感器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000574A (zh) * 2011-09-15 2013-03-27 新科金朋有限公司 形成具有响应于外部刺激的有源区域的半导体管芯的方法
CN103579145A (zh) * 2012-08-10 2014-02-12 欣兴电子股份有限公司 穿孔中介板及其制法与封装基板及其制法
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000574A (zh) * 2011-09-15 2013-03-27 新科金朋有限公司 形成具有响应于外部刺激的有源区域的半导体管芯的方法
CN103579145A (zh) * 2012-08-10 2014-02-12 欣兴电子股份有限公司 穿孔中介板及其制法与封装基板及其制法
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571209A (zh) * 2018-05-18 2019-12-13 矽品精密工业股份有限公司 电子封装件及其制法
WO2020248466A1 (zh) * 2019-06-14 2020-12-17 苏州敏芯微电子技术股份有限公司 背孔引线式压力传感器及其制备方法
CN111291525A (zh) * 2020-02-17 2020-06-16 福州大学 考虑总线和非总线线网的层分配方法
CN111291525B (zh) * 2020-02-17 2022-04-08 福州大学 考虑总线和非总线线网的层分配方法
CN112985471A (zh) * 2021-04-30 2021-06-18 深圳市汇顶科技股份有限公司 一种电容传感器及其制作方法
CN112985471B (zh) * 2021-04-30 2021-11-02 深圳市汇顶科技股份有限公司 一种电容传感器及其制作方法

Also Published As

Publication number Publication date
CN109585403B (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
JP5197961B2 (ja) マルチチップパッケージモジュールおよびその製造方法
JP5320611B2 (ja) スタックダイパッケージ
US7439099B1 (en) Thin ball grid array package
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
CN106158772B (zh) 板级嵌入式封装结构及其制作方法
US20020158318A1 (en) Multi-chip module
TWI666743B (zh) 感測器封裝件及其製作方法
CN109585403A (zh) 传感器封装件及其制作方法
CN105731354B (zh) 用于mems传感器器件的晶片级封装及对应制造工艺
CN110021557A (zh) 半导体装置封装及相关方法
US20150325528A1 (en) Method of manufacturing semiconductor device, and semiconductor device
TW201351579A (zh) 高密度立體封裝
WO2017041689A1 (zh) 传感芯片封装组件和具有该传感芯片封装组件的电子设备
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
US9147600B2 (en) Packages for multiple semiconductor chips
CN105633035B (zh) 封装基板及其半导体封装
KR101059629B1 (ko) 반도체 패키지 제조방법
US8354298B2 (en) Semiconductor device and manufacturing method of a semiconductor device
US7259028B2 (en) Test pads on flash memory cards
KR20140108934A (ko) 반도체 패키지 및 이를 포함하는 반도체 장치의 표면 온도 예측 방법
US6075281A (en) Modified lead finger for wire bonding
CN100466246C (zh) 用于封装的柔性基板
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
US8344491B2 (en) Multi-die building block for stacked-die package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200708

Address after: No. 17, 458 Xinxing Road, Hukou Township, Hsinchu County, Taiwan, China

Applicant after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Applicant before: PHOENIX & Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant