CN106098931B - 包括屏蔽结构的磁阻芯片封装件 - Google Patents

包括屏蔽结构的磁阻芯片封装件 Download PDF

Info

Publication number
CN106098931B
CN106098931B CN201610281200.8A CN201610281200A CN106098931B CN 106098931 B CN106098931 B CN 106098931B CN 201610281200 A CN201610281200 A CN 201610281200A CN 106098931 B CN106098931 B CN 106098931B
Authority
CN
China
Prior art keywords
shield
magnetoresistive
circuit board
magnetoresistive chip
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610281200.8A
Other languages
English (en)
Other versions
CN106098931A (zh
Inventor
张在权
李柏雨
金莹宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106098931A publication Critical patent/CN106098931A/zh
Application granted granted Critical
Publication of CN106098931B publication Critical patent/CN106098931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

在一个实施例中，一种磁阻芯片封装件，所述磁阻芯片封装件包括：电路板；屏蔽体，其包括位于电路板上的屏蔽基底部件和从屏蔽基底部件的一侧延伸的屏蔽中间部件；磁阻芯片，其位于屏蔽基底部件上并且包括磁阻单元阵列；内部连接部件，其将磁阻芯片电连接至电路板；包封部件，其包封电路板上的磁阻芯片，并且所述包封部件的上表面高于磁阻芯片的上表面；以及屏蔽盖，其位于屏蔽中间部件上和包封部件上。

Description

包括屏蔽结构的磁阻芯片封装件
相关申请的交叉引用
本申请要求于2015年4月29在韩国知识产权局提交的韩国专利申请No.10-2015-0060724的优先权，其公开内容以引用的方式并入本文。
技术领域
本公开涉及磁阻芯片封装件，并且具体涉及一种包括屏蔽结构的磁阻芯片封装件。
背景技术
对于半导体封装件所期望的是在具有高容量数据处理能力的同时减小其尺寸。对用于半导体封装件的芯片的操作速度和集成度的增加有强烈的需求。为了满足这样的需求，已经提出了磁阻芯片(例如，磁阻随机存取存储器或磁性随机存取存储器(MRAM))，其通过利用由磁性材料的极性改变所引起的电阻改变来实现存储器功能。
由于磁阻芯片具有这样的风险，即，由于外部磁场所引起的磁性材料的极性改变而导致所存储的信息丢失，因此包括磁阻芯片的封装件(即，磁阻芯片封装件)需要能够实质上减小外部磁场对磁阻芯片封装件的影响的屏蔽结构。
发明内容
本发明构思提供一种包括屏蔽结构的磁阻芯片封装件，所述屏蔽结构能够减小封装件的厚度并增加屏蔽面积。
在一个实施例中，一种磁阻芯片封装件包括：电路板；屏蔽体，其布置在电路板上，所述屏蔽体包括屏蔽基底部件和从屏蔽基底部件的一侧延伸的屏蔽中间部件，所述屏蔽体具有穿过屏蔽基底部件或者穿过屏蔽中间部件而形成的开口或间隙；磁阻芯片，其布置在屏蔽基底部件上；以及内部连接部件，其穿过开口或间隙将磁阻芯片电连接至电路板。
根据本发明的一个方面，提供一种磁阻芯片封装件，其包括：电路板；屏蔽体，其包括位于电路板上的屏蔽基底部件和从屏蔽基底部件的一侧延伸的屏蔽中间部件；磁阻芯片，其位于屏蔽基底部件上；内部连接部件，其将磁阻芯片电连接至电路板；包封部件，其包封电路板上的磁阻芯片；以及屏蔽盖，其位于屏蔽中间部件上和包封部件上。
屏蔽基底部件可设置在电路板的一部分上。屏蔽中间部件可由位于屏蔽基底部件一侧上的彼此分离的多个柱状物形成。
屏蔽中间部件可为实质上完全沿着屏蔽基底部件的一侧延伸的单个连续壁。磁阻单元阵列可设置在磁阻芯片的一部分区域上，并且屏蔽基底部件和屏蔽盖可分别位于磁阻单元阵列的下方和上方。
屏蔽基底部件可与屏蔽中间部件一体化形成。屏蔽中间部件的上表面可高于磁阻芯片的上表面。屏蔽中间部件的上表面可接触屏蔽盖的下表面。
屏蔽盖可通过进一步延伸超过屏蔽基底部件和屏蔽中间部件的边缘部分设置在电路板的几乎整个区域上。
屏蔽基底部件、屏蔽中间部件和屏蔽盖可构成用于保护磁阻芯片的磁阻单元阵列的屏蔽结构，并且该屏蔽结构可为单层磁性材料层或者为复合层，在复合层中顺序地堆叠了多个磁性材料层和多个非磁性材料层。
可以在包封部件的上表面和屏蔽中间部件的上表面上设置包括磁性材料的粘合剂层，并且屏蔽盖可位于该包括磁性材料的粘合剂层上。
可在屏蔽中间部件上的包封部件的一部分中形成凹陷孔，所述凹陷孔凹陷低于包封部件的上表面，凹陷孔可填充有包括磁性材料的粘合剂层，并且屏蔽盖可位于该包括磁性材料的粘合剂层和包封部件上。
可在位于屏蔽中间部件上的包封部件的一部分中形成凹陷孔，所述凹陷孔凹陷低于包封部件的上表面，并且屏蔽盖可位于包封部件上同时填充凹陷孔。
屏蔽基底部件和屏蔽中间部件可通过包括磁性材料的粘合剂层彼此连接。内部连接部件可为将磁阻芯片电连接至电路板的接合线。屏蔽基底部件和电路板可通过接地连接部件彼此连接，并因此屏蔽基底部件可为接地部件。
在一些实施例中，屏蔽盖的端部延伸超过屏蔽中间部件的相对边缘。
磁阻单元阵列可包括磁隧道结(MTJ)装置，并且MTJ装置可以为具有水平磁化方向的水平磁性装置或者具有竖直磁化方向的竖直磁性装置。MTJ装置可为单MTJ装置或双MTJ装置。
根据本发明构思的另一个方面，提供一种磁阻芯片封装件，其包括：电路板；L形屏蔽体，其位于电路板上；磁阻芯片，其位于L形屏蔽体上；内部连接部件，其将磁阻芯片电连接至电路板；包封部件，其包封电路板上的磁阻芯片，并且所述包封部件的上表面高于磁阻芯片的上表面；以及屏蔽盖，其位于L形屏蔽体上和包封部件上。
L形屏蔽体可包括：屏蔽基底部件，其位于电路板上；以及屏蔽中间部件，其从屏蔽基底部件延伸以突出高于磁阻芯片的上表面。屏蔽中间部件可由位于屏蔽基底部件一侧上的彼此分离的多个柱状物形成，或者可为实质上完全沿着屏蔽基底部件的一侧延伸的单个连续壁。
屏蔽盖可通过从L形屏蔽体的上表面向外延伸而设置在包封部件的整个上表面上。L形屏蔽体的上表面可接触屏蔽盖的下表面。包封部件的上表面和屏蔽盖的下表面可通过包括磁性材料的粘合剂层彼此附接。
可在位于L形屏蔽体上的包封部件的一部分中形成凹陷孔，所述凹陷孔凹陷低于包封部件的上表面，凹陷孔可填充有包括磁性材料的粘合剂层，并且屏蔽盖可位于该包括磁性材料的粘合剂层上。
可在位于L形屏蔽体上的包封部件的一部分中形成凹陷孔，所述凹陷孔凹陷低于包封部件的上表面，并且屏蔽盖可位于包封部件上同时填充凹陷孔。
根据本发明构思的另一个方面，提供一种磁阻芯片封装件，其包括：电路板；实质上直线形的屏蔽体，其位于电路板上；磁阻芯片，其位于实质上直线形的屏蔽体上并且包括磁阻单元阵列；内部连接部件，其将磁阻芯片电连接至电路板；包封部件，其包封电路板上的磁阻芯片，并且包封部件的上表面高于磁阻芯片的上表面；以及T形的屏蔽盖，其包括在包封部件内朝向屏蔽体延伸的屏蔽中间部件，以及连接至屏蔽中间部件并且位于包封部件上的实质上直线形的屏蔽部件。
屏蔽体可为位于电路板上的屏蔽基底部件。包括在T形的屏蔽盖中的屏蔽中间部件可掩埋在形成于包封部件内的空隙中。
屏蔽中间部件可由位于T形的屏蔽盖一侧上的彼此分离的多个柱状物形成，或者可包括实质上完全沿着T形的屏蔽盖的一侧延伸的单个连续壁。T形的屏蔽盖可设置在包封部件的几乎整个表面上。
屏蔽体的上表面和T形的屏蔽盖的下表面可通过包括磁性材料的粘合剂层彼此接触。
根据本发明构思的另一个方面，提供一种磁阻芯片封装件，其包括：电路板；屏蔽基底部件，其位于电路板上并且具有穿透孔(或开口)，通过所述穿透孔暴露出电路板；磁阻芯片，其位于屏蔽基底部件上并且包括磁阻单元阵列；屏蔽中间部件，其设置在屏蔽基底部件的一侧上并且突出高于磁阻芯片的上表面；内部连接部件，其穿过所述穿透孔将磁阻芯片电连接至电路板；包封部件，其包封电路板上的磁阻芯片；以及屏蔽盖，其位于屏蔽中间部件和包封部件上。
所述穿透孔可位于屏蔽基底部件的一侧上，并且内部连接部件可为将磁阻芯片电连接至电路板的接合线。
所述穿透孔可位于屏蔽基底部件的一侧上，磁阻芯片可包括作为内部连接部件的接触电极，并且接触电极穿过所述穿透孔电连接至电路板。可以围绕屏蔽基底部件设置多个穿透孔。
在一个实施例中，一种形成芯片封装件的方法包括：在电路板上布置屏蔽体，屏蔽体包括具有开口的屏蔽基底部件，所述开口穿过所述屏蔽基底部件；将磁阻芯片布置在屏蔽基底部件上；以及形成穿过所述开口将磁阻芯片电连接至电路板的内部连接部件。
所述方法还可包括：形成包封电路板上的磁阻芯片的包封部件；以及将屏蔽盖布置在包封部件上，屏蔽盖与磁阻芯片重叠。
所述方法还可包括：形成在屏蔽基底部件和屏蔽盖之间延伸的屏蔽中间部件，屏蔽中间部件包括彼此分离并且在其间限定开口的多个柱状物。
附图说明
通过以下参考附图的详细说明，将更加清晰地理解本发明构思的各示例性实施例，其中：
图1是根据本发明构思的实施例的磁阻芯片封装件的布局图；
图2是沿着图1的线II-II截取的主要元件的截面图；
图3是图1的磁阻芯片封装件的透视图；
图4A和图4B是图1至图3的磁阻芯片封装件的屏蔽结构的截面图；
图5是在根据本发明构思的实施例的磁阻芯片封装件中使用的磁阻芯片的磁阻单元阵列的电路图；
图6A是包括在图5的磁阻单元阵列中的磁阻单元的电路图；
图6B是图6A的磁阻单元的透视图；
图7A和图7B说明了包括在图5的磁阻单元中的MTJ装置的写入操作；
图8A至图8E示出了包括在图5的磁阻单元中的MTJ装置的各种实施例；
图9是根据本发明构思的实施例的磁阻芯片封装件的布局图；
图10是图9的磁阻芯片封装件的透视图；
图11是图9和图10的磁阻芯片封装件的屏蔽体的透视图；
图12是根据本发明构思的实施例的磁阻芯片封装件的布局图；
图13是沿着图12的线III-III截取的截面图；
图14是图12和图13的磁阻芯片封装件的屏蔽体的透视图；
图15是根据本发明构思的实施例的磁阻芯片封装件的截面图；
图16是根据本发明构思的实施例的磁阻芯片封装件的截面图；
图17是根据本发明构思的实施例的磁阻芯片封装件的截面图；
图18是根据本发明构思的实施例的磁阻芯片封装件的截面图；
图19A至图19E是用于说明制造根据本发明构思的实施例的磁阻芯片封装件的方法的截面图；
图20A和图20B是用于说明制造根据本发明构思的实施例的磁阻芯片封装件的方法的截面图；
图21A至图21C是用于说明制造根据本发明构思的实施例的磁阻芯片封装件的方法的截面图；
图22是根据本发明构思的实施例的磁阻芯片封装件的布局图；
图23是沿着图22的线VI-VI截取的截面图；
图24是图22和图23的磁阻芯片封装件的屏蔽体的透视图；
图25是包括在根据本发明构思的实施例的磁阻芯片封装件中的磁阻芯片的框图；
图26是包括根据本发明构思的实施例的磁阻芯片封装件的存储器卡的框图；
图27是包括根据本发明构思的实施例的磁阻芯片封装件的存储器***的框图；
图28示出了各种电子设备，每一个包括根据本发明构思的实施例的磁阻芯片封装件；
图29和图30是根据一些实施例的磁阻芯片封装件的屏蔽体的透视图；以及
图31是根据一些实施例的屏蔽体的截面图。
具体实施方式
现在将参照示出了本发明构思的示例性实施例的附图更加全面地描述本发明构思。然而，本发明构思可以按照多种不同形式具体实施，而不应当解释为限制为本文所阐述的各实施例；相反，提供这些实施例是为了使得本公开是清楚且完整的，并且将向本领域普通技术人员完整传递本发明构思。在附图中，为了清楚和便于说明，夸大了层的厚度和尺寸。
将要理解的是，当诸如层、区域或晶圆(衬底)的一个元件被称为位于另一元件“之上”或延伸至另一元件“之上”时，所述一个元件可以直接位于另一元件之上或延伸至另一元件之上，或者也可能存在中间元件。相反，当一个元件被称作“直接”位于另一个元件“之上”或“直接”延伸至另一元件“之上”时，则不存在中间元件。要理解的是，当一个元件被称作“连接至”或“耦接至”另一元件时，所述一个元件可以直接连接至或耦接至所述另一元件，或者可能存在中间元件。相反，当一个元件被称作“直接连接至”或“直接耦接至”另一元件时，则不存在中间元件。相同的附图标记在整个说明书中指代相同的元件。如本文所用，术语“和/或”包括相关所列项中的一个或多个的任何或所有组合。
将要理解的是，尽管在本文中会使用术语第一、第二、第三等来描述各个元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应当被这些术语限定。这些术语仅仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的第一元件、第一部件、第一区域、第一层或第一部分可以被称作第二元件、第二部件、第二区域、第二层或第二部分，而没有背离本发明的指教。
在本文中会使用诸如“之上”、“上部”、“之下”、“下部”等空间相对术语来描述在附图中示出的一个元件或特征与另一个(一些)元件或特征的关系。将理解的是，这些空间相对术语旨在涵盖使用中或操作中的器件在图中所示的指向之外的不同指向。例如，如果图中的器件上下颠倒，则被描述为在其他元件或特征“之上”的元件将指向在其他元件或特征“之下”。因此，示例性术语“之上”可以涵盖“之上”和“之下”两种指向。元件可以另外地指向(旋转90度或以其他指向)，并且可相应地解释本文使用的空间相对描述词。
本文所用的术语仅是为了描述特定示例性实施例，并非旨在限制本发明。如本文所使用的那样，除非在上下文另外明确指示，否则单数形式的“一”、“一个”和“该”旨在也包括复数形式。应该理解，当术语“包括”和/或“包括……的”用于本说明书中时，其指示了存在所述特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或增加其他一个或多个特征、整体、步骤、操作、元件、组件和/或它们的组。
现在将参照示出了一些实施例的附图更加全面地描述各个实施例。如此，例如由制造技术和/或公差所导致的与图示形状的变化是可预期的。因此，本发明构思的实施例不应被理解为限于本文所示区域的特定形状，而是包括例如制造所导致的形状方面的偏离。下面的各个实施例中的至少两个可合并和实现。
图1是根据本发明构思的实施例的磁阻芯片封装件200的布局图。图2是沿着图1的线II-II截取的磁阻芯片封装件200的主要元件的截面图。图3是图1的磁阻芯片封装件200的透视图。图4A和图4B是图1至图3的磁阻芯片封装件200的屏蔽结构的截面图。
具体而言，在磁阻芯片封装件200中，屏蔽结构118可位于电路板102上。电路板102可为印刷电路板(PCB)。能够电连接至外部装置的外部连接部件101可位于电路板102的下表面上。外部连接部件101可为外部连接端子。外部连接端子101可为焊球或其他适当的连接装置。
如稍后将要描述的那样，屏蔽结构118可为用于保护磁阻芯片108不受外部磁场影响的组件。如图4A所示，屏蔽结构118可包括具有磁性材料层118a的单层结构118SL。根据需要，如图4B所示，屏蔽结构118可为多层结构，即，复合层118RL，在其中顺序并交替地堆叠了多个磁性材料层118b和多个非磁性材料层118c。
磁性材料层118a、118b可各自包括磁性导电层或磁性非导电层。磁性导电层可由例如包括NixFe1-x或NixMoyFe1-x-y的高渗透性材料形成。可通过将诸如铜(Cu)或钴(Co)之类的其他材料添加至上述各种材料来形成磁性导电层。例如，磁性非导电层可包括铁素体层，诸如MnZn铁素体层或NiZn铁素体层。
非磁性材料层118c可为非磁性层或非导电层。例如，非磁性层可由铝或Cu形成；例如，非导电层可由环氧树脂或电介质材料形成。
如图2所示，可利用介于屏蔽结构118和电路板102之间的第一粘合剂层103将屏蔽结构118设置在电路板102上。可根据应用而省略第一粘合剂层103。
作为屏蔽结构118的一部分的屏蔽体109可以位于第一粘合剂层103上。屏蔽体109可具有图2中示出的L形截面。屏蔽体109可包括位于电路板102上的屏蔽基底部件104以及设置在屏蔽基底部件104的一侧上并且连接至屏蔽基底部件104的屏蔽中间部件106。
屏蔽基底部件104可与屏蔽中间部件106一体化形成。屏蔽基底部件104可占据电路板102的整个区域的一部分。如果没有形成第一粘合剂层103，则屏蔽基底部件104可形成在电路板102上。在一些实施例中，如果屏蔽基底部件104为导电层，则屏蔽基底部件104与电路板102可通过接地连接部件111彼此连接，并因此屏蔽基底部件104可用作接地部件。
第二粘合剂层107可位于屏蔽基底部件104上。可根据需要提供第二粘合剂层107。可替换地，可省略第二粘合剂层107。磁阻芯片108可包括磁阻单元阵列110，并且可位于第二粘合剂层107上。如果没有形成第二粘合剂层107，则磁阻芯片108可位于屏蔽基底部件104上。磁阻单元阵列110可位于屏蔽基底部件104上。
磁阻芯片108可为磁阻随机存取存储器或磁性随机存取存储器(MRAM)。磁阻芯片108可为自旋转移矩MRAM(STT-MRAM)。STT MRAM是这样一种存储器装置，其能够通过将电流直接注入磁性隧道结(MTJ)装置来控制MTJ装置的磁化方向。就STT MRAM而言，由于MTJ装置会被外部磁场强烈地干扰，因此屏蔽结构118会是必须的。
磁阻单元阵列110可包括多个单位单元，其中的每一个单位单元可包括MTJ装置。磁阻单元阵列110可掩埋在磁阻芯片108内。磁阻单元阵列110可形成为磁阻芯片108的一部分。磁阻单元阵列110可形成在磁阻芯片108的中央区域内。磁阻单元阵列110可形成在磁阻芯片108的周围区域中，靠近磁阻芯片108的边缘。稍后将更加详细地描述磁阻芯片108和MTJ装置。
磁阻芯片108可以经由内部连接部件112电连接至电路板102。内部连接部件112可将磁阻芯片108电连接至电路板102。内部连接部件112可为接合线。
屏蔽中间部件106可设置在屏蔽基底部件104的一侧上。屏蔽中间部件106的上表面106a可突出高于磁阻芯片108的上表面108a。屏蔽中间部件106可包括位于屏蔽基底部件104一侧上的彼此分离的多个柱状物COL。
用于包封磁阻芯片108的包封部件114可形成在电路板102上。包封部件114可由树脂(例如，环氧树脂)形成。包封部件114的上表面114a可高于磁阻芯片108的上表面108a。包封部件114的上表面114a可位于与屏蔽中间部件106的上表面106a实质上相同的水平高度。
作为屏蔽结构118的一部分的屏蔽盖116可位于屏蔽中间部件106、包封部件114和磁阻单元阵列110上。屏蔽盖116可具有图2中示出的实质上直线形的截面。屏蔽盖116可在位于磁阻单元阵列110上的同时接触屏蔽中间部件106的上表面106a和包封部件114的上表面114a。屏蔽中间部件106的上表面106a可接触屏蔽盖116的下表面116a。
屏蔽盖116可位于磁阻单元阵列110上。屏蔽盖116可从屏蔽基底部件104和屏蔽中间部件106的外角CR1和CR2延伸以覆盖电路板102的几乎整个区域。
在磁阻芯片封装件200中，屏蔽结构118可围绕磁阻单元阵列110，如图2所示。因此，当外部磁场施加至磁阻芯片封装件200时，可通过屏蔽结构118引导外部磁场，并且可大大减少外部磁场对于磁阻单元阵列110的影响。
在磁阻芯片封装件200中，屏蔽体109可包括屏蔽基底部件104和屏蔽中间部件106，并且屏蔽盖116和屏蔽体109可彼此分离。因此，可容易地将磁阻芯片108放置在屏蔽体109上，并且磁阻芯片封装件200可具有较低的高度，磁阻芯片108和电路板102可经由内部连接部件112容易地彼此连接。
在磁阻芯片封装件200中，屏蔽盖116可从屏蔽基底部件104和屏蔽中间部件106的外角CR1和CR2延伸以覆盖电路板102的整个区域。因此，磁阻芯片封装件200可具有能够保护磁阻单元阵列110不受外部磁场影响的较大屏蔽面积。
图5是在根据本发明构思的实施例的磁阻芯片封装件中使用的磁阻芯片的磁阻单元阵列的电路图。
磁阻单元阵列110可为存储器单元阵列。磁阻单元阵列110可连接至写入驱动器310、选择电路320、源线电压发生器350和读出放大器330。
磁阻单元阵列110可包括多个磁阻单元110u。磁阻单元阵列110可包括多条字线WL1至WLm以及多条位线BL1至BLn。磁阻单元110u可设置在每条字线WL1至WLm与每条位线BL1至BLn之间。
磁阻单元阵列110可包括单元晶体管MN11至MNmn和MTJ装置MTJ11至MTJmn，单元晶体管MN11至MNmn的栅极连接至字线WL1至WLm，MTJ装置MTJ11至MTJmn分别连接在单元晶体管MN11至MNmn与位线BL1至BLn之间。
单元晶体管MN11至MNmn各自的源极可连接至源线SL。选择电路320可响应于列选择信号CSL_s1至CSL_sn将位线BL1至BLn选择性地连接至读出放大器330。读出放大器330可通过对选择电路320的输出电压信号与参考电压VREF之间的差进行放大来产生输出数据DOUT。
写入驱动器310连接至位线BL1至BLn，并且基于写入数据产生编程电流并将编程电流提供至位线BL1至BLn。为了对磁阻单元阵列110的MTJ装置MTJ11至MTJmn进行磁化，可以将比施加至位线BL1至BLn的电压更高的电压施加至源线SL。源线电压发生器350可产生源线驱动电压VSL并将源线驱动电压VSL提供至磁阻单元阵列110的各条源线SL。
图6A是图5的磁阻单元110u的电路图，图6B是图6A的磁阻单元110u的透视图。
具体地，如图6A所示，磁阻单元110u可包括由NMOS晶体管形成的单元晶体管MN11以及MTJ装置MTJ11。单元晶体管MN11具有连接至字线WL1的栅极和连接至源线SL的源极。MTJ装置MTJ11连接在单元晶体管MN11的漏极与位线BL1之间。
如图6B所示，MTJ装置MTJ11可包括钉扎层PL、自由层FL和隧道阻挡层BL，钉扎层PL具有钉扎的均匀磁化方向，自由层FL被外部施加的磁场的方向磁化，隧道阻挡层BL位于钉扎层PL和自由层FL之间并且由绝缘膜形成。
图6B的MTJ装置MTJ11可为构成STT-MRAM的单元。为了针对STT-MRAM执行写入操作，可以通过向字线WL1施加逻辑高电压使单元晶体管MN11导通，并且可在位线BL1和源线SL之间施加写入电流。为了针对STT-MRAM执行读取操作，可以通过向字线WL1施加逻辑高电压使单元晶体管MN11导通，可以从位线BL1向源线SL施加读取电流，并且可以根据MTJ装置MTJ11关于读取电流的电阻值来确定或检测存储在磁阻单元110u中的数据。
MTJ装置MTJ11的电阻值根据自由层FL的磁化方向而变化。例如，在MTJ装置MTJ11中，自由层FL的磁化方向和钉扎层PL的磁化方向可彼此平行。在此情况下，MTJ装置MTJ11可具有低电阻值以及读取数据“0”。自由层FL的磁化方向和钉扎层PL的磁化方向在MTJ装置MTJ11中可彼此反向平行。在此情况下，MTJ装置MTJ11可具有高电阻值以及读取数据“1”。
在图6A和图6B中，MTJ装置MTJ11是水平磁性装置，其中自由层FL和钉扎层PL的磁化方向是水平的。然而，根据稍后描述的其他实施例，MTJ装置MTJ11可以是竖直磁性装置，其中自由层FL和钉扎层PL的磁化方向是竖直的。
图7A和图7B说明了包括在图5的每个磁阻单元110u中的MTJ装置MTJ的写入操作。
具体地，图7A的MTJ装置MTJ是水平磁性装置，其中自由层FL和钉扎层PL的磁化方向是水平的。具有水平磁化方向的MTJ装置MTJ可以是这样的情况，其中电流的移动方向与易磁化轴实质上是竖直的。图7B的MTJ装置MTJ是竖直磁性装置，其中自由层FL和钉扎层PL的磁化方向是竖直的。具有竖直磁化方向的MTJ装置MTJ可以是这样的情况，其中电流的移动方向与易磁化轴实质上是水平的。
可以根据在MTJ装置MTJ中流动的第一写入电流WC1和第二写入电流WC2的方向确定自由层FL的磁化方向。例如，当第一写入电流WC1从自由层FL施加至钉扎层PL时，其自旋方向与钉扎层PL相同的自由电子向自由层FL施加转矩。因此，自由层FL在平行于钉扎层PL的方向上(由附图标记P表示)被磁化。
当第二写入电流WC2从钉扎层PL施加至自由层FL时，其自旋方向与钉扎层PL相反的自由电子回到自由层FL并向自由层FL施加转矩。因此，自由层FL在反平行于钉扎层PL的方向上(由附图标记AP表示)被磁化。换言之，在MTJ装置MTJ中，自由层FL的磁化方向可根据STT改变。
图8A至图8E示出了包括在图5的每个磁阻单元110u中的MTJ装置的各种实施例。
参考图8A，MTJ装置MTJ-1可包括自由层FL、隧道阻挡层BL、钉扎层PL和反铁磁层AFL。可以不包括反铁磁层AFL。自由层FL可包括具有可变磁化方向的材料。自由层FL的磁化方向可根据从磁阻单元内部和/或外部提供的电/磁因数而改变。自由层FL可包括铁磁材料，其包括从钴(Co)、铁(Fe)和镍(Ni)选择的至少之一。例如，自由层FL可包括从下列选择的至少之一：FeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO2、MnOFe2O3、FeOFe2O3、NiOFe2O3、CuOFe2O3、MgOFe2O3、EuO和Y3Fe5O12。
隧道阻挡层BL的厚度可小于自旋扩散距离。隧道阻挡层BL可包括非磁性材料。例如，隧道阻挡层BL可包括从下列选择的至少一种材料：镁(Mg)、钛(Ti)、铝(Al)、镁锌(MgZn)的氧化物、镁硼(MgB)的氧化物、钛的氮化物和钒(V)的氮化物。
钉扎层PL可具有通过反铁磁层AFL固定的磁化方向。钉扎层PL可包括铁磁材料。例如，钉扎层PL可包括从下列选择的至少之一：CoFeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO2、MnOFe2O3、FeOFe2O3、NiOFe2O3、CuOFe2O3、MgOFe2O3、EuO和Y3Fe5O12。
反铁磁层AFL可包括反铁磁材料。例如，反铁磁层AFL可包括从下列选择的至少之一：PtMn、IrMn、MnO、MnS、MnTe、MnF2、FeCl2、FeO、CoCl2、CoO、NiCl2、NiO和Cr。
参考图8B，MTJ装置MTJ-2的钉扎层PL由合成反铁磁(SAF)材料形成。钉扎层PL可包括第一铁磁层11、耦接层12和第二铁磁层13。例如，第一铁磁层11和第二铁磁层13中的每一个可包括从下列选择的至少之一：CoFeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO2、MnOFe2O3、FeOFe2O3、NiOFe2O3、CuOFe2O3、MgOFe2O3、EuO和Y3Fe5O12。在此情况下，第一铁磁层11和第二铁磁层13可具有不同的磁化方向，并且第一铁磁层11和第二铁磁层13中的每一个的磁化方向是固定的。耦接层12可包括钌(Ru)。
参考图8C，为了获得具有竖直磁化方向的MTJ装置MTJ-3，自由层FL和钉扎层PL可由具有高各向异性磁能的材料形成。具有高各向异性磁能的材料的示例包括无定形稀土元素合金以及诸如(Co/Pt)n或(Fe/Pt)n的多层薄膜。这里，n是正整数。例如，自由层FL可为有序合金，并且可包括从Fe、Co、Ni、钯(Pd)和铂(Pt)选择的至少之一。例如，自由层FL可包括从下列选择的至少之一：Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金和Co-Ni-Pt合金。当以化学量表达时，这些合金可以为Fe50Pt50、Fe50Pd50、Co50Pd50、Co50Pt50、Fe30Ni20Pt50、Co30Fe20Pt50或Co30Ni20Pt50。
钉扎层PL可为有序合金，并且可包括从Fe、Co、Ni、Pd和Pt选择的至少之一。例如，钉扎层PL可包括从下列选择的至少之一：Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金和Co-Ni-Pt合金。当以化学量表达时，这些合金可以为Fe50Pt50、Fe50Pd50、Co50Pd50、Co50Pt50、Fe30Ni20Pt50、Co30Fe20Pt50或Co30Ni20Pt50。
图8D和图8E示出了双MTJ装置MTJ-4和双MTJ装置MTJ-5。双MTJ装置MTJ-4和MTJ-5中的每一个包括：自由层FL；以及分别布置在自由层FL两侧的第一隧道阻挡层BL2和第二隧道阻挡层BL1以及第一钉扎层PL2和第二钉扎层PL1。
参考图8D，双MTJ装置MTJ-4可形成水平磁力，并且可包括第一钉扎层PL2、第一隧道阻挡层BL2、自由层FL、第二隧道阻挡层BL1和第二钉扎层PL1。用于形成自由层FL、第一隧道阻挡层BL2和第二隧道阻挡层BL1以及第一钉扎层PL2和第二钉扎层PL1的材料可与用于形成图8A的自由层FL、隧道阻挡层BL和钉扎层PL的材料相同或相似。如果将第一钉扎层PL2的磁化方向和第二钉扎层PL1的磁化方向固定为相反方向，则第一钉扎层PL2和第二钉扎层PL1可基本上抵消磁力。因此，双MTJ装置MTJ-4可通过利用比MTJ装置MTJ-1更小的电流来执行写入操作。双MTJ装置MTJ-4可获得精确数据值，这是因为双MTJ装置MTJ-4在读取操作期间由于第二隧道阻挡层BL1而提供了更高的电阻。
参考图8E，双MTJ装置MTJ-5可形成竖直磁力，并且可包括第一钉扎层PL2、第一隧道阻挡层BL2、自由层FL、第二隧道阻挡层BL1和第二钉扎层PL1。用于形成自由层FL、第一隧道阻挡层BL2和第二隧道阻挡层BL1以及第一钉扎层PL2和第二钉扎层PL1的材料可与用于形成图8C的自由层FL、隧道阻挡层BL和钉扎层PL的材料相同或相似。如果将第一钉扎层PL2的磁化方向和第二钉扎层PL1的磁化方向固定为相反反向，则第一钉扎层PL2和第二钉扎层PL1可基本上抵消磁力。因此，双MTJ装置MTJ-5可通过利用比MTJ装置MTJ-3更小的电流来执行写入操作。
图9是根据本发明构思的实施例的磁阻芯片封装件210的布局图。图10是根据本发明构思的实施例的磁阻芯片封装件210的透视图。图11是图10的磁阻芯片封装件210的屏蔽体109-1的透视图。
具体地，除了包括在屏蔽结构118-1中的屏蔽体109-1以外，磁阻芯片封装件210可与图1至图3以及图4A和图4B的磁阻芯片封装件200相同。在此，为了清楚起见，将省略与以上已经描述的特征相同或类似的特征的重复描述。
在磁阻芯片封装件210中，屏蔽结构118-1的屏蔽体109-1可位于电路板102上。屏蔽体109-1可包括位于电路板102上的屏蔽基底部件104以及设置在屏蔽基底部件104一侧上并连接至屏蔽基底部件104的屏蔽中间部件106-1。与前述实施例形成对比的是，屏蔽中间部件106-1可包括从屏蔽基底部件104的一侧延伸的壁WS。在一些实施例中，与图3所示的实施例形成对比的是，屏蔽中间部件106-1可为沿着屏蔽基底部件104的一侧延伸的单个连续壁。例如，屏蔽中间部件106-1可为实质上完全沿着屏蔽基底部件104的一侧延伸的单个连续壁。在一些实施例中，如图10所示，壁WS的底表面106-1a可接触屏蔽基底部件104的上表面104a。在一些实施例中，壁WS与屏蔽基底部件104一体化形成，而在其他实施例中，壁WS可以是分离组件，其接触屏蔽基底部件104的上表面104a并从屏蔽基底部件104的上表面104a延伸。
在一些实施例中，如图11所示，壁WS可以从屏蔽基底部件104一侧的上表面104a延伸至其底表面104b。
可以通过在包括壁WS的屏蔽中间部件106-1上形成屏蔽盖116来完成屏蔽结构118-1。由于磁阻芯片封装件210通过包括屏蔽基底部件104、由壁WS形成的屏蔽中间部件106-1和屏蔽盖116的屏蔽结构118-1来对磁阻单元阵列110进行屏蔽，因此屏蔽结构118-1的屏蔽效果会进一步增加。
图12是根据本发明构思的另一实施例的磁阻芯片封装件220的布局图。图13是沿着图12的线III-III截取的截面图。图14是图13的磁阻芯片封装件220的屏蔽体109-2的透视图。
具体地，除了包括在屏蔽结构118-2中的屏蔽体109-2以外，磁阻芯片封装件220与图9至图11的磁阻芯片封装件210可基本上相同。在此，为了便于说明，图12至图14的内容描述将不提供与以上描述相同或类似的内容。
在磁阻芯片封装件220中，包括在屏蔽结构118-2中的屏蔽体109-2可位于电路板102上。屏蔽体109-2可包括位于电路板102上的屏蔽基底部件104-1以及设置在屏蔽基底部件104-1一侧上并连接至屏蔽基底部件104的屏蔽中间部件106-1。与前述实施例形成对比的是，屏蔽体109-2的屏蔽基底部件104-1可包括穿透孔120，通过穿透孔120暴露出电路板102。穿透孔120可位于屏蔽基底部件104-1邻近于屏蔽中间部件106-1的一侧上。如果在电路板102上形成第一粘合剂层103，则穿透孔120可与形成在第一粘合剂层103中的粘合剂穿透孔103-1连通。
包括磁阻单元阵列110的磁阻芯片108-1可位于屏蔽体109-2上。由于磁阻芯片108-1位于包括穿透孔120(通过穿透孔120暴露出电路板102)的屏蔽基底部件104-1上，因此磁阻芯片108-1会小于根据前述实施例的磁阻芯片108。磁阻芯片封装件220可包括内部连接部件112以穿过穿透孔120将磁阻芯片108-1电连接至电路板102。内部连接部件112可为接合线。
类似于前述实施例，屏蔽中间部件106-1可包括从屏蔽基底部件104-1的一侧延伸的壁WS。可以通过在屏蔽体109-2上形成屏蔽盖116来完成屏蔽结构118-2，屏蔽体109-2由包括穿透孔120的屏蔽基底部件104-1和由壁WS形成的屏蔽中间部件106-1所构成。
由于磁阻芯片封装件220包括位于屏蔽基底部件104-1的一侧内的穿透孔120，所以磁阻芯片封装件220可容易地通过使用内部连接部件112将磁阻芯片108-1的一个边缘电连接至电路板102。此外，磁阻芯片封装件220可通过使用内部连接部件112将磁阻芯片108-1的剩余三个边缘直接电连接至电路板102。如此，根据当前实施例的磁阻芯片封装件220可具有各种类型的内部连接部件112，并因此增加了封装件设计的自由度。
图15是根据本发明构思的实施例的磁阻芯片封装件230的截面图。
具体地，除了将包封部件114-1设置为覆盖屏蔽体109以及可将第三粘合剂层122和屏蔽盖116布置在包封部件114-1上以外，磁阻芯片封装件230可与图1至图3的磁阻芯片封装件200相同。在此，为了清楚起见，将省略与以上已经描述的特征相同或类似的特征(图15)的重复描述。
磁阻芯片封装件230可包括包封部件114-1，其上表面114b高于屏蔽体109的屏蔽中间部件106的上表面106a。图15的屏蔽中间部件106可包括位于屏蔽基底部件104一侧上的彼此分离的多个柱状物，如图1至图3的实施例那样。图15的屏蔽中间部件106可包括从屏蔽基底部件104的一侧延伸的壁，如图9至图11的实施例那样。第三粘合剂层122可形成在包封部件114-1上，并且屏蔽盖116可位于第三粘合剂层122上。第三粘合剂层122可包括非磁性材料。
如此，磁阻芯片封装件230可包括屏蔽结构118-3，其中屏蔽中间部件106不接触屏蔽盖116。即使当屏蔽结构118-3形成为包括在屏蔽体109中的屏蔽中间部件106不接触屏蔽盖116(如上所述)时，也可以获得磁阻单元阵列110的屏蔽效果。
图16是根据本发明构思的实施例的磁阻芯片封装件240的截面图。
具体地，除了在屏蔽体109的屏蔽中间部件106的上表面106a上形成第四粘合剂层126以外，磁阻芯片封装件240可与图15的磁阻芯片封装件230相同。在此，为了便于说明，图16的内容描述将不提供与以上描述相同或类似的内容。
与图15的磁阻芯片封装件230类似，磁阻芯片封装件240可包括包封部件114-1，其上表面114b高于屏蔽中间部件106的上表面106a。图16的屏蔽中间部件106可包括位于屏蔽基底部件104一侧上的彼此分离的多个柱状物，类似于图1至图3所示的实施例。图16的屏蔽中间部件106可包括从屏蔽基底部件104的一侧延伸的壁，类似于图9至图11的实施例。
在屏蔽中间部件106上方形成凹陷孔124，其凹陷低于包封部件114-1的上表面114b。如稍后将描述的那样，可通过利用激光或本领域一名技术人员已知的其他适当方法对包封部件114-1进行钻孔来形成凹陷孔124。
凹陷孔124可填充有第四粘合剂层126。第四粘合剂层126可包括非磁性材料。可通过在位于包封部件114-1上的第三粘合剂层122以及位于屏蔽中间部件106上的第四粘合剂层126上放置屏蔽盖116来完成屏蔽结构118-4。
如此，在磁阻芯片封装件240中，屏蔽中间部件106可通过第四粘合剂层126与屏蔽盖116连接。即使当屏蔽结构118-4形成为屏蔽中间部件106通过第四粘合剂层126与屏蔽盖116连接(如上所述)时，仍可将磁阻单元阵列110屏蔽免受外部磁场。
图17是根据本发明构思的一些实施例的磁阻芯片封装件250的截面图。
具体地，除了屏蔽盖116形成在包封部件114-1上同时填充凹陷孔124(其形成在包括在屏蔽体109中的屏蔽中间部件106的上表面106a之上)以外，磁阻芯片封装件250可与图16的磁阻芯片封装件240基本相同。在此，为了便于说明，图17的内容描述将不提供与以上描述相同或类似的内容。
与图16的磁阻芯片封装件240相类似，磁阻芯片封装件250包括包封部件114-1，其上表面114b高于包括在屏蔽体109中的屏蔽中间部件106的上表面106a。图17的屏蔽中间部件106可包括位于屏蔽基底部件104一侧上的彼此分离的多个柱状物，类似于图1至图3的实施例。图17的屏蔽中间部件106可包括从屏蔽基底部件104的一侧延伸的壁，类似于图9至图11的实施例。可在屏蔽中间部件106上方形成凹陷孔124，其凹陷低于包封部件114-1的上表面114b。
可通过在包封部件114-1上放置屏蔽盖116同时填充凹陷孔124来完成屏蔽结构118-5。例如，可通过溅射形成屏蔽盖116，如稍后描述的那样。
在一些实施例中，磁阻芯片封装件250可包括屏蔽结构118-5，其中包括在屏蔽体109中的屏蔽中间部件106直接接触屏蔽盖116。由于屏蔽中间部件106接触屏蔽盖116，所以可将磁阻单元阵列110屏蔽免受外部磁场。
图18是根据本发明构思的一些实施例的磁阻芯片封装件260的截面图。
具体地，除了屏蔽体109-2和屏蔽盖116-1以外，磁阻芯片封装件260可与图1至图3的磁阻芯片封装件200相同。在此，为了便于说明，图18的内容描述将不提供与以上描述相同或类似的内容。
在磁阻芯片封装件260中，屏蔽体109-2可位于电路板102上。屏蔽体109-2可以是位于磁阻芯片108下方的屏蔽基底部件104-2。屏蔽体109-2可具有实质上直线的形状。屏蔽中间部件106-2可在包封部件114内朝向屏蔽体109-2延伸。屏蔽中间部件106-2可掩埋在形成于包封部件114中的开口或空隙113内。连接至屏蔽中间部件106-2的线形屏蔽部件115可形成在包封部件114上。屏蔽中间部件106-2可与屏蔽部件115一体化形成，从而构成T形屏蔽盖116-1。T形屏蔽盖116-1可设置在包封部件114的几乎整个表面上。
在一些实施例中，第五粘合剂层130可位于屏蔽中间部件106-2的下表面和屏蔽体109-2的上表面上。第五粘合剂层130可包括非磁性材料。
图18的屏蔽中间部件106-2可包括彼此分离的多个柱状物，类似于图1至图3的实施例。图18的屏蔽中间部件106-2可包括从屏蔽部件115的下表面延伸的壁，类似于图9至图11的实施例。如此，磁阻芯片封装件260可包括屏蔽结构118-6，其中屏蔽体109-2接触或不接触屏蔽盖116-1。屏蔽结构118-6可将位于电路板102上的磁阻芯片108的磁阻单元阵列110屏蔽免受外部磁场。
图19A至图19E是用于说明制造根据本发明构思的一些实施例的磁阻芯片封装件的方法的截面图。
具体地，图19A至图19E示意性地示出了制造图1至图3的磁阻芯片封装件200的过程。
参考图19A，L形屏蔽体109可位于电路板102上，并且第一粘合剂层103介于L形屏蔽体109与电路板102之间。L形屏蔽体109可包括位于电路板102上的屏蔽基底部件104以及设置在屏蔽基底部件104一侧上并连接至屏蔽基底部件104的屏蔽中间部件106。
随后，参考图19B，第二粘合剂层107可位于包括在L形屏蔽体109中的屏蔽基底部件104上，并且包括磁阻单元阵列110的磁阻芯片108位于第二粘合剂层107上。磁阻单元阵列110可仅占据磁阻芯片108的一部分(例如，中央区域)。
参考图19C，磁阻芯片108和电路板102经由内部连接部件112彼此电连接。内部连接部件112可为接合线。另外，如图3所示，多个柱状物COL在其间限定了开口(或间隙)109g，使得内部连接部件112能够穿过开口以将磁阻芯片108与电路板102电连接。
随后，参考图19D，用于包封磁阻芯片108的包封部件114可形成在电路板102上。包封部件114可形成为其上表面114a高于磁阻芯片108的上表面108a。包封部件114可形成为暴露出屏蔽中间部件106的上表面106a。因此，包封部件114的上表面114a可位于与屏蔽中间部件106的上表面106a实质上相同的水平高度处。
参考图19E，屏蔽盖116可位于屏蔽中间部件106和包封部件114上。屏蔽盖116可在位于磁阻单元阵列110上的同时接触屏蔽中间部件106的上表面106a和包封部件114的上表面114a。以此方式，可制造包括了屏蔽结构118的磁阻芯片封装件200，其中屏蔽结构118包括屏蔽基底部件104、屏蔽中间部件106和屏蔽盖116。
图20A和图20B是用于说明制造根据本发明构思的一些实施例的磁阻芯片封装件的方法的截面图。
具体地，图20A和图20B示意性地示出了制造图15的磁阻芯片封装件230的过程。如以上参考图19A至图19C描述的那样，L形屏蔽体109位于电路板102上，并且第一粘合剂层103介于L形屏蔽体109与电路板102之间。第二粘合剂层107位于L形屏蔽体109的屏蔽基底部件104上，并且包括磁阻单元阵列110的磁阻芯片108位于第二粘合剂层107上。磁阻芯片108和电路板102可经由内部连接部件112彼此电连接。
参考图20A，用于包封磁阻芯片108的包封部件114-1可形成在电路板102上。包封部件114-1可形成为其上表面114b高于磁阻芯片108的上表面108a。包封部件114-1可形成为具有足够覆盖屏蔽中间部件106的上表面106a的厚度。
参考图20B，包括磁性材料的第三粘合剂层122可形成在包封部件114-1上。随后，屏蔽盖116可位于第三粘合剂层122上。以此方式，可制造包括了屏蔽结构118-3的磁阻芯片封装件230，其中屏蔽结构118-3包括屏蔽基底部件104、屏蔽中间部件106和屏蔽盖116。
图21A至图21C是用于说明制造根据本发明构思的一些实施例的磁阻芯片封装件的方法的截面图。
具体地，图21A至图21C示意性地示出了制造图16的磁阻芯片封装件240的过程。如以上参考图19A至图19C描述的那样，L形屏蔽体109位于电路板102上，并且第一粘合剂层103介于L形屏蔽体109与电路板102之间。第二粘合剂层107可位于L形屏蔽体109的屏蔽基底部件104上，并且包括磁阻单元阵列110的磁阻芯片108位于第二粘合剂层107上。磁阻芯片108和电路板102可经由内部连接部件112彼此电连接。
如以上参考图20A描述的那样，用于包封磁阻芯片108的包封部件114-1可形成在电路板102上。包封部件114-1可形成为具有足够覆盖屏蔽中间部件106的上表面106a的厚度。
参考图21A，可在屏蔽中间部件106上方形成凹陷孔124，其凹陷低于包封部件114-1的上表面114b。例如，可通过利用激光对包封部件114-1进行钻孔来形成凹陷孔124。凹陷孔124可形成为具有较大的上部直径和较小的下部直径。参考图21B，凹陷孔124可填充有包括磁性材料的第四粘合剂层126。第四粘合剂层126的上表面可位于与包封部件114-1的上表面114b基本相同的水平高度处。
参考图21C，可通过在位于包封部件114-1上的第三粘合剂层122以及位于屏蔽中间部件106上的第四粘合剂层126上放置屏蔽盖116来完成屏蔽结构118-4。以此方式，可制造包括了屏蔽结构118-4的磁阻芯片封装件240，其中屏蔽结构118-4包括屏蔽基底部件104、屏蔽中间部件106和屏蔽盖116。
图22是根据本发明构思的实施例的磁阻芯片封装件270的布局图。图23是沿着图22的线VI-VI截取的截面图。图24是图22和图23的磁阻芯片封装件270的屏蔽体109-3的透视图。
具体地，除了屏蔽结构118-7的屏蔽体109-3和内部连接部件112-1以外，磁阻芯片封装件270与图12至图14的磁阻芯片封装件220可基本上相同。在此，为了便于说明，图22至图24的内容描述将不提供与以上描述相同或类似的内容。
在磁阻芯片封装件270中，屏蔽结构118-7的屏蔽体109-3可位于电路板102上。屏蔽体109-3可包括位于电路板102上的屏蔽基底部件104-3以及设置在屏蔽基底部件104-3一侧上并连接至屏蔽基底部件104-3的屏蔽中间部件106-1。
与前述实施例形成对比的是，屏蔽体109-3的屏蔽基底部件104-3可包括多个穿透孔132，通过穿透孔132可暴露出电路板102。穿透孔132可位于屏蔽基底部件104-3的四个边缘或者***。在一些实施例中，穿透孔132可不形成为围绕屏蔽基底部件104-3的所有四个边缘。根据应用，穿透孔132可形成在屏蔽基底部件104-3的两个或三个边缘上。形成在屏蔽基底部件104-3的邻近于屏蔽中间部件106-1的边缘上的穿透孔132可对应于图12和图13的穿透孔120。当在电路板102上形成第一粘合剂层103时，穿透孔132可与形成在第一粘合剂层103中的粘合剂穿透孔103-2连通。
包括磁阻单元阵列110的磁阻芯片108可位于屏蔽体109-3上。与前述实施例形成对比的是，磁阻芯片108可位于屏蔽体109-3上而不考虑其尺寸。磁阻芯片封装件270可包括内部连接部件112-1以穿过穿透孔132将磁阻芯片108电连接至电路板102。内部连接部件112-1可为接触电极134。具体地，接触电极134可包括由焊料形成的第一焊盘134a和第二焊盘134c，以及位于第一焊盘134a与第二焊盘134c之间的穿透电极134b。类似于前述实施例，屏蔽中间部件106-1可包括从屏蔽基底部件104-3的一侧延伸的壁WS。可以通过在屏蔽体109-3上形成屏蔽盖116来完成屏蔽结构118-7，屏蔽体109-3由包括穿透孔132的屏蔽基底部件104-3和由壁WS形成的屏蔽中间部件106-1构成。
由于磁阻芯片封装件270包括屏蔽基底部件104-3中的穿透孔132，因此磁阻芯片108和电路板102可通过形成为接触电极134的内部连接部件112-1彼此电连接。
图25是包括在根据本发明构思的实施例的磁阻芯片封装件中的磁阻芯片108的框图。
具体地，磁阻芯片108可包括命令解码器410、地址输入缓冲器420、行解码器430、列解码器440、源线电压发生器450、磁阻单元阵列110、输入/输出(I/O)读出放大器470和I/O电路480。
命令解码器410可通过对片选信号CSB、行地址选通信号RASB、列地址选通信号CASB、写入使能信号WEB和时钟使能信号CKE进行解码来产生多个控制信号，并且可以控制包括在磁阻芯片108中的电路块。磁阻单元阵列110包括多个磁阻单元(例如，多个STT-MRAM单元)并且响应于字线驱动信号WL_S和列选择信号CSL_S进行操作。
地址输入缓冲器420基于外部地址ADDR产生行地址ADDR_X和列地址ADDR_Y。行解码器430通过对行地址ADDR_X进行解码来产生解码后的行地址，并且基于解码后的行地址产生字线驱动信号WL_S。列解码器440通过对列地址ADDR_Y进行解码来产生解码后的列地址，并且基于解码后的列地址产生列选择信号CSL_S。
源线电压发生器450基于外部电源电压产生源线驱动电压VSL，并且将源线驱动电压VSL提供至磁阻单元阵列110的源线。源线电压发生器450可使得包括在源线电压发生器450中的全部或一些电路块在待机模式或断电模式下无效。源线电压发生器450还可响应于模式寄存器设置信号MRS来使得包括在源线电压发生器450中的全部或一些电路块无效。
I/O读出放大器470通过对磁阻单元阵列110输出的数据进行放大来经由局部I/O线LIO输出第一数据，并且经由局部I/O线LIO将接收到的输入数据DIN发送至磁阻单元阵列110。I/O电路480通过确定输出第一数据的顺序并且执行并行-串行转换来产生输出数据DOUT，对输入数据DIN进行缓冲并将缓冲的输入数据DIN提供至I/O读出放大器470。
图26是包括根据本发明构思的实施例的磁阻芯片封装件的存储器卡500的框图。
具体地，存储卡500可包括用于产生命令信号和地址信号的存储器控制器520和存储器模块510(例如，包括一个或多个闪存器件的闪存)。存储器控制器520包括主机接口(I/F)523和存储器I/F 525，主机I/F 523向主机发送命令信号和地址信号或者从主机接收命令信号和地址信号，存储器I/F 525向存储器模块510发送命令信号和地址信号或者从存储器模块510接收命令信号和地址信号。主机I/F 523、控制器524和存储器I/F 525通过公共总线与控制器存储器521(诸如静态随机存取存储器(SRAM))和处理器522(诸如中央处理单元(CPU))通信。
存储器模块510从存储器控制器520接收命令信号和地址信号；响应于命令信号和地址信号将数据存储在存储器模块510的至少一个存储器装置中；并且从至少一个存储器装置接收数据。每个存储器装置包括多个可寻址存储器单元以及产生列信号和行信号的解码器，以在编程操作和读取操作期间对所述多个可寻址存储器单元中的至少一个进行存取。
包括在具有存储器控制器520的存储器卡500中的各个部件中的每一个(即，存储器模块510和包括在存储器控制器520中的各个电子装置521、522、523、524和525)可包括根据本发明构思的实施例的磁阻芯片封装件。
图27是包括根据本发明构思的实施例的磁阻芯片封装件的存储器***600的框图。
具体地，存储器***600可包括通过公共总线660彼此通信的处理器630(诸如CPU)、RAM 640、用户接口650和调制解调器620。各个部件中的每一个通过公共总线660向存储器卡610发送信号并且从存储器卡610接收信号。存储器卡610可包括存储器控制器612和存储器模块611(例如，一个或多个闪存)。
包括在存储器***600中的存储器卡610、处理器630、RAM 640、用户接口650和调制解调器620可包括根据本发明构思的实施例的磁阻芯片封装件。
存储器***600可应用于各种电子应用领域。例如，存储器***600可应用于固态盘(SSD)、CMOS图像传感器(CIS)和计算机应用芯片组。
图28示出了各种电子设备，每一个电子设备包括根据本发明构思的实施例的磁阻芯片封装件。
具体地，电子设备700可包括移动电话702、笔记本计算机706和固定终端708。可以在移动电话702、笔记本计算机706和固定终端708的每一个中提供包括根据本发明构思的实施例的磁阻芯片封装件的集成电路(IC)704。
移动电话702、笔记本计算机706和固定终端708是电子设备700的示例，本发明构思的实施例不限于此。电子设备700的示例可包括智能电话、桌面PC、导航设备、音乐播放器和视频播放器。
已经参考以上给出的示例说明并示出了本发明构思的实施例，应当认识到，技术方案不限于此。例如，虽然将上述各实施例的屏蔽中间部件(例如，屏蔽中间部件106、106-1、106-2等)描述为与屏蔽基底部件或屏蔽盖一体化形成，但是应当清楚的是，磁阻芯片封装件可提供有与屏蔽基底部件一体化形成的至少一个屏蔽中间部件以及与屏蔽盖一体化形成的至少一个屏蔽中间部件。在这样的实施例中，与屏蔽基底部件一体化形成的至少一个屏蔽中间部件可接触与屏蔽盖一体化形成的至少一个屏蔽中间部件。
例如，参考图29，磁阻芯片封装件可提供为上述各实施例中的任何一个描述的示例，但是可以包括与屏蔽基底部件104一体化形成的至少一个屏蔽中间部件106a和与屏蔽盖116一体化形成的至少一个屏蔽中间部件106b，至少一个屏蔽中间部件106b与至少一个屏蔽中间部件106a在平行于屏蔽基底部件104和屏蔽盖116延伸(例如，在屏蔽基底部件104和屏蔽盖116之间水平地延伸)的界面处接触。因此，除了其他特征以外，这种磁阻芯片封装件还可包括第一屏蔽体109-1a和第二屏蔽体109-1b，第一屏蔽体109-1a包括屏蔽基底部件104和至少一个屏蔽中间部件106a，第二屏蔽体109-1b包括屏蔽盖116和至少一个屏蔽中间部件106b。
在其他实施例中，参考图30，磁阻芯片封装件可提供为上述各实施例中的任何一个描述的示例，但是可以包括与屏蔽基底部件104一体化形成的至少一个屏蔽中间部件106c以及与屏蔽盖116一体化形成的至少一个屏蔽中间部件106d，至少一个屏蔽中间部件106d与至少一个屏蔽中间部件106c在屏蔽基底部件104和屏蔽盖116之间垂直延伸(例如，在屏蔽基底部件104和屏蔽盖116之间竖直地延伸)的界面处接触。因此，除了其他特征以外，这种磁阻芯片封装件还可包括第一屏蔽体109-2a和第二屏蔽体109-2b，第一屏蔽体109-2a包括屏蔽基底部件104和至少一个屏蔽中间部件106c，第二屏蔽体109-2b包括屏蔽盖116和至少一个屏蔽中间部件106d。
在其他示例中，虽然如上将屏蔽盖描述为接触或不接触屏蔽中间部件或者与屏蔽中间部件一体化形成，但应当清楚的是，屏蔽盖可配置为任何适当的方式以接纳屏蔽中间部件的任何部分。例如，参考图31，上述讨论的任何实施例的屏蔽盖116可包括凹陷(例如，凹陷125)，其布置并配置为接纳任何与屏蔽基底部件104一体化形成的屏蔽中间部件(例如，屏蔽中间部件106等)的***部分。
虽然已经参考本发明构思的示例性实施例示出并说明了本发明构思，但应当理解的是，在不背离权利要求的精神和范围的情况下，可以在这些示例性实施例中进行形式和细节方面的各种改变。

Claims (23)

1.一种磁阻芯片封装件，包括：
电路板；
屏蔽体，其包括位于电路板的表面上的屏蔽基底部件和从屏蔽基底部件的一侧延伸的屏蔽中间部件；
磁阻芯片，其沿着与所述电路板的所述表面垂直的第一方向位于屏蔽基底部件上；
内部连接部件，其将磁阻芯片电连接至电路板；
包封部件，其包括沿着所述第一方向位于所述磁阻芯片上的第一部分和沿着所述第一方向位于所述电路板上的第二部分，其中，所述包封部件包封电路板上的磁阻芯片；以及
屏蔽盖，其位于屏蔽中间部件上和包封部件上，以使得所述包封部件的第一部分沿着所述第一方向介于所述磁阻芯片与所述屏蔽体之间，并且使得所述包封部件的第二部分沿着所述第一方向介于所述电路板与所述屏蔽体之间，
其中，屏蔽中间部件包括位于屏蔽基底部件一侧上的彼此分离的多个柱状物。
2.根据权利要求1所述的磁阻芯片封装件，其中，屏蔽基底部件设置在电路板的一部分上。
3.根据权利要求1所述的磁阻芯片封装件，其中，磁阻单元阵列仅设置在磁阻芯片的一部分上，并且屏蔽基底部件和屏蔽盖分别位于磁阻单元阵列的下方和上方。
4.根据权利要求1所述的磁阻芯片封装件，其中，屏蔽基底部件与屏蔽中间部件一体化形成。
5.根据权利要求1所述的磁阻芯片封装件，其中，屏蔽中间部件的上表面高于磁阻芯片的上表面。
6.根据权利要求1所述的磁阻芯片封装件，其中，屏蔽中间部件的上表面接触屏蔽盖的下表面。
7.根据权利要求1所述的磁阻芯片封装件，其中，屏蔽盖通过进一步延伸超过屏蔽基底部件和屏蔽中间部件的边缘部分而实质上设置在电路板的整个区域上。
8.根据权利要求1所述的磁阻芯片封装件，其中，屏蔽基底部件、屏蔽中间部件和屏蔽盖构成用于保护磁阻芯片的磁阻单元阵列的屏蔽结构，其中，该屏蔽结构为单层磁性材料层或者为复合层，在复合层中顺序地堆叠了多个磁性材料层和多个非磁性材料层。
9.根据权利要求1所述的磁阻芯片封装件，还包括粘合剂层，所述粘合剂层包括磁性材料并且位于包封部件的上表面上和屏蔽中间部件的上表面上，并且其中，屏蔽盖位于该包括磁性材料的粘合剂层上。
10.根据权利要求1所述的磁阻芯片封装件，其中，在屏蔽中间部件上的包封部件的一部分中形成凹陷孔，该凹陷孔凹陷低于包封部件的上表面，其中，凹陷孔填充有包括磁性材料的粘合剂层，并且其中，屏蔽盖位于该包括磁性材料的粘合剂层上和包封部件上。
11.根据权利要求1所述的磁阻芯片封装件，其中，在位于屏蔽中间部件上的包封部件的一部分中形成凹陷孔，该凹陷孔凹陷低于包封部件的上表面，并且其中，屏蔽盖位于包封部件上同时填充凹陷孔。
12.根据权利要求1所述的磁阻芯片封装件，其中，屏蔽基底部件和屏蔽中间部件通过包括磁性材料的粘合剂层彼此连接。
13.根据权利要求1所述的磁阻芯片封装件，其中，内部连接部件包括将磁阻芯片电连接至电路板的接合线。
14.根据权利要求1所述的磁阻芯片封装件，其中，屏蔽基底部件和电路板通过接地连接部件彼此连接。
15.一种磁阻芯片封装件，包括：
电路板；
屏蔽体，其布置在电路板上，所述屏蔽体包括屏蔽基底部件和从屏蔽基底部件的一侧延伸的屏蔽中间部件，屏蔽体具有穿过屏蔽基底部件或穿过屏蔽中间部件而形成的开口；
磁阻芯片，其布置在屏蔽基底部件上，其中所述磁阻芯片包括第一表面和与所述第一表面相对的第二表面，并且其中所述第一表面朝向所述屏蔽基底部件；
内部连接部件，其从所述磁阻芯片的第二表面延伸，并且穿过所述开口将磁阻芯片电连接至电路板；以及
包封部件，其包封所述电路板上的磁阻芯片。
16.根据权利要求15所述的磁阻芯片封装件，还包括：
屏蔽盖，其位于屏蔽中间部件上。
17.一种磁阻芯片封装件，包括：
电路板；
L形屏蔽体，其位于电路板上；
磁阻芯片，其位于L形屏蔽体上；
内部连接部件，其将磁阻芯片电连接至电路板；
包封部件，其包封电路板上的磁阻芯片，并且所述包封部件的上表面高于磁阻芯片的上表面；
屏蔽盖，其位于L形屏蔽体、包封部件和磁阻芯片上，所述屏蔽盖的截面具有实质上直线的形状；以及
开口，其穿过所述L形屏蔽体而形成。
18.一种磁阻芯片封装件，包括：
电路板；
实质上直线形的屏蔽体，其位于电路板上；
磁阻芯片，其位于屏蔽体上；
内部连接部件，其将磁阻芯片电连接至电路板；
包封部件，其包封电路板上的磁阻芯片，并且所述包封部件的上表面高于磁阻芯片的上表面；
T形的屏蔽盖，其包括屏蔽中间部件和实质上直线形的屏蔽部件，所述屏蔽中间部件在包封部件内朝向屏蔽体延伸，所述屏蔽部件连接至屏蔽中间部件并且位于包封部件上；以及
开口，其穿过所述屏蔽中间部件或穿过所述屏蔽体而形成。
19.根据权利要求18所述的磁阻芯片封装件，其中，包括在T形的屏蔽盖中的屏蔽中间部件掩埋在形成于包封部件内的空隙中。
20.一种磁阻芯片封装件，包括：
电路板；
屏蔽基底部件，其位于电路板上并且具有穿透孔，通过所述穿透孔暴露出电路板；
磁阻芯片，其布置在屏蔽基底部件上；
屏蔽中间部件，其设置在屏蔽基底部件的一侧上并且突出高于磁阻芯片的上表面；
内部连接部件，其穿过所述穿透孔将磁阻芯片电连接至电路板；
包封部件，其包封电路板上的磁阻芯片；以及
屏蔽盖，其位于屏蔽中间部件上和包封部件上。
21.根据权利要求20所述的磁阻芯片封装件，其中，所述穿透孔位于屏蔽基底部件的一侧上，并且其中，内部连接部件包括将磁阻芯片电连接至电路板的接合线。
22.一种磁阻芯片封装件，包括：
电路板；
磁阻芯片；
内部连接部件，其将磁阻芯片电连接至电路板；
屏蔽基底部件，其介于电路板与磁阻芯片之间；
包封部件，其包封电路板上的磁阻芯片和屏蔽基底部件；以及
屏蔽盖，其位于包封部件上，
其中，屏蔽基底部件或屏蔽盖中的至少之一包括与其一体化形成的屏蔽中间部件，并且
所述磁阻芯片封装件还包括开口，其穿过所述屏蔽基底部件或穿过所述屏蔽中间部件而形成。
23.根据权利要求22所述的磁阻芯片封装件，还包括：
第一屏蔽中间部件，其与屏蔽基底部件一体化形成；以及
第二屏蔽中间部件，其与屏蔽盖一体化形成。
CN201610281200.8A 2015-04-29 2016-04-29 包括屏蔽结构的磁阻芯片封装件 Active CN106098931B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150060724A KR102354370B1 (ko) 2015-04-29 2015-04-29 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
KR10-2015-0060724 2015-04-29
US15/140,464 US10074799B2 (en) 2015-04-29 2016-04-27 Magneto-resistive chip package including shielding structure
US15/140,464 2016-04-27

Publications (2)

Publication Number Publication Date
CN106098931A CN106098931A (zh) 2016-11-09
CN106098931B true CN106098931B (zh) 2020-11-10

Family

ID=57205290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610281200.8A Active CN106098931B (zh) 2015-04-29 2016-04-29 包括屏蔽结构的磁阻芯片封装件

Country Status (3)

Country Link
US (2) US10074799B2 (zh)
KR (1) KR102354370B1 (zh)
CN (1) CN106098931B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016174509A1 (en) * 2015-04-27 2016-11-03 Kabushiki Kaisha Toshiba Magnetic memory device
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US10028420B2 (en) * 2015-05-22 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Sheet for shielding against electromagnetic waves and wireless power charging device
CN107978531A (zh) * 2016-10-25 2018-05-01 上海磁宇信息科技有限公司 磁存储芯片封装的磁屏蔽方法
US11139341B2 (en) 2018-06-18 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Protection of MRAM from external magnetic field using magnetic-field-shielding structure
US11088083B2 (en) 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure
US10818609B2 (en) * 2018-07-13 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method for fabricating the same
US11688709B2 (en) 2018-12-06 2023-06-27 Analog Devices, Inc. Integrated device packages with passive device assemblies
JP7491923B2 (ja) * 2018-12-06 2024-05-28 アナログ ディヴァイスィズ インク シールドされた一体型デバイスパッケージ
US10998489B2 (en) * 2019-01-14 2021-05-04 Nxp B.V. Magnetic shielding structure for MRAM array
JP7367352B2 (ja) * 2019-06-24 2023-10-24 富士電機株式会社 半導体モジュール、車両、および半導体モジュールの製造方法
CN111010861B (zh) * 2019-12-31 2021-07-13 广州金升阳科技有限公司 六面屏蔽装置、应用该装置的电子模块及其制作方法
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US20220344578A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684148A (zh) * 2004-04-12 2005-10-19 日立环球储存科技荷兰有限公司 磁记录介质和磁记录装置
CN101154387A (zh) * 2006-09-28 2008-04-02 富士通株式会社 磁头及其制造方法
CN102208429A (zh) * 2010-03-31 2011-10-05 瑞萨电子株式会社 半导体器件和半导体器件组件

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670347A (en) * 1986-03-12 1987-06-02 Topflight Corp. RFI/EMI shielding apparatus
US5159294A (en) * 1990-03-01 1992-10-27 Murata Manufacturing Co., Ltd. Non-reciprocal circuit element
JP2759395B2 (ja) 1992-03-25 1998-05-28 住友特殊金属株式会社 半導体デバイス
CA2092371C (en) * 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
KR100367315B1 (ko) 1994-06-01 2003-03-26 스미또모 가가꾸 고오교오 가부시끼가이샤 칼라필터의오버코트용경화성수지조성물
US5614694A (en) * 1995-03-31 1997-03-25 Motorola, Inc. One piece open and closable metal RF shield
US5741435A (en) * 1995-08-08 1998-04-21 Nano Systems, Inc. Magnetic memory having shape anisotropic magnetic elements
DE69727373T2 (de) 1996-04-24 2004-12-09 Okamura, Susumu Halbleitervorrichtung
US5939772A (en) 1997-10-31 1999-08-17 Honeywell Inc. Shielded package for magnetic devices
JP2002064189A (ja) 2000-08-21 2002-02-28 Tokin Corp マグネティック・ランダム・アクセス・メモリ
US6625040B1 (en) 2000-08-31 2003-09-23 Micron Technology, Inc. Shielded PC board for magnetically sensitive integrated circuits
US20020029832A1 (en) 2000-09-08 2002-03-14 Carlson Mary Ann Stadium bag
US6515352B1 (en) 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
JP4818519B2 (ja) * 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
JP3879576B2 (ja) 2002-04-16 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージ
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP2004221463A (ja) 2003-01-17 2004-08-05 Sony Corp 磁気メモリ装置
US6940153B2 (en) * 2003-02-05 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic shielding for magnetic random access memory card
US6967390B2 (en) 2003-02-13 2005-11-22 Freescale Semiconductor, Inc. Electronic component and method of manufacturing same
JP2004303959A (ja) 2003-03-31 2004-10-28 Sony Corp 不揮発性磁気メモリ装置、及び、不揮発性磁気メモリ装置へのデータ書込・保持方法
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US8998620B2 (en) * 2003-12-02 2015-04-07 Super Talent Technology, Corp. Molding method for COB-EUSB devices and metal housing package
US7327015B2 (en) * 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7183617B2 (en) * 2005-02-17 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding for magnetically sensitive semiconductor devices
US7205643B2 (en) * 2005-03-08 2007-04-17 David Walter Smith Stray field shielding structure for semiconductors
US20060289970A1 (en) 2005-06-28 2006-12-28 Dietmar Gogl Magnetic shielding of MRAM chips
US8359739B2 (en) * 2007-06-27 2013-01-29 Rf Micro Devices, Inc. Process for manufacturing a module
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
US7342303B1 (en) * 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US7795708B2 (en) 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
US8269319B2 (en) 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7598596B2 (en) 2006-11-21 2009-10-06 Freescale Semiconductor, Inc. Methods and apparatus for a dual-metal magnetic shield structure
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US7829980B2 (en) 2007-04-24 2010-11-09 Everspin Technologies, Inc. Magnetoresistive device and method of packaging same
US7898066B1 (en) * 2007-05-25 2011-03-01 Amkor Technology, Inc. Semiconductor device having EMI shielding and method therefor
US7576415B2 (en) * 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
TW200913178A (en) * 2007-07-31 2009-03-16 Yamaha Corp Semiconductor device, pre-mold package, and manufacturing method therefor
US7651889B2 (en) * 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
US8110441B2 (en) * 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
JP5425461B2 (ja) 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
WO2010137125A1 (ja) * 2009-05-27 2010-12-02 ルネサスエレクトロニクス株式会社 半導体装置
US8237252B2 (en) * 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
US8362598B2 (en) * 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8659912B2 (en) * 2010-05-10 2014-02-25 Biotronik Se & Co. Kg Shielding device for shielding an electronic component
US8946886B1 (en) * 2010-05-13 2015-02-03 Amkor Technology, Inc. Shielded electronic component package and method
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
CN102339763B (zh) * 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
KR20120026909A (ko) * 2010-09-10 2012-03-20 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8415775B2 (en) * 2010-11-23 2013-04-09 Honeywell International Inc. Magnetic shielding for multi-chip module packaging
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
CN102623482A (zh) 2011-02-01 2012-08-01 飞思卡尔半导体公司 Mram器件及其装配方法
US8466539B2 (en) 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
KR101140113B1 (ko) * 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) * 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
KR101342829B1 (ko) 2011-12-29 2014-01-13 주식회사 네패스 반도체 패키지 및 그 제조 방법
JP5475819B2 (ja) * 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
JP5879595B2 (ja) * 2012-05-18 2016-03-08 アルプス・グリーンデバイス株式会社 電流センサ
JP5813596B2 (ja) 2012-08-10 2015-11-17 株式会社東芝 不揮発性半導体記憶装置
KR20140081548A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
US9070692B2 (en) 2013-01-12 2015-06-30 Avalanche Technology, Inc. Shields for magnetic memory chip packages
US8952504B2 (en) * 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
CN103400825B (zh) * 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9978690B2 (en) * 2013-09-04 2018-05-22 Toshiba Memory Corporation Semiconductor apparatus and manufacturing method for same
JP6010005B2 (ja) * 2013-09-09 2016-10-19 株式会社東芝 半導体装置及びその製造方法
JP6074345B2 (ja) * 2013-09-24 2017-02-01 株式会社東芝 半導体装置及びその製造方法
EP3050100A4 (en) * 2013-09-27 2017-05-10 Intel Corporation Magnetic field shielding for packaging build-up architectures
KR102214798B1 (ko) * 2014-02-05 2021-02-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
JP2015154032A (ja) * 2014-02-19 2015-08-24 株式会社東芝 配線基板とそれを用いた半導体装置
KR20150130660A (ko) * 2014-05-14 2015-11-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR102251001B1 (ko) * 2014-06-26 2021-05-12 삼성전자주식회사 반도체 패키지
JP6280014B2 (ja) * 2014-09-30 2018-02-14 新光電気工業株式会社 半導体装置及びその製造方法
JP6353763B2 (ja) * 2014-09-30 2018-07-04 新光電気工業株式会社 半導体装置及びその製造方法
JP6397712B2 (ja) * 2014-10-01 2018-09-26 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法、磁気ヘッド、および磁気記録再生装置
US9196272B1 (en) * 2014-10-27 2015-11-24 Seagate Technology Llc Sensor structure having increased thermal stability
KR102235609B1 (ko) * 2014-12-08 2021-04-02 삼성전자주식회사 Mram 기반의 프레임 버퍼링 장치, 그 장치를 포함하는 디스플레이 구동 장치 및 디스플레이 장치
JP6401036B2 (ja) * 2014-12-10 2018-10-03 株式会社ジェイデバイス 磁気不揮発性メモリ素子の磁気シールドパッケージ
US9472595B1 (en) * 2015-03-24 2016-10-18 Avalanche Technology, Inc. Perpendicular MRAM with magnet
US9875971B2 (en) * 2015-03-26 2018-01-23 Globalfoundries Singapore Pte. Ltd. Magnetic shielding of MRAM package
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
WO2016174509A1 (en) * 2015-04-27 2016-11-03 Kabushiki Kaisha Toshiba Magnetic memory device
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
KR102437673B1 (ko) * 2015-09-09 2022-08-26 삼성전자주식회사 반도체 장치
KR102452781B1 (ko) * 2015-12-15 2022-10-12 삼성전자주식회사 차폐 구조를 포함하는 전자 장치
JP2017183398A (ja) * 2016-03-29 2017-10-05 東芝メモリ株式会社 半導体装置及びその製造方法
JP5988004B1 (ja) * 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
KR102516883B1 (ko) * 2016-08-04 2023-04-03 삼성전자주식회사 차폐 구조를 포함하는 전자 장치
KR102531970B1 (ko) * 2016-08-26 2023-05-12 삼성전자 주식회사 루프 안테나를 갖는 전자 장치
US10347826B1 (en) * 2018-01-08 2019-07-09 Globalfoundries Singapore Pte. Ltd. STT-MRAM flip-chip magnetic shielding and method for producing the same
KR102487841B1 (ko) * 2018-03-14 2023-01-11 삼성전자주식회사 반도체 패키지
KR102592329B1 (ko) * 2018-06-26 2023-10-20 삼성전자주식회사 반도체 패키지 제조 방법
US11088083B2 (en) * 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure
US10818609B2 (en) * 2018-07-13 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684148A (zh) * 2004-04-12 2005-10-19 日立环球储存科技荷兰有限公司 磁记录介质和磁记录装置
CN101154387A (zh) * 2006-09-28 2008-04-02 富士通株式会社 磁头及其制造方法
CN102208429A (zh) * 2010-03-31 2011-10-05 瑞萨电子株式会社 半导体器件和半导体器件组件

Also Published As

Publication number Publication date
CN106098931A (zh) 2016-11-09
US10074799B2 (en) 2018-09-11
KR102354370B1 (ko) 2022-01-21
US20180375017A1 (en) 2018-12-27
US20160322562A1 (en) 2016-11-03
US10923650B2 (en) 2021-02-16
KR20160128796A (ko) 2016-11-08

Similar Documents

Publication Publication Date Title
CN106098931B (zh) 包括屏蔽结构的磁阻芯片封装件
KR102283330B1 (ko) 반도체 소자
US9036406B2 (en) Magneto-resistive memory device including source line voltage generator
JP6089081B1 (ja) 磁気メモリ
US9460768B2 (en) Cross point array MRAM having spin hall MTJ devices
US9047966B2 (en) Architecture of magneto-resistive memory device
US10453801B2 (en) Semiconductor devices and semiconductor packages including magnetic shielding layers and methods of manufacturing semiconductor devices and semiconductor packages
JP2014140068A (ja) 磁気トンネル接合デバイスおよびその製造
JP6010005B2 (ja) 半導体装置及びその製造方法
US10305024B2 (en) Semiconductor package
US10636840B2 (en) Quaternary spin hall memory
US9607950B2 (en) Package substrate and semiconductor package including the same
US11690299B2 (en) Magnetoresistance effect element and magnetic memory
JP2004207322A (ja) 磁気メモリ装置
CN105762274B (zh) 用于提供包括无Co自由层的磁结的方法和***
KR20230076719A (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant