CN107978531A - 磁存储芯片封装的磁屏蔽方法 - Google Patents

磁存储芯片封装的磁屏蔽方法 Download PDF

Info

Publication number
CN107978531A
CN107978531A CN201610939819.3A CN201610939819A CN107978531A CN 107978531 A CN107978531 A CN 107978531A CN 201610939819 A CN201610939819 A CN 201610939819A CN 107978531 A CN107978531 A CN 107978531A
Authority
CN
China
Prior art keywords
thin slice
magnetic
shielding
chip
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610939819.3A
Other languages
English (en)
Inventor
叶力
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201610939819.3A priority Critical patent/CN107978531A/zh
Publication of CN107978531A publication Critical patent/CN107978531A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供了一种磁存储芯片封装的磁屏蔽方法，用磁屏蔽材料制成的薄片将芯片包裹起来，达到磁屏蔽效果。包括如下步骤：(1)将磁屏蔽材料加工成微米级厚度的薄片，按照芯片的尺寸对薄片进行切割，根据芯片所需引脚数目和位置在薄片上开孔；(2)将加工好的薄片平整地粘接在基板衬底的相应位置，依靠导热粘结剂将芯片粘贴在薄片上方；(3)将薄片两侧向上折叠后将芯片包裹起来；(4)将所需引线焊接到位，用环氧塑封料将芯片、引线、磁屏蔽材料铸模固定。该磁屏蔽设计可以屏蔽90％以上外界磁场的面内分量以及50％以上的垂直分量。该屏蔽设计可兼容BGA封装，工序较为简单，成本低廉。

Description

磁存储芯片封装的磁屏蔽方法
技术领域
本发明涉及磁性随机存储芯片的封装，具体涉及一种磁存储芯片封装的磁屏蔽方法，属于集成电路芯片封装技术领域。
背景技术
磁性材料和磁电阻元件广泛应用在存储器和传感器领域。磁存储器利用磁性记忆层的磁矩取向来记录数据，是一种非易失性的存储技术。磁性随机存储器兼具闪存的非易失性和静态随机存储器的高速读写能力，在诸多应用场景下(例如嵌入式物联网***)具有能耗和高整合度的优势，另外可擦写次数大大超过现有的闪存技术因而具有很高的可靠性。磁性随机存储器的数据存储在由磁电阻元件组成的存储比特阵列中，每个磁电阻元件代表了一个比特，每个磁电阻元件包含磁性记忆层和磁性参考层，当两层磁性材料的磁矩指向相同时，磁电阻元件处于低电阻态(逻辑0)，当两层磁性材料的磁矩指向相反时，磁电阻元件处于高点阻态(逻辑1)。参考层通常设计为具有非常高的磁各向异性，因此磁矩的指向固定不变，自由层则设计为具有合适的磁各向异性，这样通过自旋扭矩效应翻转记忆层磁矩就能控制磁电阻元件的电阻态，实现数据的写入。如果自由层磁矩的各向异性(稳定性)过高，翻转自由层磁矩将变得困难，相应的写入电压增高，能耗增高，磁电阻元件的耐久度降低。如果自由层磁矩各向异性(稳定性)过低，则数据保存时间太短以至于无法达成“非易失性”的特点。自由层磁矩的各向异性是上述两方面权衡的结果，因此比参考层磁矩稳定性要弱，更容易受到外界影响的扰动。磁矩和磁场具有相互作用是磁性体系的基本属性，因此外界磁场对磁电阻元件中的磁性层的磁矩，尤其是各向异性相对弱的记忆层磁矩会产生显著的扰动，如芯片处于大于100高斯的磁场环境下错误率将大幅增加，因此对于包含磁电阻元件的集成电路芯片，封装工艺需要提供屏蔽外界磁场的能力。
在已有的面内磁性随机存储器中自由层的磁矩是指向面内的，由于形状各向异性的原因，垂直方向的外界磁场很难影响磁矩的稳定性，封装仅仅需要考虑对面内方向磁场的屏蔽能力。在垂直磁性随机存储器中，自由层的磁矩垂直于磁电阻元件薄膜表面，外界各个方向的磁场都会对磁矩稳定性产生显著影响。因此需要一种设计方案能够有效的屏蔽面内和垂直两个方向的外界磁场，同时也不影响芯片封装中的引线键合。
发明内容
本发明拟解决的问题是：为磁性随机存储器以及其它采用磁电阻元件的传感器或集成电路芯片提供一种对外界磁场屏蔽的封装方法。本发明设计的屏蔽层可屏蔽面内的磁场分量，也可以在一定程度上屏蔽垂直方向的磁场分量。本发明能实现屏蔽层制造和引线键合的工艺整合。
为了实现上述目的，本发明提供了一种磁存储芯片封装的磁屏蔽方法，用磁屏蔽材料制成的薄片将芯片的全部上表面、全部下表面、部分或全部侧面包裹以实现磁屏蔽效果。
优选地，在包裹侧面的薄片上设置开孔以供引线通过。
优选地，磁屏蔽材料是指合适配比的镍铁基合金、铁钴基合金或镍铁钴基合金。
更优选地，磁屏蔽材料采用μ合金，μ合金是指77％镍+16％铁+5％铜+2％铬制成的合金。
上述磁存储芯片封装的磁屏蔽方法，包括如下步骤：
(1)将磁屏蔽材料加工成微米级厚度的薄片，按照芯片的尺寸对薄片进行切割，根据芯片所需引脚数目和位置在薄片上开孔；
(2)在基板衬底的中心区域均匀涂抹导热粘结剂，将加工好的薄片平整地粘接在基板衬底的相应位置，依靠导热粘结剂将芯片粘贴在薄片上方；
(3)将薄片两侧向上折叠后将芯片包裹起来；
(4)将所需引线焊接到位，用环氧塑封料将芯片、引线、磁屏蔽材料铸模固定。
优选地，薄片的厚度为10-200微米。
优选地，根据芯片的尺寸不同，在薄片每侧设置不超过10个开孔。
优选地，根据引线焊点大小与开孔宽度的匹配，在开孔中排布若干条引线，这些引线用于高速信号的传输。
计算标准如下：每个引线焊点大小以40微米计，每个开孔宽度以1毫米计，在每个开孔中排布12条引线。其他焊点大小和开孔宽度的情况同样参照上述标准计算引线数量。本发明中，据上述标准计算出每个开孔中引出5-20条引线。
优选地，在芯片的两个未被薄片包裹的侧面，安排引线用于低速信号的传输。
本发明的有益效果：该磁屏蔽设计可以屏蔽90％以上外界磁场的面内分量以及50％以上的垂直分量。该屏蔽设计可兼容BGA封装，工序较为简单，成本低廉。
附图说明
图1是本发明一个较佳实施例中磁屏蔽材料折叠前的示意图；
图2是本发明一个较佳实施例中磁屏蔽材料包裹芯片的示意图；
图3是本发明一个较佳实施例中芯片边缘焊点引线键合的示意图；
图4是本发明一个较佳实施例中BGA封装的背面示意图；
图5是本发明磁存储芯片封装的磁屏蔽方法的工艺流程图。
图中所示：1-芯片；2-薄片；3-开孔；4-粘结剂；5-引线；51-高速信号引线；52-低速信号引线；6-焊接点；7-球状引脚。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明采用高磁导率软磁材料，制作可延展的金属薄片，用该薄片将待封装的芯片包裹起来，达到磁屏蔽的效果。高磁导率软磁材料可采用合适比例的镍铁基、铁钴基、镍铁钴基合金或其它高磁导率合金。高磁导率合金指相对磁导率不低于100的材料，优选的采用μ合金，即77％镍+16％铁+5％铜+2％铬，磁导率可达到1000-10000。
如图1所示，磁屏蔽材料加工成长方形薄片2，并在特定位置预留开孔3作为引线键合的通道。薄片2的厚度为10-200微米。薄片2的宽度略小于所封装芯片的宽度，用以预留前后侧面引线键合的空间。薄片2的长度不小于芯片1长度的两倍，在具体实施中以薄片2折叠起来后能够将芯片1包裹住为标准。
如图2所示，薄片2将芯片1包裹后，开孔3露出芯片1上的引线焊接处，便于将引线5从芯片1连接至外部管脚焊接点6。开孔3应等间距分布，对应于芯片1左右两个边缘。根据待封装芯片的尺寸不同，可以在每侧安排不超过10个开孔。薄片2的长度应以包裹芯片后开口处有一定(1-2mm)重叠为准，如图2中虚线所示。
根据引线5的焊点大小与开孔3宽度的匹配，在开孔3中排布若干条引线5。计算标准如下：每个引线焊点大小以40微米计，每个开孔宽度以1毫米计，在每个开孔中排布12条引线。其他焊点大小和开孔宽度的情况同样参照上述标准计算引线数量。本实施例中，据上述标准计算出每个开孔3中引出5-20条引线51。这些高速信号引线51用于高速信号的传输，在另外两个屏蔽材料未包裹的侧面，可以按照常规方式安排低速信号引线52用于低速信号的传输。
该磁屏蔽设计可以屏蔽90％以上外界磁场的面内分量以及50％以上的垂直分量。该屏蔽设计可兼容BGA封装，工序较为简单，成本低廉。磁屏蔽材料的包裹效果、芯片边缘焊点引线键合的安排如图3所示。BGA封装的背面效果如图4所示，图中黑色圆点所示是BGA封装的球状引脚7。
上述磁屏蔽方法的工艺流程图如图5所示，以下再用文字详述具体实施步骤：
(1)首先将磁屏蔽材料(如μ合金)加工成微米厚度的金属薄片2，按照待封装芯片1的尺寸进行切割，根据的芯片所需引脚数目和位置进行开孔。
(2)在BGA的基板的中心区域均匀涂抹导热粘结剂4，将加工好的屏蔽材料平整的粘接在基板衬底的相应位置，用导热粘结剂将待封装的芯片1粘贴在磁屏蔽材料上方。
(3)将磁屏蔽材料两侧向上折叠后将待封装芯片包裹起来。开孔的位置以及磁屏蔽材料的宽度应使得芯片的四面引脚都裸露在外，而不被磁屏蔽材料遮蔽。
(4)采用引线键合机将所需引线焊接到位，用环氧塑封料将芯片、引线、屏蔽材料铸模固定。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.磁存储芯片封装的磁屏蔽方法，其特征在于，用磁屏蔽材料制成的薄片将所述芯片的全部上表面、全部下表面、部分或全部侧面包裹以实现磁屏蔽效果。
2.根据权利要求1所述的磁存储芯片封装的磁屏蔽方法，其特征在于，在包裹所述侧面的所述薄片上设置开孔以供引线通过。
3.根据权利要求1或2所述的磁存储芯片封装的磁屏蔽方法，其特征在于，所述磁屏蔽材料是指合适配比的镍铁基合金、铁钴基合金或镍铁钴基合金。
4.根据权利要求3所述的磁存储芯片封装的磁屏蔽方法，其特征在于，所述磁屏蔽材料采用μ合金，所述μ合金是指77％镍+16％铁+5％铜+2％铬制成的合金。
5.根据权利要求2所述的磁存储芯片封装的磁屏蔽方法，其特征在于，包括如下步骤：
(1)将所述磁屏蔽材料加工成微米级厚度的薄片，按照所述芯片的尺寸对所述薄片进行切割，根据所述芯片所需引脚数目和位置在所述薄片上设置所述开孔；
(2)在基板衬底的中心区域均匀涂抹导热粘结剂，将加工好的所述薄片平整地粘接在所述基板衬底的相应位置，依靠所述导热粘结剂将所述芯片粘贴在所述薄片上方；
(3)将所述薄片两侧向上折叠后将所述芯片包裹起来；
(4)将所需引线焊接到位，用环氧塑封料将所述芯片、所述引线、所述磁屏蔽材料铸模固定。
6.根据权利要求5所述的磁存储芯片封装的磁屏蔽方法，其特征在于，所述薄片的厚度为10-200微米。
7.根据权利要求5所述的磁存储芯片封装的磁屏蔽方法，其特征在于，根据所述芯片的尺寸不同，在所述薄片每侧设置不超过10个所述开孔。
8.根据权利要求5所述的磁存储芯片封装的磁屏蔽方法，其特征在于，根据所述引线焊点大小与所述开孔宽度的匹配，在所述开孔中排布若干条所述引线，这些引线用于高速信号的传输。
9.根据权利要求5所述的磁存储芯片封装的磁屏蔽方法，其特征在于，每个所述引线焊点大小以40微米计，每个所述开孔宽度以1毫米计，在每个所述开孔中排布12条所述引线；其他焊点大小和开孔宽度的情况同样参照上述标准计算引线数量。
10.根据权利要求5所述的磁存储芯片封装的磁屏蔽方法，其特征在于，在所述芯片的两个未被所述薄片包裹的侧面，安排引线用于低速信号的传输。
CN201610939819.3A 2016-10-25 2016-10-25 磁存储芯片封装的磁屏蔽方法 Pending CN107978531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610939819.3A CN107978531A (zh) 2016-10-25 2016-10-25 磁存储芯片封装的磁屏蔽方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610939819.3A CN107978531A (zh) 2016-10-25 2016-10-25 磁存储芯片封装的磁屏蔽方法

Publications (1)

Publication Number Publication Date
CN107978531A true CN107978531A (zh) 2018-05-01

Family

ID=62004115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610939819.3A Pending CN107978531A (zh) 2016-10-25 2016-10-25 磁存储芯片封装的磁屏蔽方法

Country Status (1)

Country Link
CN (1) CN107978531A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634849A (zh) * 2019-09-10 2019-12-31 苏州中科安源信息技术有限公司 一种实现电磁屏蔽的sip封装方法
CN111653552A (zh) * 2020-06-16 2020-09-11 西安科技大学 一种具有高抗电磁脉冲干扰能力的四方扁平芯片封装结构

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096581A (en) * 1976-08-16 1978-06-20 Texas Instruments Incorporated External drive coil magnetic bubble package
JPS6199342A (ja) * 1984-10-05 1986-05-17 Sony Chem Kk 半導体装置
JPH03118047A (ja) * 1989-09-29 1991-05-20 Toshiba Corp 超電導装置
US20010035572A1 (en) * 1999-05-05 2001-11-01 Isaak Harlan R. Stackable flex circuit chip package and method of making same
EP1739748A2 (en) * 2005-06-28 2007-01-03 Infineon Tehnologies AG Magnetic shielding of MRAM chips
CN102468275A (zh) * 2010-11-15 2012-05-23 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN104253209A (zh) * 2013-06-25 2014-12-31 瑞萨电子株式会社 磁屏蔽、半导体器件和半导体封装
US20150084141A1 (en) * 2013-09-24 2015-03-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN205542767U (zh) * 2016-02-03 2016-08-31 深圳佰维存储科技有限公司 抗电磁干扰的sip封装结构
CN106098931A (zh) * 2015-04-29 2016-11-09 三星电子株式会社 包括屏蔽结构的磁阻芯片封装件
CN206040638U (zh) * 2016-09-06 2017-03-22 广州华欣电子科技有限公司 红外接收二极管及红外触摸框
CN106847793A (zh) * 2015-12-04 2017-06-13 爱思开海力士有限公司 包括屏蔽部件的半导体封装及其制造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096581A (en) * 1976-08-16 1978-06-20 Texas Instruments Incorporated External drive coil magnetic bubble package
JPS6199342A (ja) * 1984-10-05 1986-05-17 Sony Chem Kk 半導体装置
JPH03118047A (ja) * 1989-09-29 1991-05-20 Toshiba Corp 超電導装置
US20010035572A1 (en) * 1999-05-05 2001-11-01 Isaak Harlan R. Stackable flex circuit chip package and method of making same
EP1739748A2 (en) * 2005-06-28 2007-01-03 Infineon Tehnologies AG Magnetic shielding of MRAM chips
CN102468275A (zh) * 2010-11-15 2012-05-23 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN104253209A (zh) * 2013-06-25 2014-12-31 瑞萨电子株式会社 磁屏蔽、半导体器件和半导体封装
US20150084141A1 (en) * 2013-09-24 2015-03-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9252108B2 (en) * 2013-09-24 2016-02-02 Kabushiki Kaisha Toshiba Semiconductor device having magnetic shield layer surrounding MRAM chip
CN106098931A (zh) * 2015-04-29 2016-11-09 三星电子株式会社 包括屏蔽结构的磁阻芯片封装件
CN106847793A (zh) * 2015-12-04 2017-06-13 爱思开海力士有限公司 包括屏蔽部件的半导体封装及其制造方法
CN205542767U (zh) * 2016-02-03 2016-08-31 深圳佰维存储科技有限公司 抗电磁干扰的sip封装结构
CN206040638U (zh) * 2016-09-06 2017-03-22 广州华欣电子科技有限公司 红外接收二极管及红外触摸框

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634849A (zh) * 2019-09-10 2019-12-31 苏州中科安源信息技术有限公司 一种实现电磁屏蔽的sip封装方法
CN111653552A (zh) * 2020-06-16 2020-09-11 西安科技大学 一种具有高抗电磁脉冲干扰能力的四方扁平芯片封装结构
CN111653552B (zh) * 2020-06-16 2022-06-10 西安科技大学 一种具有高抗电磁脉冲干扰能力的四方扁平芯片封装结构

Similar Documents

Publication Publication Date Title
TWI231975B (en) Magnetic memory device
TW201222766A (en) Semiconductor device and method of manufacturing semiconductor device
CN107978531A (zh) 磁存储芯片封装的磁屏蔽方法
CN103093271A (zh) 双界面智能卡制作工艺与双界面智能卡
JP2004349476A (ja) 半導体装置
CN108074825A (zh) 磁性组件芯片封装方法以及磁性组件芯片封装件
KR102657583B1 (ko) 가변 저항 메모리 소자
JP2004221463A (ja) 磁気メモリ装置
US20150228695A1 (en) Magnetic memory device
TW200531063A (en) Method and device for preventing erroneous programming of a magnetoresistive memory element
CN103729675B (zh) 一种非接触智能识别卡inlay层及其制备方法
EP3143623B1 (en) Structures for shielding magnetically sensitive components
CN208706636U (zh) 芯片封装结构和存储器件
US3023010A (en) Means for protecting a magnetic sound record sheet from stray magnetic field
CN108962837A (zh) SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件
JP2008306094A (ja) 磁気メモリおよびその製造方法
CN103144349B (zh) 免屏蔽免干扰rfid金属层包装盒及其制备方法、所用纸张
CN108962836A (zh) 采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法
CN105845670B (zh) 一种用于对贴焊装的ddr封装结构及其对贴焊装方法
JP2004193246A (ja) 磁気メモリ装置
CN205723514U (zh) 一种nand存储器的bga封装装置
CN207834286U (zh) 芯片封装结构和终端设备
CN206133624U (zh) 一种具有吸波功能的可黏贴小区感应卡
TW201508961A (zh) 半導體裝置
JP3119590U (ja) Ｒｆｉｄカード送付用紙

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180501