CN104701180B - 用于形成半导体器件的方法 - Google Patents

用于形成半导体器件的方法 Download PDF

Info

Publication number
CN104701180B
CN104701180B CN201410749770.6A CN201410749770A CN104701180B CN 104701180 B CN104701180 B CN 104701180B CN 201410749770 A CN201410749770 A CN 201410749770A CN 104701180 B CN104701180 B CN 104701180B
Authority
CN
China
Prior art keywords
semiconductor substrate
oxide layer
oxide
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410749770.6A
Other languages
English (en)
Other versions
CN104701180A (zh
Inventor
F.希尔勒
A.毛德
A.迈泽
H-J.舒尔策
H.韦伯
M.聪德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104701180A publication Critical patent/CN104701180A/zh
Application granted granted Critical
Publication of CN104701180B publication Critical patent/CN104701180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

用于形成半导体器件的方法，包括在半导体衬底的主表面处形成电气结构并且执行对半导体衬底的背侧表面的背侧表面区的阳极氧化，以在半导体衬底的背侧表面处形成氧化层。

Description

用于形成半导体器件的方法
技术领域
实施例涉及半导体器件的制造并且特别涉及用于形成半导体器件的方法。
背景技术
针对半导体器件的制造，使用各种各样的材料和工艺。通常，半导体器件的导电部分必须与半导体器件的其它导电部分电绝缘。半导体器件的最大可允许电压和可达到的寿命被半导体器件的电绝缘部分的质量和定尺寸强有力地影响。期望的是增大半导体器件的寿命和/或最大可允许电压。
发明内容
一些实施例涉及一种用于形成半导体器件的方法。该方法包括在半导体衬底的主表面处形成电气结构。此外，该方法包括在半导体衬底的背侧表面处执行对背侧表面区的阳极氧化，以在半导体衬底的背侧表面形成氧化层。
另外的实施例涉及一种包括在半导体衬底的主表面之上形成导电层的用于形成半导体器件的方法。此外，该方法包括执行对导电层的表面的阳极氧化以在导电层的表面处形成氧化层。附加地，该方法包括将载体衬底连接到氧化层并且处理半导体衬底的背侧面。
一些实施例涉及一种包括形成从半导体衬底的主表面向着半导体衬底的相对背侧面延伸的边缘端子沟槽的用于形成半导体器件的方法。该沟槽围绕半导体衬底的有源区域。此外，该方法包括执行边缘端子沟槽的表面的阳极氧化以至少在边缘端子沟槽的壁处形成氧化层。
附图说明
将在下面仅通过示例的方式，并且参考附图来描述装置和/或方法的一些实施例，在附图中：
图1a示出用于形成半导体器件的方法的流程图；
图1b示出半导体器件的示意图；
图2a-2c示出制造可变深度场停止层的示意图；
图3a和3b示出具有可变深度掺杂层的半导体器件的示意图；
图4示出具有硅通孔的半导体器件的示意性横截面；
图5a和5b示出形成在半导体器件的背侧面具有场效应晶体管结构的半导体器件的示意图；
图6示出阳极氧化的示意图；
图7示出用于形成半导体器件的方法的流程图；
图8a和8b示出通过使用载体衬底形成半导体器件的示意图；
图9示出用于形成半导体器件的方法的流程图；以及
图10示出半导体器件的示意性横截面。
具体实施方式
现在将更完全地参考其中图示了一些示例实施例的附图来描述各个示例实施例。在图中，为了清楚的目的，可夸大线、层和/或区的厚度。
相应地，尽管示例实施例能够具有各种修改和替换形式，但在图中通过示例的方式示出其实施例，并且在本文将详细描述其实施例。然而，应当理解的是，不存在意图来将示例实施例限制到所公开的特别的形式，而是相反，示例实施例将覆盖落入本公开的范围内的所有修改、等同形式和替换形式。遍及图的描述，同样的数字指代同样或类似的元件。
将理解的是，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到其它元件，或可存在中间的元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间的元件。应当以同样的方式解释用于描述元件之间的关系的其它词语（例如“之间”对比“直接之间”，“邻近”对比“直接邻近”等）。
本文使用的术语用于仅描述特别的实施例的目的，并且非意在限制示例实施例。如本文使用的，单数形式“一”、“一个”和“该”意在还包括复数形式，除非上下文另有明确指示。将进一步理解的是，术语“包括”、“由……组成”、“包含”和/或“含有”当在本文使用时指定所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组合的存在或添加。
除非另有限定，本文使用的所有术语（包括技术和科学术语）具有如示例实施例所属于的领域的普通技术人员所普遍理解的含义相同的含义。将进一步理解的是，术语（例如在普遍使用的字典中限定的那些）应当被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不被以理想化或过度正式的意义来解释，除非本文明确地如此限定。
实施例涉及使用阳极氧化用于形成绝缘部分或半导体器件的层。图6示出阳极氧化的设置的示意图。半导体衬底410被固定在保持器460上，并且被放置在电解液450内。此外，将外部电极430放置在电解液450内。通过在外部电极430（例如阴极）和电气连接到半导体衬底410的电极440（例如阳极）之间施加电压差，可生成将氧化离子452吸引到半导体衬底的电场。相反电荷的离子454被外部电极430吸引。由于氧化离子，在半导体衬底的表面处形成氧化层420。
可以例如根据半导体衬底的类型（例如硅、氮化镓、碳化硅）来选择电解液的种类或混合物和/或外部电极的材料。在示例中，半导体衬底是基于硅的半导体衬底并且可以使用碱性溶解。
碱性溶解（例如氢氧化钾KOH，四甲基氢氧化铵TMAH，硝酸钾KNO3）可分离成正和负带电分子部分。例如，以下反应式可应用于KNO3：
KNO3 + H2O → K+ + OH- + HNO3。
OH-离子与硅接触可用于形成氧化层。为此，OH-通过扩散穿过已经建立的氧化层到硅的足够供应可以被期望被保持高。该扩散可在阳极氧化期间通过电场（吸引电场）加速，从而然后可比利用天然氧化物达到显著更大的氧化物厚度。
例如，对于硅半导体衬底，氧化离子可以是OH-离子，并且连接到半导体衬底的电极可以用作阳极，而外部电极可用作阴极（例如铂阴极）。
以该方式，可使能n掺杂和/或p掺杂的硅的氧化。
图1示出根据实施例的用于形成半导体器件的方法100的流程图的示意图。此外，图1b示出通过图1a中所示的方法100制造的半导体器件190的示意图。方法100包括在半导体衬底130的主表面132处形成110电气结构150。此外，方法100包括在半导体衬底130的背侧表面134处执行背侧表面区的阳极氧化120，以在半导体衬底130的背侧表面134处形成氧化层140。
通过使用阳极氧化，可以在半导体衬底130的背侧面处制造氧化层140，尽管例如电气结构150（其仅可承受低温）已经形成在半导体衬底130的主表面132处。
电气结构150可以是由将要形成的半导体器件190所要求的电气电路的任何元件（例如掺杂区、绝缘结构、栅极或二极管的金属化、晶体管、电阻器、电容器或电感器或如二极管、晶体管、电阻器、电容器或电感器结构之类的更复杂的结构）。例如，电气结构150的一个或多个元件（例如金属化或掺杂区的掺杂轮廓）可能对高温敏感，并且如果在后续工艺期间超出最大可允许可承受温度，则可能以非期望方式改变属性。
半导体衬底130的主侧面可以是用于实施比背侧面处的结构更精密和复杂的结构的表面，因为如果结构已经形成在半导体衬底的一侧面处，则工艺参数（例如温度）和处置对于背侧面是受限的。
半导体衬底130的主表面可以是半导体衬底130中向着半导体衬底130的顶部上的金属层、绝缘层或钝化层的表面。与半导体衬底130的基本垂直边缘（例如由将半导体管芯与其它分离而得到的）相比，半导体衬底130的主表面可以是基本水平的表面。半导体衬底130的主表面可以是基本平坦的平面（例如忽略半导体结构由于制造工艺或沟槽所致的不平坦）。换言之，半导体结构的主表面可以是在半导体材料和半导体衬底130的顶部上的绝缘层、金属层或钝化层之间的界面。
半导体器件的半导体衬底可以例如是基于硅的半导体衬底，基于碳化硅的半导体衬底，基于砷化镓的半导体衬底或基于氮化镓的半导体衬底。
可根据所描述的概念或结合图6所描述的示例在120处执行阳极氧化。在半导体衬底130的背侧面处执行阳极氧化，背侧面是与主侧面相对的侧面。在阳极氧化期间，半导体衬底130的背侧表面区（半导体衬底中被布置在背侧表面处的部分）被氧化。因此，半导体衬底130的背侧表面134例如可以表示在半导体衬底130和在阳极氧化之后形成的氧化层140之间的界面。
可在非常低的温度下（例如也邻近室温）完成阳极氧化。例如，可在低于在主表面132处的电气结构130可承受的最大温度（例如低于650℃、低于450℃或低于250℃或低于150℃）的工艺温度下完成阳极氧化。
此外，可选地，在阳极氧化之后执行的（例如所有）工艺也可包括或使用在电气结构150可承受的最大温度之下的工艺温度（例如低于650℃、低于450℃或低于250℃或低于150℃）。
可将背侧面阳极氧化层用于各种各样的半导体器件。
例如，一些半导体器件可在半导体器件的背侧面处包括不同导电类型（n掺杂或p掺杂）的区。可能期望的是，通过电气接触来接触不同掺杂区中的仅一个或一些。对此，可以仅仅在一种导电类型的掺杂区处生长氧化层，或可对氧化层的生长进行掩模。
第一导电类型的掺杂区可包括p掺杂（例如通过并入铝离子或硼离子引起）或n掺杂（例如通过并入氮离子、磷离子或砷离子引起）。因此，第二导电类型指示相反的n掺杂或p掺杂。换言之，第一导电类型可指示n掺杂，而第二导电类型可指示p掺杂，或反之亦然。
此外，方法100可可选地包括在半导体衬底130的背侧面处形成导电层。导电层的至少一部分可通过氧化层140与半导体衬底的背侧表面134分离。
在示例中，氧化层140可至少保持在围绕半导体衬底130的边缘端子区内。边缘端子区可以是从半导体衬底的边缘向着半导体衬底130的有源区（例如绝缘栅双极晶体管IGBT的发射极区或金属氧化物半导体晶体管MOSFET的漏极区）横向延伸的区。以该方式，可显著降低或避免边缘区内的泄漏电流的风险。
可选地，作为对上面提到的一个或多个方面的替换或附加，可在半导体衬底130的背侧表面处相互邻近地布置n掺杂区和p掺杂区。在该情况下，氧化层140可以在n掺杂区处生长得比在p掺杂区上显著更厚。换言之，方法100还可包括在半导体衬底130的背侧表面134处形成邻近于至少一个n掺杂区的至少一个p掺杂区。在背侧表面中沿着n掺杂区延伸的第一部分中的氧化层140可包括比在背侧表面中沿着p掺杂区延伸的第二部分中的氧化层140更大的厚度（例如2倍、5倍、10倍或多于20倍的第二部分的厚度）。以该方式，例如可使能掩模的或阶梯式的注入。
在阳极氧化期间，可在p掺杂区生长薄氧化层或不生长氧化层。可之后移除薄氧化层。换言之，方法100可进一步包括例如移除在第二部分内的氧化层。以该方式，可使得能够通过沉积在半导体衬底130的背侧面处的导电层来进行对p掺杂区的电接触。
可选地，作为对上面提到的一个或多个方面的替换或附加，可将离子注入施加到具有厚氧化层的第一部分和具有薄氧化层的第二部分。由于厚氧化物，离子可能未到达在第一部分中的半导体衬底130，而离子可穿过薄氧化物到达第二部分内的半导体衬底130。以该方式，可例如形成阶梯式场停止区或场停止层。换言之，方法100可包括在第一部分和第二部分处注入离子，以至少在第二部分处形成场停止区。可替换地，注入能量可以足够高以进一步注入第一部分内的厚氧化物，从而可获得阶梯式场停止层。
阳极氧化可提供以非常低温度形成氧化层的可能性。以该方式，已经在半导体衬底上制造的温度敏感元件可被保护以防高温。可选地，作为对上面提到的一个或多个方面的附加或替换，在阳极氧化之后执行的用于形成半导体衬底的工艺可主要或仅仅包括（例如忽略短的温度峰值）在650℃之下（或450℃之下、250℃之下或150℃之下）的工艺温度。以该方式，氧化层可以是可制造的，尽管半导体器件的一个或多个已经形成的元件不能承受例如650℃之上（或450℃之上、250℃之上或150℃之上）的温度。例如，氧化层可以在半导体衬底的背侧面上制造，尽管对高温敏感的温度元件（例如半导体衬底的顶部上的金属层）可能已经形成在半导体衬底的主表面处。
可选地，作为对上面提到的一个或多个方面的附加或替换，用于制造半导体器件的方法可包括在半导体衬底上形成至少一个场效应晶体管结构（例如金属氧化物半导体场效应晶体管MOSFET或绝缘栅双极晶体管IGBT）。场效应晶体管结构可例如使用阳极氧化层的一部分作为栅极氧化物，作为用于绝缘导电层的绝缘层，或作为沟槽隔离，所述导电层将一个部分与另一部分连接。
可选地，作为对上面提到的一个或多个方面的附加或替换，半导体器件的至少一个元件（例如场效应晶体管结构，绝缘栅双极晶体管结构或二极管结构）可包括大于10伏（或大于100伏、大于400伏、大于600伏或大于1200伏）的闭塞电压或击穿电压。换言之，半导体器件可包括大于10伏的闭塞电压或击穿电压。例如，半导体器件可以是功率半导体器件。
在一些实施例中，可通过由光源（例如卤素灯）照射待氧化的表面来加速氧化。可通过光生成电子空穴对，电子空穴对可由于电场而相互分离。空穴可集聚在生成的阳极氧化物之下，并且可导致在该氧化物上整体施加的电压的下降。因此，在该氧化物内的场强可能非常高，从而可加速OH-离子的扩散。
图2a-2c通过在制造期间半导体器件的一部分的示意性横截面来示出阶梯式场停止区段的形成的示意图。在该示例中，在顶部示出半导体器件的背侧面（未示出在主表面处的至少一个电气结构）。在阳极氧化之后，在n掺杂表面区210处以显著更大的厚度沉积氧化层140。还在p掺杂表面区220的顶部上形成氧化层140的薄部分242。然后，注入离子230，离子230如图2b所示到达仅在p掺杂区220内的半导体衬底130。可至少在接触区域中，在离子注入之前或之后移除薄氧化物242。之后，在半导体衬底130的背侧面处沉积背侧面金属层240，以形成如图2c所示的到p掺杂表面区220的电气连接。
可选地，该方法可包括在第一部分和第二部分处注入掺杂剂以至少在第二部分处形成场停止区。
换言之，在晶片背侧面布置如图2a-2c所示的结构，同时具有平面或沟槽栅极的MOS（金属氧化物半导体）单元可位于例如晶片前侧面处。N和p可以相互邻近，并且可完成仅对n的阳极氧化，或可完成比p显著更厚的对n的阳极氧化（例如导致阳极冷生长氧化物）。可选地，可移除p（以及在p区上的氧化物）。此外，可通过厚氧化物来对例如n的注入进行掩模。n可仅在窗口（不具有氧化物的区域）处进入半导体，导致在渗透深度中的成阶梯的场停止。可在可与金属化（例如还与支持微波的退火工艺）兼容的温度下完成注入。图2b和2c中示出的线230可例如指示注入的范围的末端。场停止区段可例如通过从晶片背侧面的质子照射来建立，而具有在320℃和440℃之间的温度下的后续的退火步骤。可选地，可完成在背侧面处的短或也可长的过蚀刻，后面是在背侧面处形成金属化。
可选地，作为对上面提到的一个或多个方面的替换或附加，可局部移除氧化层以使能期望掺杂区的注入，或使能对背侧面金属化的电气连接。例如，该方法可包括移除在背侧面发射极区（例如位于将要用于形成发射极区的半导体衬底的背侧表面处的区）处的氧化层140并且在被布置在半导体衬底130的背侧表面134处的背侧面发射极区处形成在半导体衬底130内的发射极掺杂区（例如p掺杂或n掺杂发射极）。
例如，发射极掺杂区包括第一导电类型并且半导体衬底的邻近部分包括第二导电类型。（图3a）
图3a示出具有被局部移除的氧化层140的半导体器件的示意性横截面。通过低能量注入在具有移除的氧化物的背侧面发射极区310处注入具有p掺杂的发射极掺杂区。此外，可选地，可利用更高能量完成另外的p注入或n注入，从而注入320的范围的末端位于半导体衬底内，还在具有仍然存在的氧化层140的区中。半导体衬底可以是n掺杂的半导体衬底。图3a中示出的背侧面发射极结构可以例如是绝缘栅双极晶体管的背侧面发射极。
换言之，该方法可以可选地包括利用比用于形成发射极掺杂区的注入能量更高的注入能量注入第一导电类型的离子，以生成在被氧化层覆盖的区内以及在背侧面发射极区内的第一导电类型掺杂层。第一导电类型掺杂层可到达背侧面发射极区内的第一平均深度，并且到达被氧化层覆盖的区内的第二平均深度。第一深度可以大于第二深度。这两个或甚至更多的注入步骤的注入剂量可以相同或可以不同。
例如，可通过阳极氧化、在氧化物内的窗口的打开和利用低能量对IGBT的p背侧面发射极的注入来形成局部集成的背侧面发射极。可选地，可完成利用更高能量和更低剂量的对p的另外注入（全面进入）。此外可形成背侧面金属（图3a中未示出）。
图3b示出另一半导体器件的示意性横截面。类似于图3a中示出的半导体器件来实施图3b中示出的半导体器件。然而，图3b的半导体器件包括具有n掺杂的背侧面发射极区，并且利用较高能量的可选的另外的注入也可以是n注入，同时半导体衬底130也包括n掺杂。这样的背侧面发射极结构可用于例如二极管或MOSFET。
换言之，在图3b中示出的局部集成的背侧面发射极结构可例如通过阳极氧化、在氧化物内的窗口的打开和利用低能量对二极管的n背侧面发射极的注入来形成。可选地，可完成利用更高能量和更低剂量的对n的注入（全面进入）。此外，可形成背侧面金属（未示出）。氧化层140可以是例如具有注入窗口的阳极冷生长氧化物。
这可以是用于（背侧面发射极结构）快速二极管的示例。快速二极管可以是二极管，该二极管例如在流动操作或导通状态期间在体积中存储少量电荷载流子，并且可被利用低反向电流快速清除。对于所存储的电荷载流子的量的进一步减小，可保持二极管的垂直尺寸低，从而该器件可仅保持闭塞要求。在该情况下，电场深入到器件内，并且到达背侧面发射极。如果背侧面发射极具有小缺陷（例如由于注入可能被颗粒掩蔽），泄漏电流可能在该侧面上出现。阳极生长氧化物可避免由于介电绝缘所致的泄漏电流。这可在低掺杂场停止（例如1e12到1e13/cm2的掺杂剂量）下比高掺杂发射极（例如1e14到1e15/cm2的掺杂剂量）下出现更多。
可选地，作为对上面提到的一个或多个方面的替换或附加，可使用硅通孔来从半导体衬底130的背侧面连接在半导体衬底130的主侧面处的电气结构的元件（例如场效应晶体管结构的源极、漏极和/或栅极）。硅通孔可要求向着周围半导体材料的绝缘。该绝缘可通过如上面所提到的阳极氧化层来实施。
换言之，方法100可进一步包括形成从半导体衬底130的背侧表面134延伸到在半导体衬底130的主侧面处的电气结构150的一部分的沟槽。此外，在阳极氧化期间形成的氧化层140可至少覆盖沟槽的壁（或向着半导体材料的所有壁或所有表面）。以该方式，由于氧化层140的良好质量和/或厚度，可保持硅通孔处的泄漏电流低。
图4示出根据实施例的半导体器件的示意性横截面。例如，类似于图1b中示出的半导体器件来实施图4中示出的半导体器件。在半导体衬底的主侧面处布置通过平面MOSFET结构表示的多个电气结构。每一个MOSFET结构包括栅极338、至少一个源极区336和主体区334。栅极338通过栅极氧化物340与源极区336和主体区334绝缘。源极区336和主体区334通过在半导体衬底的主表面处的源极金属层350电气连接。此外，半导体器件包括公共漂移区332（例如n掺杂的）和到达半导体器件的背侧面的衬底330。至少一个栅极338经由硅通孔362电气连接到背侧面栅极金属360。此外，在电气连接衬底330（图4中未示出）的半导体器件的背侧面处布置结构化漏极金属层370。通过经由半导体衬底从半导体衬底的背侧面延伸到半导体衬底的主侧面处的至少一个栅极338的沟槽来实施硅通孔362。沟槽的壁以及半导体衬底的背侧表面的至少一部分被阳极氧化层140覆盖。此外，剩余的沟槽填充有导电材料（例如多晶硅），从而背侧面栅极金属360电气连接到至少一个栅极338。
换言之，可形成具有在晶片前侧面处的单元结构的MOSFET并且栅极电极通过与半导体横向绝缘的垂直接触结构（例如硅通孔TSV）接触穿过到晶片背侧面。此外，在晶片背侧面处通过阳极氧化来制造绝缘。可选地，氧化物还可位于TSV的侧壁处。之后，通过导体（例如多晶硅、如铜、铝的金属、硅化物或碳）来填充TSV。然后，在晶片背侧面处形成结构化金属层，用于对具有封装的电极的漏极和栅极的稍后连接。芯片可以以前侧面（=源极电极）附着到封装引线框，导致源极向下的配置。
由于源极向下配置，可例如在生成热的位置处（在沟道的区中）实现加热的降低，导致更好的热性质。此外，引线框可以与热量排出装置（例如裂开的冷却元件或电路板的铜表面）连接。如果引线框连接到漏极电位，可在每一个切换处发生至少所施加的电压的高度的漏极电位的改变。引线框可包括到热量排出装置的介电绝缘和低电容耦合，但是可包括良好的热耦合。电容耦合可导致降低的电磁兼容性（EMC）。利用恒定的源极电位，EMC可被保持高。此外，同一封装内的容易的芯片接芯片组件可以是可能的，因为例如在背侧面处具有源极电位的多个芯片可被安装到同一引线框（例如芯片的绝缘不是必要的）。
可选地，作为对上面提到的一个或多个方面的替换或附加，由于阳极氧化，复杂的电气结构在半导体衬底130的背侧面处还可以是可形成的，因为绝缘层在低工艺温度下可以是可获得的。例如，方法100可进一步包括在半导体衬底130的背侧面处形成场效应晶体管结构（例如至少栅极、源极区和主体区）。氧化层140可形成在背侧面处的场效应晶体管结构的栅极氧化物。
图5a和5b示出根据实施例的形成半导体器件的示意图。例如，可以类似于图1b或4示出的半导体器件来实施图5a和5b示出的半导体器件。在半导体衬底的主表面处形成平面MOSFET结构，每一个平面MOSFET结构包括至少栅极538、源极区536和主体区534。栅极538通过栅极氧化物540与源极区536和主体区534绝缘。源极区536和主体区534通过在前侧面处的源极金属层550相互电气连接。此外，在半导体衬底内形成公共n掺杂漂移区530。然后，在背侧面实施主体层560。此外，形成MOSFET结构，每一个MOSFET结构包括至少背侧面栅极568、背侧面源极区566和背侧面主体区560。栅极568被布置在到达穿过主体层560的沟槽内。栅极568（例如由栅极多晶硅（poly）实施）通过阳极氧化层140与半导体材料绝缘，阳极氧化层140还表示MOSFET结构的栅极氧化物。此外，源极区566和背侧面主体区560通过背侧面源极金属层570相互电气连接。
换言之，首先，形成在晶片前侧面处的具有单元结构的MOSFET。在图5a和5b中，示出平面单元，但是，类似于在背侧面处的单元的沟槽栅极单元也可以是可能的。然后，将晶片弄薄到目标厚度（例如可选地，利用在前侧面的载体）。然后，穿过背侧面主体蚀刻沟槽，并且完成作为在背侧面处的栅极氧化物的沟槽的阳极氧化。此外，背侧面沟槽填充有多晶硅（例如以及可选的凹进）。然后，利用电介质覆盖背侧面多-沟槽。然后，完成穿过电介质的接触孔蚀刻，以便使能到背侧面金属化的连接。在图5a和5b中未示出栅极电极或栅极金属。栅极电极可包括在前侧面处和背侧面处的分开的焊盘，或者栅极之一可经由硅通孔被引到另一晶片侧面，并且可被连接在此。
可选地，作为对上面提到的一个或多个方面的附加或替换，方法100可进一步包括将沟槽形成到半导体衬底内。沟槽包括深度和/或深宽比，使得沟槽由于以下阳极氧化而被至少部分填充或闭合。换言之，沟槽在阳极氧化后可以至少主要由氧化层140本身填充。沟槽可包括相同的深度或可包括变化的深度。通过使沟槽的深度变化，可例如横向地使氧化层的厚度变化。
可选地，可以以各种方式（例如通过利用光照射来刺激）增大冷氧化物或阳极氧化物的厚度。例如，可以通过生成沟槽来完成冷形成的氧化物（通过阳极氧化形成的氧化物）的加厚，该沟槽被定尺寸为使得沟槽以及台面（横向地在沟槽之间的半导体材料）被氧化（沟槽可由于氧化而闭合）。可例如通过沟槽的不同宽度或深度来形成氧化物的目标倾斜。沟槽的深度可限定或影响结果冷氧化物的厚度。
可选地，作为对上面提到的一个或多个方面的附加或替换，在半导体器件的主表面处的电气结构150可以例如是场效应晶体管结构（例如MOSFET结构或IGBT结构）、二极管结构、电阻器结构、电感器结构或电容器结构。
图7示出形成半导体器件的方法700的流程图，而图8a和8b示出根据实施例的这样的半导体器件。方法700包括在半导体衬底810的主表面之上形成710导电层820（例如n掺杂多晶硅），并且执行对导电层820的表面的阳极氧化720以在导电层820的表面处形成氧化层830。此外，方法700包括将载体衬底850连接730到氧化层830并且处理740半导体衬底810的背侧面。
通过使用阳极氧化，任意表面可以是形成氧化层的起始点，因为导电材料可在任意表面上沉积并且可之后被氧化。此外，例如，这样的氧化层可用于将载体衬底850附着到半导体器件，用于处置半导体器件以进行背侧面处理。导电层可以是能够通过阳极氧化来氧化的任何材料（例如多晶硅）。导电层820可以是与半导体衬底直接接触的层，或者可以被布置在例如堆叠于半导体衬底的顶部上的一个或多个附加绝缘层和/或导电层的顶部上。在两者情况下，导电层都被布置在半导体衬底之上。
结合图1b来解释关于半导体衬底的主表面的细节。
可以如结合图6所描述的来执行阳极氧化。
载体衬底可包括可连接到半导体器件的氧化层的任何材料。载体衬底850本身可以包括在将被连接到半导体器件的氧化层830的表面处的可选氧化层840。
可选地，氧化层830的表面可包括至少一个不平坦区域832，引起在载体衬底850和氧化层830之间的间隙。然后，方法700可进一步包括例如通过将酸（例如HF）至少***该间隙中来移除载体晶片850（在背侧面的处理之后）。
例如，可通过沉积多晶硅、执行阳极氧化并且将（氧化后的）载体晶片键合到阳极氧化物来提供高温载体。通常，例如，低温载体可仅承受达到100℃的温度，而晶片的金属化和钝化可承受达到450℃的温度。因此，可期望在比400-450℃更低的温度下可制造的载体***，其可通过与阳极键合组合的阳极氧化来成为可能。
如果毛细管存在（氧化层的不平坦），可更容易和/或更快地（例如以HF溶解）分离载体。可通过之后蚀刻来移除多晶硅。
多晶硅层（poly-layer）可以是对抗碱性离子的阻挡层，从而阳极键合可用作键合方法。在不具有多晶硅阻挡层（poly-barrier layer）的情况下，可能出现钠离子的高污染，因为例如氧化物可能不是对抗钠的扩散阻挡层，并且钠污染可能到达有源芯片区。
方法700可包括对应于结合所描述的概念或上面描述的一个或多个实施例（例如图1-6）提到的一个或多个方面的一个或多个另外的可选附加动作。此外，图7中示出的方法的方面也可适用于上述实施例。
图9示出根据实施例的用于形成半导体器件的方法900的流程图。方法900包括形成从半导体衬底的主表面向着半导体衬底的相对背侧面延伸的边缘端子沟槽。沟槽围绕半导体衬底的有源区域。此外，该方法包括执行对边缘端子沟槽的表面的阳极氧化920以在边缘端子沟槽的至少壁处形成氧化层。
通过在半导体器件的边缘处实施沟槽，可减小或避免具有在半导体衬底的边缘处的半导体衬底的表面处发生的高电场差别和/或高电压差别的困难。由于对于阳极氧化来说必要的低工艺温度，可例如在不能承受高温的一个或多个电气结构已经被实施在半导体衬底处之后，可以形成边缘端子沟槽并且可以使边缘端子沟槽电绝缘。
边缘端子沟槽可以例如从半导体器件的主表面到达半导体衬底的厚度的至少20%（或至少50%或至少70%）的深度内，或到达半导体器件的漂移区段的至少30%（或50%或70%）的深度内，或到达半导体衬底的背侧面处的背侧面发射极掺杂区内。
结合图1b解释关于主表面和半导体衬底的细节。
半导体衬底的有源区域可以是在半导体器件的管芯上被边缘端子区围绕的中心区域。半导体衬底的有源区域可以是半导体衬底中用于实施半导体器件的电气功能的区域。边缘区的宽度可取决于半导体器件的闭塞电压、功能和/或管芯大小。例如，有源区域可以是半导体衬底中包括对于将由半导体器件提供的期望功能所要求的所有电气元件（例如，如源极区、主体区或漂移区的掺杂区）的部分。
例如，可如结合图6所描述的来执行阳极氧化。
边缘端子沟槽可被至少部分填充或被完全填充有绝缘材料或钝化材料，例如聚合物（例如苯并环丁烯BCB）。
方法900可包括对应于结合所描述的概念或上述一个或多个实施例所提到的一个或多个方面的一个或多个进一步的可选动作。此外，方法900的特征也可例如由上述一个或多个实施例来使用。
图10示出根据实施例的半导体器件的示意性横截面。图10所示的半导体器件可通过上述方法来形成。半导体器件包括在半导体器件的有源区域内的多个平面MOSFET结构。每一个MOSFET结构包括至少栅极1038、源极区1036和主体区1034。源极区1036和主体区1034通过在前侧面源极金属层1050相互电气连接。此外，栅极氧化物1037使栅极1038与源极区1036和主体区1034绝缘。附加地，半导体衬底包括多个MOSFET结构的公共n掺杂漂移区段1030。此外，半导体衬底包括被布置在半导体衬底的背侧面处的高n掺杂衬底（例如发射极）1020和电气连接半导体衬底的背侧面处布置的高n掺杂衬底的背侧面金属层1010。此外，在半导体器件1070中围绕半导体器件的单元场或有源区域的边缘区处蚀刻沟槽1070。沟槽包括被覆盖有通过阳极氧化形成的阳极氧化层1040的壁。此外，沟槽可之后被填充有聚合物。
换言之，可通过在晶片前侧面形成具有单元结构的MOSFET（例如示出平面单元，但是沟槽栅极单元也可以是可能的）来实施半导体器件的沟槽边缘。例如，单元场可以在源极电位处（例如在半导体器件的操作期间的0伏），并且栅极电位也可以仅从源极电位偏离一些伏（例如几十伏），同时漏极电位可取决于闭塞能力而上升到几百伏。漏极电位可到达芯片边缘1082处的前侧面（例如由于在锯切期间的晶体损坏）。因此，可例如在前侧面横向地减小漏极电压。对此，可实施沟槽边缘，深沟槽穿过漂移区段的至少50%，通常还到达围绕有源区（例如单元场）之外被蚀刻的n+衬底内，因为例如这些沟槽与平面边缘相比仅要求很少的空间。当例如已经形成前侧面金属并且高温可能不再存在时，可在工艺末尾完成沟槽蚀刻。
沟槽可通过绝缘体（例如BCB）来填充。可通过利用高质量氧化物对沟槽的表面的钝化来改进边缘的稳定性。
因此，沟槽被阳极氧化和被绝缘体（例如，如PCB 或聚酰亚胺的聚合物）加衬或填充。图10中未示出沟槽的填充。
由于阳极生长氧化物，可提供少于1E12e/cm2或更好地少于5E11e/cm2的低表面电荷或氧化物电荷量（e=元电荷）。因此，可改进沟槽的闭塞能力，因为例如可以不出现高表面电荷。
一些实施例涉及根据所述概念或上述一个或多个实施例形成的半导体器件。
一些实施例涉及低温背侧面氧化物。例如通过使用所描述的概念，在同时的低温下的具有高质量的氧化物的制造也可能在400℃之下。相比之下，由等离子感应的化学气相沉积（例如等离子增强化学气相沉积CVT，PECVT）形成的氧化物可到达200℃的范围，但是在不具有处于更高温度下的接着的退火动作的情况下，可能无法获得良好的氧化物质量。
在前侧面处的晶片的完整处理之后，晶片可以被附着到用于垂直器件的载体***并且可在背侧面被弄薄。如果在此刻在背侧面可期望进一步的工艺动作，则可用的温度由于前侧面的金属化而受限制，和/或可用的温度被有价值的载体***（例如玻璃载体和胶）限制。对于晶片背侧面的处理，诸如氧化物沉积和/或金属沉积以及结构化之类的各个工艺可以是期望的。
根据所提出的概念或上述一个或多个实施例，可形成在晶片背侧面处的取决于电压的厚氧化物（背侧面氧化物），其可在各个技术中使用。例如，在400伏/600伏/1200伏的IGBT处，该方法可用于在硅和背侧面金属之间的蚀刻端子的区中实施氧化物，以便降低在蚀刻区中的电荷载流子泛滥（载流子限制）。例如，包括结构化p发射极的IGBT晶片的背侧面可被氧化，使得在边缘区中的非常低的p掺杂或者还有n掺杂的区上获得足够厚的氧化层，这可能对于例如IGBT芯片的反向闭塞能力和/或动态关断鲁棒性来说是积极的。
此外，源极向下技术还可使用区中在晶片背侧面处的例如0.5-1μm厚的氧化物，以便使能在漏极和栅极之间的绝缘。可以例如利用对闭塞电压的要求来按比例缩放该氧化物厚度。
例如，可通过结构化光刻胶或结合氮化物层来对阳极氧化物进行掩模，以便形成硅的低温局部氧化LOCOS（例如，像背侧面氧化物的LOCOS）。附加地，阳极氧化可与邻近（p掺杂）区的同时电化学蚀刻耦合。
例如，利用这样的氧化物掩模，可生成用于实施阶梯式场停止的阶梯式实施方式掩模以改进二极管和/或IGBT柔软性。此外，这可用于具有邻近低掺杂的发射极区（在背侧面）的高掺杂的发射极区的器件。在该情况下，例如，邻近p发射极区的n区也可以是可实施的，因为n区在阳极氧化期间可被绝缘氧化物覆盖，并且可能不以该方式影响闭塞能力。
另一应用可以是快速二极管，其可包括在晶片背侧面邻近高n掺杂的区的轻n掺杂的区。以该方式，例如，可以避免耗尽区段到背侧面金属化的关键穿通，和/或可避免由硼原子进行的轻掺杂的背侧面区的令人烦恼的污染。
可使用所描述的概念来在任意层上生成冷氧化物。因此，n掺杂多晶硅可被沉积在表面上，并且可之后通过阳极氧化转换为二氧化硅。与PECVD（等离子增强化学气相沉积）氧化物沉积相比，氧化物质量可以更高和/或可以更好地填充拓扑阶梯。此外，应用可以是例如基于在前侧面处的冷晶片键合的高温载体***。拓扑阶梯可以用作用于晶片分离的接着的氧化物蚀刻的毛细管。
可选地，可以以各种方式增大冷氧化物或阳极氧化物的厚度。例如可通过生成沟槽来完成冷形成的氧化物（通过阳极氧化形成的氧化物）的加厚，沟槽可被定尺寸为使得沟槽以及测量（measure）（在沟槽之间的半导体材料）被氧化（沟槽可由于氧化而闭合）。例如可通过沟槽的不同宽度来形成氧化物的目标倾斜。沟槽的深度可限定或影响结果冷氧化物的厚度。
替换地或附加地，非晶硅或多晶硅可通过HFCVD（在150℃-750℃下的热丝化学气相沉积）来沉积，并且之后被氧化（通过阳极氧化）。例如，该方法可任意重复以生成期望的目标厚度。
可例如将阳极氧化用于在接近室温下生长二氧化硅。以该方式，可以减小或避免热机械应力，从而可不发生在室温下的显著的晶片弓。因此，可改进具有大量延伸的硅悬臂或梁或大的硅膜的传感器应用和/或MEMS应用（微机电***）的制造。
此外，可在背侧面实施栅极氧化物。例如，在晶片背侧面集成MOS器件是可能的。应用可以是双向闭塞和/或双向导通的MOS晶体管。
此外，可使能在加载时间桥处的沟槽填充。例如，在蚀刻处的沟槽可通过在例如工艺末尾的BCB（苯并环丁烯）或另一聚合物的低温填充来填充。以该方式，可利用阳极氧化形成电荷和trapärmere界面半导体/绝缘体。
可针对源极向下晶体管在背侧面蚀刻沟槽，其可例如通过阳极氧化来覆盖。沟槽的底部可以是打开的，并且填充有高掺杂的多晶（硅）或金属，以便获得传导区。可替换地，例如可使用硅台面区来进行传导。
示例可提供用于形成二氧化硅SiO2层的结构和工艺流程，二氧化硅SiO2层具有低浓度的不反应的起始材料并且因此具有良好的电气质量（例如在工艺末尾，利用温度和以后在650℃、450℃或250℃以下的温度）。
可利用阳极氧化非常好地调整和限定界面氧化物/半导体。也可在具有峰或粗糙表面的半导体表面处实施具有高闭塞能力的氧化物。在半导体处的峰可以变得圆化，因为由于电场线的集中，氧化物在半导体的峰处可能生长得更快，因为可通过电场来加速反应伙伴（OH-）的扩散。以该方式，可在（半导体器件的）操作期间降低电场，并且电场可以增加以该方式制造的器件的操作安全。阳极生长的氧化物与在低温下沉积的另外的氧化层的氧化物堆叠体可包括比同样合计厚度的沉积氧化物的氧化层更高击穿持久性。
一些实施例涉及一种具有自调整沉积绝缘层的功率半导体。多个应用可例如使用n掺杂硅的自调整或自对齐的氧化。例如，可将p掺杂和n掺杂区设置为相互邻近，并且可主要或仅完成n掺杂区的氧化。此外，可增大氧化物的厚度。
与基于全面氧化物沉积的在n掺杂区上的氧化层的选择性沉积相比，以下的光技术和蚀刻动作与自对齐方法相比是复杂的并且受到不精确。
还可使用自对齐方法，以用于例如功率应用。例如，该方法可基于如图4中描述的阳极氧化。
如果电场在待氧化的半导体的表面处是变化的（例如通过在半导体表面的对应横向掺杂轮廓的限定），OH扩散以及因此可达到的氧化物厚度也可以是可变的。
可以例如使用阳极氧化来在特定器件结构处的n掺杂区上沉积自调整或自对齐的氧化层。
对于具有沟槽栅极的IGBT来说，在n掺杂漂移区段中的比在p掺杂区域的区中的氧化物更厚的氧化物可能是期望的。邻近的p区可以是p主体和/或浮动p区。较厚的氧化物可例如降低在IGBT的关断过程期间的电流振荡。该方法还适用于例如具有沟槽栅极的超级结器件。
例如，可在n掺杂漂移区段的区中形成厚氧化物，并且之后可在整个沟槽区和晶片表面内热生长附加的氧化物，其也可用作例如p主体区旁边的栅极氧化物。另外，附加的热氧化物动作可例如用于改进阳极生成的厚氧化物的质量。
此外，可例如通过在该区中的厚氧化物来避免在从沟槽底部到沟槽壁的过渡处发生的氧化物的虚弱点。
此外，可在IBGT的HDR区（高动态鲁棒性）内使用在n掺杂区域上的自调整的沉积氧化层。这些是如下区，其中在蚀刻区中、并且可选地还在栅极焊盘和栅极配线或线的区中，省去背侧面p发射极，以便避免电流超高，电流超高可在这些区内的关断过程期间发生。与此结合的增大的局部空穴电流密度可引起在这些区中的局部动态雪崩，并且因此引起这些器件的安全操作区域（SOA）的恶化。具有氧化层的这些n掺杂区的自调整覆盖可使能这些器件的特定反向闭塞能力，因为在不具有该绝缘层的情况下，在背侧面发射极和漂移区段或场停止区段之间的闭塞pn结将被短路。此外，可减少或避免耗尽区段到背侧面金属化的动态穿通的风险（例如在宇宙辐射事件下）。此外，所描述的方法可用于薄晶片器件（例如1700伏IGBT、1200伏IGBT、600伏IGBT或400伏IGBT），因为背侧面氧化物的热沉积是不可用的，尤其在例如大于或等于6"的晶片直径下。在阳极氧化之后，可完成过蚀刻，其可完全蚀刻在p区的薄氧化物，同时在n区的厚氧化物的一部分保留，因为薄氧化物也可能例如在阳极氧化期间在p区上生长。
所描述的方法可使能类似于LOCOS方法的氧化物的自调整生长。利用所提出的方法，自调整的氧化物阶梯还可以通过掺杂的变化（例如通过半导体区内的阶梯）而在垂直方向是可获得的。
此外，可例如通过p掺杂的高度或量值的变化和在半导体表面处的电场强度的对应横向变化来形成具有非常平的梯度的氧化物。例如，氧化物的如此平的梯度可比利用全面生长的氧化物、通过损坏注入对表面的损害和各向同性蚀刻的另一方法可获得的梯度显著更平。此外，与蚀刻边缘相反，氧化物在其位置中限定的根点或基本点可以是可变的。
根据一方面，可实施在n掺杂区上的自对齐或自调整绝缘层，其被布置在p掺杂区之间。这样的结构可用于例如具有沟槽栅极的IGBT和/或包括HDR结构的IGBT。此外，可在功率MOSFET（金属氧化物半导体场效应晶体管）的沟槽中形成这样的自对齐的沉积层。
一些方法涉及这样的阳极氧化的区的制造。例如，这样的方法可使能（局部）非常厚的阳极氧化物的制造。
用于增大阳极氧化的氧化物厚度的另外的方法可以是提供原始高闭塞配置的pn结，可施加高电压给该pn结以进行例如阳极氧化过程。在完成期望厚度的阳极氧化之后，可例如通过在前注入使现有的pn结配置适应于低电压器件类别。
对于在中等电压到高电压MOSFET处的大的场氧化物FOX氧化物厚度的实施，可将pn结（局部或整体）实施为高度闭塞，以便使得阳极氧化能够获得大的氧化物厚度。之后，可例如通过外延（Epi）增强注入来使在氧化物之间的台面区适应于对应的低电压类别。
可替换地，可例如通过在沟槽底部的n注入或通过损坏注入来获得针对较厚氧化物的更高氧化速率。可在氧化之后通过p注入来补偿n注入。
例如，可基于作为起始材料的相互堆叠的n层或p层通过沟槽蚀刻和阳极氧化以及在p区的氧化物的背蚀刻和沟槽的外延填充来形成垂直穿孔的氧化物（例如将被用作扩散材料、元件或电子空穴等离子的扩散阻挡层）。可例如通过相互扩散来分散或清除分层的pn堆叠体。
实施例可进一步提供具有程序代码的计算机程序，当该计算机程序在计算机或处理器上执行时，该程序代码用于执行上面的方法之一。本领域技术人员将容易认识到，各个上述方法的步骤可通过编程的计算机来执行。在本文，一些实施例还意在覆盖程序储存装置，例如数字数据储存介质，其是机器或计算机可读的，并且对指令的机器可执行或计算机可执行程序进行编码，其中该指令执行上述方法的一些或所有动作。非瞬态程序储存装置可以是例如数字存储器，诸如磁盘和磁带之类的磁储存介质，硬盘驱动器，或光学可读的数字数据储存介质。实施例还意在覆盖被编程为执行上述方法的动作的计算机或被编程为执行上述方法的动作的（现场）可编程逻辑阵列（（F）PLA）或（现场）可编程门阵列（（F）PGA）。
描述和附图仅仅说明了本公开的原理。因此将认识到的是，本领域技术人员将能够想出体现本公开的原理并且被包括在其精神和范围内的各个布置（尽管本文未明确描述或示出）。此外，本文讲述的所有示例原则上明确地意在仅仅用于教学目的以帮助阅读者理解本公开的原理和由一个或多个发明人贡献的用来促进该领域的概念，并且应当被认为是不受限于这样的具体讲述的示例和状况。而且在本文讲述本公开的原理、方面和实施例以及其具体示例的所有陈述意在包含其等同形式。
被表示为“用于……的模块”（执行特定功能）的功能块应当被理解为分别包括被配置为执行特定功能的电路的功能块。因此，“用于什么的模块”也可被理解为“被配置为或适合于什么的模块”。被配置为执行特定功能的模块因此不意味着这样的模块必须正执行该功能（在给定时刻）。
图中示出的各个元件的功能（包括被标记为“模块”、“用于提供传感器信号的模块”、“用于生成传输信号的模块”等的任何功能块）可通过专用硬件（例如“信号提供者”、“信号处理单元”、“处理器”、“控制器”等）以及与适当的软件相关联的能够执行软件的硬件的使用来提供。而且，在本文被描述为“模块”的任何实体可对应于或被实施为“一个或多个模块”、“一个或多个装置”、“一个或多个单元”等。当由处理器提供时，功能可由单个专用处理器，由单个共享的处理器，或由多个个别处理器（其中一些可以是共享的）来提供。而且，术语“处理器”或“控制器”的明确使用应当不被认为排它地指代能够执行软件的硬件，并且可含蓄地包括（而不具有限制）数字信号处理器（DSP）硬件、网络处理器、专用集成电路（ASIC）、现场可编程门阵列（FPGA）、用于存储软件的只读存储器（ROM）、随机存取存储器（RAM）和非易失性储存装置。也可包括常规和/或定制的其它硬件。
本领域技术人员应当认识到的是，本文的任何框图表示体现本公开的原理的说明性电路的概念视图。类似地，将认识到的是，任何流程图、作业图、状态转变图、伪码等表示可实质上在计算机可读媒介中表示并且因此由计算机或处理器执行（无论这样的计算机或处理器是否被明确示出）的各个进程。
此外，以下权利要求据此被并入详细描述中，其中每一个权利要求可作为分开的实施例独立存在。尽管每一个权利要求可作为单个实施例独立存在，但是应当注意的是，尽管从属权利要求可在权利要求书中涉及与一个或多个其它权利要求的具体组合，但是其它实施例也可包括从属权利要求与每一个其它从属或独立权利要求的主题的组合。本文提出这样的组合，除非声明特定的组合不是所意图的。此外，意在将权利要求的特征也包括到任何其它独立权利要求中，即使该权利要求并未直接从属于该独立权利要求。
应当进一步注意的是，说明书或权利要求书中公开的方法可通过具有用于执行这些方法的相应动作中的每一个的模块的装置来实施。
此外，应当理解的是，说明书或权利要求书中公开的多个动作或功能的公开可不被认为处于特定次序内。因此，多个动作或功能的公开将不将这些限制到特定次序，除非这样的动作或功能出于技术原因而不是可交换的。此外，在一些实施例中，单个动作可包括或可被分解为多个子动作。这样的子动作可被包括并且是该单个动作的公开的一部分，除非被明确地排除。

Claims (20)

1.一种用于形成半导体器件的方法，所述方法包括：
在半导体衬底的主表面处形成电气结构；以及
执行对所述半导体衬底的背侧表面的背侧表面区的阳极氧化，以在所述半导体衬底的所述背侧表面处形成氧化层，
在所述半导体衬底的所述背侧面处形成导电层，其中所述导电层的第一部分通过所述氧化层与所述半导体衬底的所述背侧表面分离，并且所述导电层的第二部分直接形成在所述半导体衬底的所述背侧表面上。
2.根据权利要求1所述的方法，其中，在比所述主表面处的电气结构可承受的最大温度更低的工艺温度下完成所述阳极氧化。
3.根据权利要求1所述的方法，包括在所述半导体衬底的所述背侧表面处形成与n掺杂区邻近的p掺杂区，其中在所述背侧表面中沿着所述n掺杂区延伸的第一部分中的所述氧化层具有比在所述背侧表面中沿着所述p掺杂区延伸的第二部分中的所述氧化层更大的厚度。
4.根据权利要求3所述的方法，还包括移除在所述第二部分内的所述氧化层。
5.根据权利要求3所述的方法，包括在所述第一部分和所述第二部分处注入掺杂剂以至少在所述第二部分处形成场停止区。
6.根据权利要求1所述的方法，还包括移除在背侧面发射极区的所述氧化层，并且在布置在所述半导体衬底的所述背侧表面处的所述背侧面发射极区处形成在所述半导体衬底内的发射极掺杂区。
7.根据权利要求6所述的方法，还包括利用比用于形成所述发射极掺杂区的注入能量更高的注入能量注入第一导电类型的掺杂剂，以生成在被所述氧化层覆盖的区内以及在所述背侧面发射极区内的第一导电类型掺杂层，其中所述第一导电类型掺杂层延伸到所述背侧面发射极区内的第一平均深度并且延伸到被所述氧化层覆盖的所述区内的第二平均深度，其中第一深度大于第二深度。
8.根据权利要求6所述的方法，其中所述发射极掺杂区包括第一导电类型并且所述半导体衬底的邻近部分包括第二导电类型。
9.根据权利要求1所述的方法，还包括在所述半导体衬底的所述背侧面处形成场效应晶体管结构，其中所述氧化层形成在所述背侧面处的所述场效应晶体管结构的栅极氧化物。
10.根据权利要求1所述的方法，还包括形成从所述背侧表面延伸到在所述半导体衬底的所述主表面处的所述电气结构的一部分的沟槽，其中在所述阳极氧化期间形成的所述氧化层至少覆盖所述沟槽的壁。
11.根据权利要求1所述的方法，其中所述氧化层至少保留在围绕所述半导体衬底的边缘端子区处。
12.根据权利要求1所述的方法，还包括形成到所述半导体衬底内的沟槽，其中在所述阳极氧化之后，所述沟槽至少主要由所述氧化层填充。
13.根据权利要求1所述的方法，其中通过在所述半导体表面处的p掺杂的量值的变化来形成具有梯度的所述氧化层。
14.一种用于形成半导体器件的方法，所述方法包括：
在半导体衬底的主表面之上形成导电层；
执行对所述导电层的表面的阳极氧化以在所述导电层的所述表面处形成氧化层；
将载体衬底连接到所述氧化层；以及
处理所述半导体衬底的背侧面。
15.根据权利要求14所述的方法，其中所述氧化层的表面包括至少一个不平坦区域，引起在所述载体衬底和所述氧化层之间的间隙，其中所述方法进一步包括通过将酸至少***所述间隙中来移除载体衬底。
16.一种用于形成半导体器件的方法，所述方法包括：
形成从半导体衬底的主表面向着所述半导体衬底的相对背侧面延伸的边缘端子沟槽，其中所述沟槽围绕所述半导体器件的有源区域；以及
执行所述边缘端子沟槽的表面的阳极氧化以在所述边缘端子沟槽的壁和底部处形成氧化层。
17.根据权利要求16所述的方法，还包括利用聚合物至少部分填充所述边缘端子沟槽。
18.根据权利要求16所述的方法，其中在所述阳极氧化之后执行的用于形成与所述半导体衬底相关联的结构的工艺包括在650℃之下的工艺温度。
19.根据权利要求16所述的方法，还包括在所述半导体衬底的所述主表面处形成至少一个场效应晶体管结构。
20.根据权利要求16所述的方法，其中所述半导体器件的至少一个半导体结构包括大于10V的闭塞电压。
CN201410749770.6A 2013-12-10 2014-12-10 用于形成半导体器件的方法 Active CN104701180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/102290 2013-12-10
US14/102,290 US9570576B2 (en) 2013-12-10 2013-12-10 Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation

Publications (2)

Publication Number Publication Date
CN104701180A CN104701180A (zh) 2015-06-10
CN104701180B true CN104701180B (zh) 2018-06-05

Family

ID=53185492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410749770.6A Active CN104701180B (zh) 2013-12-10 2014-12-10 用于形成半导体器件的方法

Country Status (3)

Country Link
US (2) US9570576B2 (zh)
CN (1) CN104701180B (zh)
DE (1) DE102014118328A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9618561B2 (en) * 2014-03-05 2017-04-11 Infineon Technologies Ag Semiconductor device and method for detecting damaging of a semiconductor device
TWI534911B (zh) * 2014-03-31 2016-05-21 節能元件控股有限公司 高效能絕緣柵雙極電晶體及其製作方法
JP6911767B2 (ja) 2016-04-25 2021-07-28 ソニーグループ株式会社 固体撮像素子およびその製造方法、並びに電子機器
DE102016109555A1 (de) * 2016-05-24 2017-11-30 Infineon Technologies Austria Ag Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements
DE102016114264A1 (de) 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
FR3062234B1 (fr) * 2017-01-25 2020-02-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif memoire
US10008491B1 (en) * 2017-07-20 2018-06-26 Globalfoundries Inc. Low capacitance electrostatic discharge (ESD) devices
US11251300B2 (en) * 2018-04-19 2022-02-15 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10643927B1 (en) 2018-11-16 2020-05-05 Globalfoundries Inc. Ring isolated through-substrate vias for high resistivity substrates
WO2020254499A1 (en) * 2019-06-21 2020-12-24 Infineon Technologies Austria Ag Method of manufacturing semiconductor chips having a side wall sealing
CN110676306B (zh) * 2019-09-29 2022-11-25 江苏芯长征微电子集团股份有限公司 低emi深沟槽隔离平面功率半导体器件及其制备方法
JP2021150626A (ja) * 2020-03-24 2021-09-27 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131488A (en) * 1975-12-31 1978-12-26 Motorola, Inc. Method of semiconductor solar energy device fabrication
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
JPH11163329A (ja) * 1997-11-27 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10234996B4 (de) 2002-03-19 2008-01-03 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE10212144B4 (de) 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE10212149B4 (de) 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
JP4035066B2 (ja) * 2003-02-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US20060060238A1 (en) * 2004-02-05 2006-03-23 Advent Solar, Inc. Process and fabrication methods for emitter wrap through back contact solar cells
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
US7616383B2 (en) * 2004-05-18 2009-11-10 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
DE102004028474B4 (de) * 2004-06-11 2009-04-09 X-Fab Semiconductor Foundries Ag Integriertes Bauelement in einer SOI-Scheibe
US20060042957A1 (en) 2004-08-27 2006-03-02 Chunzhi He Ion removal from particulate material using electrodeionization process and devices therefor
CN1797714A (zh) 2004-12-25 2006-07-05 鸿富锦精密工业（深圳）有限公司 氧化硅制备方法
EP1964165B1 (en) * 2005-12-21 2018-03-14 Sunpower Corporation Fabrication processes of back side contact solar cells
US7992200B2 (en) * 2007-07-16 2011-08-02 International Business Machines Corporation Secure sharing of transport layer security session keys with trusted enforcement points
US8035196B2 (en) * 2008-04-02 2011-10-11 Zarlink Semiconductor (Us) Inc. Methods of counter-doping collector regions in bipolar transistors
US8586960B2 (en) * 2008-06-19 2013-11-19 International Business Machines Corporation Integrated circuit including vertical diode
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
JP5321022B2 (ja) * 2008-12-04 2013-10-23 ソニー株式会社 半導体装置の製造方法および半導体装置
KR101032624B1 (ko) * 2009-06-22 2011-05-06 엘지전자 주식회사 태양 전지 및 그 제조 방법
EP2510552A4 (en) * 2009-12-09 2014-11-05 Solexel Inc HIGHLY EFFICIENT PHOTOVOLTAIC BACK CONTACT STRUCTURES FOR SOLAR CELLS AND METHOD OF MANUFACTURING THEM BY USING SEMICONDUCTOR WAFERS
US8466061B2 (en) * 2010-09-23 2013-06-18 Infineon Technologies Ag Method for forming a through via in a semiconductor element and semiconductor element comprising the same
US8586403B2 (en) * 2011-02-15 2013-11-19 Sunpower Corporation Process and structures for fabrication of solar cells with laser ablation steps to form contact holes
US9459234B2 (en) * 2011-10-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd., (“TSMC”) CMOS compatible BioFET
CN202917494U (zh) * 2012-11-29 2013-05-01 杭州士兰集成电路有限公司 场截止缓冲层及具有场截止缓冲层的igbt器件
CN103107189B (zh) * 2013-02-28 2015-08-12 江苏物联网研究发展中心 Igbt背面结构及制备方法

Also Published As

Publication number Publication date
US9570576B2 (en) 2017-02-14
US20170117383A1 (en) 2017-04-27
CN104701180A (zh) 2015-06-10
DE102014118328A1 (de) 2015-06-11
US20150162418A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
CN104701180B (zh) 用于形成半导体器件的方法
US8981470B2 (en) Semiconductor device and manufacturing method of the same
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
US7906388B2 (en) Semiconductor device and method for manufacture
TW200901463A (en) Semiconductor device and manufacturing method thereof
JP2013065774A (ja) 半導体装置およびその製造方法
CN109075202A (zh) 半导体装置
CN109728097A (zh) 一种功率半导体mos器件及其制备方法
US20130221498A1 (en) Semiconductor device and method for manufacturing the same
CN104701179B (zh) 用于形成半导体器件的方法
TW201041138A (en) Semiconductor devices and fabrication methods thereof
CN115642088A (zh) 一种沟槽型SiC MOSFET器件结构及其制造方法
CN102237406A (zh) 射频ldmos器件及其制造方法
CN113497140A (zh) 碳化硅场效应晶体管及其制备方法、碳化硅功率器件
CN103531614B (zh) 电荷补偿半导体器件
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
CN104051524B (zh) 半导体器件
CN110047929B (zh) 具有沟槽栅极的半导体电子器件及其制造方法
CN104347403B (zh) 一种绝缘栅双极性晶体管的制造方法
JP2020035892A (ja) 半導体装置の製造方法および半導体装置
CN103378146B (zh) 沟槽型金属氧化物半导体场效应管的制作方法
CN111129134B (zh) Igbt芯片及其制造方法
CN109273529A (zh) Mos型功率器件及其制备方法
CN104064596B (zh) Nldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant