CN104253050B - 一种槽型横向mosfet器件的制造方法 - Google Patents
一种槽型横向mosfet器件的制造方法 Download PDFInfo
- Publication number
- CN104253050B CN104253050B CN201410143064.7A CN201410143064A CN104253050B CN 104253050 B CN104253050 B CN 104253050B CN 201410143064 A CN201410143064 A CN 201410143064A CN 104253050 B CN104253050 B CN 104253050B
- Authority
- CN
- China
- Prior art keywords
- layer
- conduction type
- dielectric
- type
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000002347 injection Methods 0.000 claims abstract description 3
- 239000007924 injection Substances 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 22
- 239000002210 silicon-based material Substances 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 210000000746 body region Anatomy 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 230000005684 electric field Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000009826 distribution Methods 0.000 claims description 2
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种槽型横向MOSFET器件的制造方法，属于功率半导体器件制造技术领域。本发明通过刻蚀深槽、热生长形成绝缘介质层、淀积半导体层、平坦化半导体层、倾斜离子注入、高温推结、淀积绝缘介质以及平坦化绝缘介质，最后形成有源区和电极等关键工艺步骤，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：第一，本发明可以在槽两侧壁形成两种不同掺杂类型、窄且高浓度的延伸至介质槽底部的P柱区或者N柱区，有利于提高器件的耐压，降低导通电阻和缩小器件横向尺寸；第二，不需要复杂的掩膜，降低了工艺成本；第三，避免介质槽填充及平坦化对体区、体接触区、以及源区和漏区产生的影响。
Description
技术领域
本发明属于功率半导体器件制造技术领域，涉及MOSFET(Metal OxideSemiconductor field effect transistor，金属-氧化物-半导体场效应晶体管)器件，尤其是LDMOD(Lateral Double-diffusion Metal Oxide Semiconductor field effecttransistor，横向双扩散金属-氧化物-半导体场效应晶体管)器件的制造方法。
背景技术
功率MOSFET是多子导电型器件，其关键参数是耐压和比导通电阻。其耐压的提高要求漂移区长度的增加和漂移区掺杂浓度的降低。然而，漂移区浓度降低，会导致导通电阻的增加；漂移区长度增加，既增加导通电阻，也增加器件的面积，从而比导通电阻增加。在传统的功率MOSFET中，比导通电阻Ron,sp(比导通电阻＝导通电阻×器件面积)按照与耐压BV的关系式Ron,sp∝BV2.5急剧增加。以上不足限制了功率MOSFET在高压集成电路中的应用，尤其是在要求低损耗和小芯片面积的电路中的应用。
为了缩小功率器件的尺寸，并改善其性能，沟槽结构被引入功率器件中，形成槽型功率器件。槽型功率器件是电力电子电路的重要组成部分，在截止状态时击穿电压高、泄漏电流小；在导通状态时比导通电阻小。采用沟槽结构可以显著缩短器件横向尺寸，减小器件所占用的芯片面积。综上，槽型功率器件已经成为主流的功率器件。
在半导体工艺中常用到外延、淀积、扩散以及离子注入等工艺步骤。其中，外延工艺可以精确的控制所生成半导体层的厚度，外延所生成的为单晶半导体层。淀积对于工艺要求低，成本低，而且由于淀积所需温度较低，淀积速度较快因此常用于生成较厚的半导体层。扩散对于工艺要求低、成本低。离子注入可以精确控制掺杂含量和穿透深度，并且掺杂的均匀性也较好。另外离子注入具有产生单一离子束、采用低温工艺、注入的离子能穿过薄膜以及无固溶度极限等优势。倾斜离子注入对于槽侧壁掺杂具有独特的优势：可以在槽两侧壁形成两种不同掺杂类型、窄且高浓度的延伸至介质槽底部的P柱区或者N柱区。
发明内容
本发明结合现有半导体工艺中常用到的几种工艺步骤，提出一种槽型横向MOSFET器件的制造方法。
本发明是通过采用下述技术方案实现的；
一种槽型横向MOSFET器件的制造方法，包括以下步骤：
步骤1：材料准备。准备SOI材料(如图1a所示)或者体硅材料(如图1b所示)，所述SOI材料包括衬底层1、介质埋层2和有源层3，其中介质埋层2位于衬底层1和有源层3之间，衬底层1的导电类型不限，有源层3的导电类型为第一导电类型；所述体硅材料包括衬底层1和有源层2，其中衬底层1的导电类型为第二导电类型，有源层3的导电类型为第一导电类型。
步骤2：采用热氧化工艺在步骤1所准备的SOI材料或体硅材料的有源层3表面生长一层氧化层41，再在氧化层41表面淀积Si3N4层42，涂抹光刻胶43并进行光刻(如图2所示)；
步骤3：通过步骤2所得光刻窗口，首先刻蚀Si3N4层42和氧化层41，接着刻蚀有源层3至设定深度，形成第一沟槽，再去除光刻胶(如图3所示)；
步骤4：采用热氧化工艺在步骤3所得第一沟槽内壁生长一层氧化层作为介质隔离层4(如图4所示)；
步骤5：在形成介质隔离层4后的第一沟槽内淀积第一导电类型的多晶硅材料，并保证第一导电类型的多晶硅材料充满第一沟槽(如图5所示)；
步骤6：以Si3N4层42作为刻蚀终止层对步骤5所淀积的第一导电类型的多晶硅材料进行平坦化处理(如图6所示)；
步骤7：在距离第一沟槽侧壁的设定宽度内刻蚀第一导电类型的多晶硅材料至设定深度，在介质隔离层4沿槽壁表面形成第一导电类型的辅助半导体层5b(如图7所示)；
步骤8：对第一导电类型的辅助半导体层5b的一侧采用倾斜离子注入并推结形成第二导电类型的辅助半导体层5a(如图8所示)；
步骤9：在形成第一导电类型的辅助半导体层5b和第二导电类型的辅助半导体层5a后的第一沟槽内填充绝缘介质6，并保证绝缘介质6充满第一沟槽(如图9所示)；
步骤10：对步骤9所填充的绝缘介质6进行平坦化处理，并除去Si3N4层42和氧化层41，最终使绝缘介质6表面与有源层3表面齐平(如图10所示)；
步骤11：在靠近第二导电类型的辅助半导体层5a一侧的有源层3中离子注入第二导电类型杂质，并推结形成第二导电类型体区7(如图11所示)；
步骤12：在第二导电类型体区7中靠近介质隔离层4的一侧离子注入第一导电类型杂质，并推结形成第一导电类型重掺杂源区9a；同时在靠近第一导电类型的辅助半导体层5b一侧的有源层3中离子注入第一导电类型杂质，并推结形成第一导电类型重掺杂漏区9b；以及在第一导电类型的辅助半导体层5b表面离子注入第一导电类型杂质，并推结形成第一导电类型重掺杂场截止区11(如图12所示)；
步骤13：在第二导电类型体区7中第一导电类型重掺杂源区9a的旁边离子注入第二导电类型杂质，并推结形成第二导电类型重掺杂体接触区8；同时在第二导电类型的辅助半导体层5a表面离子注入第二导电类型杂质，并推结形成第二导电类型栅端欧姆接触区10a(如图13所示)；
步骤14：各电极制备以及表面钝化工艺，形成完整的器件(如图14所示)；器件完成后，第一导电类型重掺杂源区9a和第二导电类型重掺杂体接触区8的引出端均与金属源极S相连，第一导电类型重掺杂漏区9b的引出端与金属漏极D相连，第二导电类型栅端欧姆接触区10a的引出端与金属栅极G相连。
进一步地，步骤4在步骤3所得第一沟槽内壁生长氧化层形成的介质隔离层4可以为二氧化硅或介电系数高于二氧化硅的绝缘介质，且临界击穿电场大于30V/μm。
进一步地，步骤8中所述倾斜离子注入是指离子注入的方向与有源层3表面法线方向夹角为0～30度，具体角度取决于第一沟槽的深宽比；第一沟槽深宽比越大，倾斜离子注入角度越小；倾斜离子注入第二导电类型的杂质应选择扩散系数小的杂质，以便控制第二导电类型辅助半导体层5a的横向宽度和浓度分布。
进一步地，步骤9在第一沟槽内填充绝缘介质6时，由于淀积的方式生长的介质不及热生长的介质致密，可以选择高温增密，在第一沟槽内绝缘介质较厚的情况下，需要采用多次淀积的方式填充；所填充的绝缘介质6为二氧化硅或介电系数低于二氧化硅的绝缘介质，且临界击穿电场大于30V/μm。
进一步地，步骤10的具体操作过程是：首先采用化学机械平坦化去除顶部的绝缘介质6，直到露出Si3N4层42，然后采用浓磷酸去除Si3N4层42，接着使用氢氟酸漂洗以去掉氧化层41，以使绝缘介质6表面与有源层3表面齐平。
采用本发明所述工艺方法形成的槽型横向MOSFET器件具有如下优势。
第一，本发明可以在介质槽两侧壁形成两种不同掺杂类型、窄且高浓度的延伸至介质槽底部的P柱区或者N柱区，有利于提高器件的耐压，降低导通电阻和缩小器件横向尺寸；第二，不需要复杂的掩膜，降低了工艺成本；第三，避免介质槽填充及平坦化对体区、体接触区、以及源区和漏区产生的影响。本方法制备的器件应用在MOS控制器件上能显著缓解耐压与比导通电阻之间的矛盾关系。
附图说明
图1a、SOI材料的剖面示意图。
图1b、体硅材料的剖面示意图。
图2、在有源层表面形成氧化层和Si3N4掩蔽层并涂抹光刻胶进行光刻后的剖面示意图。
图3、纵向刻蚀，形成第一沟槽的剖面示意图。
图4、在第一沟槽内壁形成介质隔离层的剖面示意图。
图5、在介质隔离层上淀积第一导电类型的多晶硅层的剖面示意图。
图6、多晶硅层表面进行平坦化后的剖面示意图。
图7、多晶硅层纵向刻蚀形成第一导电类型辅助半导体层的剖面示意图。
图8、倾斜离子注入并推结形成第二导电类型辅助半导体层的剖面示意图。
图9、在第一沟槽内填充绝缘介质的剖面示意图。
图10、对绝缘介质表面进行平坦化后的剖面示意图。
图11、离子注入形成体区，并推结的剖面示意图。
图12、离子注入并推结形成源区，漏区以及第一导电类型的场截止区的剖面示意图。
图13、离子注入并推结形成体接触区和栅端欧姆接触区的剖面示意图。
图14、各电极制备以及表面钝化工艺，形成完整的器件的剖面示意图(正常工作需外接二极管)。
图15、在辅助半导体层的第一导电类型一侧的顶部纵向刻蚀，形成第二沟槽的剖面示意图。
图16、离子注入形成源区，漏区以及在第二沟槽形成第一导电类型的场截止区的剖面示意图。
图17、对第二沟槽填充第二导电类型半导体层并平坦化后形成漏端接触区的剖面示意图。
图18、离子注入并推结形成体接触区和栅端欧姆接触区的剖面示意图。
图19、各电极制备以及表面钝化工艺，形成完整的器件的剖面示意图(可独立正常工作)。
附图标记：
1是衬底层；2是介质埋层；3是有源层；3a是N型漂移区；4是介质隔离层；5a是第二导电类型辅助半导体层；5b是第一导电类型辅助半导体层；6是介质槽；7是第二导电类型体区；8是第二导电类型重掺杂体接触区；9a是第一导电类型重掺杂源区；9b是第一导电类型重掺杂漏区；10a是第二导电类型栅端欧姆接触区；10b是第二导电类型漏端接触区；11是第一导电类型重掺杂场截止区；41是有源层3表面的氧化层；42是氧化层41表面的Si3N4掩蔽层；d1是二极管；S是金属源极；D是金属漏极；G是金属栅极。
具体实施方式
实施例1
作为本发明的一种较佳实施方式，本发明公开了一种新型的具有深槽和槽外具有两种不同导电类型的辅助半导体层的N沟道横向槽型功率MOSFET的制造方法，具体包括如下步骤：
步骤1：材料准备。准备SOI材料(如图1a所示)或者体硅材料(如图1b所示)，所述SOI材料包括衬底层1、介质埋层2和有源层3，其中介质埋层2位于衬底层1和有源层3之间，衬底层1的导电类型不限，有源层3的导电类型为第一导电类型；所述体硅材料包括衬底层1和有源层2，其中衬底层1的导电类型为第二导电类型，有源层3的导电类型为第一导电类型。
步骤2：采用热氧化工艺在步骤1所准备的SOI材料或体硅材料的有源层3表面生长一层氧化层41，再在氧化层41表面淀积Si3N4层42，涂抹光刻胶43并进行光刻(如图2所示)；
步骤3：通过步骤2所得光刻窗口，首先刻蚀Si3N4层42和氧化层41，接着刻蚀有源层3至设定深度，形成第一沟槽，再去除光刻胶(如图3所示)；
步骤4：采用热氧化工艺在步骤3所得第一沟槽内壁生长一层氧化层作为介质隔离层4(如图4所示)；
步骤5：在形成介质隔离层4后的第一沟槽内淀积第一导电类型的多晶硅材料，并保证第一导电类型的多晶硅材料充满第一沟槽(如图5所示)；
步骤6：以Si3N4层42作为刻蚀终止层对步骤5所淀积的第一导电类型的多晶硅材料进行平坦化处理(如图6所示)；
步骤7：在距离第一沟槽侧壁的设定宽度内刻蚀第一导电类型的多晶硅材料至设定深度，在介质隔离层4沿槽壁表面形成第一导电类型的辅助半导体层5b(如图7所示)；
步骤8：对第一导电类型的辅助半导体层5b的一侧采用倾斜离子注入并推结形成第二导电类型的辅助半导体层5a(如图8所示)；
步骤9：在形成第一导电类型的辅助半导体层5b和第二导电类型的辅助半导体层5a后的第一沟槽内填充绝缘介质6，并保证绝缘介质6充满第一沟槽(如图9所示)；
步骤10：对步骤9所填充的绝缘介质6进行平坦化处理，并除去Si3N4层42和氧化层41，最终使绝缘介质6表面与有源层3表面齐平(如图10所示)；
步骤11：在靠近第二导电类型的辅助半导体层5a一侧的有源层3中离子注入第二导电类型杂质，并推结形成第二导电类型体区7(如图11所示)；
步骤12：在第二导电类型体区7中靠近介质隔离层4的一侧离子注入第一导电类型杂质，并推结形成第一导电类型重掺杂源区9a；同时在靠近第一导电类型的辅助半导体层5b一侧的有源层3中离子注入第一导电类型杂质，并推结形成第一导电类型重掺杂漏区9b；以及在第一导电类型的辅助半导体层5b表面离子注入第一导电类型杂质，并推结形成第一导电类型重掺杂场截止区11(如图12所示)；
步骤13：在第二导电类型体区7中第一导电类型重掺杂源区9a的旁边离子注入第二导电类型杂质，并推结形成第二导电类型重掺杂体接触区8；同时在第二导电类型的辅助半导体层5a表面离子注入第二导电类型杂质，并推结形成第二导电类型栅端欧姆接触区10a(如图13所示)；
步骤14：各电极制备以及表面钝化工艺，形成完整的器件(如图14所示)；器件完成后，第一导电类型重掺杂源区9a和第二导电类型重掺杂体接触区8的引出端均与金属源极S相连，第一导电类型重掺杂漏区9b的引出端与金属漏极D相连，第二导电类型栅端欧姆接触区10a的引出端与金属栅极G相连。
如图14所示，本实施例制造的槽型横向MOSFET器件工艺简单，不需要复杂的掩膜，成本低。但是由实施例1制成的器件正常工作需要外接二极管d1。
实施例2
本例提出了一种不需要外接电路就能正常工作的新型具有深槽和槽外具有两种不同导电类型的辅助半导体层的N沟道横向槽型功率MOSFET的制造方法。本例与实施例1相比较具体还需增加如下工艺步骤：
(1)在实施例1所述步骤11和步骤12之间增加步骤A：在有源层3表面生长一层氧化层、涂抹光刻胶、光刻露出第一导电类型的辅助半导体层5b，然后刻蚀第一导电类型的辅助半导体层5b直至设定深度，以形成第二沟槽(如图15所示)；
(2)在实施例1所述步骤12和步骤13之间增加步骤B：在步骤A所得第二沟槽中填充P型半导体，并对其表面进行平坦化以及去除氧化层，使其表面与有源层3表面齐平以形成第二导电类型漏端接触区10b(如图17所示)。
与实施例1相比，实施例2增加了2步工艺，使器件集成了外部二极管，不需要外接二极管就能正常工作。
Claims (6)
1.一种槽型横向MOSFET器件的制造方法，包括以下步骤：
步骤1：材料准备；准备SOI材料或者体硅材料，所述SOI材料包括衬底层(1)、介质埋层(2)和有源层(3)，其中介质埋层(2)位于衬底层(1)和有源层(3)之间，衬底层(1)的导电类型不限，有源层(3)的导电类型为第一导电类型；所述体硅材料包括衬底层(1)和有源层(3)，其中衬底层(1)的导电类型为第二导电类型，有源层(3)的导电类型为第一导电类型；
步骤2：采用热氧化工艺在步骤1所准备的SOI材料或体硅材料的有源层(3)表面生长一层氧化层(41)，再在氧化层(41)表面淀积Si3N4层(42)，涂抹光刻胶(43)并进行光刻；
步骤3：通过步骤2所得光刻窗口，首先刻蚀Si3N4层(42)和氧化层(41)，接着刻蚀有源层(3)至设定深度，形成第一沟槽，再去除光刻胶；
步骤4：采用热氧化工艺在步骤3所得第一沟槽内壁生长一层氧化层作为介质隔离层(4)；
步骤5：在形成介质隔离层(4)后的第一沟槽内淀积第一导电类型的多晶硅材料，并保证第一导电类型的多晶硅材料充满第一沟槽；
步骤6：以Si3N4层(42)作为刻蚀终止层对步骤5所淀积的第一导电类型的多晶硅材料进行平坦化处理；
步骤7：在距离第一沟槽侧壁的设定宽度内刻蚀第一导电类型的多晶硅材料至设定深度，在介质隔离层(4)沿槽壁表面形成第一导电类型的辅助半导体层(5b)；
步骤8：对第一导电类型的辅助半导体层(5b)的一侧采用倾斜离子注入并推结形成第二导电类型的辅助半导体层(5a)；
步骤9：在形成第一导电类型的辅助半导体层(5b)和第二导电类型的辅助半导体层(5a)后的第一沟槽内填充绝缘介质(6)，并保证绝缘介质(6)充满第一沟槽；
步骤10：对步骤9所填充的绝缘介质(6)进行平坦化处理，并除去Si3N4层(42)和氧化层(41)，最终使绝缘介质(6)表面与有源层(3)表面齐平；
步骤11：在靠近第二导电类型的辅助半导体层(5a)一侧的有源层(3)中离子注入第二导电类型杂质，并推结形成第二导电类型体区(7)；
步骤12：在第二导电类型体区(7)中靠近介质隔离层(4)的一侧离子注入第一导电类型杂质，并推结形成第一导电类型重掺杂源区(9a)；同时在靠近第一导电类型的辅助半导体层(5b)一侧的有源层(3)中离子注入第一导电类型杂质，并推结形成第一导电类型重掺杂漏区(9b)；以及在第一导电类型的辅助半导体层(5b)表面离子注入第一导电类型杂质，并推结形成第一导电类型重掺杂场截止区(11)；
步骤13：在第二导电类型体区(7)中第一导电类型重掺杂源区(9a)的旁边离子注入第二导电类型杂质，并推结形成第二导电类型重掺杂体接触区(8)；同时在第二导电类型的辅助半导体层(5a)表面离子注入第二导电类型杂质，并推结形成第二导电类型栅端欧姆接触区(10a)；
步骤14：各电极制备以及表面钝化工艺，形成完整的器件；器件完成后，第一导电类型重掺杂源区(9a)和第二导电类型重掺杂体接触区(8)的引出端均与金属源极(S)相连，第一导电类型重掺杂漏区(9b)的引出端与金属漏极(D)相连，第二导电类型栅端欧姆接触区(10a)的引出端与金属栅极(G)相连。
2.根据权利要求1所述的槽型横向MOSFET器件的制造方法，其特征在于，在步骤11和步骤12之间增加步骤A：在有源层(3)表面生长一层氧化层、涂抹光刻胶、光刻露出第一导电类型的辅助半导体层(5b)，然后刻蚀第一导电类型的辅助半导体层(5b)至设定深度，以形成第二沟槽；在步骤12和步骤13之间增加步骤B：在步骤A所得第二沟槽中填充P型半导体，并对其表面进行平坦化以及去除氧化层，使其表面与有源层3表面齐平以形成第二导电类型漏端接触区(10b)。
3.根据权利要求1或2所述的槽型横向MOSFET器件的制造方法，其特征在于，步骤4在步骤3所得第一沟槽内壁生长氧化层形成的介质隔离层(4)为二氧化硅或介电系数高于二氧化硅的绝缘介质，且临界击穿电场大于30V/μm。
4.根据权利要求1或2所述的槽型横向MOSFET器件的制造方法，其特征在于，步骤8中所述倾斜离子注入是指离子注入的方向与有源层(3)表面法线方向夹角为0～30度，具体角度取决于第一沟槽的深宽比；第一沟槽深宽比越大，倾斜离子注入角度越小；倾斜离子注入第二导电类型的杂质应选择扩散系数小的杂质，以便控制第二导电类型辅助半导体层(5a)的横向宽度和浓度分布。
5.根据权利要求1或2所述的槽型横向MOSFET器件的制造方法，其特征在于，步骤9在第一沟槽内填充绝缘介质(6)时，由于淀积的方式生长的介质不及热生长的介质致密，选择高温增密，在第一沟槽内绝缘介质较厚的情况下，需要采用多次淀积的方式填充；所填充的绝缘介质(6)为二氧化硅或介电系数低于二氧化硅的绝缘介质，且临界击穿电场大于30V/μm。
6.根据权利要求1或2所述的槽型横向MOSFET器件的制造方法，其特征在于，步骤10的具体操作过程是：首先采用化学机械平坦化去除顶部的绝缘介质(6)，直到露出Si3N4层(42)，然后采用浓磷酸去除Si3N4层(42)，接着使用氢氟酸漂洗以去掉氧化层(41)，以使绝缘介质(6)表面与有源层(3)表面齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410143064.7A CN104253050B (zh) | 2014-04-10 | 2014-04-10 | 一种槽型横向mosfet器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410143064.7A CN104253050B (zh) | 2014-04-10 | 2014-04-10 | 一种槽型横向mosfet器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104253050A CN104253050A (zh) | 2014-12-31 |
| CN104253050B true CN104253050B (zh) | 2016-12-21 |
Family
ID=52187844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410143064.7A Active CN104253050B (zh) | 2014-04-10 | 2014-04-10 | 一种槽型横向mosfet器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104253050B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826195B (zh) * | 2015-01-07 | 2018-12-04 | 北大方正集团有限公司 | 一种超结功率器件及其制作方法 |
| CN105161420B (zh) * | 2015-07-13 | 2017-10-13 | 电子科技大学 | 一种横向mosfet器件的制造方法 |
| CN109037351A (zh) * | 2018-08-07 | 2018-12-18 | 深圳市南硕明泰科技有限公司 | 一种瞬态电压抑制器及其制作方法 |
| US10510836B1 (en) * | 2018-08-08 | 2019-12-17 | Infineon Technologies Austria Ag | Gate trench device with oxygen inserted si-layers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257047A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种耐高压的横向双扩散mos晶体管 |
| CN102832237A (zh) * | 2012-07-03 | 2012-12-19 | 电子科技大学 | 一种槽型半导体功率器件 |
| CN103050540A (zh) * | 2012-12-20 | 2013-04-17 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的横向功率器件 |
-
2014
- 2014-04-10 CN CN201410143064.7A patent/CN104253050B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257047A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种耐高压的横向双扩散mos晶体管 |
| CN102832237A (zh) * | 2012-07-03 | 2012-12-19 | 电子科技大学 | 一种槽型半导体功率器件 |
| CN103050540A (zh) * | 2012-12-20 | 2013-04-17 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的横向功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104253050A (zh) | 2014-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102723277B (zh) | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN102237279B (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| CN104937720A (zh) | 半导体装置及其制造方法 | |
| CN103022006B (zh) | 一种基于外延技术的三维集成功率半导体及其制作方法 | |
| US9786665B1 (en) | Dual deep trenches for high voltage isolation | |
| CN104103694A (zh) | 一种沟槽型绝缘栅场效应晶体管及其制造方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN208819886U (zh) | 一种超结igbt器件结构 | |
| CN106409676A (zh) | 半导体结构及其制造方法 | |
| CN114038751A (zh) | 一种上下结构的屏蔽栅mosfet器件的制作方法 | |
| CN105513971A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN105826360B (zh) | 沟槽型半超结功率器件及其制作方法 | |
| CN103855018A (zh) | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 | |
| CN106356401A (zh) | 一种功率半导体器件的场限环终端结构 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN113571464A (zh) | Bcd器件的沟槽的制造方法及bcd器件 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN103325685A (zh) | 深沟槽功率半导体场效应晶体管及其制作方法 | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| CN107221500A (zh) | 双沟槽场效应管及其制备方法 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN108231900A (zh) | 一种功率半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |