DE102016109555A1 - Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements - Google Patents

Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements Download PDF

Info

Publication number
DE102016109555A1
DE102016109555A1 DE102016109555.9A DE102016109555A DE102016109555A1 DE 102016109555 A1 DE102016109555 A1 DE 102016109555A1 DE 102016109555 A DE102016109555 A DE 102016109555A DE 102016109555 A1 DE102016109555 A1 DE 102016109555A1
Authority
DE
Germany
Prior art keywords
dopants
trench
semiconductor region
compensation
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016109555.9A
Other languages
English (en)
Inventor
Marko Lemke
Knut Stahrenberg
Rolf Weis
Ralf Rudolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016109555.9A priority Critical patent/DE102016109555A1/de
Priority to US15/597,194 priority patent/US9899470B2/en
Publication of DE102016109555A1 publication Critical patent/DE102016109555A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Element Separation (AREA)

Abstract

Ein Verfahren zum Bilden eines Leistungshalbleiterbauelements und ein Leistungshalbleiterbauelement werden bereitgestellt. Das Verfahren umfasst ein Bereitstellen einer Halbleiterschicht (1) eines ersten Leitungstyps, die sich bis zu einer ersten Seite (101) erstreckt und eine erste Dotierstoffkonzentration von ersten Dotierstoffen, die Majoritätsladungsträger eines ersten elektrischen Ladungstyps (+) in der Halbleiterschicht (1) bilden, aufweist, und ein Bilden einer tiefen Grabenisolation, umfassend Bilden eines Grabens (50), der sich von der ersten Seite (101) in die Halbleiterschicht (1) erstreckt und der in einem vertikalen Querschnitt, der senkrecht zur ersten Seite (101) ist, eine Wand (51, 52) aufweist, Bilden eines Kompensationshalbleitergebiets (1a, 1b) des ersten Leitungstyps an der Wand (51, 52), wobei das Kompensationshalbleitergebiet (1a, 1b) eine zweite Dotierstoffkonzentration der ersten Dotierstoffe aufweist, die größer ist als die erste Dotierstoffkonzentration, und Füllen des Grabens (50) mit einem dielektrischen Material (55). Eine Menge der ersten Dotierstoffe in dem Kompensationshalbleitergebiet (1a, 1b) wird so gewählt, dass ein Feldeffekt von im Graben (50) gefangen Festladungen des ersten elektrischen Ladungstyps (+) benachbart zur Wand (51, 52) zumindest teilweise kompensiert wird.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung betreffen Verfahren zu bilden bzw. herstellen eines Leistungshalbleiterbauelements, insbesondere Verfahren zur Herstellung von Leistungshalbleiterschaltern, und zu Leistungshalbleiterbauelementen.
  • HINTERGRUND
  • Insbesondere für Leistungsvorrichtungen, die in der Lage sind große Ströme zu schalten und/oder bei höheren Spannungen zu arbeiten, ist oft sowohl eine hohe Durchbruchspannung Ubd als auch ein geringer Durchlasswiderstand Ron wünschenswert.
  • Leistungshalbleiterschalter bewältigen oft in einem Halbleiterstück Spannungsdifferenzen von einigen 10 V oder sogar einigen 100 V. Um einen Durchbruch während eines Blockmodus zu vermeiden werden Driftzonen verwendet. Die Ausdehnung der Driftzonen hängt von der zu blockierenden Durchbruchspannung Ubd ab, aber auch vom Dotierungslevel des Halbleitermaterials. Für laterale Vorrichtungen bestimmt hauptsächlich die Größe der Driftzone die Größe des Chips und hat daher einen hohen Einfluss auf die Kosten. Um die Kosten für den Wafer niedrig zu halten, sollte auch das Dotierungsniveau des Halbleitermaterials niedrig sein. Wafer material mit einem Dotierungslevel von etwa 1015/cm3 erlaubt schmal dimensionierte Driftzonen, wobei die Dotierstoffkonzentration immer noch hoch genug ist, den Durchlasswiderstand Ron gering genug zu halten für einen vernünftigen Ein-Zustand (engl. „ON-state“) des Schalters.
  • Eine geringe Chipgröße kann auch erreicht werden, wenn die Driftzone in einer vertikalen Struktur angeordnet ist. Jedoch können am Rand solcher Strukturen wieder hohe Spannungsdifferenzen zu benachbarten Strukturen auftreten. Eine effektive Isolation zwischen Regionen hoher Spannungsdifferenzen ist oft erwünscht. Derartige Isolierungen können mit Oxid gefüllten Gräben realisiert werden, die als flache Grabenisolation oder Flachgrabenisolation (engl. „ Shallow Trench Isolations“) bzw. tiefe Grabenisolation oder Tiefgrabenisolation (engl. „Deep Trench Isolations“) bezeichnet werden. Es kann sich jedoch ein Kriechstrompfad entlang der Halbleiter-Oxid-Grenzfläche bilden. Dadurch kann ein erwünschtes Sperrverhalten (Blockierverhalten) behindert werden.
  • Aus diesen und anderen Gründen besteht ein Bedarf für die vorliegende Erfindung.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Leistungshalbleiterbauelements umfasst das Verfahren ein Bereitstellen einer Halbleiterschicht eines ersten Leitungstyps, die sich bis zu einer ersten Seite erstreckt und eine erste Dotierstoffkonzentration von ersten Dotierstoffen, die Majoritätsladungsträger eines ersten elektrischen Ladungstyps in der Halbleiterschicht bilden, aufweist und ein Bilden einer tiefen Grabenisolation. Das Bilden der tiefen Grabenisolation umfasst ein Bilden eines Grabens, der sich von der ersten Seite in die Halbleiterschicht erstreckt und der in einem vertikalen Querschnitt, der senkrecht zur ersten Seite ist, eine Wand aufweist, ein Bilden eines Kompensationshalbleitergebiets des ersten Leitungstyps an der Wand, wobei das Kompensationshalbleitergebiet eine zweite Dotierstoffkonzentration der ersten Dotierstoffe aufweist, die größer ist als die erste Dotierstoffkonzentration, und ein Füllen des Grabens mit einem dielektrischen Material. Eine Menge der ersten Dotierstoffe in dem Kompensationshalbleitergebiet wird so gewählt, dass ein Feldeffekt von im Graben gefangen Festladungen des ersten elektrischen Ladungstyps in einem zur Wand benachbarten Bereich zumindest teilweise kompensiert wird.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Leistungshalbleiterbauelements umfasst das Verfahren ein Bereitstellen eines Wafers umfassend eine erste Seite, eine Halbleiterschicht und Dotierstoffe eines ersten Leitungstyps, die Majoritätsladungsträger eines ersten elektrischen Ladungstyps in der Halbleiterschicht bereitstellen, ein Ätzen eines Grabens von der ersten Seite in die Halbleiterschicht, so dass der Graben in einen vertikalen Querschnitt, der senkrecht zu der ersten Seite ist, zwei Seitenwände aufweist, ein Bilden eines Kompensationshalbleitergebiets des ersten Leitungstyps, dass sich entlang der zwei Seitenwände erstreckt, und ein Füllen des Grabens mit einem dielektrischen Material. Das Verfahren wird so ausgeführt, dass in dem vertikalen Querschnitt eine Menge der Dotierstoffe des ersten Leitungstyps in dem Kompensationshalbleitergebiet multipliziert mit einer Anzahl von Majoritätsladungsträgern, die von den Dotierstoffen des ersten Leitungstyps in dem Kompensationshalbleitergebiet pro Dotierstoffeinheit bereitgestellt werden, zumindest ungefähr einem absoluten Wert einer nicht verschwindenden Gesamtladung von in dem Graben gefangenen Ladungen dividiert durch die Elementarladung entspricht, und das die Gesamtladung und die Majoritätsladungsträger vom selben elektrischen Ladungstyp sind.
  • Gemäß einer Ausführungsform eines Leistungshalbleiterbauelements weist das Leistungshalbleiterbauelement einen Halbleiterkörper aufweisend eine erste Seite und eine Halbleiterschicht, die sich bis zur ersten Seite erstreckt und erste Dotierstoffe aufweist, die Majoritätsladungsträger eines ersten elektrischen Ladungstyps in der Halbleiterschicht bereitstellen, auf. Mindestens ein tiefer Graben erstreckt sich von der ersten Seite in die Halbleiterschicht und weist in einem vertikalen Querschnitt, der senkrecht zu der ersten Seite ist, eine Wand und ein dielektrisches Gebiet, dass Festladungen des ersten elektrischen Ladungstyps aufweist, auf. Ein Kompensationshalbleitergebiet ist an der Wand und der Halbleiterschicht angeordnet und weist eine höhere Konzentration der ersten Dotierstoffe auf als die Halbleiterschicht. Das dielektrische Gebiet erstreckt sich entlang der Wand und/oder entlang des Kompensationshalbleitergebiets. Eine Menge der ersten Dotierstoffe in dem Kompensationshalbleitergebiet ist so gewählt, dass ein Feldeffekt der Festladungen in der Nähe der Wand zumindest teilweise kompensiert ist.
  • Der Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der zugehörigen Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu, da der Schwerpunkt vielmehr auf die Darstellung der Prinzipien der Erfindung gelegt ist. Darüber hinaus bezeichnen Bezugszeichen in den Figuren übereinstimmende Teile. Es zeigen:
  • 1 bis 7 Verfahrensschritte eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements auf Wafer-Level in jeweiligen vertikalen Querschnitten durch einen Wafer gemäß Ausführungsformen;
  • 8 einen vertikalen Querschnitt durch ein Leistungshalbleiterbauelements gemäß einer Ausführungsform;
  • 9 einen vertikalen Querschnitt durch ein Leistungshalbleiterbauelements gemäß einer Ausführungsform;
  • 10 bis 13 Verfahrensschritte eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements auf Wafer-Level in jeweiligen vertikalen Querschnitten durch einen Wafer gemäß Ausführungsformen;
  • 14 bis 17 Verfahrensschritte eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements auf Wafer-Level in jeweiligen vertikalen Querschnitten durch einen Wafer gemäß weiterer Ausführungsformen;
  • 18 bis 21 Verfahrensschritte eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements auf Wafer-Level in jeweiligen vertikalen Querschnitten durch einen Wafer gemäß noch weiterer Ausführungsformen; und
  • 22 bis 24 Verfahrensschritte eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements auf Wafer-Level in jeweiligen vertikalen Querschnitten durch einen Wafer gemäß noch weiteren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug auf die zugehörigen Zeichnungen genommen, die einen Teil hiervon bilden und in denen mittels Darstellung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie, wie „oberer“, „unterer“, „vorderer“, „hinterer“, „führender“, „folgender“ usw., unter Bezugnahme auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe unterschiedlicher Ausrichtungen positioniert sein können, wird die Richtungsterminologie zu Veranschaulichungszwecken verwendet und ist in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einschränkendem Sinne zu verstehen und der Schutzumfang der vorliegenden Erfindung ist durch die beigefügten Ansprüche definiert.
  • Nun wird detailliert auf verschiedene Ausführungsbeispiele Bezug genommen, wobei ein oder mehrere Beispiele dieser in den Figuren dargestellt sind. Jedes Beispiel ist mittels Erklärung bereitgestellt und ist nicht als Einschränkung der Erfindung zu verstehen. Merkmale, die als Teil einer Ausführungsform veranschaulicht und beschrieben sind, können auf oder zusammen mit anderen Ausführungsformen verwendet werden, um eine noch weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifizierungen und Veränderungen umfasst. Die Beispiele sind unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzumfang der anhängenden Patentansprüche einschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Der Klarheit halber wurden dieselben Elemente oder Herstellungsschritte in den unterschiedlichen Zeichnungen durch dieselben Bezugszeichen bezeichnet, sofern nicht anders angegeben.
  • Der Begriff „horizontal“, wie in dieser Spezifikation verwendet, soll eine Ausrichtung beschreiben, die im Wesentlichen parallel zu einer ersten oder hauptsächlichen horizontalen Seite oder Oberfläche eines Halbleitersubstrats oder -körpers ist. Dies kann zum Beispiel die Oberfläche eines Wafers oder Dies sein.
  • Der Begriff „vertikal“, wie in dieser Spezifikation verwendet, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der ersten Seite angeordnet ist, d. h. parallel zu der Normalrichtung der ersten Seite des Halbleitersubstrats oder -körpers..
  • In dieser Spezifikation ist p-dotiert als erster Leitungstyp (Dotierungstyp, Leitfähigkeitstyp) bezeichnet, während n-dotiert als zweiter Leitungstyp bezeichnet ist. Alternativ kann das Halbleiterbauelement (die Halbleitervorrichtung) mit entgegengesetzten Dotierungsbeziehungen gebildet sein, sodass der erste Leitungstyp n-dotiert sein kann und der zweite Leitungstyp p-dotiert sein kann. Des Weiteren stellen einige Figuren durch Angabe von „ “ oder „+“ neben den Dotierungstyp relative Dotierungskonzentrationen dar. Zum Beispiel bedeutet „p–“ eine Dotierungskonzentration, die geringer als die Dotierungskonzentration eines „p“-Dotierungsbereichs ist, wohingegen eine „p+“-Dotierung eine höhere Dotierungskonzentration als der „p“-Dotierungsbereich aufweist. Eine Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsbereiche mit derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration aufweisen müssen, außer wenn anders angegeben. Zum Beispiel können zwei unterschiedliche p+-Dotierungsbereiche unterschiedliche absolute Dotierungskonzentrationen aufweisen. Das gleiche gilt beispielsweise für einen n+-Dotierungs- und einen p+-Dotierungsbereich.
  • Spezifische Ausführungsformen, die in dieser Spezifikation beschrieben sind, betreffen, ohne darauf beschränkt zu sein, die Herstellung von Leistungshalbleiterbauelementen auf Wafer-Level und hergestellte Leistungshalbleiterbauelemente.
  • Unter einem Halbleiterbauelement soll eine entsprechende Vorrichtung mit zumindest zwei Anschlüssen, zum Beispiel eine Diode verstanden werden. Halbleiterbauelemente können auf drei Anschlüsse aufweisen, wie zum Beispiel Feldeffekttransistoren (FETs), insbesondere Fin-Feldeffekttransistoren (FinFETs), und Thyristoren um einige zu erwähnen. Das Halbleiterbauelement kann auch mehr als drei Anschlüsse aufweisen. Außerdem kann das Halbleiterbauelement mehrere entsprechende Vorrichtungen mit jeweils zwei oder drei Anschlüssen auf einem Chip vereinen.
  • Der Begriff „Leistungshalbleiterbauelement“, wie er in dieser Spezifikation verwendet wird, soll ein Halbleiterbauelement auf einem Einzelchip mit Hochspannungs- und/oder Hochstrom-Schaltfähigkeiten beschreiben. Mit anderen Worten sind Leistungshalbleiterbauelemente für einen Hochstrom, typischerweise im Ampere-Bereich ausgelegt. Innerhalb dieser Spezifikation werden die Begriffe „Leistungshalbleitervorrichtung“, „Leistungshalbleiterbauelement“ und „Leistungshalbleiterkomponente“ synonym verwendet.
  • Ein Leistungshalbleiterbauelement kann einen aktiven Bereich mit einer Vielzahl von FET-Zellen (Feldeffekttransistorzellen wie MOSFET-Zellen, IGBT-Zellen und rückwärts leitende IGBT-Zellen) zur Steuerung eines Laststroms zwischen zwei Lastmetallisierung aufweisen. Weiterhin kann die Leistungshalbleiteranordnung einen peripheren Bereich aufweisen, der von oben gesehen zumindest teilweise den aktiven Bereich umgibt, und typischerweise mindestens eine Randabschlussstruktur aufweist.
  • Der Begriff „Randabschlussstruktur“, wie er in dieser Spezifikation verwendet wird, soll eine Struktur beschreiben, die einen Übergangsbereich bereitstellt, in dem sich die hohen elektrischen Felder in einem Sperrmodus (Blockiermodus) um den aktiven Bereich der Halbleitervorrichtung herum allmählich an das Potential an oder nahe dem Rand der Vorrichtung und/oder zwischen einem Referenzpotential wie Masse und einer Hochspannung, z. B. an dem Rand und/oder der Rückseite der Halbleitervorrichtung, anpassen. Die Randabschlussstruktur kann durch Aufspreizen der elektrischen Feldlinien über den Abschlussbereich hinweg zum Beispiel die maximale elektrische Feldstärke um einen Abschlussbereich eines gleichrichtenden Übergangs herum verringern.
  • Der Begriff "Feldeffekt", wie er in dieser Patentschrift verwendet wird, soll eine Modulation der elektrischen Leitfähigkeit eines Halbleitermaterials oder -bereichs durch die Anwendung eines externen elektrischen Feldes beschreiben. Das externe elektrische Feld kann durch externe elektrische Ladungen verursacht werden, die neben dem Halbleitermaterial oder -bereich angeordnet sind. Wenn die externen elektrischen Ladungen vom gleichen Ladungstyp sind wie die Majoritätsladungsträger des Halbleitermaterials oder -gebiets, z.B. positive Ladungen für ein p-leitendes Halbleitermaterial oder -gebiet, kann eine Verarmungsschicht oder sogar ein leitfähiger Inversionskanal in dem Halbleitermaterial oder -bereich aufgrund des "Feldeffekts" gebildet werden.
  • Im Rahmen der vorliegenden Beschreibung soll der Begriff "Gateelektrode" eine Elektrode beschreiben, die neben einem Kanalgebiet angeordnet und dazu konfiguriert ist, dieses zu bilden und/oder zu steuern. Der Begriff "Gateelektrode" soll eine Elektrode umfassen, die neben dem Bodygebiet liegt und von diesem durch ein Isolationsgebiet, das ein Gatedielektrikumsgebiet bildet, isoliert ist und dazu konfiguriert ist, durch Anlegen einer geeigneten Spannung ein Kanalgebiet durch das Bodygebiet zu bilden und/oder zu steuern.
  • Im Zusammenhang mit der vorliegenden Beschreibung sollen die Begriffe "in ohmschem Kontakt", "in elektrischem Widerstandskontakt" und "in elektrischer Widerstandsverbindung" beschreiben, dass ein ohmscher Strompfad zwischen jeweiligen Elementen oder Abschnitten einer Halbleitervorrichtung besteht, zumindest wenn keine Spannungen oder nur niedrige Probe- oder Sondenspannungen an und/oder über die Halbleitervorrichtung angelegt werden. Ebenso sollen die Begriffe "in niederohmschem Kontakt", "in elektrischem Kontakt mit niedrigem Widerstand" und "in elektrischer Verbindung mit niedrigem Widerstand" beschreiben, dass ein ohmscher Strompfad mit niedrigem Widerstand zwischen jeweiligen Elementen oder Abschnitten einer Halbleitervorrichtung besteht, zumindest wenn keine Spannungen an und/oder über die Halbleitervorrichtung angelegt werden. Innerhalb dieser Patentbeschreibung werden die Begriffe "in niederohmschem Kontakt", "in elektrischem Kontakt mit niedrigem Widerstand", "elektrisch gekoppelt" und "in elektrischer Verbindung mit niedrigem Widerstand" synonym verwendet.
  • In der Folge werden Ausführungsformen, die sich auf Halbleitervorrichtungen (Halbleiterbauelemente) und Herstellungsverfahren zur Bildung von Halbleitervorrichtungen beziehen, vorwiegend unter Bezugnahme auf Silizium-(Si)Halbleitervorrichtungen mit einem monokristallinen Siliziumhalbleiterkörper beschrieben. Daher ist ein Halbleitergebiet oder eine solche Schicht typischerweise ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht, wenn nichts anderes spezifiziert wird.
  • Es sollte jedoch klar sein, dass der Halbleiterkörper aus jedem Halbleitermaterial bestehen kann, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Für Leistungshalbleiterbauelemente werden gegenwärtig hauptsächlich Si, SiC, GaAs und GaN als Halbleitermaterial verwendet. Wenn der Halbleiterkörper ein Material mit großer Bandlücke, d.h. ein Material mit einer Bandlücke von zumindest etwa 2 eV wie SiC oder GaN, aufweist, das eine hohe Durchschlagfeldstärke und eine hohe kritische Lawinenfeldstärke hat, kann die Dotierung der entsprechenden Halbleitergebiete höher gewählt werden, wodurch der Durchlasswiderstand (Ein-Widerstand) Ron reduziert wird.
  • 1 bis 7 illustrieren Prozesse eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements 100, 100’ auf Wafer-Level.
  • In einem ersten Prozess kann ein Wafer 40 mit einer p-dotierten Silizium-Halbleiterschicht 1 bereitgestellt werden. Dementsprechend besteht die Halbleiterschicht 1 aus Silizium, das mit Dotierstoffen dotiert ist, die Löcher (positive elektrische Ladungen) als Majoritätsladungsträger im Silizium bereitstellen. Im Folgenden werden diese Dotierstoffe auch als erste Dotierstoffe bezeichnet.
  • Die Halbleiterschicht 1 kann z.B. leicht mit Bor, das als Akzeptor in Silizium wirkt, und ein Loch pro Einheit in Silizium bereitstellt, dotiert sein.
  • Typischerweise liegt die Dotierungskonzentration der Dotierstoffe, die einen positiven Ladungsträger pro Einheit bereitstellen, in einem Bereich von etwa 1015/cm3 bis etwa 1016/cm3, typischer in einem Bereich von etwa 1015/cm3 bis etwa 2·1015/cm3.
  • Die Halbleiterschicht 1 kann sich zwischen einer erste Seite 101 und einer zweite Seite 102, die gegenüber der ersten Seite 101 angeordnet ist, erstrecken und / oder sogar die erste Seite 101 und die zweite Seite 102 bilden.
  • Danach kann ein Graben 50 gebildet werden, der sich von der ersten Seite 101 in die Halbleiterschicht 1 erstreckt.
  • Wie in 1 gezeigt ist, kann der Graben 50 von der ersten Seite 101 unter Verwendung einer auf der ersten Seite 101 gebildeten Maske 5 geätzt werden. Die Maske 5 ist typischerweise eine lithographisch strukturierte Hartmaske, beispielsweise eine strukturierte Siliziumoxidmaske.
  • 1 kann einem Schnitt durch ein Leistungshalbleiterbauelement 100 einer Vielzahl von parallel auf Wafer-Ebene zu fertigenden Leistungshalbleiterbauelementen 100 entsprechen, oder sogar nur einem Abschnitt des Leistungshalbleiterbauelements 100 entsprechen.
  • Wie in 1 dargestellt wird, können zwei oder mehrere Gräben 50 in dem dargestellten Vertikalschnitt des zu fertigenden Leistungshalbleiterbauelements 100 gebildet werden. Dementsprechend können eine oder mehrere Mesas 60 gebildet werden.
  • Im Vertikalschnitt kann jeder Graben 50 zwei typischerweise gerade Seitenwände 51 und eine typisch gerade Bodenwand 52 aufweisen, die die jeweiligen Wände 51, 52 des Grabens 50 bilden. Im Folgenden werden die Seitenwände 51 und die Bodenwand 52 des Grabens 50 auch als Seitenabschnitt 51 der Wand bzw. als Bodenabschnitt 52 der Wand bezeichnet.
  • Die vertikale Ausdehnung d der Gräben 50 beträgt typischerweise mindestens etwa 5 μm (tiefer Graben), beispielsweise liegt sie in einem Bereich von etwa 6 μm bis etwa 7 μm.
  • Ferner ist die horizontale Ausdehnung (Abstand der Seitenwände 51) w jedes Grabens 50 typischerweise kleiner als die vertikale Ausdehnung d.
  • Das Seitenverhältnis d / w der Gräben 50 kann größer als 2 oder sogar 5 sein.
  • Danach kann eine erste Siliziumoxidschicht 5a, die die Seitenwände 51 und die Bodenwände 52 bedeckt, abgeschieden werden. Die resultierende Struktur 100 ist in 2 dargestellt.
  • Die erste Siliziumoxidschicht 5a ist typischerweise vergleichsweise dünn, z.B. etwa 5 nm bis etwa 20 nm dick, typischer 5 nm bis etwa 10 nm dick.
  • Danach kann eine Halbleiterschicht 6, die mit den ersten Dotierstoffen dotiert ist, an den Seitenwänden 51 und den Bodenwänden 52 gebildet werden. Beispielsweise kann eine hoch Bor-dotierte Poly-Si-Schicht 6 durch konforme Abscheidung gebildet werden. Die resultierende Struktur 100 ist in 3 dargestellt.
  • Die Halbleiterschicht 6 kann je nach Dotierungskonzentration auch vergleichsweise dünn sein, z.B. etwa 5 nm bis etwa 20 nm dick, typischer 5 nm bis etwa 10 nm dick sein.
  • Wie durch die gestrichelten Pfeile in 4 dargestellt wird, kann ein nachfolgender thermischer Prozess verwendet werden, um die ersten Dotierstoffe von der Halbleiterschicht 6 durch die erste Siliziumoxidschicht 5a in angrenzende Abschnitte der Halbleiterschicht 1 zu überführen (auszudiffundieren).
  • Dies führt zu einer Bildung eines Kompensationshalbleitergebiets 1a, im Folgenden auch als Kompensationshalbleiterregion und als Kompensationshalbleiterbereich bezeichnet, vom p-Typ entlang der Seitenwände 51 und der Bodenwand 52 jedes Grabens 50 mit einer typischerweise mindestens zehnmal höheren Dotierungskonzentration als die übrigbleibende Halbleiterschicht 1.
  • Danach kann die Halbleiterschicht 6, typischerweise durch isotrope Trocken- oder Naßätzung, selektiv zu der ersten Siliziumoxidschicht 5a entfernt werden.
  • Wie in 5 dargestellt wird, ist die Dicke der Kompensationshalbleiterregion (en) 1a typischerweise vergleichsweise klein. Die Dicke der Kompensationshalbleiterregion (en) 1a kann in einem Bereich von etwa 5 nm bis etwa 100 nm, typischer von etwa 10 nm bis etwa 50 nm liegen.
  • Danach kann eine zweite Siliziumoxidschicht 5b abgeschieden werden, um den Graben (die Gräben) 50 zu füllen. Die resultierende Struktur 100 ist in 6 dargestellt.
  • Danach können ggf. verbliebene Reste der Oxidschichten 5, 5b auf der ersten Seite 101 und der Maske 5 entfernt werden. Dies kann durch Trockenätzen, Nassätzen und / oder chemisch-mechanisches Polieren (CMP) erreicht werden.
  • Wie durch die "+" – Symbole in dargestellt wird, können während des Herstellens positive Ladungen in dem Graben (den Gräben) 50 eingefangen werden. Es schwierig oder sogar nicht praktikabel, die Bildung derartiger intrinsischer Ladungen in Dielektrika neben dem Halbleitermaterial während der Herstellung zu vermeiden. Die intrinsischen Ladungen, die im Folgenden auch als feste Ladungen und eingeschlossene Ladungen bezeichnet werden, können in einem dielektrischen Material oder an einer Grenzfläche, die mit einem Halbleitermaterial oder einem anderen dielektrischen Material gebildet ist, eingefangen werden. Manchmal sind die intrinsischen Ladungen positiv, wie in Siliziumoxid, und manchmal sind die Ladungen negativ. In der Nähe der Halbleiter-Dielektrikum-Grenzfläche, insbesondere einer Silizium-Silizium-Oxid-Grenzfläche (Si / Si02-Grenzfläche), üben die festen Ladungen eine Feldwirkung auf das Halbleitermaterial (Silizium) aus. Diese Feldwirkung wird bei einer Verringerung des Dotierungsniveaus des Halbleitermaterials (Silizium) signifikanter.
  • Bei einem hinreichend niedrigen Dotierungsniveau kann sich entlang der Silizium-Silizium-Oxid-Grenzfläche (Si / Si02-Grenzfläche) ein Leckstrompfad, wie er durch die u-förmige strichpunktierte Kurve am rechten Graben 50 in 7 dargestellt ist, in dem niedrig p-dotierten angrenzenden Halbleitermaterial bilden, und dadurch das Erreichen eine angestrebte Sperrspannung behindert werden. Dies kann durch eine ausreichend große Menge an ersten Dotierstoffen im Kompensationshalbleiterbereich 1a vermieden werden.
  • Um den Gesamtdotierungspegel der Halbleiterschicht 1 niedrig zu halten, was bei Leistungsanwendungen oft erwünscht ist, wird der höher dotierte Kompensationshalbleiterbereich 1a typischerweise nur nahe oder sogar nur in unmittelbarer Nähe zu der Halbleiter-Dielektrikum-Grenzfläche bzw. dem Graben 50 von bis zu einem, wenigen oder wenigen zehn Nanometer gebildet.
  • In einigen (in 7 nicht gezeigten) Ausführungsformen ist es ausreichend, die Bildung einer ansonsten kontinuierlichen Verarmungsschicht oder eines kontinuierlichen Inversionskanals, die z.B. zwischen benachbarten Mesas 60 der Halbleiterschicht 1 gebildet werden würden, (lokal) durch ein höher dotiertes Kompensationshalbleitergebiet 1a, das nur an einem Teil der Wand ausgebildet ist, beispielsweise an der Bodenwand 52 oder an einer der Seitenwände 51 zu unterbrechen.
  • Das Bestimmen des gewünschten Dotierungsniveaus des Kompensationshalbleiterbereichs 1a kann ein Schätzen der Menge der festen Ladungen, die aufgrund der dielektrischen Füllung des Grabens 50 erwartet werden, umfassen. Dies kann auf Erfahrungen und / oder Simulationen beruhen.
  • Der gewünschte Dotierungsniveaus (Dotierungspegel) des Kompensationshalbleiterbereichs 1a kann aus folgender Beziehung bestimmt werden: N1·I1 >= I2/(2·e), wobei sich die Größen e, N1, I1 und I2 auf die Elementarladung, die Anzahl der Majoritätsladungsträger, die von den ersten Dotierstoffen im Halbleitermaterial pro Einheit bereitgestellt werden (N1 = 1 für Bor in Silizium), ein Linienintegral der Dotierungskonzentration entlang einer ersten Kurve L1, die durch den Kompensationshalbleiterbereich 1a verläuft, und ein Linienintegral einer Konzentration der festen Ladungen (+) entlang einer zweiten Kurve L2, die durch den Graben 50 verläuft, beziehen, und wobei die erste Kurve L1 und die zweite Kurve L2 jeweilige Liniensegmente einer Geraden L, die senkrecht zur Grenzfläche bzw. dem jeweiligen Wandabschnitt 51 bzw. 52 ist, sind.
  • Für typische Bor-Dotierungskonzentrationen der Halbleiterschicht 1 in einem Bereich zwischen etwa 1015/cm3 und etwa 1016/cm3 und SiO2 als dielektrische Grabenfüllung 55, liegt die erste Größe I1 typischerweise in einem Bereich zwischen etwa 1010/cm2 und etwa 1011/cm2.
  • Im Vergleich zu der Halbleiterschicht 1 ist die Dotierstoffkonzentration der ersten Dotierstoffe im Kompensationshalbleiterbereich 1a typischerweise mindestens eine Größenordnung höher.
  • Die Dotierstoffkonzentration der ersten Dotierstoffe im Kompensationshalbleiterbereich 1a kann größer als 1017/cm3, 1018/cm3 oder sogar 5·1018/cm3 sein.
  • Um den mittleren Dotierungspegel der Halbleiterschicht 1 und des Kompensationshalbleiterbereichs 1a niedrig zu halten, ist typischerweise auch N1·I1 <= I2/e gewährleistet.
  • Bei Ausführungsformen, bei denen wie in 7 das dielektrische Material 55 in dem Graben 50 im vertikalen Querschnitt von dem Kompensationshalbleiterbereich 1a umgeben ist, außer an der ersten Seite 101, kann die Menge der ersten Dotierstoffe in dem Kompensationshalbleiterbereich 1a auch so bestimmt werden, dass die Menge der ersten Dotierungszeiten N1 mindestens etwa (und typischerweise weniger als zweimal) einem Absolutwert der erwarteten Gesamtladung von eingefangen Ladungen (+) im Graben 50 geteilt durch die Elementarladung e entspricht.
  • Der Dotierungspegel des Kompensationshalbleiterbereichs 1a kann, wenn bereits eine Teilkompensation sinnvoll ist, auch etwas kleiner sein, beispielsweise im Vergleich zur idealen Kompensation von festen Ladungen um 20% oder 25% kleiner sein.
  • Nach oder vor dem Ausbilden der tiefen Grabenisolation einschließlich des Kompensationshalbleiterbereichs 1a können weitere Herstellungsprozesse vorgesehen sein, um Vorrichtungen in den Mesa (s) 60 zu bilden. Dies kann das Ausbilden einer Feldeffektstruktur (en), z.B. FinFET-Strukturen, einer Diodenstruktur (en) und/oder von Randabschlussstrukturen neben der Gräben 50 beinhalten.
  • Von der ersten Seite 101 können die weitere Herstellungsprozesse Verfahren wie Implantieren von Dotierstoffen, Glühen, Ätzen von flachen Gräben von der ersten Seite 101 in die Halbleiterschicht 1, Isolieren von Seitenwänden der flachen Gräben, Bilden von isolierte Gateelektroden in den flachen Gräben, Bilden isolierter Gateelektroden an und/oder auf der ersten Seite 101 und/oder Bilden von Kontaktmetallisierungen auf der ersten Seite 101 umfassen.
  • Von der zweiten Seite 101 können als weitere Herstellungsprozesse Implantieren von Dotierstoffen, Bilden von Kontaktmetallisierungen auf der zweiten Seite 102 und dergleichen vorgesehen sein.
  • Danach kann der Wafer 40 in individuelle Chips 100 vereinzelt werden.
  • Durch die Kompensationshalbleitergebiete 1a der tiefen Grabenisolationen 1a, 50, 55 sind die in den Mesas 60 gebildeten Vorrichtungsstrukturen gut gegen Leckströme geschützt. Dementsprechend können die Vorrichtungen sicher mit unterschiedlichen Spannungspegeln A, B, C betrieben werden, wie in 8 dargestellt ist.
  • Die tiefe Grabenisolation 1a, 50, 55 kann auch dazu verwendet werden, einen aktiven Bauteilbereich 110 von einem den aktiven Bauteilbereich 110 von oben gesehen umgebenden Randbereich 120, der sich bis zu einer Kante (Rand) 41 erstreckt, die den Halbleiterkörper 40 in einer zur ersten Seite 101 parallele Richtung begrenzt, (elektrisch) zu trennen. Dies ist in 9 für eine beispielhafte vertikale Leistungsdiode 100' dargestellt, die im aktiven Bereich 110 einen n-Typ-Kathodenbereich 2 aufweist, der einen pn-Übergang mit der Halbleiterschicht 1 bildet. Weiterhin ist eine Kathodenmetallisierung 10 in ohmschem Kontakt mit dem Kathodenbereich 2 gebildet. Die erste Seite 101 und eine Anodenmetallisierung 12 in ohmschem Kontakt mit der Halbleiterschicht 1 ist auf der zweiten Seite 102 ausgebildet. Die tiefe Grabenisolation 1a, 50, 55 kann den aktiven Bauteilbereich 110 von oben gesehen umgeben.
  • Aufgrund der Kompensationshalbleiterbereiche 1a kann ein niedriger Leckstrom während des Sperrbetriebs der Leistungsdiode 100' sichergestellt werden.
  • Gemäß einer Ausführungsform umfasst das Leistungshalbleiterbauelement 100, 100' einen Halbleiterkörper 40 aufweisend eine erste Seite 101 und eine Halbleiterschicht 1 eines ersten Leitfähigkeitstyps, die sich bis zur ersten Seite 101 erstreckt. Mindestens eine tiefe Grabenisolation erstreckt sich von der ersten Seite 101 in die Halbleiterschicht 1 und weist in einem zur ersten Seite 101 senkrechten vertikalen Querschnitt zwei Seitenwände 51, und einen dielektrischen Bereich 55 auf, der sich zwischen den beiden Seitenwänden 51 erstreckt, und feste Ladungen enthält. Ein Kompensationshalbleitergebiet 1a erstreckt sich entlang der beiden Seitenwände 51 und des dielektrischen Bereichs 55. Im vertikalen Querschnitt ist eine Menge an Dotierstoffen des ersten Leitfähigkeitstyps im Kompensationshalbleitergebiet 1a multipliziert mit einer Anzahl von Ladungsträgern pro Einheit, die von den Dotierstoffen des ersten Leitfähigkeitstyps im Kompensationshalbleitergebiet bereitgestellt werden, mindestens so groß wie ein absoluter Wert einer nicht verschwindenden Gesamtladung der festen Ladungen dividiert durch die elementare Ladung. Die Gesamtladung ist vom gleichen elektrischen Ladungstyp wie die Ladungsträger.
  • 10 bis 13 veranschaulichen Prozesse eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements 200.
  • Ähnlich wie oben mit Bezug zur 1 erläutert wurde, können tiefe Gräben 50 in eine bereitgestellte Halbleiterschicht 1 unter Verwendung einer darauf gebildeten fotolithographisch strukturierten Hartmaske 5 geätzt werden. Die resultierende Struktur 200 wird in 10 gezeigt.
  • Danach kann mittels einer selektiven Epitaxie(Bor-)dotiertes Silizium an den Wänden 51, 52 abgeschieden werden, um jedem Graben 50 einen Kompensationshalbleiterbereich 1b in zu bilden. Die resultierende Struktur 200 ist in 11 gezeigt.
  • Danach kann Siliziumoxid abgeschieden werden, um die Gräben 50 mit einem dielektrischen Bereich 55 zu füllen. Die resultierende Struktur 200 mit zwei beispielhaften tiefen Grabenisolationen ist in 12 gezeigt.
  • In dieser Ausführungsform werden die Kompensationshalbleiterbereiche 1b auch an der Wand 51, 52, jedoch innerhalb des jeweiligen Grabens 50 ausgebildet.
  • Danach kann die Maske 5 entfernt werden, z.B. durch Trockenätzen, Nassätzen und/oder mittels CMP. Die resultierende Struktur 200 ist in 13 gezeigt.
  • Nach oder vor der Bildung der tiefen Grabenisolationen können weitere Herstellungsprozesse verwendet werden, wie sie oben mit Bezug auf 8 und 9 erläutert wurden.
  • 14 bis 17 veranschaulichen Prozesse eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements 300.
  • Ähnlich wie oben mit Bezug zur 1 erläutert wurde, können tiefe Gräben 50 in eine bereitgestellte Halbleiterschicht 1 unter Verwendung einer darauf gebildeten fotolithographisch strukturierten Hartmaske 5 geätzt werden. Die resultierende Struktur 300 wird in 14 gezeigt.
  • Danach kann eine Gasphasendotierung zur Insitu-Dotierung und Diffusion (engl. „insitu doping and diffusion“) von ersten Dopanten (Dotierstoffen) in Abschnitte der Halbleiterschicht 1 an den Wänden 51, 52 verwendet werden. Dementsprechend können die Kompensationshalbleiterbereiche 1a an den Wänden 51, 52 gebildet werden. Die resultierende Struktur 300 wird in gezeigt.
  • Danach kann Siliziumoxid abgeschieden werden, um die Gräben 50 mit einem dielektrischen Bereich 55 zu füllen. Die resultierende Struktur 300 mit zwei beispielhaften tiefen Grabenisolationen ist in 16 gezeigt.
  • Danach kann die Maske 5 entfernt werden, z.B. durch Trockenätzen, Nassätzen und/oder mittels CMP. Die resultierende Struktur 300 ist in 17 gezeigt.
  • Nach oder vor der Bildung der tiefen Grabenisolationen können weitere Herstellungsprozesse verwendet werden, wie sie oben mit Bezug auf 8 und 9 erläutert wurden.
  • 18 bis 21 veranschaulichen Prozesse eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements 400.
  • Ähnlich wie oben mit Bezug zur 1 erläutert wurde, können tiefe Gräben 50 in eine bereitgestellte Halbleiterschicht 1 unter Verwendung einer darauf gebildeten fotolithographisch strukturierten Hartmaske 5 geätzt werden.
  • Danach kann eine erste Siliziumoxidschicht 7, die mit den ersten Dotierstoffen stark dotiert ist, z.B. Bor-dotiertes Siliziumoxid, abgeschieden werden, um die Seitenwände 51 und die Bodenwände 52 zu bedecken. Die resultierende Struktur 400 ist in 18 gezeigt.
  • Danach kann ein Ausdiffusionsglühen (engl. „an outdiffusion anneal“) verwendet werden, um die ersten Dotierstoffe in die Halbleiterschicht 1 einzuführen, wie durch die gestrichelten Pfeile in 19 dargestellt ist.
  • Dadurch können Kompensationshalbleiterbereiche 1a an den Wänden 51, 52 gebildet werden.
  • Ein separates Ausdiffusionsglühen kann auch weggelassen werden, wenn später thermische Prozesse für weitere Herstellungsprozesse verwendet werden.
  • Danach kann Siliziumoxid abgeschieden werden, um die Gräben 50 mit einem dielektrischen Bereich 55 zu füllen. Die resultierende Struktur 400 mit zwei beispielhaften tiefen Grabenisolationen ist in 20 gezeigt.
  • Danach kann die Maske 5 entfernt werden, z.B. durch Trockenätzen, Nassätzen und/oder mittels CMP. Die resultierende Struktur 300 ist in 21 gezeigt.
  • Nach oder vor der Bildung der tiefen Grabenisolationen können weitere Herstellungsprozesse verwendet werden, wie sie oben mit Bezug auf 8 und 9 erläutert wurden.
  • Die oben mit Bezug auf die 1 bis 21 beschriebenen Verfahren können auch wie folgt beschrieben werden. Eine Halbleiterschicht eines ersten Leitfähigkeitstyps, die sich zu einer ersten Seite erstreckt und eine erste Konzentration von ersten Dotierstoffen aufweist, die Mehrheitsträger eines ersten elektrischen Ladungstyps im Halbleitermaterial der Halbleiterschicht bereitstellen, wird bereitgestellt. Es wird eine tiefe Grabenisolation gebildet. Das Bilden der tiefen Grabenisolierung umfasst das Bilden eines Grabens von der ersten Seite in die Halbleiterschicht, wobei der Graben in einem vertikalen Querschnitt senkrecht zur ersten Seite eine Seitenwand aufweist. Ein typischerweise dünnes Kompensationshalbleitergebiet des ersten Leitfähigkeitstyps wird an und entlang der Seitenwand gebildet, wobei das Kompensationshalbleitergebiet eine zweite Konzentration der ersten Dotierstoffe aufweist, die höher als die erste Konzentration ist. Der Graben wird mit einem dielektrischen Material gefüllt. Das Verfahren wird so durchgeführt, dass die ersten Dotierstoffe im Kompensationshalbleitergebiet in dem Halbleitermaterial neben dem dielektrischen Material einen Feldeffekt von festen Ladungen des ersten elektrischen Ladungstyps, die im Graben eingefangen sind, insbesondere das Bilden feldinduzierter Leckstromwege, kompensieren, im Wesentlichen kompensieren oder sogar überkompensieren.
  • In einer Ausführungsform ist die Halbleiterschicht eine typischerweise niedrig dotierte Siliziumschicht vom p-Typ, und das dielektrische Material ist Siliziumoxid. Ohne das höher p-dotierten Siliziumkompensationshalbleitergebiet kann die intrinsische Menge an eingefangenen positiven Ladungen in dem dielektrischen Material der tiefen Grabenisolation entlang der Silizium / Siliziumoxid-Grenzfläche einen Leckstrompfad bilden und eine akzeptable Sperrspannung verhindern. Dies kann durch das Kompensationshalbleitergebiet vermieden werden.
  • Analog dazu kann ein höher n-dotiertes Kompensationshalbleitergebiet für eine n-leitende Halbleiterschicht und ein Grabendielektrikum mit eingeschlossenen negativen Ladungen verwendet werden.
  • Gemäß einer Ausführungsform eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements umfasst das Verfahren das Bereitstellen einer Halbleiterschicht eines ersten Leitfähigkeitstyps, die sich zu einer ersten Seite erstreckt und eine erste Konzentration von ersten Dotierstoffen umfasst, die Majoritätsladungsträger eines ersten elektrischen Ladungstyps in der Halbleiterschicht bereitstellen, und bilden eine tiefe Grabenisolation. Das Ausbilden der tiefen Grabenisolation umfasst das Ausbilden eines Grabens, der sich von der ersten Seite in die Halbleiterschicht erstreckt und in einem vertikalen Querschnitt senkrecht zur ersten Seite eine Seitenwand umfasst. Ein Kompensationshalbleitergebiet des ersten Leitfähigkeitstyps wird an und entlang der Seitenwand gebildet, wobei das Kompensationshalbleitergebiet eine zweite Konzentration der ersten Dotierstoffe enthält, die höher als die erste Konzentration ist. Der Graben wird mit einem dielektrischen Material gefüllt. Eine Menge der ersten Dotierstoffe im Kompensationshalbleiterbereich wird so gewählt, dass ein Feldeffekt fester Ladungen des ersten elektrischen Ladungstyps, die in dem Graben eingefangen sind, zumindest teilweise kompensiert wird.
  • 22 bis 24 veranschaulichen Prozesse eines Verfahrens zum Bilden eines Leistungshalbleiterbauelements 500.
  • Ähnlich wie oben mit Bezug zur 1 erläutert wurde, können tiefe Gräben 50 in eine bereitgestellte Halbleiterschicht 1 unter Verwendung einer darauf gebildeten fotolithographisch strukturierten Hartmaske 5 geätzt werden.
  • Danach kann eine erste Siliziumoxidschicht 5a abgeschieden werden, um zumindest die Bodenwände 52 zu bedecken. Die resultierende Struktur 500 ist in 22 dargestellt.
  • Danach können erste Dotierungsmittel (Dopanten), z.B. Bor, von der ersten Seite 101 implantiert werden, wie durch die gestrichelten Pfeile in 23 dargestellt wird.
  • In Abhängigkeit von der Dicke der ersten Siliziumoxidschicht 5a und der Implantationsenergie können die ersten Dotierstoffe sogar durch die Bodenwand(-wände) 52 implantiert werden.
  • Danach kann ein thermischer Prozess verwendet werden, um die implantierte Dotierstoffe weiter auszudiffundieren und/oder zu aktivieren. Dementsprechend können die Kompensationshalbleiterbereiche 1a nur an den Bodenwänden 52 ausgebildet werden.
  • Der separate thermische Prozess kann auch weggelassen werden, wenn später thermische Prozesse für weitere Herstellungsprozesse verwendet werden.
  • Danach kann Siliziumoxid abgeschieden werden, um die Gräben 50 mit einem dielektrischen Bereich 55 zu füllen.
  • Danach kann die Maske 5 entfernt werden, z.B. durch Trockenätzen, Nassätzen und/oder mittels CMP. Die resultierende Struktur 500 ist in 24 gezeigt.
  • Nach oder vor der Bildung der tiefen Grabenisolationen können weitere Herstellungsprozesse verwendet werden, wie sie oben mit Bezug auf 8 und 9 erläutert wurden.
  • Obgleich verschiedene Ausführungsbeispiele der Erfindung offenbart wurden, wird der Fachmann erkennen, dass verschiedene Änderungen und Modifizierungen, durch die einige der Vorteile der Erfindung erreicht werden, vorgenommen werden können, ohne vom Grundgedanken und Schutzumfang der Erfindung abzuweichen. Dem Durchschnittsfachmann wird offensichtlich sein, dass andere Komponenten, die dieselben Funktionen durchführen, in geeigneter Weise ersetzt werden können. Es sollte erwähnt werden, dass Merkmale, die unter Bezugnahme auf eine spezifische Figur erklärt sind, mit Merkmalen anderer Figuren kombiniert werden können, auch in solchen Fällen, in denen dies nicht explizit erwähnt wurde.
  • Räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen zusätzlich zu anderen als denen in den Figuren gezeigten Ausrichtungen unterschiedliche Ausrichtungen der Vorrichtung umfassen. Des Weiteren werden außerdem Begriffe wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sollen ebenfalls nicht einschränkend sein. In der gesamten Beschreibung beziehen sich gleiche Begriffe auf gleiche Elemente.
  • Die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“ und dergleichen sind offene Ausdrücke, die das Vorhandensein erwähnter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein“, „eine“ und „der/die/das“ sollen den Plural sowie den Singular umfassen, sofern der Zusammenhang nicht eindeutig etwas anderes angibt.
  • Unter Berücksichtigung der vorstehend genannten Bandbreite an Veränderungen und Anwendungen sollte sich verstehen, dass die vorliegende Erfindung nicht durch die vorhergehende Beschreibung beschränkt ist und auch nicht durch die zugehörigen Zeichnungen beschränkt ist. Stattdessen ist die vorliegende Erfindung ausschließlich durch die folgenden Ansprüche und ihre rechtlichen Äquivalente beschränkt.

Claims (20)

  1. Verfahren zur Herstellung eines Leistungshalbleiterbauelements (100–500), wobei das Verfahren Folgendes umfasst: – Bereitstellen einer Halbleiterschicht (1) eines ersten Leitungstyps, die sich bis zu einer ersten Seite (101) erstreckt und eine erste Dotierstoffkonzentration von ersten Dotierstoffen, die Majoritätsladungsträger eines ersten elektrischen Ladungstyps (+) in der Halbleiterschicht (1) bilden, aufweist; und – Bilden einer tiefen Grabenisolation, umfassend: – Bilden eines Grabens (50), der sich von der ersten Seite (101) in die Halbleiterschicht (1) erstreckt, und der in einem vertikalen Querschnitt, der senkrecht zur ersten Seite (101) ist, eine Wand (51, 52) aufweist; – Bilden eines Kompensationshalbleitergebiets (1a, 1b) des ersten Leitungstyps an der Wand (51, 52), wobei das Kompensationshalbleitergebiet (1a, 1b) eine zweite Dotierstoffkonzentration der ersten Dotierstoffe aufweist, die größer ist als die erste Dotierstoffkonzentration; und – Füllen des Grabens (50) mit einem dielektrischen Material (55), wobei eine Menge der ersten Dotierstoffe in dem Kompensationshalbleitergebiet (1a, 1b) so gewählt wird, dass ein Feldeffekt von im Graben (50) gefangen Festladungen des ersten elektrischen Ladungstyps (+) benachbart zur Wand (51, 52) zumindest teilweise kompensiert wird.
  2. Verfahren nach Anspruch 1, wobei die Menge der ersten Dotierstoffe in dem Kompensationshalbleitergebiet (1a, 1b) so gewählt wird, dass das Bilden einer zusammenhängenden Verarmungsschicht und/oder eines zusammenhängenden Inversionskanals am oder in der Nähe der Wand (51, 52) vermieden wird, wobei sich das Kompensationshalbleitergebiet (1a, 1b) zumindest im Wesentlichen entlang der Wand (51, 52) erstreckt, wobei die Wand (51, 52) einen Seitenabschnitt (51) und/oder ein Bodenabschnitt (52) aufweist, und/oder wobei das Verfahren so ausgeführt wird, dass die ersten Dotierstoffe pro Dotierstoff eine erste Anzahl (N1) der Majoritätsladungsträger bereitstellen, und dass ein erster Wert, der definiert ist als Produkt der ersten Anzahl (N1) und einer ersten Größe (I1), mindestens halb so groß ist, wie ein zweiter Wert, der definiert ist als Verhältnis zwischen einer zweiten Größe (I2) und der Elementarladung, wobei die erste Größe (I1) bestimmt werden kann als ein erstes Linienintegral der zweiten Dotierstoffkonzentration entlang einer ersten Kurve (l1), die durch das Kompensationshalbleitergebiet (1a, 1b) verläuft, wobei die zweite Größe (I2) bestimmt werden kann als ein zweites Linienintegral einer Konzentration der Festladungen entlang einer zweiten Kurve (L2), die durch den Graben (50) verläuft, und wobei die erste Kurve (L1) und die zweite Kurve (L2) jeweilige Segmente einer geraden Linie (L), die senkrecht zu der Wand (51, 52) ist, bilden.
  3. Verfahren nach Anspruch 2, wobei der erste Wert in einem Bereich von etwa 1010/cm2 bis etwa 1011/cm2 liegt, wobei der erste Wert geringer ist als der zweite Wert, und/oder wobei der erste Wert zumindest im Wesentlichen der Hälfte des zweiten Werts entspricht.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllen des Grabens (50) Folgendes umfasst: – Abscheiden eines ersten Oxids (5a); – Abscheiden eines Oxids (7), das mit den ersten Dotierstoffe dotiert ist; und/oder – Abscheiden eines zweiten Oxids (5b).
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Dotierstoffkonzentration zumindest eine Größenordnung höher als die erste Dotierstoffkonzentration ist, und/oder wobei die erste Dotierstoffkonzentration in einem Bereich von etwa 1015/cm3 bis etwa 1016/cm3 liegt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Dicke des Kompensationshalbleitergebiets (1a, 1b) in einem Bereich von etwa 5 nm bis etwa 100 nm liegt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Ausdehnung des Kompensationshalbleitergebiets (1a, 1b) und/oder eine Ausdehnung des Grabens (50) in einer Richtung, die senkrecht zur ersten Seite (101) ist, mindestens ca. 5 µm betragen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (1) und das Kompensationshalbleitergebiet Silizium umfasst, wobei das die elektrische Material (55) Siliziumoxid umfasst, und/oder wobei die ersten Dotierstoffe Boratome sind.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden des Kompensationshalbleitergebiets (1a, 1b) Folgendes umfasst: – Erhöhen einer Dotierstoffkonzentration der ersten Dotierstoffe an der Wand (51, 52) um einen Faktor von zumindest 10; – Bilden einer dotierten Halbleiterschicht (6), die die ersten Dotierstoffe umfasst, innerhalb des Grabens (50) und auf der Wand (51, 52); – Diffundieren der ersten Dotierstoffe aus der dotierten Halbleiterschicht (6) in die Halbleiterschicht (1); – Abscheiden von Polysilizium (6), das die ersten Dotierstoffe umfasst; – Abscheiden von Halbleitermaterial (1a), das die ersten Dotierstoffe umfasst, mittels selektiver Epitaxie; – Abscheiden von Siliziumoxid (7)), das die ersten Dotierstoffe umfasst; – Einbringen der ersten Dotierstoffe in die Halbleiterschicht (1), wobei das Einbringen ein Dotieren aus der Gasphase umfasst; und/oder – Implantieren der ersten Dotierstoffe von der ersten Seite (101) her und/oder durch den Bodenabschnitt (52) der Wand (51, 52).
  10. Verfahren nach einem der vorhergehenden Ansprüche, weiter umfassend: – Abschätzen der Menge der Festladungen, die aufgrund des Füllens des Grabens (50) zu erwarten sind; und/oder – Verwenden der Menge der Festladungen zum Berechnen einer angestrebten Menge der ersten Dotierstoffe in dem Kompensationshalbleitergebiet (1a, 1b).
  11. Verfahren nach einem der vorhergehenden Ansprüche, weiter umfassend: – Bilden einer ersten Feldeffektstruktur in der Nähe des Grabens (50); – Bilden einer ersten Diodenstruktur in der Nähe des Grabens (50); – Bilden einer zweiten Feldeffektstruktur in der Nähe des Grabens (50), so das der Graben (50) zwischen der zweiten Feldeffektstruktur und der ersten Feldeffektstruktur und/oder der ersten Diodenstruktur angeordnet ist; und/oder – Bilden einer zweiten Diodenstruktur in der Nähe des Grabens (50), so das der Graben (50) zwischen der zweiten Diodenstruktur und der ersten Feldeffektstruktur und/oder der ersten Diodenstruktur angeordnet ist.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei zumindest zwei Gräben (50) gebildet werden.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren so ausgeführt wird, dass das dielektrische Material (55) in dem vertikalen Querschnitt von dem Kompensationshalbleitergebiet (1a) umgeben ist mit Ausnahme an der ersten Seite (101).
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren so ausgeführt wird, dass das Kompensationshalbleitergebiet (1a, 1b) in dem vertikalen Querschnitt bezüglich des Grabens (50) zumindest im Wesentlichen zentriert ist.
  15. Verfahren zur Herstellung eines Leistungshalbleiterbauelements (100–400), wobei das Verfahren Folgendes umfasst: – Bereitstellen eines Wafers (40) umfassend eine erste Seite (101), eine Halbleiterschicht (1) und Dotierstoffe eines ersten Leitungstyps, die Majoritätsladungsträger eines ersten elektrischen Ladungstyps in der Halbleiterschicht (1) bereitstellen; – Ätzen eines Grabens (50) von der ersten Seite (101) in die Halbleiterschicht (1), so dass der Graben (50) in einen vertikalen Querschnitt, der senkrecht zu der ersten Seite (101) ist, zwei Seitenwände (51) umfasst; – Bilden eines Kompensationshalbleitergebiets (1a, 1b) des ersten Leitungstyps, dass sich entlang der zwei Seitenwände (51) erstreckt; und – Füllen des Grabens (50) mit einem dielektrischen Material (55), so dass in dem vertikalen Querschnitt eine Menge der Dotierstoffe des ersten Leitungstyps in dem Kompensationshalbleitergebiet (1a, 1b) multipliziert mit einer Anzahl von Majoritätsladungsträgern pro Dotierstoffeinheit, die von den Dotierstoffen des ersten Leitungstyps in dem Kompensationshalbleitergebiet (1a, 1b) bereitgestellt werden, zumindest ungefähr einem absoluten Wert einer nicht verschwindenden Gesamtladung von in dem Graben (50) gefangenen Ladungen dividiert durch die Elementarladung entspricht, und das die Gesamtladung und die Majoritätsladungsträger vom selben elektrischen Ladungstyp sind.
  16. Verfahren nach Anspruch 15, wobei die Menge der Dotierstoffe des ersten Leitungstyps in dem Kompensationshalbleitergebiet (1a, 1b) multipliziert mit der Anzahl von Majoritätsladungsträgern pro Dotierstoffeinheit geringer ist als ungefähr das zweifache des absoluten Werts der nicht verschwindenden Gesamtladung im Graben (50) geteilt durch die Elementarladung.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Kompensationshalbleitergebiet (1a, 1b) in oder an der Halbleiterschicht (1) gebildet wird, und/oder wobei das Kompensationshalbleitergebiet (1b) im Graben (50) gebildet wird.
  18. Leistungshalbleiterbauelement (100–500), umfassend: – einen Halbleiterkörper (40) aufweisend eine erste Seite (101) und eine Halbleiterschicht (1), die sich bis zur ersten Seite (101) erstreckt und erste Dotierstoffe aufweist, die Majoritätsladungsträger eines ersten elektrischen Ladungstyps in der Halbleiterschicht (1) bereitstellen; – mindestens einen tiefen Graben (50), der sich von der ersten Seite (101) in die Halbleiterschicht (1) erstreckt und der in einem vertikalen Querschnitt, der senkrecht zu der ersten Seite (101) ist, eine Wand (51, 52) und ein dielektrisches Gebiet (55) umfasst, dass Festladungen des ersten elektrischen Ladungstyps aufweist; und – ein Kompensationshalbleitergebiet (1a, 1b), dass an der Wand (51, 52) und der Halbleiterschicht (1) angeordnet ist, und das eine höhere Konzentration der ersten Dotierstoffe aufweist als die Halbleiterschicht (1), wobei sich das dielektrische Gebiet (55) entlang der Wand (51, 52) und/oder entlang des Kompensationshalbleitergebiets (1a, 1b) erstreckt, und wobei eine Menge der ersten Dotierstoffe in dem Kompensationshalbleitergebiet (1a, 1b) so gewählt ist, dass ein Feldeffekt der Festladungen in der Nähe der Wand zumindest teilweise kompensiert ist.
  19. Leistungshalbleiterbauelement nach Anspruch 18, wobei die Menge der ersten Dotierstoffe in dem Kompensationshalbleitergebiet (1a, 1b) so gewählt ist, dass der Feldeffekt der Festladungen in der Nähe der Wand (51, 52) im Wesentlichen kompensiert ist, wobei die Menge der ersten Dotierstoffe in dem Kompensationshalbleitergebiet (1a, 1b) so gewählt ist, dass zumindest das Ausbilden einer zusammenhängenden Verarmungsschicht an der Wand (51, 52) vermieden wird, wobei eine Ausdehnung des Kompensationshalbleitergebiets (1a, 1b) in eine Richtung, die senkrecht ist zu einer Grenzfläche zwischen dem dielektrischen Gebiet (55) und dem Kompensationshalbleitergebiet (1a, 1b), in einem Bereich von etwa 5 nm bis etwa 100 nm liegt, wobei die Halbleiterschicht (1) und das Kompensationshalbleitergebiet (1a, 1b) Silizium umfassen, wobei das die elektrische Gebiet (55) Siliziumoxid umfasst, wobei eine Ausdehnung des zumindest einen tiefen Grabens (50) in eine Richtung, die senkrecht zu der ersten Seite (101) ist, zumindest ungefähr 5 µm beträgt, wobei das Leistungshalbleiterbauelement eine Vielzahl von tiefen Grabenisolation (50) aufweist, und/oder wobei der zumindest eine tiefe Graben (50) zwischen einem aktiven Bereich (110) des Leistungshalbleiterbauelements und einem Rand (41) angeordnet ist, der den Halbleiterkörper (40) in einer zu der ersten Seite (101) parallelen Richtung begrenzt.
  20. Leistungshalbleiterbauelement nach Anspruch 18 oder 19, wobei das Leistungshalbleiterbauelement in dem vertikalen Querschnitt weiter folgendes umfasst: – eine Halbleitermesa (60), die zwischen zwei tiefen Grabenisolationen (50) angeordnet ist, wobei jede der zwei tiefen Grabenisolationen (50) von einem tiefen Graben (50) und einem Kompensationshalbleitergebiet (1a, 1b) gebildet wird; – eine erste Feldeffektstruktur, die benachbart zu dem mindestens einen tiefen Graben (50) ist; – eine erste Diodenstruktur, die benachbart zu dem mindestens einen tiefen Graben (50) ist; – eine zweite Feldeffektstruktur, wobei der mindestens eine tiefe Graben (50) zwischen der zweiten Feldeffektstruktur und der ersten Feldeffektstruktur und/oder der ersten Diodenstruktur angeordnet ist; und – eine zweite Diodenstruktur, wobei der mindestens eine tiefe Graben (50) zwischen der zweiten Diodenstruktur und der ersten Feldeffektstruktur und/oder der ersten Diodenstruktur angeordnet ist.
DE102016109555.9A 2016-05-24 2016-05-24 Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements Withdrawn DE102016109555A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016109555.9A DE102016109555A1 (de) 2016-05-24 2016-05-24 Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements
US15/597,194 US9899470B2 (en) 2016-05-24 2017-05-17 Method for forming a power semiconductor device and a power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016109555.9A DE102016109555A1 (de) 2016-05-24 2016-05-24 Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102016109555A1 true DE102016109555A1 (de) 2017-11-30

Family

ID=60268922

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016109555.9A Withdrawn DE102016109555A1 (de) 2016-05-24 2016-05-24 Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements

Country Status (2)

Country Link
US (1) US9899470B2 (de)
DE (1) DE102016109555A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020119738B4 (de) * 2020-07-27 2022-02-03 Infineon Technologies Dresden GmbH & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement mit tiefen Gräben
CN116053214B (zh) * 2023-03-29 2023-06-27 合肥新晶集成电路有限公司 半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150270333A1 (en) * 2014-03-18 2015-09-24 Freescale Semiconductor, Inc. Semiconductor Device with Peripheral Breakdown Protection
DE102015107977A1 (de) * 2014-05-21 2015-11-26 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19843959B4 (de) * 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
CN101641763B (zh) * 2007-01-09 2012-07-04 威力半导体有限公司 半导体器件及其制造方法
WO2009148695A2 (en) * 2008-06-02 2009-12-10 Maxpower Semiconductor Inc. Edge termination for semiconductor devices
US8330214B2 (en) * 2009-05-28 2012-12-11 Maxpower Semiconductor, Inc. Power semiconductor device
US9685523B2 (en) * 2014-12-17 2017-06-20 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
US9219138B2 (en) * 2012-10-05 2015-12-22 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
US9570576B2 (en) * 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation
US9515199B2 (en) * 2015-01-02 2016-12-06 Cree, Inc. Power semiconductor devices having superjunction structures with implanted sidewalls

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150270333A1 (en) * 2014-03-18 2015-09-24 Freescale Semiconductor, Inc. Semiconductor Device with Peripheral Breakdown Protection
DE102015107977A1 (de) * 2014-05-21 2015-11-26 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Also Published As

Publication number Publication date
US9899470B2 (en) 2018-02-20
US20170345892A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014117719B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mittels elektrochemischen Ätzens, Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102014107325A1 (de) Halbleiterbauelement
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013110180A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
DE102011051670A1 (de) Ein Verfahren zum Schützen eines Halbleiterbauelements gegenüber Degradierung, ein vor heissen Ladungsträgern geschütztes Halbleiterbauelement und ein Herstellungsverfahren dafür
DE102012100234B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013111135B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement
DE102013105763A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102019108062A1 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102014119384A1 (de) Ladungkompensationsvorrichtung
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102014005879A1 (de) Vertikale Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned