DE10234996B4 - Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode - Google Patents

Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode Download PDF

Info

Publication number
DE10234996B4
DE10234996B4 DE10234996A DE10234996A DE10234996B4 DE 10234996 B4 DE10234996 B4 DE 10234996B4 DE 10234996 A DE10234996 A DE 10234996A DE 10234996 A DE10234996 A DE 10234996A DE 10234996 B4 DE10234996 B4 DE 10234996B4
Authority
DE
Germany
Prior art keywords
layer
trench
dielectric layer
field electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10234996A
Other languages
English (en)
Other versions
DE10234996A1 (de
Inventor
Ralf Dr. Henninger
Franz Dr. Hirler
Joachim Krumrey
Walter Dr. Rieger
Martin Pölzl
Heimo Hofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10234996A priority Critical patent/DE10234996B4/de
Priority to TW092103713A priority patent/TWI248136B/zh
Priority to US10/392,024 priority patent/US7005351B2/en
Priority to DE10341592A priority patent/DE10341592B4/de
Priority to US10/666,228 priority patent/US7091573B2/en
Publication of DE10234996A1 publication Critical patent/DE10234996A1/de
Application granted granted Critical
Publication of DE10234996B4 publication Critical patent/DE10234996B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer Transistoranordnung mit mindestens einer Trench-Transistorzelle, bei welchem
in eine Prozessschicht (2) eines Halbleitersubstrats (7) mindestens ein Graben (6) mit einer Weite dT eingebracht wird,
der Graben (6) mindestens abschnittsweise mit einer ersten dielektrischen Schicht (321) ausgekleidet und auf durch die erste dielektrischen Schicht (321) ausgekleideten Abschnitten des Grabens (6) eine Feldelektrode (63) angeordnet wird,
die erste dielektrische Schicht (321) durch einen Ätzschritt von nicht durch die Feldelektrode (63) abgedeckten Abschnitten der Grabenwandung sowie aus einem durch die Feldelektrode (63) und das Halbleitersubstrat (7) gebildeten Zwischenraum bis zu einer Bodyhöhe (72) des Grabens (6) entfernt wird, wobei die Bodyhöhe (72) mit einem Übergang Kanalzone/Driftzone (71) im Halbleitersubstrat (7) korrespondiert,
eine Gate-Dielektrikumsschicht (33) an Abschnitten der Grabenwandung vorgesehen wird,
eine zweite dielektrische Schicht (322) mindestens auf der Feldelektrode (63) angeordnet wird,
der Graben (6) mit dem Material der Gate-Elektrode (62) angefüllt wird,...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellen einer Transistoranordnung mit mindestens einer Trench-Transistorzelle mit Feldelektrode, bei welchem
    • – in eine Prozessschicht eines Halbleitersubstrats mindestens ein Graben eingebracht wird,
    • – im Graben jeweils voneinander und von der Prozessschicht elektrisch isoliert eine Feldelektrode und eine Gate-Elektrode vorgesehen werden und
    • – in der Prozessschicht mindestens jeweils eine Driftzone, eine Kanalzone und eine Sourcezone ausgebildet werden.
  • Heute übliche Trench-MOS-Leitungstransistoren (UMOSFET, u-shaped metal Oxide semiconductor field effect transistor) zeichnen sich gegenüber älteren Typen von MOS-Leistungstransistoren (DMOSFET, double diffused MOSFET, VMOSFET, v-shaped MOSFET) durch einen sehr geringen spezifischen Einschaltwiderstand (rDS,On) aus.
  • Dabei ist die Gate-Elektrode einer Trench-Transistorzelle in einem Graben (Trench) im Halbleitersubstrat angeordnet. Die Source- und Drainzonen der Trench-Transistorzelle sind in einander gegenüberliegenden Bereichen des Halbleitersubstrats ausgebildet. Eine durch die Gate-Elektrode gesteuerte Kanalstrecke erstreckt sich dann in einer vertikalen Richtung durch das Halbleitersubstrat. Dadurch wird der Einschaltwiderstand durch eine deutliche Vergrößerung der Kanalweite pro Flächeneinheit deutlich vermindert.
  • Eine weitere Verbesserung der Eigenschaften von Trench-MOS-Leistungstransistoren wird durch die Anordnung einer Feldelektrode im Trench erzielt. Gate-Elektrode und Feldelektrode sind dabei im Trench so angeordnet, dass die Gate-Elektrode der Kanalzone und die Feldelektrode im Wesentlichen einer an die Kanalzone anschließenden Driftstrecke gegenüberliegen. Die Feldelektrode schirmt die Gate-Elektrode gegen die Drainzone ab, wodurch die Gate-Drain-Kapazität stark verringert bzw., bei einem Anschluss der Feldelektrode an das Source-Potential, in eine weniger kritische Gate-Source-Kapazität umgewandelt wird.
  • Die 2 stellt den prinzipiellen Aufbau einer Trench-Transistorzelle herkömmlicher Trench-MOS-Leistungstransistoren (UMOSFET) dar. Ein Halbleitersubstrat eines Trench-MOS-Leistungstransistors besteht aus einem n++-dotierten Grundsubstrat 1 sowie aus einer auf dem Grundsubstrat 1 in der Regel epitaktisch aufgewachsenen, n-dotierten Prozessschicht 2. Das Grundsubstrat 1 bildet eine Drainzone 10 aus. Die Prozessschicht (im Folgenden epitaktische Schicht) 2 weist anschließend an das Grundsubstrat 1 eine n-dotierte Driftzone 21, daran anschließend eine p-dotierte Kanalzone 22 und zwischen der Kanalzone 22 und der dem Grundsubstrat 1 gegenüberliegenden Substratoberfläche 20 eine n++-dotierte Sourcezone 23 auf. In der epitaktischen Schicht 2 sind Gräben (Trenches) 6 angeordnet, welche bis in das Grundsubstrat reichen können. Innerhalb der Gräben 6 sind jeweils etwa der Driftzone 22 gegenüberliegend eine Feldelektrode 63 und etwa der Kanalzone 22 gegenüberliegend eine Gate-Elektrode 62 angeordnet. Die Feldelektrode 63 ist mit einer ersten dielektrischen Schicht (Feldplatte) 321 elektrisch gegen die epitaktische Schicht 2 isoliert. Die Gate-Elektrode 62 ist gegen die epitaktische Schicht 2 mittels der Gate-Dielektrikumsschicht (Gateoxid) 33 und gegen die Feldelektrode 63 mit einer zweiten dielektri schen Schicht 322 isoliert. Die Sourcezone 23 und für gewöhnlich die Kanalzone 22 sind mit dem Source-Anschluss des Trench-MOS-Leistungstransistors, die Drainzone 10 mit dem Drain-Anschluss und die Gate-Elektrode 62 mit dem Gate-Anschluss verbunden.
  • Die Gräben 6 können als Streifen, als Gitter, oder in Form anderer Polygone ausgebildet sein, wodurch streifenförmige bzw. wabenförmige Trench-Transistorzellen entstehen.
  • Der in der 2 dargestellte Trench-MOS-Leistungstransistor ist vom Typ n-Kanal-MOS-Transistor für den Anreicherungsbetrieb. Dabei lässt sich der Aufbau bei entsprechend geänderten Dotierungen auch auf die anderen drei gebräuchlichen Ausführungsformen (p-Kanal, Verarmungsbetrieb) von MOS-Transistoren übertragen.
  • Bei dem in 2 dargestellten Trench-MOS-Leistungstransistor wird der Strom zwischen dem Source-Anschluss und dem Drain-Anschluss durch ein Potential UGS zwischen dem Gate-Anschluss und dem Source-Anschluss gesteuert. Ist UGS ≤ 0, so fließt kein Strom zwischen Source und Drain, da die Kanalzone 22 einen Ladungsträgertransport blockiert. Wird die Gate-Elektrode 62 im Trench mit einer positiven Spannung beaufschlagt, so sammeln sich Minoritätsträger in der p-dotierten Kanalzone 22 (Elektronen) in einer dünnen Schicht entlang des Gateoxids 33 gegenüber der Gate-Elektrode 62. Dieser n-leitende Kanal 221 (Inversionsschicht) bildet einen leitenden Übergang zwischen der Sourcezone 23 und der Driftzone 21, dessen Ausdehnung in die Kanalzone hinein von der Höhe des an der Gate-Elektrode 62 angelegten Potentials abhängt. Die Feldelektrode 63, die hier mit dem Source-Anschluss verbunden ist, verhindert eine kapazitive Kopplung der Gate-Elektrode 62 mit der Drainzone 10 bzw. der Driftzone 21. Eine Gate- Drain-Kapazität CGD wird dadurch in eine Gate-Source-Kapazität CGS und eine Drain-Source-Kapazität CDS transformiert, deren jeweiliger Einfluss auf Schaltverluste des Trench-MOS-Leistungstransistors wesentlich geringer ist.
  • Bei der Optimierung der Ausprägung von Trench-MOS-Leistungstransistoren sind neben einer geringen Gate-Drain-Kapazität ein möglichst niederohmiger Anschluss der Gate-Elektroden, eine gleichmäßige Dicke der Gate-Dielektrikumsschicht sowie stetige Übergänge dielektrischer Schichten, insbesondere an Ecken und Kanten des Reliefs, von Bedeutung.
  • Ein Verfahren zur Herstellung einer Trench-Transistoranordnung mit zwei Gate-Polysiliziumbereichen ist in der US 5,283,201 (Tsang et al.) beschrieben. Ein weiteres Verfahren ist aus der US 5,801,417 (Tsang et al.) bekannt. In beiden Verfahren werden Gräben in ein Halbleitersubstrat eingebracht, in dem bereits dotierte Schichten für eine Sourcezone und eine Kanalzone ausgeprägt sind.
  • Aus der US 6,051,468 (Hsieh) ist ein Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen bekannt, bei dem zur Ausbildung der Gateelektroden eine Polysiliziumschicht abgeschieden und anschließend in die Gräben bis unterhalb der Siliziumkante zurückgeätzt wird. Durch Ausbilden von Spacermasken entlang der Grabenwandung oberhalb der Gateelektroden wird eine asymmetrische Ausbildung der Sourcezonen im Zuge einer zur Vermeidung eines Kanalisierungseffekts (channel effects) notwendigen Schrägimplantation über die vertikale Grabenwandung im Abschnitt oberhalb der Gateelektroden vermieden.
  • Die US 6,198,127 B1 (Kocon) beschreibt ein weiteres Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit einer im Trench angeordneten Gateelektrode.
  • Aus der WO 97/00536 A1 ist ein Verfahren zur Ausformung einer dotierten Grabenwandung im Zuge eines Fertigungsverfahrens für Halbleitereinrichtungen bekannt. Dabei wird in einem Halbleitersubstrat mittels einer Maske ein Graben ausgebildet. Der Graben wird teilweise mit einem Füllmaterial gefüllt und die Seitenwände des Grabens oberhalb der Füllung bei noch aufliegender Maske durch Schrägimplantation dotiert.
  • In der WO 2001/71817 A2 (Hsieh et al.) ist ein Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen beschrieben, bei dem das Gateoxid im Trench zunächst als dicke Gateoxidschicht aufgebracht wird. In einem oberen Abschnitt des Grabens wird die dicke Gateoxidschicht entfernt und anschließend eine dünne Gateoxidschicht aufgebracht. Das abschnittsweise Entfernen der dicken Gateoxidschicht bzw. das Aufbringen der dünnen Gateoxidschicht erfolgen jeweils durch eine abschnittsweise Füllung des Grabens maskiert.
  • Ein weiteres bekanntes Verfahren zur Herstellung eines UMOS-Trench-Transistors ist aus der US 5,998,833 (Baliga) bekannt. Das dort beschriebene Verfahren ist in der 3 in den neun Teilschritten 3a bis 3i schematisch dargestellt. Dabei zeigen die Teilfiguren 3a bis 3i jeweils einen schematischen Querschnitt durch den Bereich zweier streifenförmig ausgeprägter Trench-Transistorzellen. Es handelt sich dabei um Trench-Transistorzellen vom Typ n-Kanal mit Anreicherungsverhalten.
  • Die US 5,242,845 bezieht sich auf eine Trench-Transistorzelle, bei der die Gate-Elektrode eine floatende Siliziumstruktur im Trench hufeisenartig umgreift.
  • Wie in 3a dargestellt ist, wird auf einem stark n++-dotierten Grundsubstrat 1 eine epitaktische Schicht 2 aufgewachsen. Die epitaktische Schicht 2 wird während des Aufwachsens in situ n-dotiert.
  • In zwei aufeinanderfolgenden Schritten werden dann jeweils mit Hilfe von Implantationsmasken ausgehend von einer dem Grundsubstrat 1 gegenüberliegenden Substratoberfläche 20 der epitaktischen Schicht 2 Dotierstoffe in die epitaktische Schicht 2 implantiert und ausdiffundiert.
  • Es ergeben sich jeweils eine horizontal zur Substratoberfläche 20 geschichtete Sourcezone 23 unterhalb der Substratoberfläche 20 und eine Kanalzone 22 unterhalb der Sourcezone 23. Zwischen der Kanalzone 22 und dem Grundsubstrat 1 bildet der verbleibende Anteil der epitaktischen Schicht 2 eine Driftzone 21 aus.
  • Anschließend wird auf der Substratoberfläche 20 eine Hartmaske 30 abgeschieden. Die Hartmaske 30 besteht dabei aus einer Oxidschicht 301 und einer Oxidationsbarriere 302. Die Hartmaske 30 wird mit in der Halbleiterprozesstechnologie üblichen Mitteln strukturiert. Dabei werden in Öffnungen 61 der Hartmaske Abschnitte der Substratoberfläche freigelegt. Es entsteht die in 3c dargestellte Struktur.
  • Im darauffolgenden Verfahrensschritt wird die epitaktische Schicht 2 im Bereich der Öffnungen 61 der Hartmaske 30 geätzt. Es entstehen Gräben (Trenches) 6, die sich durch die Sourcezone 23, die Kanalzone 22 und mindestens abschnittsweise auch durch die Driftzone 21 erstrecken. Dabei können die Gräben 6 eine Mehrzahl nebeneinander parallel verlaufender Gräben bilden oder durch senkrecht oder quer dazu verlaufende Gräben in einer nicht dargestellten Querschnittsebene eine Gitterstruktur bilden. Anschließend wird, beispielsweise durch thermische Oxidation der epitaktischen Schicht 2 und Maskierung durch die Oxidationsbarriere 302, eine erste dielektrische Schicht 321 (im Folgenden Oxidschicht) gebildet, die die Innenseite der Gräben auskleidet.
  • Das Ergebnis dieses Verfahrensschritts ist in 3d dargestellt.
  • Daraufhin wird auf die so gebildete Struktur dotiertes polykristallines Silizium (Polysilizium) abgeschieden. Die Dicke der abgeschiedenen Schicht ist dabei mindestens so groß wie die halbe offene Grabenweite. Danach wird das Polysilizium soweit zurückgeätzt, dass es die Gräben 6 nur noch bis etwa zu einer durch den Übergang Kanalzone/Driftzone 71 definierten Bodyhöhe 72 füllt. Die so erzeugte Feldelektrode 63 ist in der 3e dargestellt.
  • Es folgt ein Ätzen der Oxidschicht 321, wobei die Oxidationsbarriere 302, üblicherweise Siliziumnitrid, und das Polysilizium der Feldelektrode 63 als Ätzmasken dienen. Dadurch wird die Oxidschicht 321 oberhalb der Feldelektroden 63 von der Grabenwandung entfernt. Das Ergebnis dieses Ätzschrittes ist in der 3f dargestellt.
  • An den freigestellten Abschnitten der Grabenwandungen wird nun beispielsweise erneut durch thermische Oxidation eine zweite dielektrische Schicht 322 erzeugt, die sich auch über die Oberfläche des Polysiliziums der Feldelektrode 63 erstreckt. Die so erzeugte zweite dielektrische Schicht 322 bildet in Abschnitten ein Gateoxid 33. Im nächsten Schritt wird erneut polykristallines Silizium auf der Oberfläche der Struktur abgeschieden und in der Folge soweit zurückgeätzt, bis es die Gräben 6 etwa bis Substratoberfläche 20 füllt.
  • Wie in 3g dargestellt ist, wird auf diese Weise die Gate-Elektrode 62 oberhalb der Feldelektroden 63 in den Gräben 6 ausgebildet. Anschließend wird das freiliegende Polysilizium der Gate-Elektroden 623 thermisch oxidiert, so dass die Gräben 6 mit einer dritten dielektrischen Schicht 323 abgedeckt werden.
  • Anschließend wird die Hartmaske 30 durch Ätzen entfernt.
  • Wie in 3h dargestellt, ist auf der Substratoberfläche 20 die n++-dotierte Sourcezone 23 freigelegt. Die Gate-Elektroden 62 sind jeweils durch die dielektrische Schicht 323 zur Substratoberfläche hin isoliert.
  • Im weiteren Verlauf kann nun auf der Oberseite des Halbleiterkörpers eine Source-Anschlussmetallisierung 53 aufgebracht werden, die die Sourcezonen 23 kontaktiert. Auf der Rückseite des Halbleitersubstrats wird eine Drain-Metallisierung 51 aufgebracht, die die Drainzone 10 kontaktiert.
  • Die 3i stellt Trench-Transistorzellen im Querschnitt dar, wie sie durch das Verfahren nach der US 5,998,833 hervorgehen.
  • Nachteilig an den bekannten Verfahren zur Herstellung eines Trench-MOS-Leistungstransistors mit in Gräben angeordneten Gate- und Feldelektroden ist unter anderem der Umstand, dass durch die frühzeitige Dotierung von Kanal- und Sourcezonen nachfolgende Prozessschritte die Ausbildung der dotierten Zonen beeinflussen und die Variabilität nachfolgender Prozessschritte zugunsten der Stabilität der Struktur von Kanal- und Sourcezonen eingeschränkt wird. So weisen etwa Transistoranordnungen, die für niedrige Betriebsspannungen konzipiert sind, sehr geringe Kanallängen und einen entsprechend kleinen Einschaltwiderstand RDS(on) auf. Bei solchen Transistoranordnungen führen bereits geringfügige nachträgliche Beeinflussungen der Ausprägung der Kanalzone zu einer nachteiligen Vergrößerung des Einschaltwiderstands RDS(on). Ein zulässiges thermische Budget für nach der Ausprägung der Kanalzone auszuführende Fertigungsschritte ist dann sehr klein.
  • Weiterhin ergeben sich etwa bei der Ausbildung des Gateoxids durch thermische Oxidation an den Grabeninnenflächen bei gleichzeitig auf der Substratoberfläche aufliegender Hartmaske aufgrund unterschiedlicher Ausdehnungskoeffizienten des oder der Materialien der Hartmaske und des Substrats thermomechanische Spannungen in zur Hartmaske benachbarten Bereichen des Substrats. Diese resultieren in einer Verdünnung des durch thermische Oxidation erzeugten Gateoxids in den zur Hartmaske benachbarten Bereichen und damit in einer Reduzierung der Spannungsfestigkeit des Gateoxids in den an die Hartmaske anschließenden Bereichen des Gateoxids. Ohne weitere Maßnahmen ist in der Folge ein Vorbeiführen der Gate-Elektrode über die Substratoberfläche an den Bereichen verminderter Spannungsfestigkeit zur Source-Zone ohne Einbußen in der Spezifikation für die Spannungsfestigkeit der Transistoranordnung nicht realisierbar.
  • Es ist daher Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Transistoranordnung mit mindestens einer Trench-Transistorzelle mit in Gräben angeordneten Gate- und Feldelektroden zur Verfügung zu stellen, bei dem die Variabilität der zur Verfügung stehenden Prozessschritte gegenüber bekannten Verfahren erhöht und/oder die Ausbildung von Kanal- und Sourcezonen weitgehend unabhängig von nachfolgenden Prozessschritten ist; dabei soll ein Herausführen der Gate-Elektrode und/oder der Feldelektrode aus den Gräben über die Substratoberfläche ohne Einbußen in der Spannungsfestigkeit der Transistoranordnung möglich sein, und es sollen eine Trench-Transistorzelle und eine Transistoranordnung mit niedriger Gate-Source-Kapazität und hoher Gate-Source-Durchbruchspannung zur Verfügung gestellt werden.
  • Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den nachgeordneten Unteransprüchen.
  • Gemäß dem Verfahren wird mindestens die Sourcezone oder die Kanalzone von Trench-Transistorzellen einer Transistoranordnung frühestens nach einem Einbringen von Gräben in ein Halbleitersubstrat mittels Implantation und Aktivierung oder Diffusion ausgebildet. Damit unterbleibt eine Beeinflussung der Source- und Kanalstrukturen durch die vorangegangenen Prozessschritte. Die thermische Belastung, der die dotierte Source- bzw. Kanalzone ausgesetzt ist, wird deutlich reduziert. Die Variabilität der dem Ausprägen der Source- bzw. Kanalzonen vorangegangenen Prozessschritte ist erhöht, da die durch sie implizierte thermische Belastung nicht mehr durch eine Berücksichtigung der dotierten Strukturen beschränkt wird. Da weiterhin alle Prozessschritte bis zur Ausbildung der dotierten Zonen nicht in deren thermische Budget eingehen, erhöht sich der zulässige Anteil nachfolgender Prozessschritte am zulässigen thermischen Budget der dotierten Strukturen und damit wiederum die Variabilität nachfolgender Prozessschritte.
  • Das Verfahren umfasst demnach ein Bereitstellen eines Halbleitersubstrats, bestehend aus einem hochdotierten Grundsubstrat, das zugleich eine Drainzone ausbildet, sowie einer auf dem Grundsubstrat angeordneten Prozessschicht, deren dem Grundsubstrat gegenüberliegende Oberfläche eine Sub stratoberfläche ausbildet. Nachfolgend werden in der Prozessschicht von der Substratoberfläche her Gräben eingebracht. Darauf folgend werden die Gräben mit einer ersten dielektrischen Schicht ausgekleidet, die mindestens abschnittsweise auf den zur Grabeninnenseite orientierten Innenflächen (Grabenwandung) angeordnet wird. Dabei wird der Graben von einem Grabenboden bis zu einer Bodyhöhe ausgekleidet, an der im fertig ausgebildeten Halbleitersubstrat ein Übergang Driftzone/Kanalzone vorgesehen ist. Neben dieser wannenartigen Gestaltung der ersten dielektrischen Schicht im unteren Grabenbereich ist an dieser Stelle des Verfahrens auch eine komplette Auskleidung der Gräben mit der ersten dielektrischen Schicht oder auch eine Anordnung der ersten dielektrischen Schicht mindestens in Abschnitten auf der Substratoberfläche möglich. In einem weiteren Verfahrensschritt wird im unteren Grabenbereich, der sich vom Grund eines Grabens bis zur Bodyhöhe erstreckt, eine Feldelektrode aus einem elektrisch leitfähigem Material angeordnet. Ist das leitfähige Material der Feldelektrode beispielsweise hochdotiertes Polysilizium, so erfolgt die Anordnung der Feldelektrode durch Abscheiden von Polysilizium in den Gräben und auf der Substratoberfläche in einer Schichtdicke, die größer ist als die halbe offene Grabenweite. Daraufhin wird das Material in einem Ätzschritt zurückgebildet. Der Ätzschritt wird abgebrochen, sobald das leitfähige Material die Gräben nur noch bis etwa zur Bodyhöhe, also dem späteren Übergang Driftzone/Kanalzone, füllt. Nachfolgend wird in den nicht vom leitfähigen Material der Feldelektrode gefüllten Bereichen der Gräben an den Grabenwandungen eine Gate-Dielektrikumsschicht erzeugt, die im fertigen Halbleitersubstrat die im Graben angeordnete Gate-Elektrode von der im Halbleitersubstrat angeordneten Kanalzone elektrisch isoliert.
  • Die Dotierung der Prozessschicht ist schwach gegenüber der des Grundsubstrats. Eine solche schwach- oder niedrigdotierte Schicht ist beispielsweise in bekannter Weise durch ein epitaktisches Verfahren herstellbar. Im Folgenden wird die niedrigdotierte Prozessschicht unabhängig von deren Herstellungsverfahren auch als epitaktische Schicht bezeichnet, wie es im Zusammenhang mit Leistungstransistoren gemeinhin üblich ist. Damit soll aber im folgenden ein Prozess zur Herstellung der Prozessschicht keineswegs auf epitaktische Verfahren eingeschränkt sein.
  • Ist an den Grabenwandungen des sich zwischen der Bodyhöhe und der Substratoberfläche (Siliziumkante) erstreckenden oberen Grabenbereiches noch die erste dielektrische Schicht angeordnet, deren Dicke gegenüber der Dicke der Gate-Dielektrikumsschicht in der Regel deutlich größer ist, so kann die Gate-Dielektrikumsschicht durch Rückätzen dieser ersten dielektrischen Schicht ausgeprägt werden.
  • Wird die erste dielektrische Schicht im oberen Grabenbereich vollständig entfernt, so kann an der Grabenwandung im oberen Grabenbereich die Gate-Dielektrikumsschicht per thermische Oxidation oder durch Abscheidung vorgesehen werden (im Folgenden Gateoxid). In der Regel gleichzeitig mit der Bildung des Gateoxids wird auch eine weitere dielektrische Schicht als Oxidschicht auf der Oberfläche der Feldelektrode ausgeprägt.
  • Insbesondere bei Transistoranordnungen mit Trench-Transistorzellen, bei denen die Feldelektrode mit dem Source-Potential verbunden wird, gewinnt die Ausgestaltung der dielektrischen Schicht, die die Feldelektrode von der darüber und/oder daneben angeordneten Gate-Elektrode elektrisch isoliert, an Bedeutung. Die aus der Gate-Elektrode, der Feldelektrode und der dazwischen liegenden dielektrischen Schicht gebildete Anordnung bestimmt die Gate-Source-Kapazität der Transistoranordnung. Durch die deutliche Reduzierung der Gate-Drain-Kapazität CGD gewinnt eine Reduzierung der Gate-Source-Kapazität an Bedeutung, soll das Produkt aus Gateladung und spezifischem Einschaltwiderstand der Transistoranordnung (Figure of Merit, FOM) weiter reduziert werden. Weiterhin muss die dielektrische Isolation zwischen der Gate-Elektrode und der Feldelektrode mindestens eine Qualität aufweisen, die einen Durchbruch zwischen der Gate-Elektrode und einer mit dem Source-Potential verbundenen Feldelektrode weniger wahrscheinlich werden lässt als einen Durchbruch zwischen der Gate-Elektrode und der Drain-Elektrode.
  • Die zweite dielektrische Schicht und die Gate-Dielektrikumsschicht werden jeweils als Oxidschichten vorgesehen. Dabei umfasst die Ausprägung der beiden Oxidschichten mindestens einen Prozessschritt, während dem die beiden Oxidschichten zeitgleich aber mit unterschiedlichen Raten aufwachsen, so dass die so erzeugte zweite dielektrische Schicht auf der Feldelektrode (zweite Oxidschicht) an ihrer dünnsten Stelle eine um etwa mindestens 5% höhere Schichtdicke aufweist als die dünnste Stelle der erzeugten Gate-Dielektrikumsschicht (Gateoxid).
  • Ein solcher Unterschied in der Schichtdicke von Gateoxid und Oxidschicht auf der Feldelektrode lässt sich beispielsweise durch einen Oxidationsprozess herbeiführen, bei dem die Zuführung von Sauerstoff gegenüber üblichen Oxidationsverfahren reduziert und die Oxidationsdauer bei einer Endtemperatur des Oxidationsprozesses verlängert wird.
  • Eine Reduzierung der Gate-Source-Kapazität erfordert eine höhere Schichtdicke der dielektrischen Schicht zwischen der Gate-Elektrode und der an Source-Potential angeschlossenen Feldelektrode. Andererseits ist die Schichtdicke der Gate-Dielektrikumsschicht aber funktionell vorgegeben, kann also nicht beliebig erhöht werden. Das erfindungsgemäße Verfahren ermöglicht es auf einfache Weise, zum Beispiel ohne zusätzliche Maskierungsschritte, die Gate-Dielektrikumsschicht und die dielektrische Schicht auf der Feldelektrode zeitgleich in einem gemeinsamen Prozessschritt auszubilden und dabei die bezüglich der Schichtdicke gegensätzlichen Anforderungen an beide Schichten zu erfüllen.
  • Das Gateoxid und die Oxidschicht auf der Feldelektrode werden beispielsweise mittels eines HDP (high density plasma)-Prozesses abgeschieden. Eine solche Abscheidung findet weitaus überwiegend auf planaren Flächen statt. Damit lässt sich selektiv gegenüber der Grabenwandung eine Oxidschicht auf der Feldelektrode und der die Feldelektrode umgebenden ersten dielektrischen Schicht abscheiden, wodurch in besonders einfacher Weise ein ausgeprägter Unterschied zwischen der Schichtdicke des Gateoxids und der Schichtdicke der Oxidschicht auf der Feldelektrode erzeugt werden kann.
  • Das Gateoxid und die zweite Oxidschicht können beispielsweise auf der Feldelektrode durch eine diffusionslimitierte Abscheidung von Siliziumoxid mittels Tetraethylorthosilan (TEOS) ausgebildet werden. Bei einer diffusionslimitierten Abscheidung wächst Siliziumoxid bevorzugt auf horizontalen Flächen auf. Auf den vertikalen Grabenwänden wächst das Siliziumoxid mit gegen den Grabengrund abnehmender Rate auf, so dass die Schichtdicke eines so erzeugten Gateoxids in Richtung Grabengrund abnimmt. Es ergibt sich zwar kein Unterschied in der Schichtdicke des Gateoxids gegenüber der Schichtdicke der Oxidschicht auf der Feldelektrode. Jedoch wird auf diese Weise sichergestellt, dass die dünnste Stelle der Oxidschicht auf der Feldelektrode nicht dünner ist als die dünnste Stelle des Gateoxids. Mit der Verwendung von TEOS lassen sich gleiche Schichtdicken im Bereich des Gateoxids und der Oxidschicht auf der Feldelektrode mit nur einem gemeinsamen, unmaskierten Prozessschritt erzielen.
  • Erfindungsgemäß erfolgt eine sowohl auf die Grabenwandung als auch auf die Oberfläche der Feldelektrode bezogene Feuchtoxidation. Zur Feuchtoxidation werden während des Oxidationsprozesses sowohl Sauerstoff als auch Wasserstoff zugeführt. Die Anwesenheit von Wasserstoff führt zu deutlich unterschiedlichen Oxidationsraten auf dem hochdotierten Polysilizium der Feldelektrode einerseits und etwa einem kristallinem Silizium der die Grabenwandung bildenden Kanalzone des Halbleitersubstrats andererseits. Dabei wird der Wasserstoffanteil so bemessen, dass ein deutlicher Schichtdickenunterschied zwischen dem Gateoxid und der Oxidschicht auf der Feldelektrode erzielt wird. Da die Anwesenheit von Wasserstoff den Oxidationsprozess allgemein beschleunigt, erfolgt die Feuchtoxidation bei einer gegenüber einer üblichen Trockenoxidation verringerten Temperatur zwischen 500 Grad Celsius und 1000 Grad Celsius. Durch die verringerte Oxidationstemperatur wird ein Anwachsen der Oxidationsschichten soweit verlangsamt, dass die Schichtdicke des Gateoxids sicher innerhalb der spezifizierten Toleranzbreite realisiert werden kann. Auf diese Weise lassen sich vorteilhafterweise Schichtdickenunterschiede zwischen dem Gateoxid und der Oxidschicht auf der Feldelektrode um etwa 100% erzielen. Die Feuchtoxi dation ist auch mit einem vorangehenden HDP-Prozess kombinierbar.
  • Ein weiterer Vorteil der Feuchtoxidation ist die reduzierte Ausprägung von Oxiddünnstellen an den Rändern der gebildeten Oxidschichten. Oxiddünnstellen entstehen, wenn sich in Folge unterschiedlicher thermischer Ausdehnungskoeffizienten zweier benachbarter Materialien im Bereich deren Grenzflächen mechanische Spannungen in den Materialien aufbauen. Die mechanischen Spannungen reduzieren lokal die Oxidationsrate, so dass an solchen Stellen Dünnungen in dort aufwachsenden Schichten auftreten.
  • Dem Prozess, bei dem das Gateoxid und die Oxidschicht auf der Feldelektrode in unterschiedlichen Dicken ausgeprägt werden, folgt ein Trockenoxidationsprozess. Dieser Trockenoxidationsprozess erfolgt bei einer Prozesstemperatur, bei der die gebildeten Oxidschichten beginnen, viskos zu verfließen, wodurch Oxiddünnstellen an Ecken und Kanten verdickt bzw. ausgeglichen werden. Die erforderliche Prozesstemperatur ist abhängig von weiteren Prozessparametern und beträgt üblicherweise mehr als 1000 Grad Celsius. Folgt ein solcher Trockenoxidationsprozess einem Feuchtoxidationsprozess, so werden beispielsweise 75% der Gateoxiddicke feucht und die restlichen 25% trocken aufgewachsen. Darüber hinaus verbessert der Trockenoxidationsprozess die Qualität der Silizium/Siliziumoxidgrenzfläche, etwa indem der Einbau von Ladungsträgern oder das Entstehen offener Siliziumbindungen vermindert wird. Durch die genannte Kombination aus Feuchtoxidation und nachfolgender Trockenoxidation folgt also in besonders vorteilhafter Weise eine gleichzeitige Ausbildung von Gateoxid und Oxidschicht auf der Feldelektrode in unterschiedlichen Schichtdicken und mit verdickten Oxiddünnstellen. Weiterhin ermöglicht der Prozess eine weitere Opti mierung bezüglich der Gate-Source-Kapazität und der Gate-Drain-Kapazität der Transistoranordnung, da alternative Ausprägungen der ersten dielektrischen Schicht (Feldplatte), die sich in Winkel und Herstellungsprozess unterscheiden, ohne Qualitätseinbußen des Gateoxids realisierbar werden.
  • Die vorstehend beschriebene erfindungsgemäße Ausführungsform zur Ausbildung eines Gateoxids und einer Oxidschicht auf der Feldelektrode lässt sich einfach in ein Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode integrieren, da die Ausbildung der Kanal- und Sourcezonen durch Dotieren erst später erfolgt und durch eine thermische Beaufschlagung im Zuge der Gateoxidausbildung nicht negativ beeinflusst werden kann.
  • In einem weiteren Schritt des erfindungsgemäßen Verfahrens werden in den Gräben die Gate-Elektroden angeordnet, die durch die zweite dielektrische Schicht von der darunter angeordneten Feldelektrode und durch die Gate-Dielektrikumsschicht vom umgebenden Halbleitersubstrat elektrisch isoliert sind.
  • Sowohl die Kanal- als auch die Sourcezone werden nach dem Einbringen der Gräben in das Halbleitersubstrat ausgebildet, da dann beide dotierten Bereiche unabhängig von den vorausgegangenen Prozessschritten sind.
  • Nach einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden die Kanal- oder die Sourcezone oder beide nach der Anordnung der Gate-Elektroden in den Gräben ausgebildet. Damit reduziert sich insbesondere die thermische Belastung der dotierten Strukturen um einen Betrag, der von den Prozessschritten zwischen dem Einbringen der Gräben und dem Anordnen der Gate-Elektrode aufgebracht wird.
  • Ein Einbringen der Dotierungen nach Ausprägen der Gate-Elektroden ist auch deshalb von Vorteil, da ein Dotieren des Halbleitersubstrats über die Grabenwandung unterdrückt wird. Daraus ergeben sich eine homogene Dotierung und eine bessere Steuerbarkeit des Implantationsvorgangs.
  • Nach einer weiteren besonders bevorzugten Ausführungsform der Erfindung wird die erste dielektrische Schicht nach dem Einbringen der Gräben in einer Schichtdicke aufgebracht, die mindestens um den Faktor zwei größer ist als die des Gateoxids. Nachfolgend werden die Gräben nahezu vollständig mit dem Material der Feldelektrode gefüllt. Sind die Trench-Transistorzellen und damit die Gräben streifenförmig ausgeprägt, so ergibt sich in einer Draufsicht auf den mit dem Material der Feldelektrode und der ersten dielektrischen Schicht gefüllten Graben eine streifenförmige Anordnung der Feldelektrode in der Grabenmitte sowie der ersten dielektrischen Schicht beidseits der Feldelektrode.
  • In einem folgenden Prozessschritt wird die dielektrische Schicht im Zwischenraum zwischen der epitaktischen Schicht und der Feldelektrode bis zu einer Grabentiefe, definiert durch den später ausgeprägten Übergang Kanalzone/Driftzone (Bodyhöhe), entfernt. In den durch das Rückätzen der ersten dielektrischen Schicht entstandenen Zwischenräumen wird nun jeweils mindestens an den freigestellten Abschnitten der Grabenwandung und den freigestellten Oberflächen der Feldelektrode eine zweite dielektrische Schicht ausgebildet, die an den Grabenwandungen das Gateoxid bildet. Erfolgt das Aufbringen der zweiten dielektrischen Schicht durch thermische Oxidation, so entsteht die dielektrische Schicht ausschließlich an den Grabenwandungen und an den freigestellten Oberflächenabschnitten der Feldelektrode.
  • Bei einer Anordnung der zweiten dielektrischen Schicht durch Abscheidung erstreckt sich die zweite dielektrische Schicht über die Grabenwandung, die freigestellten Oberflächenabschnitte der Feldelektrode und über die zurückgeätzten Oberflächen der ersten dielektrischen Schichten.
  • In die bei streifenförmiger Ausprägung der Gräben mit den dielektrischen Schichten ausgekleideten Zwischenräume zwischen der Feldelektrode und dem Halbleitersubstrat wird anschließend das Material der Gate-Elektrode eingebracht. Mit diesem Verfahren wird eine Ausbildung der in der Trench-Transistorzelle angeordneten Gate- und Feldelektroden erzielt, bei der in einem oberen Grabenbereich oberhalb der Bodyhöhe eine in Grabenmitte angeordnete Feldelektrode von Abschnitten der Gate-Elektrode umgeben ist.
  • Nach einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens umfasst das abschnittsweise Auskleiden der Gräben mit einer ersten dielektrischen Schicht folgende Schritte:
    In einem ersten Schritt wird die erste dielektrische Schicht maskiert mindestens auf die Grabenwandungen oder unmaskiert auf die gesamte Prozessfläche einschließlich der Grabenwandungen aufgebracht und maskiert wieder entfernt.
  • Nachfolgend wird auf der ersten dielektrischen Schicht eine erste Hilfsschicht aufgebracht, wobei das Material der ersten Hilfsschicht die Gräben vollständig füllt.
  • Anschließend werden Teile der ersten Hilfsschicht wieder entfernt, wobei die Gräben bis zur Bodyhöhe durch remanente Abschnitte der ersten Hilfsschicht gefüllt bleiben. In der Folge wird die dielektrische Schicht in den nicht von den remanenten Abschnitten der ersten Hilfsschicht abgedeckten Abschnitten entweder entfernt oder in ihrer Schichtdicke reduziert, wobei durch Reduzierung der Schichtdicke der ersten dielektrischen Schicht das Gateoxid hervorgeht. In nachfolgenden Schritten werden die zunächst remanenten Abschnitte der ersten Hilfsschicht wieder entfernt.
  • Da die erste Hilfsschicht nach der Ausprägung der ersten dielektrischen Schicht bzw. der ersten dielektrischen Schicht und des Gateoxids wieder vollständig entfernt wird, kann das Material der Ätzschicht allein unter fertigungstechnischen Gesichtspunkten gewählt werden. Durch eine geeignete Wahl des Materials der ersten Hilfsschicht können in besonders vorteilhafter Weise graduelle Übergänge zwischen der ersten dielektrischen Schicht und dem Gateoxid erzeugt werden. Bei einer Realisierung der ersten Hilfsschicht aus einem Material, dessen Ätzeigenschaften eine präzise Steuerung des Ätzvorgangs zulassen, kann der Übergang der ersten dielektrischen Schicht zum Gateoxid im Graben in besonders vorteilhafter Weise mit dem Übergang Driftzone/Kanalzone im Halbleitersubstrat in Übereinstimmung gebracht werden.
  • In bevorzugter Weise wird vor der Reduktion bzw. der Entfernung der ersten dielektrischen Schicht in nicht von der ersten Hilfsschicht abgedeckten Abschnitten eine zweite Hilfsschicht in Randbereichen von Gräben angeordnet, in denen im Weiteren eine der beiden in den Gräben angeordneten Elektroden über die Substratoberfläche geführt wird. Die zweite Hilfsschicht füllt die Gräben in Randbereichen über der Body höhe und bedeckt an die Randbereiche der Gräben anschließende Abschnitte der Substratoberfläche.
  • Bei einem folgenden Entfernen bzw. Reduzieren der ersten dielektrischen Schicht bleibt die erste dielektrische Schicht in den von der zweiten Hilfsschicht abgedeckten Bereichen in der ursprünglichen Schichtdicke erhalten. Dies ermöglicht in der Folge ein Herausführen der Gate-Elektrode und/oder der Feldelektrode aus solcherart während des Entfernens bzw. des Reduzierens der ersten dielektrischen Schicht abgedeckten Gräben über die Substratoberfläche ohne Einbußen in der Spannungsfestigkeit der Transistoranordnung.
  • Bei einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens sind nach dem Entfernen der remanenten Abschnitte der Hilfsschicht die Gräben vollständig mit der ersten dielektrischen Schicht ausgekleidet, wobei die erste dielektrische Schicht in einem oberen, der Substratoberfläche zugewandten Bereich des Grabens eine Schichtdicke do und in einem unteren Bereich des Grabens eine Schichtdicke du aufweist, die größer ist als do.
  • Das Einbringen der Feldelektrode erfolgt nun durch konformes Abscheiden des Materials der Feldelektrode in einer Schichtdicke dA die mindestens halb so groß ist wie die Weite eines von der ersten dielektrischen Schicht im unteren Grabenbereich bis zur Bodyhöhe eingefassten Zwischenraumes. Durch das gleichmäßige Anwachsen des Materials der Feldelektrode bei konformer Abscheidung wird der Zwischenraum im unteren Grabenbereich komplett gefüllt und von einer Schicht des Materials der Feldelektrode definierter Dicke abgedeckt. Durch ein nachfolgendes isotropes Rückätzen des Materials der Feldelektrode kann nun das Material der Feldelektrode auf präzise und dadurch vorteilhafte Weise gerade vollständig aus dem oberen Bereich des Grabens entfernt werden.
  • In vorteilhafter Weise ist das Material der Hilfsschicht ein Fotolack, der vor einem abschnittsweisen Rückbilden der ersten dielektrischen Schicht einem Postbake-Prozess unterzogen wird.
  • Weiterhin wird in vorteilhafter Weise vor dem Aufbringen der Hilfsschicht ein Haftvermittler für das Material der Hilfsschicht vorgesehen, der nach dem Einbringen der Feldelektrode wieder entfernt wird.
  • Das Ausprägen der Gate-Dielektrikumsschicht an Abschnitten im oberen Bereich der Grabenwandung kann durch Abscheidung oder Oxidation des Siliziums des Halbleitersubstrats erfolgen.
  • Nach einer besonders bevorzugten Ausführungsform der Erfindung geht die Gate-Dielektrikumsschicht durch Reduzierung der Schichtdicke dds der in diesen Bereichen angeordneten ersten dielektrischen Schicht auf eine Schichtdicke dGD hervor. Dabei erfolgt die Reduzierung der Schichtdicke in weder durch die Hilfsschicht noch durch die Feldelektrode bedeckten Abschnitten der Grabenwandung. Diese Ausführungsform des erfindungsgemäßen Verfahrens schließt ein zusätzliches Aufbringen einer weiteren dielektrischen Schicht auf der Feldelektrode ein.
  • Die weitere dielektrische Schicht auf der Feldelektrode kann alternativ dazu in einer weiteren bevorzugten Ausführungsform der Erfindung aus einem Prozess hervorgehen, bei dem das Material der weiteren dielektrischen Schicht auch über die reduzierte erste dielektrische Schicht im oberen Grabenbereich oberhalb der Bodyhöhe angeordnet wird. Auf diese Weise entsteht ein mehrschichtiges Gateoxid.
  • Alternativ zu den beiden vorangegangenen Ausführungsformen der Erfindung wird die erste dielektrische Schicht in weder durch eine Hilfsschicht noch durch die Feldelektrode bedeckten Abschnitten der Grabeninnenfläche vollständig entfernt, so dass die Gate-Dielektrikumsschicht ausschließlich durch Abschnitte einer in einem folgenden Prozess aufgebrachten zweiten dielektrischen Schicht gebildet wird.
  • Die erste und die zweite dielektrische Schicht sind dabei jeweils als thermisches Oxid, als abgeschiedenes Oxid, als Nitrid, als Oxidnitrid oder als eine Mehrschichtstruktur realisierbar.
  • Nach einer weiteren bevorzugten Ausführungsform der Erfindung wird nach einer Reduzierung der Schichtdicke ddS der ersten dielektrischen Schicht bzw. nach dem Entfernen der ersten dielektrischen Schicht in nicht von der Feldelektrode abgedeckten Abschnitten in einem zusätzlichen Schritt die Feldelektrode weiter zurückgeätzt.
  • Insbesondere nach dem Entfernen der ersten dielektrischen Schicht aus dem oberen Bereich wird, bedingt durch die Ätzeigenschaften des Materials der ersten dielektrischen Schicht, diese auch im Zwischenraum zwischen der Feldelektrode und dem Halbleitersubstrat zurückgeätzt. Dadurch wird in der Mitte des Grabens die Feldelektrode freigelegt. Bei einer nachfolgenden Anordnung der Gate-Elektrode wird ein oberer Abschnitt der Feldelektrode in einem Übergangsbereich zwischen oberem und unterem Bereich des Grabens von der Gate-Elektrode umgeben.
  • Dies resultiert in einer erhöhten Kapazität zwischen der Gate-Elektrode und der Feldelektrode, die durch den erfindungsgemäßen Verfahrensschritt auf einfache und vorteilhafte Weise reduziert wird.
  • Das Material der Gate-Elektrode bzw. der Feldelektrode ist üblicherweise ein leitfähiges Polysilizium. Leitfähiges Polysilizium weist in der Regel einen relativ hohen spezifischen ohmschen Widerstand auf.
  • Der Widerstand der Gate-Elektrode bzw. der Feldelektrode kann durch Vorsehen eines zweiten Materialbestandteils der Gate-Elektrode bzw. Feldelektrode verringert werden. Vorteilhafter Weise ist der weitere Bestandteil des Materials der Gate- und/oder Feldelektrode ein Metallsilizid, dass vorzugsweise durch Silizidierung des Polysiliziums erzeugt wird.
  • Eine erfindungsgemäße Trench-Transistorzelle ist in einem Halbleitersubstrat angeordnet, in dem jeweils aufeinander folgend und im Wesentlichen horizontal geschichtet eine Drainzone, eine Driftzone, eine Kanalzone und eine Source-Zone ausgeprägt sind. Weiter ist im Halbleitersubstrat ein Graben vorgesehen der bis im Wesentlichen zu einer Bodyhöhe, die dem Übergang zwischen Driftzone und Kanalzone im Halbleitersubstrat gegenüberliegt, mit einer ersten dielektrischen Schicht und zwischen der Bodyhöhe und der Substratoberfläche mit einem Gateoxid ausgekleidet ist. Im Wesentlichen vom Grabenboden bis zur Oberkante der ersten dielektrischen Schicht reicht eine Feldelektrode, auf die sich zwischen etwa der Bodyhöhe und der Substratoberfläche (20) eine Gate-Elektrode anschließt, wobei zwischen der Gate-Elektrode und der Feldelektrode eine zweite Oxidschicht angeordnet ist. Erfindungsgemäß weist dabei die zweite Oxidschicht an jeder Stelle zwischen der Feldelektrode und der Gate-Elektrode mindestens ei ne Schichtdicke auf, die der Schichtdicke an der dünnsten Stelle des Gateoxids entspricht. Aus der erfindungsgemäßen Trench-Transistorzelle lassen sich Transistoranordnungen wie MOS-Leistungstransistoren und IGBTs realisieren.
  • Das erfindungsgemäße Verfahren und die erfindungsgemäße Trench-Transistorzelle sind im Vorausgegangenen im Zusammenhang mit n-Kanal MOS-Transistoren dargestellt. Jedoch lassen sich das erfindungsgemäße Verfahren sowie die erfindungsgemäße Trench-Transistorzelle auch ohne Weiteres auf p-Kanal MOS-Transistoren oder IGBTs übertragen.
  • Auch eine Integration in einen IC-Prozess nach bekannter Art, etwa durch einen leitfähigen Sinker im Halbleitersubstrat, ist in einer dem Fachmann naheliegende Weise ausführbar.
  • Nachfolgend wird die Erfindung anhand der Figuren näher erläutert, wobei für einander entsprechende Komponenten identische Bezugszeichen verwendet werden.
  • Es zeigen:
  • 1 den Ablauf des erfindungsgemäßen Verfahrens nach einem ersten Ausführungsbeispiel,
  • 2 eine Prinzipdarstellung eines Trench-MOS-Leistungstransistors,
  • 3 ein bekanntes Verfahren zur Herstellung eines Trench-MOS-Leistungstransistors,
  • 4 einen Abschnitt des erfindungsgemäßen Verfahrens nach einem zweiten Ausführungsbeispiel,
  • 5 einen Abschnitt des erfindungsgemäßen Verfahrens nach einem dritten Ausführungsbeispiel,
  • 6 einen Abschnitt des erfindungsgemäßen Verfahrens nach einem vierten Ausführungsbeispiel und der Erfindung,
  • 7 einen Abschnitt des erfindungsgemäßen Verfahrens nach einem fünften Ausführungsbeispiel und
  • 8 Ausführungsbeispiele zur Anordnung der Gate-Dielektrikumsschicht und der dielektrischen Schicht zwischen Feldelektrode und Gate-Elektrode.
  • In den Teilfiguren 1a bis 1n ist das erfindungsgemäße Verfahren nach einem ersten Ausführungsbeispiel in elf Verfahrensschritten dargestellt. Dabei stellen die Figuren jeweils einen Querschnitt durch dieselbe Trench-Transistorzelle jeweils in einem aktiven Zellenbereich (links) und einem Randbereich (rechts) in zwei zueinander parallelen Querschnittsebenen dar. Im Randbereich sind dabei Strukturen zur Kontaktierung der in Gräben (Trenches) angeordneten Feldelektroden und Gate-Elektroden vorgesehen.
  • Gemäß einem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird also auf einem n+-dotiertem Grundsubstrat 1 durch ein epitaktisches Verfahren eine epitaktische Schicht 2 erzeugt. Während des Anwachsens (in situ) der epitaktischen Schicht 2 wird diese n-dotiert. Danach wird auf der dem Grundsubstrat 1 gegenüberliegenden Substratoberfläche 20 der epitaktischen Schicht 2 eine Hartmaske 30 erzeugt, beispielsweise durch Abscheiden von TEOS in einer Schichtstärke von 400 nm. Auf der Hartmaske 30 wiederum wird eine erste Photolackschicht 43 abgeschieden und durch photolithographische Technik strukturiert. Das Ergebnis der vorangegangenen Verfahrensschritte ist in der 1a dargestellt.
  • Anschließend wird die Hartmaske 30 an den durch die strukturierte Photolackschicht 43 freigestellten Abschnitten geätzt. Es entsteht eine strukturierte Hartmaske 30 mit Öffnungen 61, an denen die epitaktische Schicht 2, wie in der 1b dargestellt, freiliegt.
  • Anschließend werden Gräben 6 in die epitaktische Schicht 2 geätzt und remanente Abschnitte der Hartmaske 30 bzw. der ersten Photolackschicht 43 entfernt.
  • In 1c ist die so erhaltene Struktur dargestellt, wobei in der auf dem Grundsubstrat 1 angeordneten epitaktischen Schicht 2 die Gräben 6 angeordnet sind. Die Gräben 6 können eine streifenartige Struktur, gebildet aus einer Mehrzahl von parallel verlaufenden Gräben 6, oder eine Netzstruktur aufweisen. Eine Netzstruktur wird dadurch erzeugt, dass in einer Querschnittsebene parallel zur dargestellten Ebene Quergräben die im Querschnitt dargestellten Gräben 6 miteinander verbinden.
  • Im folgenden Verfahrensschritt wird auf der durch die Gräben 6 strukturierten epitaktischen Schicht 2 eine erste dielektrische Schicht 321 abgeschieden oder durch thermische Oxidation erzeugt.
  • In 1d ist die auf der Oberfläche der epitaktischen Schicht 2 und auf den Innenflächen der Gräben 6 abgeschiedene oder erzeugte dielektrische Schicht 321 zusammen mit der epitaktischen Schicht 2 und dem Grundsubstrat 1 dargestellt.
  • Es folgt in einem nächsten Verfahrensschritt ein Abscheiden von polykristallinen Silizium (Polysilizium). Das Abscheiden erfolgt mit einer Schichtdicke, die größer ist als die halbe Grabenweite. Dann ist sichergestellt, dass die Gräben 6 vollständig mit dem Polysilizium gefüllt werden. Auf das in dieser Weise abgeschiedene Polysilizium 631 (Feldpolysilizium) wird eine zweite Photolackschicht 44 abgeschieden und in einem photolithographischen Verfahren strukturiert.
  • In 1e sind die mit dem Polysilizium 631 gefüllte Gräben 6 dargestellt. Über dem rechten Graben 6'', der einen Graben im Randbereich darstellt, liegt dabei ein remanenter Abschnitt der Photolackschicht 44 auf.
  • An den nicht durch remanente Abschnitte des Photolacks 44 abgedeckten Abschnitten der Polysiliziumschicht 631 wird ein Ätzschritt ausgeführt. Der Ätzschritt wird abgebrochen, sobald das Material der Polysiliziumschicht 631 in nicht abgedeckten Gräben 6 bis zur gewünschten Tiefe, typischerweise der Bodyhöhe, zurückgeätzt ist.
  • In 1f sind verbleibende Abschnitte 63, 632 der Polysiliziumschicht 631 dargestellt. Dabei bildet der Abschnitt 63 im linken Graben 6' eine Feldelektrode aus. Der Abschnitt 632 im rechten Graben 6'' dient zur Kontaktierung der Feld-Elektrode 63 in einer zur Querschnittsebene senkrechten, vertikalen Verlängerung des linken Grabens 6'
  • Im nächsten Verfahrensschritt wird die dielektrische Schicht 321 zurückgeätzt, wobei das die Abschnitte 63 und 632 bildende Feld-Polysilizium eine Maske bildet.
  • Nach dem Ätzschritt ergibt sich die in 1g dargestellte Anordnung. Die dielektrische Schicht 321 liegt hier noch in Abschnitten 32, unterhalb des Feld-Polysiliziums 63, 632 vor.
  • Darauf wird die Gate-Dielektrikumsschicht 331 (im Folgenden auch Gateoxid) abgeschieden bzw. durch thermische Oxidation erzeugt.
  • In 1h ist die Gate-Dielektrikumsschicht 331 dargestellt, die abschnittsweise die Oberfläche der epitaktischen Schicht 2, die polykristallinen Abschnitte 63 und 632, sowie die freigestellten Abschnitte der Innenflächen der Gräben 6 bedeckt. In unteren Bereichen (Feldbereichen) der Gräben 6 unterhalb der Bodyhöhe 72 sind Feldelektroden 63 angeordnet, die über polykristalline Strukturen 632 über die Substratoberfläche 20 der epitaktischen Schicht 2 geführt sind.
  • Es folgt das Abscheiden einer zweiten Schicht 621 aus einem polykristallinen Silizium (Gate-Polysilizium) 621. Auch diese Abscheidung erfolgt in einer Schichtstärke, die größer ist als die halbe offene Grabenweite. In Randbereichen kann die polykristalline Schicht 621 durch eine dritte Photolackschicht 45 wieder in einem photolithographischen Verfahren maskiert und strukturiert werden.
  • In der 1i ist das Ergebnis dieses Verfahrensschrittes dargestellt. Das Gate-Polysilizium 621 bedeckt die Substratoberfläche und wird abschnittsweise durch eine dritte Photolackschicht 45 maskiert.
  • Anschließend wird das Gate-Polysilizium 621 in den nicht durch remanente Abschnitte der Photolackschicht 45 abgedeckten Bereichen soweit zurückgeätzt, dass es die Gräben 6' nur noch knapp bis zur Substratoberfläche 20 (im Folgenden auch Siliziumkante) füllt. Im Anschluss werden remanente Abschnitte der Photolackschicht 45 entfernt. Das Ergebnis ist in der 1j dargestellt. Aus dem Gate-Polysilizium 621 sind Gate-Elektroden 62 in den oberen Bereichen der Gräben 6' des aktiven Zellenfeldes und weitere Abschnitte 622 im Randbereich entstanden. Über die Abschnitte 622 wird die Gate-Elekrode 62 über die Substratoberfläche 20 geführt.
  • Eine erste Variante des durch die 1 dargestellten ersten Ausführungsbeispiels des erfindungsgemäßen Verfahrens sieht nun das Aufbringen einer hochleitfähigen Schicht (Silizidschicht, z. B. Wolframsilizid) 41 mindestens auf dem Gate-Polysilizium 62 vor. Eine solche Silizidschicht weist eine sehr gute Leitfähigkeit auf und verringert den ohmschen Widerstand in der Zuführung zu den Gate-Elektroden 62 der Trench-Transistorzellen. In einer zweiten Variante des ersten Ausführungsbeispiels des erfindungsgemäßen Verfahrens wird die Gate-Elektrode 62 mit oder ohne hochleitfähige Anteil mit einer Oxidschicht, einer Nitridschicht oder einem Mehrschichtsystem als Diffusionsbarriere 42 versiegelt, um ein Ausdiffundieren von Dotierstoffen aus dem Gate-Polysilizium 62, 622 zu unterbinden. Die hochleitfähige Schicht 41 und/oder die Diffusionsbarriere 42 können auch an anderer Stelle des Verfahrens, etwa nach einem Rückbilden der Gate-Dielektrikumsschicht oder dem Ausprägen von Kanal- und Sourcezone 22, 23 angeordnet werden.
  • In 1k ist eine Anordnung dargestellt, bei der sowohl eine hochleitfähige Schicht 41, als auch die Diffusionsbarriere 42 auf der Gate-Elektrode 62 aufgebracht wurde. Die Diffusionsbarriere 42 wird an sich ganzflächig aufgetragen. Dargestellt ist in 1k jedoch nur der funktionswesentliche Teil dieser Schicht auf der Gate-Elektrode 62.
  • Im nächsten Verfahrensschritt wird die Implantation der Sourcezone 23 und der Kanalzone 22 vorbereitet. Dazu wird beispielsweise das Gateoxid 33 abschnittsweise von der Substratoberfläche 20 entfernt und ein Streuoxid aufgebracht oder eine Implantationsmaske vorgesehen.
  • Wie in der 1l dargestellt, werden dann in aufeinanderfolgenden Implantationen-, Aktivierungs- und Diffusionsvorgängen jeweils die p-leitende Kanalzone 22 sowie die n++-leitende Sourcezone 23 ausgeprägt. Der unbehandelt gebliebene Abschnitt der epitaktischen Schicht 2 bildet eine Driftschicht 21 aus. Source- und Kanal-Zonen 23, 22 erstrecken sich mindestens jeweils im aktiven Zellenfeld zwischen den Gräben 6.
  • Alternativ erfolgt die Implantation auch durch das relativ dünne Gateoxid 33 hindurch.
  • Im folgenden Verfahrensschritt wird eine weitere dielektrische Schicht 35 auf die Anordnung abgeschieden. Diese dielektrische Schicht bildet ein Zwischenoxid 35 zur Isolation der Sourcezone, bzw. zu einer verbesserten kapazitiven Entkopplung des Feld-Polysiliziums 632 und des Gate-Polysiliziums 622 gegen eine nachfolgend aufgebrachte Metallisierungsebene.
  • In der 1m ist die auf die Struktur abgeschiedene Zwischenoxidschicht 35 dargestellt, die abschnittsweise die Sourcezone 23 bzw. das Gateoxid 33 bedeckt. In der dielektrischen Schicht 35 werden Öffnungen 521, 531, 532 geätzt, die entweder vor der Siliziumschicht enden oder in diese hineinreichen. Es entstehen Öffnungen 532, in denen die Sourcezone 23 freigelegt wird, Öffnungen 531, die das Feld-Polysilizium 532 abschnittsweise öffnen, sowie Öffnungen 521, die das Gate-Polysilizium 622 abschnittsweise freilegen.
  • Weiter wird über der Anordnung eine strukturierte Metallisierung aufgebracht, die eine Source-Anschlussmetallisierungen 53 und eine Gate-Anschlussmetallisierungen 52 aufweist. Die Gate-Anschlussmetallisierung 52 kontaktiert dabei über Durchkontaktierungen 521 die Abschnitte 622 des Gate-Polysiliziums. Ferner kontaktiert in diesem Beispiel die Source-Anschlussmetallisierung 53 über Durchkontaktierungen 532 die Sourcezonen 23 sowie die Kanalzonen 22 und über Durchkontaktierungen 531 die Abschnitte 632 des Feld-Polysiliziums. Es folgt das Aufbringen einer Drain-Anschlussmetallisierung 51 auf der Rückseite des Halbleitersubstrats, die das Grundsubstrat 1, das eine Drainzone 10 ausbildet, kontaktiert.
  • Alternativ dazu wird das Feld-Polysilizium 632 von einer von der Source-Anschlussmetallisierung 53 isolierten zusätzlichen Feldmetallisierung kontaktiert.
  • Die 2 und die 3 wurden bereits eingangs erläutert.
  • Die beiden 4a und 4b stellen schematisch den Bereich einer Trench-Transistorzelle vor bzw. nach einem für ein zweites Ausführungsbeispiel der Erfindung charakteristischen Verfahrensschritt dar.
  • Dieser Verfahrensschritt schließt sich nach der Ausformung einer Feldelektrode 63 an das Entfernen oder Reduzieren der ersten dielektrischen Schicht 321 in nicht von der Feldelektrode 63 abgedeckten Bereichen an.
  • Diese bereits erläuterten Verfahrensschritte führen zu einer in der 4a dargestellten Anordnung. Beim Rückätzen der ersten dielektrischen Schicht 321 wird ohne weitere Maßnahmen die erste dielektrische 321 auch im Zwischenraum zwischen der Feldelektrode 63 und der epitaktischen Schicht 2 bis unter die Oberfläche der Feldelektrode 63 zurückgebildet. Dadurch wird die Feldelektrode 63 in einen oberen, der Substratoberfläche 20 zugewandten Bereich, teilweise freigelegt.
  • Nach dem zweiten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird nun in einem zusätzlichen Verfahrensschritt der freigelegte obere Bereich der Feldelektrode 63 bis unter die zur Substratoberfläche 20 orientierte Oberfläche der ersten dielektrischen Schicht 32 zurückgebildet. Durch die mit diesem Verfahrensschritt einhergehende Reduktion der Feldelektrode 63 in eine reduzierte Feldelektrode 63' geht vorteilhafterweise eine Reduzierung einer Kapazität zwischen der Feldelektrode 63' und einer nachfolgend ausgebildeten Gate-Elektrode 62 einher.
  • In den 5a bis 5e werden die ein drittes Ausführungsbeispiel der Erfindung charakterisierenden Verfahrensschritte anhand eines Querschnitts durch den Bereich einer Trench-Transistorzelle vereinfacht und schematisch dargestellt.
  • Die in der 5a dargestellte Anordnung geht in üblicher Weise durch Aufbringen einer ersten dielektrischen Schicht 321 auf die durch Gräben 6 strukturierte epitaktische Schicht 2 hervor. Nachfolgend wird auf die erste dielektrische Schicht 321 eine erste Hilfsschicht, beispielsweise eine Fotolackschicht 46, aufgebracht, die die Gräben 6 vollständig füllt.
  • In einem folgenden Verfahrensschritt wird die Fotolackschicht 46 zurückgebildet, so dass remanente Abschnitte der Fotolack schicht 46 ausschließlich in unteren Bereichen der Gräben 6 verbleiben, wie in der 5b dargestellt ist.
  • In der 5b ist der Graben 6 der 5a in zwei verschiedenen Querschnittsebenen dargestellt. Der im linken Teil gezeichnete Querschnitt 6'' stellt den Graben 6 im Randbereich einer Transistoranordnung dar, in dem eine Kontaktierung der im Graben 6 angeordneten Gate-Elektrode und der Feldelektrode erfolgt. Der rechte Querschnitt 6' stellt den Graben 6 im aktiven Bereich der Trench-Transistorzelle dar.
  • Im Randbereich erfolgt eine zusätzliche Abdeckung des oberen Grabenbereichs und der angrenzenden Substratoberfläche 20 durch eine zweite Hilfsschicht 47.
  • Eine Bodyhöhe 72, etwa bis zu der die Gräben 6 mit dem Material der Fotolackschicht 46 gefüllt sind, korrespondiert mit einem im späteren Verfahrensablauf ausgebildeten Übergang zwischen einer Kanal- und einer Driftzone im Halbleitersubstrat. Die erforderliche Füllhöhe kann mit einem Material, das eine kleinere Ätzrate aufweist, mit geringeren Abweichungen als mit einem Material mit hoher Ätzrate realisiert werden.
  • In einem folgenden Verfahrensschritt wird die erste dielektrische Schicht 321 in den weder durch die Fotolackschicht 46 noch durch die zweite Hilfsschicht 47 abgedeckten Bereichen mindestens in ihrer Schichtdicke reduziert oder, wie in der 5c dargestellt, komplett entfernt. Nach dem Strukturieren der ersten dielektrischen Schicht 321 werden die remanenten Abschnitte der beiden Hilfsschichten 46, 47 entfernt.
  • Das Ergebnis dieses Verfahrensschrittes ist in der 5c dargestellt. Der untere Bereich des Grabens 6' im aktiven Zellenfeld ist mit der ersten dielektrischen Schicht 321 im bis zur Bodyhöhe reichenden unteren Bereich wannenförmig ausgekleidet. Im links dargestellten Randbereich des Grabens 6'' ist die erste dielektrische Schicht 321 in unverminderter Schichtstärke aus den Graben 6'' bis über die Substratoberfläche 20 herausgezogen.
  • Nachfolgend wird das Feld-Polysilizium abgeschieden und bis zum Kragen der von der ersten dielektrischen Schicht 321 im unteren Grabenbereich gebildeten Wanne zurückgeätzt. Der 5d, die das Ergebnis dieses Verfahrensschrittes darstellt, sind Abschnitte der ersten dielektrischen Schicht 321 zu entnehmen, die über die von der Feldelektrode 63 gebildeten Oberfläche hinausragen.
  • In einer Variante dieses Ausführungsbeispiels des erfindungsgemäßen Verfahrens wird ein Verfahrensschritt eingefügt, der die erste dielektrische Schicht 321 bis mindestens zur Oberfläche der Feldelektrode 63 zurückbildet.
  • Aus diesem Verfahren geht die in der 5e dargestellte Anordnung hervor, bei der die Feldelektrode 63 die durch die erste dielektrische Schicht 321 gebildete Wanne im Wesentlichen vollständig füllt.
  • In den 6a bis 6e wird das erfindungsgemäße Verfahren gemäß einem vierten Ausführungsbeispiel anhand eines Querschnitts durch den Bereich einer Trench-Transistorzelle schematisch dargestellt.
  • Gemäß der 6a wird zunächst in bekannter Weise eine erste dielektrische Schicht 321 auf die durch Gräben 6 strukturierte epitaktische Schicht 2 aufgebracht. Anschließend werden die unteren Bereiche der Gräben 6 in bekannter Weise mit ei ner Hilfsschicht, etwa einer Fotolackschicht 46 maskiert, wie in der 6b dargestellt.
  • Mit der Fotolackschicht 46 als Maske wird die dielektrische Schicht 321 in ihrer Schichtdicke reduziert. Dabei bildet sich in nicht durch die Fotolackschicht 46 abgedeckten Abschnitten auf der Substratoberfläche eine zweite dielektrische Schicht 331 und an den Innenflächen des Grabens 6 im oberen Bereich ein Gateoxid 33 oder eine Hilfsschicht. Danach wird die Fotolackschicht 46 entfernt. In der 6c ist der Zustand der Anordnung nach dem vorangegangenen Verfahrensschritt dargestellt.
  • Im folgenden Verfahrensschritt wird ein Feld-Polysilizium 631 konform auf die Anordnung abgeschieden. Die Abscheidung erfolgt dabei mit einer Schichtdicke, die größer ist als die halbe Weite der durch die erste dielektrische Schicht 321 im unteren Grabenbereich gebildeten Wanne und kleiner ist als die halbe Kragenweite eines durch das Gateoxid 33 im oberen Grabenbereich gebildeten Kragens. Bei einer konformen Abscheidung des Feld-Polysiliziums in der oben erläuterten Schichtdicke ergibt sich die in der 6d dargestellte Anordnung.
  • Im folgenden Verfahrensschritt wird nun das Feld-Polysilizium um einen Betrag zurückgeätzt, der der zuvor abgeschiedenen Schichtdicke, ergänzt um eine geringfügige Überätzung (Overetch), entspricht. Das Feld-Polysilizium wird im Wesentlichen bis zum Übergang der ersten dielektrischen Schicht 321 zum Gateoxid 33 zurückgebildet, wie in der 6e dargestellt.
  • In den 7a bis 7d werden die maßgeblichen Verfahrensschritte eines fünften Ausführungsbeispieles des erfin dungsgemäßen Verfahrens anhand eines Querschnitts durch den Bereich einer Trench-Transistorzelle dargestellt.
  • Dabei wird, wie aus der 7a hervorgeht, ein Feld-Polysilizium nach einer Abscheidung lediglich bis etwa zur Substratoberfläche 20 der epitaktischen Schicht 2 zurückgebildet. Die Feldelektrode 63 füllt dann zusammen mit der ersten dielektrischen Schicht 321 den Graben 6 teilweise oder wie hier dargestellt nahezu komplett aus.
  • Nachfolgend wird die erste dielektrische Schicht 321 in den durch die Feldelektrode 63 maskierten Bereichen zurückgeätzt. Dabei wird, wie aus der 7b hervorgeht, die erste dielektrische Schicht 321 bis zu einer Bodyhöhe 72 zurückgeätzt und bildet dabei Abschnitte 32, die mit einem im späteren Verfahrensablauf ausgebildeten Übergang Driftzone/Kanalzone im Halbleitersubstrat korrespondiert.
  • In den sich auf diese Weise zwischen der Feldelektrode 63 und der epitaktischen Schicht 2 bildenden Zwischenräumen wird ein im Vergleich zur ersten dielektrischen Schicht 32 dünnes Gateoxid 33 aufgebracht. Das Aufbringen des Gateoxids 33 kann durch Abscheiden oder durch thermische Oxidation erfolgen. In der 7c ist der Zustand der Anordnung nach dem Aufbringen des Gateoxids 33 durch thermische Oxidation gezeigt. Die durch thermische Oxidation abschnittsweise gebildeten Schichten 322 auf der Substratoberfläche 20 der epitaktischen Schicht 2, das an den Innenflächen der Gräben 6 im oberen Bereich gebildete Gateoxid 33 sowie die auf der Oberfläche der Feldelektrode gebildete zweite dielektrische Schicht 322' sind aus der 7c zu entnehmen.
  • In die nun mit dem Gateoxid 33 bzw. Abschnitten der zweiten dielektrischen Schicht 322' gebildeten Wannen wird in einem folgenden Verfahrensschritt, etwa durch Abscheiden und Rückätzen, das Gate-Polysilizium eingebracht, das dann, wie der 7d zu entnehmen ist, eine die Feldelektrode 63 im oberen Grabenbereich umschließende Gate-Elektrode 62 ausbildet.
  • In den 8a bis 8e werden die maßgeblichen Verfahrensschritte zur Ausprägung eines Gateoxids und einer dielektrischen Schicht auf der Feldelektrode gemäß dem erfindungsgemäßen Verfahren anhand eines Querschnitts durch den Bereich einer Trench-Transistorzelle dargestellt.
  • Die 8a zeigt einen Graben 6 einer Trench-Transistorzelle, die in eine Prozessschicht 2, ihrerseits angeordnet auf einem Grundsubstrat 1, eingebracht ist. Der Graben 6 ist unterhalb etwa eines Body-Drainübergangs 201 im einem Abstand b zu einer Substratoberfläche 20 mit einer ersten dielektrischen Schicht 32 ausgekleidet. Die erste dielektrische Schicht 32 isoliert eine Feldelektrode 63 gegen ein aus dem Grundsubstrat 1 und der Prozessschicht 2 gebildetes Halbleitersubstrat 7. In Folge eines Rückätzens der ersten dielektrischen Schicht 32 nach Einbringen der Feldelektrode 63 ist die erste dielektrische Schicht 32 bis unter die Oberkante der Feldelektrode 63 zurückgebildet.
  • In der 8b ist die in 8a gezeigte Anordnung nach einem üblichen thermischen Oxidationsschritt dargestellt. Durch die thermische Oxidation werden jeweils auf dem Material der schwach dotierten Prozessschicht 2 und der Feldelektrode 63 Oxidschichten gebildet. Abschnittsweise werden dabei ein Gateoxid 33 an den freigestellten Abschnitten der Grabenwandung, eine zweite Oxidschicht 36 auf den freigestellten Abschnitten der Feldelektrode 63 sowie eine weitere Oxidschicht 322 auf der Substratoberfläche 20 ausgebildet. Dabei weisen das Gateoxid 33, die Oxidschicht 36 auf der Feldelektrode 63 und die weitere Oxidsschicht 322 auf der Substratoberfläche 20 in etwa die gleiche Schichtdicke auf. Bei einer thermischen Oxidation mit üblicher Prozessführung bilden sich an Übergängen zwischen der ersten dielektrischen Schicht 32 und dem Gateoxid 33 sowie zwischen der ersten dielektrischen Schicht 32 und der Oxidschicht 36 auf der Feldelektrode 63 Oxiddünnstellen A, B aus. Eine weitere Oxiddünnstelle C ergibt sich in der Oxidschicht 36 auf der Feldelektrode 63 an den freigestellten Kanten der Feldelektrode 63.
  • Die 8c stellt die Verhältnisse nach einer Feuchtoxidation der in der 8a gezeigten Anordnung dar. Dabei wird die Oxidschicht 36 auf der Feldelektrode 63 mit einer deutlich höheren Schichtdicke erzeugt als das Gateoxid 33. Die Dünnungen der Oxiddünnstellen A, B, C fallen deutlich geringer aus als nach einer üblichen thermischen Oxidation.
  • In der 8d ist der Zustand der in der 8c gezeigten Trench-Transistorzelle nach einer auf eine Feuchtoxidation folgenden Trockenoxidation bei etwa 1100 Grad Celsius sowie einem anschließenden Einbringen einer Gate-Elektrode 62 in den Graben 6 bis etwa zur Oberkante des Grabens 6 schematisch dargestellt. Die Dünnungen der Oxiddünnstellen A, B, C wurden durch dort vorliegende höhere Oxidationsraten merklich vermindert.
  • Die 8e gibt den Zustand einer Anordnung gemäß der 8a wieder, nachdem auf der Feldelektrode 63 eine Oxidschicht 36 durch einen HDP-Prozess erzeugt wurde. Dabei kann das dabei gebildete HDP-Oxid in unterschiedlichen Umfang abgeschieden werden. Im gezeigten Beispiel reicht das HDP-Oxid bis über eine Unterkante des Gateoxids 33 hinaus. Bei dieser Ausführung ist eine gegenüber der Durchbruchsicherheit des Gate oxids 33 höhere Durchbruchsicherheit der Oxidschicht 36 auf der Feldelektrode 63 sichergestellt.
  • Beispiele:
  • Bei allen nachfolgenden Beispielen kann die Reihenfolge einiger Schritte, zum Beispiel der Implantationsvorgänge, variieren. Die Gate-Elektrode kann aus mehreren Schichten bestehen oder abschnittsweise mit einem hochleitfähigem Material verstärkt sein. Im Bereich des Grabens kann die Gate-Elektrode auch über die Siliziumoberfläche hinausragen. Auch p-Kanal Transistoren und IGBTs sind möglich. Die Prozessfolge kann in einen IC-Prozess eingesetzt werden, in dem die Drainzone über einen n-Sinker auf die Substratoberfläche geführt wird.
  • Beispiel A:
    • a) Bereitstellen eines hochdotierten n+-Substrat als Ausgangsmaterial.
    • b) Abscheiden einer n-epitaktischen Schicht mit einer Dotierstoffkonzentration von 1 × 1014 cm–3 bis 1 × 1018 cm–3.
    • c) Ätzen der Gräben mit einer strukturierten Trenchmaske (Oxid, TEOS 400 nm, Fotolack). Entfernen der Trenchmaske. Ausprägen des Trenches als Streifen oder als Gitter für eine Zellenstruktur.
    • d) Aufbringen einer Isolationsschicht von wenigen nm bis einige μm Dicke. Die Isolationsschicht kann dabei auch ein Mehrschichtsystem (thermisches Oxid, abgeschiedenes Oxid, Nitrid) sein.
    • e) Abscheiden einer Feldelektrode, wobei das Material der Feldelektrode dotiertes Polysilizium, Silizide (Wolframsilizid) und andere leitfähige Materialien enthalten kann. Ein Polysilizium wird dabei mit einer Schichtdicke abgeschieden, die mindestens der halben Trenchweite, vermindert um die Dicke der Isolationsschicht, beträgt.
    • f) Maskiertes oder unmaskiertes Rückätzen der Feldelektrode bis deutlich unter die Substratoberfläche der epitaktischen Schicht.
    • g) Optional Maskieren eines Teils der Isolationsschicht, etwa durch Fotolack.
    • h) Teilweises oder vollständiges Entfernen der Isolationsschicht in nicht von der Feldelektrode oder Fotolack bedeckten Bereichen. Aufwachsen des Gateoxids in einer Dicke von wenigen nm bis über 100 nm entsprechend den Anforderungen an eine Einsatzspannung.
    • i) Abscheiden der Gate-Elektrode (dotiertes Polysilizium, Silizid, Wolframsilizid).
    • j) Maskiertes oder unmaskiertes Zurückätzen des Materials der Gate-Elektrode bis unter die Substratoberfläche (Siliziumoberkante).
    • k) Optional Aufbringen einer hoch leitfähigen Schicht (Silizidschicht, Wolframsilizid) auf das Material der Gateelektrode zur Erhöhung deren Leitfähigkeit.
    • l) Optional Versiegelung des Gatematerials mit einer Oxidschicht (abgeschiedenes Oxid, Nitrid, Mehrschichtsystem) zur Vermeidung einer Ausdiffusion von Dotierstoffen.
    • m) Implantation, unmaskiert oder durch Feldoxid oder eine eigene Fototechnik maskiert, und anschließende Ausdiffusion der Kanalzone.
    • n) Implantation der Sourcezone unmaskiert oder durch Feldoxid oder eine eigene Fototechnik maskiert und Aktivierung oder Ausdiffusion.
    • o) Abscheiden eines Dielektrikums zur Isolation von Gate- und Sourcemetallisierung.
    • p) Ätzen der Kontaktlöcher. Dabei kann die Ätzung auf der Substratoberfläche stoppen oder alternativ die Sourcezone vollständig oder fast vollständig durchätzen.
    • q) Maskierte Implantation des p++ Bodykontakts entweder in jeder Zelle oder bei streifenartiger Ausprägung der Zellen nur stückweise. Dabei wird bei einer nachfolgenden Metallabscheidung sowohl die Sourcezone als auch das Bodykontaktgebiet in jeder Zelle bzw. in jedem Streifen angeschlossen. Bei einer Ätzung des Kontaktlochs in das Silizium erfolgt optional die Implantation unmaskiert, sofern die Sourcezone an den Grabenwandungen nicht umdotiert wird.
    • r) Abscheiden und Strukturieren der Metallisierung.
    • s) Optional Abscheiden und Strukturieren der Passivierung.
  • Beispiel B:
  • Wie Beispiel A, jedoch wird nach dem Zurückätzen der Feldelektrode und einem teilweisen oder vollständigen Entfernen der ersten dielektrischen Schicht die Feldelektrode ein weiteres Mal zurückgeätzt, um die Gate-Source-Kapazität zu reduzieren. Optional ist dabei eine Nitridschicht Bestandteil der ersten dielektrischen Schicht. Die Nitridschicht wird strukturiert und nach der Rückätzung der Feldelektrode als Ätzmaske zur Ätzung der ersten dielektrischen Schicht genutzt.
  • Beispiel C:
    • a) Bereitstellen eines hochdotierten n+-Grundsubstrats.
    • b) Abscheiden einer n-epitaktischen Schicht mit einer Dotierstoffkonzentration von 1 × 1014 cm–3 bis 1 × 1018 cm–3
    • c) Ätzen der Gräben mittels einer strukturierten Trenchmaske (Oxid, zum Beispiel TEOS 400 nm, Fotolack). Entfernen der Trenchmaske. Dabei können die Gräben streifenförmig oder als Gitter für eine Zellenstruktur ausge führt.
    • d) Aufbringen einer ersten dielektrischen Schicht von wenigen nm bis einigen μm Dicke. Die erste dielektrische Schicht kann auch ein Mehrschichtsystem sein.
    • e) Optional Aufbringen eines Haftvermittlers (zum Beispiel Nitride).
    • f) Optional Aufbringen einer Hilfsschicht bis über die Siliziumkante und Rückätzen derselben bis in den Bereich der Unterkante der Kanalzone (p-Wanne). Ist das Material der Hilfsschicht ein Fotolack, so erfolgt ein Postback.
    • g) Optional zusätzliches Maskieren einer Randkonstruktion.
    • h) Optional Ätzung des Oxids.
    • i) Optional Entfernen der Hilfsschicht.
    • j) Optional Anwachsen eines Hilfsoxids.
    • k) Optional Entfernen des Haftvermittlers.
    • l) Abscheiden und maskiertes Rückätzen des Materials der Feldelektrode.
    • m) Optional Entfernen der nicht durch die Feldelektrode maskierten Abschnitte der ersten dielektrischen Schicht und Aufwachsen des Gateoxids in einer Dicke von wenigen nm bis über 100 nm gemäß der Einsatzspannung.
    • n) Abscheiden und Dotieren des Materials der Gate-Elektrode.
    • o) Maskiertes oder unmaskiertes Zurückätzen des Materials der Gate-Elektrode bis unter die Siliziumoberkante.
    • p) Optional Versiegelung der Gate-Elektrode mit einer Diffussionsbarriere (abgeschiedenes Oxid, Nitrid, Mehrschichtsystem) zum Vermeiden eines Ausdiffundieren von Dotierstoffen.
    • q) Implantation und Ausdiffusion bzw. Ausheilen der Kanal- und Sourcezone, jeweils unmaskiert oder durch Feldoxid, Polysilizium oder eine eigene Fototechnik maskiert.
    • r) Abscheiden eines Dielektrikums zur Isolation von Gate- und Sourcemetallisierung.
    • s) Ätzen der Kontaktlöcher.
    • t) Abscheiden und Strukturieren der Metallisierung.
    • u) Optional Abscheiden und Strukturieren der Passivierung.
  • Beispiel D:
    • a) Bereitstellen eines n+-Grundsubstrats
    • b) Abscheiden einer n-epitaktischen Schicht mit einer Dotierstoffkonzentration vom 1 × 1014 cm–3 bis 1 × 1018 cm–3.
    • c) Ätzen der Gräben mit einer strukturierten Trenchmaske (Oxid, zum Beispiel TEOS 400 nm, Fotolack), Entfernen der Trenchmaske. Ausführung der Gräben als Streifen oder als Gitter einer Zellenstruktur.
    • d) Aufbringen einer ersten dielektrischen Schicht von wenigen nm bis einigen μm Dicke. Die erste dielektrische Schicht kann auch ein Mehrschichtsystem sein.
    • e) Aufbringen einer Hilfsschicht (zum Beispiel Fotolack) bis über die Siliziumkante und Rückätzen derselben bis unter die Unterkante der Kanalzone (p-Wanne); ist das Material der Hilfsschicht ein Fotolack, so erfolgt ein Postback.
    • f) Optional zusätzliches Maskieren einer Randkonstruktion.
    • g) Teilweises oder vollständiges Ätzen der ersten dielektrischen Schicht.
    • h) Entfernen der Hilfsschicht.
    • i) Optional Anwachsen eines Hilfsoxids bzw. einer Hilfsschicht.
    • j) Konformes Abscheiden der Feldelektrode (Polysilizium, Silizid) wobei die Schichtdicke der Abscheidung dicker ist als (Grabenweite/2 – Dicke der ersten dielektrischen Schicht im unteren Teil) und dünner als (Grabenweite/2 – Dicke der ersten dielektrischen Schicht im oberen Teil). Maskiertes isotropes Rückätzen, wobei das Material der Feldelektrode durch eine isotrope Rückätzung aus dem oberen Teil entfernt wird und im unteren Teil verbleibt.
    • k) Optional Entfernen der nicht durch die Feldelektrode maskierten ersten dielektrischen Schicht und Aufwachsen des Gateoxids gemäß der Einsatzspannung von wenigen nm bis über 100 nm.
    • l) Abscheiden und Dotieren des Materials der Gate-Elektrode (typischerweise Polysilizium).
    • m) Maskiertes oder unmaskiertes Zurückätzen des Materials der Gate-Elektrode bis unter die Siliziumoberkante.
    • n) Optional Versiegelung des Gatematerials mit einer Diffusionsbarriere (abgeschiedenes Oxid, Nitrid, Mehrschichtsystem).
    • o) Implantation und Ausdiffusion bzw. Ausheilen der Kanalzone und der Sourcezone, jeweils unmaskiert oder durch Feldoxid, Polysilizium oder eine eigene Fototechnik maskiert.
    • p) Abscheiden eines Dielektrikums zur Isolation von Gate- und Sourcemetallisierung.
    • q) Ätzen der Kontaktlöcher.
    • r) Abscheiden und Strukturieren der Metallisierungen.
    • s) Optional Abschalten und Strukturieren der Passivierung.
  • Beispiel E:
  • Wie Ausführungsbeispiel 1, jedoch wird die Feldelektrode nur wenig in den Graben zurückgeätzt. Die anschließende isotrope Oxidentfernung unterätzt das Oxid deutlich. Anwachsen eines Oxids im Zwischenraum zwischen Feldelektrode und epitaktischer Schicht. Einfüllen des Materials der Gate-Elektrode. Die Gate-Elektrode wird dabei abschnittsweise neben der Feldelektrode angeordnet.
  • Beispiel F: Teilschritt zum Füllen eines Grabens und Ausbildung einer dielektrischen Schicht (Oxidschicht) auf der Feldelektrode bei gleichzeitiger Ausprägung eines Gateoxids.
    • a) Abscheidung des Materials der Feldelektrode (Phosphordotiertes Polysilizium)
    • b) Rückätzen des Materials der Feldelektrode in den Graben hinein bis etwa zu einer Bodyhöhe.
    • c) Feuchtchemisches Ätzen der ersten dielektrischen Schicht (Feldplatte).
    • d) Reinigung (HF-B, Standard clean).
    • e) Oxidation von Gateoxid und Oxidschicht auf der Feldelektrode.
    • f) Abscheidung des Materials der Gate-Elektrode in den Graben.
    • g) Rückätzen des Materials der Gate-Elektrode (Polysilizium) bis unter die Grabenkante.
    • 1
    Grundsubstrat
    10
    Drainzone
    2
    Prozessschicht (epitaktische Schicht)
    20
    Substratoberfläche (Siliziumkante)
    201
    Body-Drainübergang
    21
    Driftzone
    22
    Kanalzone
    221
    Kanal
    23
    Sourcezone
    24
    Bodyverstärkungszone
    30
    Hartmaske
    301
    Oxidschicht
    302
    Oxidationsbarriere
    32
    strukturierte erste dielektrische Schicht
    321
    erste dielektrische Schicht
    322, 322'
    zweite dielektrische Schicht
    323
    dritte dielektrische Schicht
    33
    Gateoxid
    331
    Gate-Dielektrikumsschicht
    34
    Feldoxid
    35
    Zwischenoxid
    36
    Oxidschicht auf der Feldelektrode
    41
    Hochleitfähige Schicht
    42
    Diffusionsbarriere
    43
    erste Photolackschicht
    44
    zweite Photolackschicht
    45
    dritte Photolackschicht
    46
    erste Hilfsschicht (Photolack)
    47
    zweite Hilfsschicht (Photolack)
    51
    Drain-Anschlussmetallisierung
    52
    Gate-Anschlussmetallisierung
    53
    Source-Anschlussmetallisierung
    521
    Kontaktloch
    531
    Kontaktloch
    532
    Kontaktloch
    6, 6', 6''
    Graben (Trench)
    60
    Trench-Transistorzelle
    61
    Öffnung
    62
    Gate-Elektrode
    621
    abgeschiedenes Gate-Polysilizium
    622
    Gate-Randstruktur
    63
    Feldelektrode
    63'
    reduzierte Feldelektrode
    631
    abgeschiedenes Feld-Polysilizium
    632
    Feld-Randstruktur
    7
    Halbleitersubstrat
    71
    Übergang Kanalzone/Driftzone
    72
    Bodyhöhe
    b
    Abstand

Claims (11)

  1. Verfahren zur Herstellung einer Transistoranordnung mit mindestens einer Trench-Transistorzelle, bei welchem in eine Prozessschicht (2) eines Halbleitersubstrats (7) mindestens ein Graben (6) mit einer Weite dT eingebracht wird, der Graben (6) mindestens abschnittsweise mit einer ersten dielektrischen Schicht (321) ausgekleidet und auf durch die erste dielektrischen Schicht (321) ausgekleideten Abschnitten des Grabens (6) eine Feldelektrode (63) angeordnet wird, die erste dielektrische Schicht (321) durch einen Ätzschritt von nicht durch die Feldelektrode (63) abgedeckten Abschnitten der Grabenwandung sowie aus einem durch die Feldelektrode (63) und das Halbleitersubstrat (7) gebildeten Zwischenraum bis zu einer Bodyhöhe (72) des Grabens (6) entfernt wird, wobei die Bodyhöhe (72) mit einem Übergang Kanalzone/Driftzone (71) im Halbleitersubstrat (7) korrespondiert, eine Gate-Dielektrikumsschicht (33) an Abschnitten der Grabenwandung vorgesehen wird, eine zweite dielektrische Schicht (322) mindestens auf der Feldelektrode (63) angeordnet wird, der Graben (6) mit dem Material der Gate-Elektrode (62) angefüllt wird, wobei im Graben (6) auf der zweiten dielektrischen Schicht (322) eine Gate-Elektrode (62) vorgesehen und die Gate-Elektrode (62) auf Höhe der Kanalzone (22) neben Abschnitten der Feldelektrode (63) ausgeprägt wird, in der Prozessschicht (2) mindestens jeweils eine Driftzone (21), eine Kanalzone (22) und eine Sourcezone (23) ausgebildet werden, wobei das Vorsehen der zweiten dielektrischen Schicht (322) auf der Feldelektrode (63) und der Gate-Dielektrikumsschicht (33) gleichzeitig erfolgt und als eine Feuchtoxidation bei Anwesenheit von Sauerstoff und Wasserstoff ausgeführt wird, wobei das Material der Feldelektrode (63) mit einer höheren Rate oxidiert wird als das Material der Grabenwandung und ein Trockenoxidationsprozess anschließt, so dass die zweite dielektrische Schicht (322) an ihrer dünnsten Stelle mit einer höheren Schichtdicke ausgebildet wird als die Gate-Dielektrikumsschicht (33) an ihrer dünnsten Stelle sowie Oxiddünnungen (A, B, C) vermieden werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass sowohl die Kanalzone (22) als auch die Sourcezone (23) nach dem Einbringen des Grabens (6) durch Implantation, Aktivieren und/oder Diffusion ausgebildet werden.
  3. Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass die Kanalzone (22) und/oder die Sourcezone (23) nach einem Anordnen der Gate-Elektrode (62) ausgebildet werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das abschnittsweise Auskleiden des Grabens (6) mit einer ersten dielektrischen Schicht (321) folgende Schritte umfasst: mindestens abschnittsweises Aufbringen der ersten dielektrischen Schicht (321) auf der durch die Gräben (6) strukturierten Substratoberfläche (20), Aufbringen einer ersten Hilfsschicht (46) auf der ersten dielektrischen Schicht (321), wobei der Graben (6) vollständig mit dem Material der ersten Hilfsschicht (46) gefüllt wird, Entfernen von Abschnitten der ersten Hilfsschicht (46), wobei der Graben (6) bis zur Bodyhöhe (72) durch remanente Abschnitte der ersten Hilfsschicht (46) gefüllt bleibt, mindestens Reduzieren einer Schichtdicke ddS der ersten dielektrischen Schicht (321) in den nicht von den remanenten Abschnitten der ersten Hilfsschicht (46) abgedeckten Abschnitten und Entfernen der remanenten Abschnitte der ersten Hilfsschicht (46).
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass nach dem Entfernen von Abschnitten der ersten Hilfsschicht (46) aus dem Graben (6) im Graben oberhalb der Bodyhöhe (72) eine zweite, strukturierte Hilfsschicht (47) auf zur Kontaktierung der Gate- und der Feldelektrode (62, 63) vorgesehenen Abschnitten des Grabens (6) sowie auf anschließenden Bereichen der Substratoberfläche (20) vorgesehen wird, die erste dielektrische Schicht (321) in den weder von den remanenten Abschnitten der Hilfsschicht (46) noch von der zweiten Hilfsschicht (47) abgedeckten Abschnitten in ihrer Schichtdicke reduziert oder entfernt wird und anschließend die remanenten Abschnitte der Hilfsschicht (46) und der zweiten Hilfsschicht (47) entfernt werden.
  6. Verfahren nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass nach dem Entfernen der remanenten Abschnitte der ersten Hilfsschicht (46) die Gräben (6) vollständig mit der ersten dielektrischen Schicht (321) ausgekleidet sind, die in einem oberen, sich zwischen der Bodyhöhe (72) und der Substratoberfläche (20) erstreckenden Bereich des Grabens (6) eine Schichtdicke do und in einem unteren Bereich des Grabens (6) eine Schichtdicke du aufweist, wobei du > do ist, und das Einbringen der Feldelektrode (63) folgende Schritte umfasst: konformes Abscheiden des Materials der Feldelektrode (63) in einer Schichtdicke dA für die gilt: dA > (dT/2 – du) und dA < (dT/2 – do) (dT = Grabenweite) und isotropes Rückätzen des Materials der Feldelektrode (63), wobei das Material mindestens gerade vollständig aus dem oberen Bereich des Grabens (6) entfernt wird.
  7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass das Material der ersten Hilfsschicht (46) ein Photolack ist, der vor dem abschnittsweisen Entfernen der ersten dielektrischen Schicht (321) einem Postbake-Prozess unterzogen wird.
  8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass vor dem Aufbringen der ersten Hilfsschicht (46) ein Haftvermittler aufgebracht und der Haftvermittler vor dem Einbringen der Feldelektrode (63) entfernt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die erste dielektrische Schicht (321, 322) mindestens abschnittsweise als thermisches Oxid, abgeschiedenes Oxid, Nitrid, Oxinitrid oder als eine Mehrschichtstruktur vorgesehen wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Material der Feldelektrode (63) und/oder der Gate-Elektrode (62) mindestens abschnittsweise mit einer hochleitfähigen Komponente vorgesehen wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass ein Silizid als hochleitfähige Komponente vorgesehen wird.
DE10234996A 2002-03-19 2002-07-31 Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode Expired - Lifetime DE10234996B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10234996A DE10234996B4 (de) 2002-03-19 2002-07-31 Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
TW092103713A TWI248136B (en) 2002-03-19 2003-02-21 Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US10/392,024 US7005351B2 (en) 2002-03-19 2003-03-19 Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
DE10341592A DE10341592B4 (de) 2002-07-31 2003-09-09 Leistungstransistor mit besonders ausgeformter Gate- und Feldelektrode
US10/666,228 US7091573B2 (en) 2002-03-19 2003-09-18 Power transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10212148.6 2002-03-19
DE10212148 2002-03-19
DE10234996A DE10234996B4 (de) 2002-03-19 2002-07-31 Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode

Publications (2)

Publication Number Publication Date
DE10234996A1 DE10234996A1 (de) 2003-10-16
DE10234996B4 true DE10234996B4 (de) 2008-01-03

Family

ID=28050710

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10234996A Expired - Lifetime DE10234996B4 (de) 2002-03-19 2002-07-31 Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode

Country Status (1)

Country Link
DE (1) DE10234996B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024949B3 (de) * 2008-05-23 2009-12-10 Infineon Technologies Ag Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345494B4 (de) * 2003-09-30 2016-04-07 Infineon Technologies Ag Verfahren zur Bearbeitung eines dünnen Halbleitersubstrats
DE102004005774B4 (de) 2004-02-05 2006-09-28 Infineon Technologies Ag Verfahren zur Herstellung von Gateelektroden in einem Feldplattentrench-Transistor sowie Feldplattentrench-Transistor
US7183610B2 (en) 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
DE102005041108B3 (de) 2005-08-30 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
KR100764439B1 (ko) * 2006-04-25 2007-10-05 주식회사 하이닉스반도체 반도체 소자의 형성 방법
DE102006026943B4 (de) * 2006-06-09 2011-01-05 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
DE102006030225B4 (de) * 2006-06-30 2012-04-05 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Trench-Transistors und Trench-Transistor
US7833862B2 (en) 2008-03-03 2010-11-16 Infineon Technologies Austria Ag Semiconductor device and method for forming same
US7674678B2 (en) * 2008-05-05 2010-03-09 Infineon Technologies Austria Ag Method for producing a transistor component having a field plate
US8421196B2 (en) 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
US8476136B2 (en) * 2010-12-14 2013-07-02 Stmicroelectronics S.R.L. Method and a structure for enhancing electrical insulation and dynamic performance of MIS structures comprising vertical field plates
US20130001678A1 (en) * 2011-06-29 2013-01-03 Stmicroelectronics S.R.L. High breakdown voltage semiconductor device with an insulated gate formed in a trench, and manufacturing process thereof
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9570576B2 (en) 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation
US9218958B2 (en) 2013-12-10 2015-12-22 Infineon Technologies Ag Method for forming a semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242845A (en) * 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
WO1997000536A1 (en) * 1995-06-14 1997-01-03 Totem Semiconductor Ltd Semiconductor device fabrication
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
US6198127B1 (en) * 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
WO2001071817A2 (en) * 2000-03-17 2001-09-27 General Semiconductor, Inc. Dmos transistor having a trench gate electrode and method of making the same
EP1170803A2 (de) * 2000-06-08 2002-01-09 Siliconix Incorporated MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242845A (en) * 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
WO1997000536A1 (en) * 1995-06-14 1997-01-03 Totem Semiconductor Ltd Semiconductor device fabrication
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6198127B1 (en) * 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
WO2001071817A2 (en) * 2000-03-17 2001-09-27 General Semiconductor, Inc. Dmos transistor having a trench gate electrode and method of making the same
EP1170803A2 (de) * 2000-06-08 2002-01-09 Siliconix Incorporated MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024949B3 (de) * 2008-05-23 2009-12-10 Infineon Technologies Ag Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
US9520463B2 (en) 2013-07-31 2016-12-13 Infineon Technologies Austra AG Super junction semiconductor device including edge termination

Also Published As

Publication number Publication date
DE10234996A1 (de) 2003-10-16

Similar Documents

Publication Publication Date Title
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE10203164B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19845003C1 (de) Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE10211690A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005030875A1 (de) Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
EP1417707A2 (de) Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich
DE102011053147A1 (de) Grabenstrukturen in direktem kontakt
DE19507146C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE102005012217A1 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
DE10210138B4 (de) Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
AG Has addition no.

Ref document number: 10341592

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R071 Expiry of right