CN104335332B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104335332B
CN104335332B CN201380028017.1A CN201380028017A CN104335332B CN 104335332 B CN104335332 B CN 104335332B CN 201380028017 A CN201380028017 A CN 201380028017A CN 104335332 B CN104335332 B CN 104335332B
Authority
CN
China
Prior art keywords
layer
film
insulating barrier
sio
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380028017.1A
Other languages
English (en)
Other versions
CN104335332A (zh
Inventor
富安秀
富安一秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104335332A publication Critical patent/CN104335332A/zh
Application granted granted Critical
Publication of CN104335332B publication Critical patent/CN104335332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置(100)包括基板(10)和设置在基板上的TFT，TFT包括：栅极电极(12)；与栅极电极相对的氧化物半导体层(14)；与氧化物半导体层连接的源极电极(16)和漏极电极(18)；和与源极电极和漏极电极的至少一部分相接触的绝缘层(22)，绝缘层(22)包括与源极电极和漏极电极的至少一部分相接触的下侧区域(22b)和位于下侧区域的上方的上侧区域(22a)，下侧区域(22b)的氢含有率大于上侧区域(22a)的氢含有率。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体等制作的半导体装置(例如，有源矩阵基板)及其制造方法。
背景技术
液晶显示装置等中使用的有源矩阵基板按每像素形成有薄膜晶体管(Thin FilmTransistor，以下，“TFT”)等开关元件。作为这样的开关元件，历来广泛使用以非晶硅膜为活性层的TFT(以下，称为“非晶硅TFT”)和以多晶硅膜为活性层的TFT(以下，称为“多晶硅TFT”)。
近年来，作为TFT的活性层的材料，正在尝试使用非晶硅和多晶硅以外的材料。例如，在专利文献1中记载有使用InGaZnO(由铟、镓、锌构成的氧化物)等氧化物半导体膜形成TFT活性层的液晶显示装置。将这样的TFT称为“氧化物半导体TFT”。
氧化物半导体与非晶硅相比能够以更高速动作。此外，氧化物半导体膜能够利用比多晶硅膜更简便的工艺形成，因此在需要大面积的装置中也能够应用。因此，作为能够抑制制造工序数和制造成本地进行制造的、进行更高性能的开关动作的有源元件在显示装置中的利用在进展。
此外，由于氧化物半导体的电子迁移率高，因此即使与现有的非晶硅TFT相比使尺寸小型化，也能够获得同等以上的性能。因此，使用氧化物半导体TFT，能够减少显示装置等的显示区域中的TFT的占有面积，其结果是，能够提高像素数值孔径。因此，能够通过进行更高亮度的显示或抑制背光源的光量来实现低电力消耗。
例如，在智能手机等中使用的小型、高精细的液晶显示装置中，由于配线的最小宽度限制(工艺规则)等而不容易提高像素的数值孔径。因此，如果使用氧化物半导体TFT提高像素数值孔径，则能够抑制消耗电力并实现高精细的显示，因此有利。
现有技术文献
专利文献
专利文献1：国际公开第2009/075281号
专利文献2：日本特开2011-100990号公报
发明内容
发明所要解决的问题
在氧化物半导体TFT的制造工艺中，为了提高元件特性，通常施加比较高温(例如，约300℃以上)的热处理(退火处理)(例如，专利文献2)。
该热处理如在专利文献2中也记载的那样，有时还在形成以覆盖氧化物半导体层和/或源极、漏极电极的方式设置的钝化层(保护层)之后进行。如果源极、漏极电极被钝化层覆盖，则能够防止在热处理时它们的表面发生氧化而高电阻化。
但是，通过本发明的发明人了解到：当在设置钝化层之后进行上述热处理时，由于源极、漏极电极的材料与钝化层的材料的组合，存在它们被剥离的(产生钝化层的膜剥离的)问题。另外，这样的膜剥离的问题并不限定于源极、漏极电极，是在其它金属配线与绝缘层之间只要进行高温下的热处理就也可能产生的问题。
本发明是为了解决上述问题而完成的发明，其目的在于稳定提供高性能的半导体装置。
用于解决问题的方式
本发明的实施方式的半导体装置包括：基板；设置在上述基板上的TFT，上述TFT具有栅极电极、以隔着栅极绝缘膜与上述栅极电极相对的方式配置的半导体层、以及与上述半导体层电连接的源极电极和漏极电极；和形成在上述源极电极和漏极电极上的绝缘层，上述绝缘层包括：与上述源极电极和漏极电极的上表面中的至少一部分相接触的下侧区域；和位于上述下侧区域的上方的上侧区域，上述下侧区域的氢含有率大于上述上侧区域的氢含有率。
在一个实施方式中，上述源极电极和漏极电极中的至少一个电极的与上述绝缘层相接触的面包含Cu或Mo。
在一个实施方式中，上述绝缘层的上述下侧区域包含SiO2。
在一个实施方式中，上述半导体层为氧化物半导体层。
在一个实施方式中，上述氧化物半导体层为In-Ga-Zn-O类半导体层。
在一个实施方式中，上述绝缘层为覆盖上述TFT的钝化层。
在一个实施方式中，在上述半导体层上还具有在和上述源极电极与上述漏极电极的间隙对应的位置形成的沟道保护层。
本发明的实施方式的半导体装置的制造方法包括：准备基板的工序；在上述基板上形成TFT的工序，上述TFT具有栅极电极、以隔着栅极绝缘膜与上述栅极电极相对的方式配置的半导体层、以及与上述半导体层电连接的源极电极和漏极电极；形成与上述源极电极和漏极电极的上表面中的至少一部分相接触的绝缘层的工序；和在形成上述绝缘层的工序之后进行热处理的工序，在形成上述绝缘层的工序中，以与上述源极电极和上述漏极电极相接触的区域的上述氢含有率高于与上述源极电极和上述漏极电极分离的区域的上述氢含有率的方式形成上述绝缘层。
在一个实施方式中，上述半导体层为氧化物半导体层。
在一个实施方式中，上述氧化物半导体层为In-Ga-Zn-O类半导体层。
在一个实施方式中，上述热处理在200℃～400℃进行。
在一个实施方式中，形成上述绝缘层的工序包括使用SiH4气体和N2O气体形成SiO2层的工序，在形成上述SiO2层的工序中，使SiH4/N2O流量比变化。
在一个实施方式中，形成上述绝缘层的工序包括利用CVD法形成SiO2层的工序，在形成上述SiO2层的工序中，使上述CVD法中的高频电压的输出变化。
在一个实施方式中，形成上述绝缘层的工序包括利用CVD法形成SiO2层的工序，在形成上述SiO2层的工序中，使上述CVD法中的成膜压力变化。
在一个实施方式中，形成上述绝缘层的工序包括：利用CVD法形成下层绝缘层的工序；和在上述下层绝缘层上利用溅射法形成上层绝缘层的工序，以上述下层绝缘层的氢含有率高于上述上层绝缘层的氢含有率的方式形成上述下层绝缘层和上述上层绝缘层。
发明的效果
根据本发明的实施方式的半导体装置，能够获得确保金属配线和与之相接触的绝缘层的紧贴性并且具有良好的元件特性的TFT。
附图说明
图1是表示比较例的氧化物半导体TFT的截面图。
图2是表示本发明的实施方式1的氧化物半导体TFT的截面图。
图3是表示本发明的实施方式的氧化物半导体TFT的制造工序的截面图，(a)～(e)分别表示不同的工序。
图4是表示本发明的实施方式2的氧化物半导体TFT的截面图。
图5是表示本发明的实施方式2的氧化物半导体TFT的制造工序之一的截面图。
图6是表示氢脱离量与膜剥离的发生率的关系的图，(a)是关于SiH4的流量的图，(b)是关于RF功率的图，(c)是关于成膜压力的图。
图7是表示本发明的实施方式3的显示装置用的TFT基板的结构的平面图。
具体实施方式
首先，对在高温热处理时可能产生的、金属配线上的绝缘层(绝缘膜)的膜剥离的问题进行说明。
近年来，源极配线(包括源极电极和漏极电极)存在为了低电阻化而利用包含Cu(铜)、Mo(钼)的金属膜形成的情况。例如正在研究在透明氧化物半导体采用令源极配线为层叠结构(例如由上层Cu/下层Ti构成的层叠结构)的工艺。而且，源极配线通常被包括氧化硅层(SiOx层)、氮化硅层(SiNx层)的绝缘层覆盖。
例如在为底栅型TFT的情况下，源极电极和漏极电极被作为保护层的绝缘层(钝化层)覆盖。该钝化层多以还覆盖半导体层的方式形成，在氧化物半导体TFT中，能够通过利用SiOx层形成钝化层，防止半导体层中的氧向钝化层侧移动从而使截止电流变高或阈值电压为负的情况。
但是，本发明的发明人了解到：在源极配线的表面由Cu(铜)等形成的情况下，如果在形成钝化层(例如SiO2类：SiH4+N2O)之后实施高温退火，则可能在源极配线与钝化层的界面发生钝化层的膜剥离。
发生膜剥离的原因被认为是因为：在具有包含Cu的表面的金属配线(源极配线)与绝缘层相接触的情况下，如果绝缘层所含的氢的量少，则能够更容易地在表面形成Cu2O等。如果以容易形成Cu2O的(生成的Cu2O的绝对量多的)成膜条件形成绝缘层，则例如在被实施300℃以上的高温热处理时可能发生膜剥离(参照图6(a)～(c))。
针对该问题，本发明的发明人进行了锐意研究，结果发现，为了适当地防止绝缘层的膜剥离，优选使与金属配线相接触的绝缘层含有比较多的氢。
但是，在氧化物半导体TFT中一般不设置含氢多的绝缘层。这是因为，如果在氧化物半导体层中含有多的氢，则存在氧化物半导体元件的元件特性发生劣化的问题。例如，在专利文献2中记载有为了使氧化物半导体层脱氢而进行退火处理的内容。
图1表示比较例的氧化物半导体TFT900的结构。比较例的氧化物半导体TFT900在基板10上具有栅极电极12、栅极绝缘膜20和氧化物半导体层14，在氧化物半导体层14连接有相互分离的源极电极16和漏极电极18。源极电极16和漏极电极18具有层叠结构，在下层电极16b、18b上层叠有上层电极16a、18a。此外，下层电极16b、18b包含Ti，上层电极16a、18a包含Cu。以与该Cu上层电极16a、18a相接触的方式形成有钝化层92。
钝化层92以使氢含有率尽量少的方式形成。如果在钝化层92含氢多的环境下形成氧化物半导体TFT，则存在氢被摄入氧化物半导体层，使得元件特性降低的问题。但是，在钝化层92的氢含有率少时，例如在300℃以上的温度进行退火时发生膜剥离92x。
对此，在本发明的实施方式中，采用如下结构：以与具有包含Cu和/或Mo等的表面的金属配线相接触的方式设置含有比较多的氢的绝缘层，且在与金属配线不相接触的部分设置含有比较少的氢的绝缘层。
图2表示本发明的实施方式的氧化物半导体TFT100的结构。在图示的方式中，设置有由氢含有率彼此不同的两个层的绝缘层22a、22b构成的绝缘层22。另外，在氧化物半导体TFT100，作为钝化层设置的绝缘层22以外的构成要素与图1所示的比较例的氧化物半导体TFT900相同，因此，此处标注相同的参照附图标记并省略说明。
在氧化物半导体TFT100，绝缘层22中的作为与金属配线(此处为源极电极16和漏极电极18)相接触的部分的下层绝缘层22b含有的氢比较多。另一方面，在下层绝缘层22b上形成的上层绝缘层22a与下层绝缘层22b相比氢的含有率少。即，绝缘层22的氢含有率在厚度方向上并不均匀，在绝缘层22，在靠近金属配线的区域形成氢含有率比较多的区域，在与金属配线分离的区域形成氢含有率比较少的区域。
另外，在绝缘层22，氢含有率不同的区域也可以设置三层以上。此外，在图1中，这些区域图示为层叠结构，但是并不一定形成层状的区域。例如，绝缘层22也可以为随着从金属配线离开而氢含有率逐渐减少的绝缘层。
在设置于金属配线16、18上的绝缘层22，以与金属配线16、18相接触的方式形成氢含有率比较高的区域(下层绝缘层22b)，由此防止在高温退火时产生膜剥离。此外，能够通过在下层绝缘层22b的上层设置氢含有率比较少的区域(下层绝缘层22a)，适当地保护氧化物半导体TFT，并且抑制元件特性的劣化。
为了使在金属配线(例如，源极电极、漏极电极)上形成的绝缘层的含有氢量变化，使绝缘层的成膜条件变化即可。例如，在作为绝缘层22形成SiO2膜的情况下，通过使作为原料气体(反应气体)导入反应室(腔室)内的SiH4(硅烷)气体与N2O(一氧化二氮)气体的流量比(SiH4/N2O比)变化，能够使形成的SiO2膜的氢含有率在厚度方向变化。此外，使SiH4气体与N2O气体的反应性变化，控制反应室内的未反应的SiH4的量，由此也能够调节SiO2膜的氢含有率。
此外，也可以不像上述那样以改变成膜条件的方式连续地形成氢含有率不同的绝缘层22(下层绝缘层22b和上层绝缘层22a)，而使用不同的制造工艺形成下层绝缘层22b和上层绝缘层22a。例如，也可以利用CVD法形成下层绝缘层22b，利用溅射法形成上层绝缘层22a。
另外，历来已知将覆盖氧化物半导体TFT的保护膜形成为多层结构。例如，在专利文献2中，记载有设置利用SiO2形成与氧化物半导体层相接触的一侧，利用SiN2膜形成其上层的多层结构的保护膜的技术。但是，现有的绝缘层不是氢含有率在厚度方向上变化的绝缘层，不是能够提高与相接触的金属配线层的紧贴性的多层膜。
以下，对图2所示的实施方式1的氧化物半导体TFT100的制造方法进行说明。
图3(a)～(e)分别表示氧化物半导体TFT100的制造工序。
首先，如图3(a)所示那样准备透明基板10。作为透明基板10，能够使用玻璃基板、硅基板、具有耐热性的塑料基板或树脂基板等。作为塑料基板或树脂基板，能够列举包含聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜树脂(PES)、丙烯、聚酰亚胺等的基板。
接着，在透明基板10上以50nm～300nm的厚度形成用于形成栅极配线12等的导电膜。作为导电膜，能够适当使用铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物。此外，也可以将这多个层层叠形成。
在本实施方式中，利用溅射法，按膜厚300nm形成具有铝(Al)与钛(Ti)的层叠结构的导电膜，之后，在光刻工序中，使用包含抗蚀剂的掩模将导电膜加工为所期望的形状，由此形成栅极电极12等。在制作显示装置用的有源矩阵基板(参照图7)的情况下，也可以与栅极电极12同时地形成栅极总线和/或辅助电容配线。
之后，如图3(b)所示那样在栅极电极12上形成栅极绝缘膜20。栅极绝缘膜20能够适当使用氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiOxNy)(x＞y)、氮化氧化硅(SiNxOy)(x＞y)等形成。
另外，为了防止来自基板10的杂质等的扩散，也可以设置下侧栅极绝缘膜。下侧栅极绝缘膜能够使用氮化硅(SiNx)、氮化氧化硅(SiNxOy)(x＞y)等形成。此外，设置在下侧栅极绝缘膜上的上侧栅极绝缘膜能够使用氧化硅(SiOx)、氧化氮化硅(SiOxNy)(x＞y)、等形成。为了以更低成膜温度形成栅漏电流少的致密的绝缘膜，在绝缘膜中混入稀有气体元素即可。在本实施方式中，作为反应气体使用SiH4(硅烷)、NH3(氨)，作为下侧栅极绝缘膜形成有膜厚100nm～400nm的氮化硅膜，作为上侧栅极绝缘膜层叠形成有膜厚50～100nm的氧化硅膜。
之后，如图3(c)所示那样，利用溅射法按30～100nm的厚度在栅极绝缘膜20上形成氧化物半导体膜，在对其进行光刻的工序中，通过使用抗蚀剂掩模进行蚀刻，形成所期望的形状(典型的是岛状)，由此能够获得氧化物半导体层14。形成氧化物半导体层14之后，也可以对氧化物半导体层14的表面实施氧等离子体处理等。
作为氧化物半导体层14的材料，能够使用InGaO3(ZnO)5、氧化镁锌(MgxZn1-xO)、氧化镉锌(CdxZn1-xO)、氧化镉(CdO)、In-Ga-Zn-O类的非晶氧化物半导体中的任一种。此外，能够使用添加有1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的ZnO的非晶质(amorphous)状态、多晶状态、或非晶质状态与多晶状态混合存在的微晶状态的结构。当然也可以不添加杂质元素。
如上所述，氧化物半导体层14例如包含In-Ga-Zn-O类的半导体(以下，简称为“In-Ga-Zn-O类半导体”。)。此处，In-Ga-Zn-O类半导体为In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组成比)并无特别限定，例如包括In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。
氧化物半导体层不限定于In-Ga-Zn-O类半导体层。例如氧化物半导体层还可以含有Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO)、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。
之后，如图3(d)所示那样，在氧化物半导体层14上形成导电膜，在光刻工序中使用抗蚀剂掩模将导电膜加工为所期望的形状，由此形成源极电极16和漏极电极18。此处，作为导电膜，能够适当地使用钼(Mo)、铜(Cu)、钛(Ti)等金属或其合金，或者其金属氮化物。在本实施方式中，形成有上层电极16a、18a包含Cu、下层电极16b、18b包含Ti的层叠结构的源极电极16和漏极电极18。
另外，源极和漏极电极16、18也可以包括由铟锡氧化物(ITO)、铟锌氧化物(IZO)、包含氧化硅的铟锡氧化物(ITSO)、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氮化钛等具有透光性的材料构成的层。不过，在本实施方式中，源极和漏极电极16、18的表面由Cu或Mo形成。
此外，光刻工序中的蚀刻工艺为干蚀刻和湿蚀刻中的任一种均可。不过，在处理大面积基板时，适用线宽度尺寸偏移少的干蚀刻。
接着，如图3(e)所示那样，以覆盖薄膜晶体管的整个面的方式形成作为保护层的绝缘层(钝化层)22。该绝缘层22也可以为使用SiH4与N2O的混合气体作为反应气体、利用CVD法成膜的氧化硅膜(SiOx)。
在本实施方式中，在形成绝缘层22的工序中，中途改变成膜条件。更具体而言，改变SiH4/N2O流量比、RG功率或成膜压力。当然也可以改变多个成膜条件。由此，能够形成膜质不同的氧化硅(SiOx)膜。
图6(a)～(c)是表示在利用等离子体CVD法进行成膜的情况下，分别改变SiH4/N2O流量比、RF功率(为了产生等离子体而对电极施加的高频电压的输出)、成膜压力(反应室内的压力)时发生的膜剥离(Cu配线上的SiO2膜(PAS))的发生的比例和氢脱离量的图表(左侧)。另外，在各图的右侧，为了参考记载有被氧脱离量的图表。另外，图表中的氢脱离量和氧脱离量表示使用升温脱离气体分析法(Thermal Desorption Spectroscopy)对在基板上形成的SiO2膜进行评价得到的结果。
从图6(a)可知，当提高SiH4量、提高SiH4/N2O流量比时，H2含有量增加，并且绝缘层(PAS膜)的膜剥离减少。这被认为是因为，通过相对地增加SiH4的量，反应室内的氢量增加并且形成的绝缘层的氢含有率增大，作为结果，抑制CuO2等的金属氧化膜在金属配线上形成。这样，在金属配线上形成氢含有率比较多的绝缘层时，膜剥离的发生减少。
此外，从图6(b)和(c)可知，在利用CVD法使用SiH4和N2O作为原料气体在基板上沉积SiO2膜时，通过改变RF功率或成膜压力来使氢含有量变化。
在氢含有量多的成膜条件下(即，在RF功率比较小的情况下或成膜压力比较小的情况下)，抑制反应气体的反应，在反应室内存在未反应的SiH4气体。从而认为：在这样的条件下成膜时，形成含氢多的绝缘层，抑制CuO2等的金属氧化膜的生成，从而难以发生膜剥离。
因此，在形成绝缘层22的工序中，在形成与源极电极和漏极电极16、18相接触的初始的绝缘层时，以SiH4/N2O比高的条件对绝缘层进行成膜，之后，使SiH4/N2O比降低，对绝缘层进行成膜，由此，能够形成氢含有率比较高的下层绝缘层22b和氢含有率比较低的上层绝缘层22a。此外，在初期以SiH4气体与N2O气体的反应性比较低的成膜条件(RF功率或成膜压力比较低的状态)下形成下层绝缘层22b，之后以SiH4气体与N2O气体的反应性比较高的成膜条件形成上层绝缘层22a，也能够形成氢含有率不同的绝缘层22。
绝缘层22也可以具有其它方式。例如，也可以为如下情形：下层绝缘层22b为利用CVD法形成的SiO2膜，上层绝缘层22a为利用溅射法形成的SiO2。在这种情况下，也能够通过适当地设定成膜条件，使下层绝缘层22b的氢含有率大于上层绝缘层22a的氢含有率。
之后，通过在约350℃对基板整个面进行热处理，能够提高氧化物半导体TFT的元件特性和可靠性。热处理优选在200～400℃的温度进行，更优选在250～350℃的温度进行。
此时，在本实施方式的氧化物半导体TFT100，包含Cu的金属配线的上层16a、18a与氢含有率比较多的下层绝缘层22b相接触，因此即使在上述那样的温度进行热处理时也能够抑制绝缘层22的剥离的发生。
以上，对氧化物半导体TFT100的制造方法进行了说明，在制作用于显示装置的有源矩阵基板(参照图7)的情况下，在绝缘层22上形成有由感光性有机绝缘膜等形成的层间绝缘膜(平坦化膜)24，此外，在层间绝缘膜24上形成有由ITO和/或IZO(铟锌氧化物)等形成的透明像素电极30。如图7所示，透明像素电极30在贯通层间绝缘膜24和绝缘层22的接触孔28中，经由连接部18’与漏极电极18电连接。
图4表示实施方式2的氧化物半导体TFT200。本实施方式的氧化物半导体TFT200与实施方式1的氧化物半导体TFT100的不同点在于，在氧化物半导体层14上形成有沟道保护层26。氧化物半导体TFT200能够在图3(a)～(e)所示的实施方式1的制造方法中，在如图3(c)所示那样形成氧化物半导体层14之后，如图5所示那样追加形成沟道保护层26的工序来进行制作。
沟道保护层26在形成图3(d)所示的源极电极16和漏极电极18的工序中作为蚀刻阻挡层发挥作用，因此形成源极电极16和漏极电极18时的对氧化物半导体层14的损害减少。
沟道保护层26能够适当地使用氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiOxNy)(x＞y)、氮化氧化硅(SiNxOy)(x＞y)等形成。另外，沟道保护层26由于与氧化物半导体层14相接触，所以优选由SiOx形成，该沟道保护层26可以具有与在其上形成的绝缘层22b不同的性质(氢含有率等)。
图7表示具备实施方式1的氧化物半导体TFT100的TFT基板300(实施方式3)的结构。TFT基板300例如在液晶显示装置中使用，能够通过在TFT基板300与对置基板(未图示)之间密封并保持液晶层而获得液晶显示装置。
如图7所示，TFT基板300包括在水平方向上延伸的栅极总线2、在与该栅极总线2交叉的方向(典型的是垂直方向)上延伸的源极总线4和在相邻的栅极总线2之间延伸的辅助电容总线6。此外，在栅极总线2与源极总线4的交叉部附近，设置有实施方式1的氧化物半导体TFT100。氧化物半导体TFT100的栅极电极12与栅极总线2形成为一体，源极电极14与源极总线4形成为一体。
此外，作为漏极电极18的延长部设置有连接部18’，在该连接部18’，在层间绝缘膜24(参照图3(e))上形成的像素电极30与漏极电极18电连接。
以上，对本发明的实施方式进行了说明，当然还能够进行各种改变。例如，在上述说明中对栅极电极配置在半导体层的下层的底栅型TFT进行了说明，但是还能够使用具有顶栅结构的TFT。在顶栅结构的TFT中，在半导体层的上方隔着栅极绝缘膜形成栅极电极，此外，形成经由接触孔与半导体层连接的源极电极、漏极电极，以覆盖它们的方式设置有作为保护层的绝缘层。在这种情况下也为如下情形：在源极电极和漏极电极的表面由Cu和/或Mo形成的情况下，通过有选择地提高与该源极电极和漏极电极相接触的区域的绝缘层的氢含有率，能够防止膜剥离并实现良好的元件特性。
此外，在上述说明中对半导体层的上表面与源极电极和漏极电极相接触的方式进行了说明，也可以应用于通过先制作源极电极和漏极电极，以跨越该源极电极和漏极电极的方式形成半导体层而获得的底接触结构的TFT。这样的结构在专利文献1的图4(顶栅-底接触)等中有所记载。此外，在专利文献2的图3(A)中记载有底栅-底接触结构的TFT。本发明还能够应用于上述那样的结构，通过使在期望低电阻的金属配线上形成的液晶层的氢含有率在厚度方向上变化，能够获得确保膜紧贴性并具有良好的元件特性的TFT。
此外，在上述说明中对用于液晶显示装置的有源矩阵基板进行了说明，还能够制作用于有机EL显示装置的有源矩阵基板。在有机EL显示装置中，按每像素设置的发光元件包括有机EL层、开关用TFT和驱动用TFT，能够在该TFT中使用本发明的实施方式的半导体装置。进一步，通过将TFT排列为矩阵状、作为选择晶体管使用，还能够构成存储元件(氧化物半导体薄膜存储器)。
产业上的可利用性
本发明的实施方式的半导体装置及其制造方法能够优选用作显示装置用的TFT基板及其制造方法等。
附图标记的说明
100 TFT基板
2 栅极总线
4 源极总线
6 辅助电容总线
10 透明基板
12 栅极电极
14 氧化物半导体层
16 源极电极
18 漏极电极
20 栅极绝缘膜
22 绝缘层(钝化层)
24 层间绝缘膜(平坦化膜)
26 沟道保护层
28 接触孔
30 像素电极

Claims (6)

1.一种半导体装置的制造方法，其特征在于，包括：
准备基板的工序；
在所述基板上形成TFT的工序，所述TFT具有栅极电极、以隔着栅极绝缘膜与所述栅极电极相对的方式配置的半导体层、以及与所述半导体层电连接的源极电极和漏极电极；
形成与所述源极电极和漏极电极的上表面中的至少一部分相接触的绝缘层的工序；和
在形成所述绝缘层的工序之后进行热处理的工序，
在形成所述绝缘层的工序中，以与所述源极电极和所述漏极电极相接触的区域的氢含有率高于与所述源极电极和所述漏极电极分离的区域的氢含有率的方式形成所述绝缘层，
形成所述绝缘层的工序包括使用SiH4气体与N2O气体形成SiO2层的工序，
形成所述SiO2层的工序包括：
形成下层绝缘层的工序；和
在所述下层绝缘层上形成氢含有率比所述下层绝缘层低的上层绝缘层的工序，
与形成所述下层绝缘层的工序相比，在形成所述上层绝缘层的工序中SiH4/N2O的流量比设定得更低。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体层为氧化物半导体层。
3.如权利要求2所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体层为In-Ga-Zn-O类半导体层。
4.如权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于：
所述热处理在200℃～400℃进行。
5.如权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于：
形成所述SiO2层的工序是利用CVD法形成SiO2层的工序，
在形成所述SiO2层的工序中，与形成所述下层绝缘层的工序相比，在形成所述上层绝缘层的工序中所述CVD法中的高频电压设定得更高。
6.如权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于：
形成所述SiO2层的工序是利用CVD法形成SiO2层的工序，
在形成所述SiO2层的工序中，与形成所述下层绝缘层的工序相比，在形成所述上层绝缘层的工序中所述CVD法中的成膜压力设定得更高。
CN201380028017.1A 2012-05-28 2013-04-26 半导体装置及其制造方法 Active CN104335332B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012121018 2012-05-28
JP2012-121018 2012-05-28
PCT/JP2013/062442 WO2013179837A1 (ja) 2012-05-28 2013-04-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104335332A CN104335332A (zh) 2015-02-04
CN104335332B true CN104335332B (zh) 2017-09-05

Family

ID=49673041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380028017.1A Active CN104335332B (zh) 2012-05-28 2013-04-26 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US20150171220A1 (zh)
CN (1) CN104335332B (zh)
TW (1) TWI585864B (zh)
WO (1) WO2013179837A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799772B2 (en) * 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP2015115524A (ja) * 2013-12-13 2015-06-22 大日本印刷株式会社 インプリントモールドの製造方法
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
US9646886B1 (en) 2015-12-30 2017-05-09 International Business Machines Corporation Tailored silicon layers for transistor multi-gate control
JP6789177B2 (ja) * 2017-06-02 2020-11-25 株式会社東芝 半導体装置
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204575A (ja) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd 薄膜半導体装置およびその製造方法
JPH04111362A (ja) * 1990-08-30 1992-04-13 Canon Inc 薄膜トランジスタとその製造方法
JP3422096B2 (ja) * 1994-09-22 2003-06-30 ソニー株式会社 薄膜半導体装置の製造方法
JPH0922795A (ja) * 1995-07-04 1997-01-21 Sony Corp プラズマｃｖｄ装置およびプラズマｃｖｄ方法
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
JP3378415B2 (ja) * 1995-09-14 2003-02-17 株式会社東芝 薄膜トランジスタとそれを用いた液晶表示装置
JP2002217199A (ja) * 2001-01-19 2002-08-02 Fujitsu Ltd 金属表面の処理方法及び半導体装置の製造方法
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
CN100497730C (zh) 2006-12-20 2009-06-10 昆明物理研究所 一种多孔SiO2薄膜的制备方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
JP2011108739A (ja) * 2009-11-13 2011-06-02 Dainippon Printing Co Ltd 薄膜トランジスタ基板、その製造方法及び画像表示装置
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
TW201322456A (zh) * 2011-11-25 2013-06-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
WO2014017406A1 (ja) * 2012-07-27 2014-01-30 シャープ株式会社 半導体装置およびその製造方法
CN102800709B (zh) * 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置

Also Published As

Publication number Publication date
WO2013179837A1 (ja) 2013-12-05
US20160064217A1 (en) 2016-03-03
CN104335332A (zh) 2015-02-04
US20150171220A1 (en) 2015-06-18
TW201351510A (zh) 2013-12-16
US9508544B2 (en) 2016-11-29
TWI585864B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
US20240030353A1 (en) Semiconductor device and manufacturing method thereof
US11257847B2 (en) Display device including transistor and manufacturing method thereof
CN104508808B (zh) 半导体装置及其制造方法
CN104335332B (zh) 半导体装置及其制造方法
TWI538222B (zh) 半導體裝置
TWI476915B (zh) 半導體裝置及其製造方法
JP2023144004A (ja) 半導体装置
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
US20170125452A1 (en) Semiconductor device
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN108140675A (zh) 半导体装置及其制造方法
JP2004273614A (ja) 半導体装置およびその製造方法
CN110246900B (zh) 半导体装置及其制造方法
TW201310646A (zh) 半導體裝置及其製造方法
WO2016188052A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN102683383A (zh) 显示装置和电子设备
TWI497689B (zh) 半導體元件及其製造方法
US10332968B2 (en) Semiconductor device and method for manufacturing the same
TW201334194A (zh) 半導體裝置、顯示裝置及半導體裝置之製造方法
KR20140014546A (ko) 표시 장치 및 그 제조 방법
CN103000692A (zh) 薄膜晶体管结构及其制造方法
US10700210B2 (en) Semiconductor device, and manufacturing method for same
CN112018168A (zh) 氧化物半导体薄膜、薄膜晶体管及溅镀靶材
TW201631779A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant