KR20140014546A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20140014546A
KR20140014546A KR1020120080796A KR20120080796A KR20140014546A KR 20140014546 A KR20140014546 A KR 20140014546A KR 1020120080796 A KR1020120080796 A KR 1020120080796A KR 20120080796 A KR20120080796 A KR 20120080796A KR 20140014546 A KR20140014546 A KR 20140014546A
Authority
KR
South Korea
Prior art keywords
layer
passivation layer
insulating film
drain electrode
gate
Prior art date
Application number
KR1020120080796A
Other languages
English (en)
Other versions
KR102004398B1 (ko
Inventor
안병두
이경원
김건희
최영주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120080796A priority Critical patent/KR102004398B1/ko
Priority to US13/733,820 priority patent/US8912027B2/en
Publication of KR20140014546A publication Critical patent/KR20140014546A/ko
Application granted granted Critical
Publication of KR102004398B1 publication Critical patent/KR102004398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 한 실시예에 따른 표시 장치는 제1 기판, 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 게이트선 위에 위치하는 게이트 절연막, 게이트 절연막 위에 위치하는 반도체층, 반도체층 위에 위치하고, 소스 전극을 포함하는 데이터선, 반도체층 위에 상기 소스 전극과 마주하는 드레인 전극, 그리고 데이터선 및 드레인 전극 위에 위치하는 보호막을 포함하고, 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 이루어져 있으며, 산화물 반도체에 대한 인듐 원자의 백분율은 10 at% 이상 90 at% 이하이고, 아연의 원자 백분율은 5 at% 이상 60 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하이고, 데이터선 및 상기 드레인 전극은 구리 또는 구리 합금 등의 구리 계열 금속으로 이루어져 있다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 산화물 반도체를 사용하는 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 소스 전극과 드레인 전극 사이 게이트 전극 위에 위치하는 반도체층 등으로 이루어지며, 게이트선으로부터의 게이트 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다.
반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체는 비정질 실리콘(amorphous silicon)이 많이 사용되고 있지만, 전하 이동도가 낮기 때문에, 고성능 박막 트랜지스터를 제조하는데 한계가 있다. 또한, 다결정 실리콘(polysilicon)을 사용하는 경우, 전하 이동도가 높아 고성능 박막 트랜지스터의 제조가 용이하지만, 원가가 비싸고 균일도가 낮아 대형의 박막 트랜지스터 표시판을 제조하는데 한계가 있다.
이에 따라, 비정질 실리콘보다 전자 이동도가 높고 전류의 ON/OFF 비율이 높으면서, 다결정 실리콘보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 박막 트랜지스터에 대한 연구가 진행되고 있다.
산화물 반도체로 아연 산화물(ZnO), 주석 산화물(SnO2) 및 아연-주석 산화물(ZnSnO) 등을 사용하는 것에 대한 연구가 진행되고 있다. 하지만, 산화물 반도체를 형성하는 구성 물질의 조성에 따라 박막 트랜지스터의 특성 및 식각 특성이 달라질 수 있기 때문에 실제로 산화물 반도체를 사용하여 표시 장치를 제조하기 위해서는 그에 맞는 조건을 충족시킬 필요가 있다.
본 발명이 해결하고자 하는 과제는 금속 배선의 식각 시, 산화물 반도체의 채널 부분의 유실을 방지할 수 있는 표시 장치를 제공하는데 있다.
본 발명의 한 실시예에 따른 표시 장치는 제1 기판, 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 게이트선 위에 위치하는 게이트 절연막, 게이트 절연막 위에 위치하는 반도체층, 반도체층 위에 위치하고, 소스 전극을 포함하는 데이터선, 반도체층 위에 소스 전극과 마주하는 드레인 전극, 그리고 데이터선 및 드레인 전극 위에 위치하는 보호막을 포함하고, 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 이루어져 있으며, 산화물 반도체에 대한 인듐 원자의 백분율은 10 at% 이상 90 at% 이하이고, 아연의 원자 백분율은 5 at% 이상 60 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하이고, 데이터선 및 드레인 전극은 구리 또는 구리 합금 등의 구리 계열 금속으로 이루어져 있다.
산화물 반도체와 데이터선 및 드레인 전극과의 최소 식각 선택비는 아래 식을 만족할 수 있다.
-0.22 + 0.002×T
여기서, T는 데이터선 및 드레인 전극의 두께이다.
게이트 절연막은 제1 절연막 및 상기 제1 절연막 위에 위치하는 제2 절연막을 포함하고, 제1 절연막은 질화 규소를 포함하고, 제2 절연막은 산화 규소를 포함할 수 있다.
보호막은 제1 보호막 및 상기 제1 보호막 위에 위치하는 제2 보호막을 포함하고, 제1 보호막은 산화 규소를 포함하고, 제2 보호막은 질화 규소를 포함할 수 있다.
보호막 위에 위치하는 화소 전극을 더 포함하고, 보호막은 접촉 구멍을 갖고, 접촉 구멍을 통해 화소 전극과 드레인 전극이 연결될 수 있다.
제1 기판과 마주보는 제2 기판을 더 포함하고, 제1 기판과 제2 기판 사이에 액정층이 게재되어 있을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 제1 기판, 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 게이트선 위에 위치하는 게이트 절연막, 게이트 절연막 위에 위치하는 반도체층, 반도체층 위에 위치하고, 소스 전극을 포함하는 데이터선, 반도체층 위에 소스 전극과 마주하는 드레인 전극, 그리고 데이터선 및 드레인 전극 위에 위치하는 보호막을 포함하고, 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 이루어져 있으며, 산화물 반도체에 대한 인듐의 원자 백분율는 10 at% 이상 80 at% 이하이고, 아연의 원자 백분율은 10 at% 이상 70 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하이고, 데이터선 및 드레인 전극은 몰리브덴 계열의 금속으로 이루어진 하부막 및 상부막, 하부막과 상부막 사이에 위치하는 알루미늄 계열의 금속으로 이루어진 중간막을 포함한다.
본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 제1 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 인듐, 주석, 아연을 포함하는 산화물 반도체 물질을 적층한 후, 제1 식각액으로 산화물 반도체 물질을 식각하여 반도체층을 형성하는 단계, 반도체층 위에 금속층을 형성한 후, 제2 식각액으로 금속층을 식각하여 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 그리고 데이터선 및 드레인 전극 위에 보호막을 형성하는 단계를 포함한다.
제1 식각액 및 제2 식각액은 구리 식각액일 수 있다.
산화물 반도체 물질에 대한 인듐 원자의 백분율은 10 at% 이상 90 at% 이하이고, 아연의 원자 백분율은 5 at% 이상 60 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하일 수 있다.
금속층은 구리 또는 구리 합금 등의 구리 계열 금속을 포함할 수 있다.
산화물 반도체 물질과 금속층과의 최소 식각 선택비는 아래 식을 만족할 수 있다.
-0.22 + 0.002×T
여기서, T는 금속층의 두께이다.
제1 식각액은 구리 식각액이고, 제2 식각액은 통합 식각액일 수 있다.
산화물 반도체 물질에 대한 인듐의 원자 백분율는 10 at% 이상 80 at% 이하이고, 아연의 원자 백분율은 10 at% 이상 70 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하일 수 있다.
금속층은 몰리브덴 계열의 금속으로 이루어진 하부막 및 상부막, 하부막과 상부막 사이에 위치하는 알루미늄 계열의 금속으로 이루어진 중간막을 포함할 수 있다.
이와 같이 본 발명의 한 실시예에 따르면, 인듐, 아연, 주석을 포함하는 산화물 반도체를 사용하고 인듐, 아연, 주석의 원자 농도비를 조절하여 금속 배선의 식각 시, 산화물 반도체의 채널 부분의 유실을 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 나타내는 배치도이다.
도 2는 도 1의 절단선 II-II'을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 4 내지 도 7은 본 발명의 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 단면도이다.
도 8은 소스 전극 및 드레인 전극의 두께에 따른 구리 식각액에 대한구리와 반도체의 식각 선택비와 반도체층의 남은 두께를 나타내는 그래프이다.
도 9는 도 8의 그래프에 나타난 데이터에 따른 구리 계열 금속층의 두께에 따른 최소 식각 선택비의 관계를 나타낸 그래프이다.
도 10은 구리 식각액에 대한 식각률의 상한선과 하한선의 범위에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다.
도 11은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 13은 통합 식각액에 대한 식각률의 상한선과 하한선의 범위에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 실시예에 따른 표시 장치용 박막 트랜지스터 표시판을 나타내는 배치도이다. 도 2는 도 1의 절단선 II-II'을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어진 제1 기판(110) 위에 복수의 게이트선(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나로 이루어질 수 있다.
본 실시예에서 게이트선(121) 및 게이트 전극(124)이 단일막으로 형성되는 것으로 설명하였으나, 이에 한정되지 않고, 이중막 또는 삼중막 형태 등으로 형성될 수 있다.
이중막 구조를 갖는 경우, 게이트선(121) 및 게이트 전극(124)은 하부막 및 상부막으로 형성될 수 있고, 하부막은 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 탄탈늄(Ta), 탄탈늄 합금, 망간(Mn), 망간 합금 중에서 선택된 하나로 이루어질 수 있다. 상부막은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나로 이루어질 수 있다. 삼중막 구조의 경우, 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다.
게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 제1 절연막(140a) 및 제1 절연막(140a) 위에 위치하는 제2 절연막(140b)을 포함할 수 있다. 제1 절연막(140a)은 대략 4000Å 두께의 질화 규소(SiNx)로 형성될 수 있고, 제2 절연막(140b)은 대략 500Å 두께의 산화 규소(SiO2)로 형성될 수 있다. 다른 실시예로 제1 절연막(140a)은 산질화 규소(SiON)이고, 제2 절연막(140b)은 산화 규소(SiO2)로 형성될 수 있다. 본 실시예에서는 게이트 절연막(140)이 이중막 형태로 형성되는 것으로 설명하였으나, 단일막 형태 등으로 형성될 수도 있다.
게이트 절연막(140) 위에는 산화물 반도체로 만들어진 복수의 반도체층(154)이 형성되어 있다.
본 실시예에 따른 산화물 반도체는 인듐(In), 아연(Zn) 및 주석(Sn)을 포함한다. 산화물 반도체를 구성하는 인듐의 원자 백분율(atomic percent)는 10 at% 이상 90 at% 이하이고, 아연의 원자 백분율은 5 at% 이상 60 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하이다.
또한, 본 실시예에 따른 산화물 반도체와 추후 설명하는 구리 계열의 금속으로 이루어진 데이터선(171) 및 드레인 전극(175)과의 최소 식각 선택비는 식(1)의 관계를 나타낸다.
최소 식각 선택비 = -0.22 + 0.002×T 식(1)
여기서, T는 데이터선 및 드레인 전극의 두께이다.
또한, 본 실시예에 따른 산화물 반도체의 비저항은 5×10-2 [Ωcm]이하이다. 이것은 현재 양산 관점에서 인듐, 아연, 주석을 포함하는 산화물 반도체 타겟을 AC 스퍼터 또는 DC 스퍼터에 적용하기 위한 수치 범위이다.
반도체층(154) 위에는 복수의 소스 전극(173) 각각과 연결되어 있는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 U자 형상을 가지는 복수의 소스 전극(173)과 연결되어 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다. 이러한 소스 전극(173) 및 드레인 전극(175)의 형상은 하나의 예시이며 다양하게 변형될 수 있다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 구리(Cu) 또는 구리 합금 등의 구리 계열의 금속으로 이루어질 수 있다.
반도체층(154)에는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)에 형성된다. 이 때, 박막 트랜지스터의 채널의 부분에 해당하는 반도체층(154)의 두께는 200Å 이상이다. 만약, 박막 트랜지스터의 채널의 두께가 200Å 미만일 경우에는 박막 트랜지스터의 특성이 저하하게 된다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체층(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 제1 보호막(180a) 및 제1 보호막(180a) 위에 위치하는 제2 보호막(180b)을 포함할 수 있다. 제1 보호막(180a)은 대략 500Å 두께의 산화 규소(SiO2)로 형성될 수 있고, 제2 보호막(180b)은 대략 1000Å 두께의 질화 규소(SiNx)로 형성될 수 있다.
다른 실시예로 제1 보호막(180a)은 산화 규소(SiO2)이고, 제2 보호막(180b)은 산질화 규소(SiON)로 형성될 수 있다. 본 실시예에서는 보호막(180)이 이중막 형태로 형성되는 것으로 설명하였으나, 단일막 형태 등으로 형성될 수도 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
지금까지 인듐, 아연, 주석을 포함하는 산화물 반도체로 형성된 반도체층을 갖는 표시 장치용 박막 트랜지스터 표시판에 대해 설명하였다. 이하에서는 도 3을 참고하여, 본 실시예에 따른 박막 트랜지스터 표시판(100)을 포함하는 일례로 액정 표시 장치에 대해 설명하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 3을 참고하면, 본 실시예에 따른 액정 표시 장치는 제1 표시판(100)과 제2 표시판(200) 및 두 표시판(100, 200) 사이에 위치하는 액정층(3)을 포함한다.
제1 표시판(100)은 도 2에 따른 박막 트랜지스터 표시판의 구성과 동일하다.
제1 기판(110)과 마주하는 위치에 제2 기판(210)이 배치되어 있다. 제2 기판(210)은 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판일 수 있다. 제2 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
제2 기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
차광 부재(220)와 색필터(230) 중 적어도 하나는 제1 표시판(100) 위에 형성될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 절연 물질로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 화소 전극(191)과 공통 전극(270)은 축전기를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다.
화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
앞에서 액정 표시 장치에 본 실시예에 따른 박막 트랜지스터 표시판을 적용하는 경우에 대해 설명하였으나, 본 실시예는 유기 발광 표시 장치 및 기타 박막 트랜지스터를 사용하여 스위칭 동작을 하는 표시 장치에 광범위하게 적용될 수 있다.
그러면 본 발명의 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 4 내지 7를 도 2와 함께 참고하여 설명한다.
도 4 내지 도 7은 본 발명의 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 단면도이다.
먼저 도 4에 도시한 바와 같이, 투명한 제1 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(도시하지 않음)을 형성한 후, 게이트선(도시하지 않음)을 포함한 제1 기판(110)의 전면에 제1 절연막(140a) 및 제2 절연막(140b)를 차례로 적층하여 게이트 절연막(140)을 형성한다.
이어서, 도 5에 도시한 바와 같이, 게이트 절연막(140) 위의 게이트 전극(124)에 대응하는 부분에 반도체층(154)을 형성한다.
반도체층(154)은 게이트 절연막(140) 위에 산화물 반도체 물질을 형성한 후, 식각하여 형성한다. 이 때, 구리 식각액을 사용하는 습식 식각을 실시한다.
산화물 반도체 물질을 구성하는 인듐의 원자 백분율(atomic percent)는 10 at% 이상 90 at% 이하이고, 아연의 원자 백분율은 5 at% 이상 60 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하이다. 이와 같은 인듐, 아연 및 주석의 원자 백분율은 이 후, 구리 계열의 금속층을 구리 식각액으로 식각 시, 박막 트랜지스터의 채널 부분의 반도체층(154)의 두께가 200Å 이상이 되는 함유량이다.
이어서, 도 6에 도시한 바와 같이, 반도체(154) 및 게이트 절연막(140) 위에 소스 전극(173)을 포함하는 데이터선(171) 및 소스 전극(173)과 마주하는 드레인 전극(175)을 형성한다. 데이터선(171) 및 드레인 전극(175)은 반도체(154) 및 게이트 절연막(140) 위에 구리 또는 구리 합금 등의 구리 계열의 금속층(도시하지 않음)을 형성한 후, 구리 식각액으로 습식 식각하여 형성한다.
이어서, 도 7에 도시한 바와 같이, 데이터선(171), 드레인 전극(175) 및 게이트 절연막(140)을 포함한 전면에 제1 보호막(180a) 및 제2 보호막(180b)을 차례로 적층하여 보호막(180)을 형성한 후, 도 2에 도시한 바와 같이, 드레인 전극(175)를 노출하는 접촉 구멍(185)를 형성하고, 보호막(180) 위에 화소 전극(191)을 형성한다.
이하에서는 본 실시예에 따른 반도체층에 대해 자세히 설명하기로 한다.
도 8은 소스 전극 및 드레인 전극의 두께에 따른 구리 식각액에 대한구리와 반도체의 식각 선택비와 반도체층의 남은 두께를 나타내는 그래프이다.
도 9는 도 8의 그래프에 나타난 데이터에 따른 구리 계열 금속층의 두께에 따른 최소 식각 선택비의 관계를 나타낸 그래프이다.
반도체층의 두께가 200Å 미만일 경우, 박막 트랜지스터의 특성이 감소되므로, 구리 계열의 금속층의 식각으로 소스 전극 및 드레인 전극 형성 시, 반도체층의 두께는 200Å 이상이 남아야 한다.
반도체층 위에 구리 또는 구리 합금 등의 구리 계열 금속층을 적층한 후, 구리 식각액을 사용하여 구리 계열 금속층을 식각하여 소스 전극 및 드레인 전극을 형성하였다.
구리 계열 금속층의 두께를 3000Å, 4000Å 및 5000Å 으로 세 종류로 실험하였고, 반도체층의 두께는 500Å 으로 실험하였다.
도 8에 도시한 바와 같이, 구리 계열 금속층의 두께가 3000Å 일 경우, 반도체층의 두께가 200Å 일 때, 식각 선택비는 7.92 이고, 구리 계열 금속층의 두께가 4000Å 일 경우, 반도체층의 두께가 200Å 일 때, 식각 선택비는 10.58 이고, 구리 계열 금속층의 두께가 5000Å 일 경우, 반도체층의 두께가 200Å 일 때, 식각 선택비는 13.34으로 나타났다.
이에, 도 9에 도시한 바와 같이, 도 8에 나타난 데이터에 따른 구리 계열 금속층의 두께에 따른 최소 식각 선택비는 아래 식을 만족한다
-0.22 + 0.002×구리 계열 금속층의 두께
도 10은 구리 식각액에 대한 식각률의 상한선과 하한선의 범위에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다. 표 1은 도 10의 그래프에서 반도체층의 두께가 200Å 이상인 인듐, 주석, 아연의 비율을 나타내는 데이터이다. 표 1에서 인듐, 주석, 아연의 비율을 나타내는 각 데이터는 도 10에 표기한 ① 내지 ⑮에 각각 대응한다.
도 10을 참고하면, A 영역에서 반도체층의 두께가 200Å 이상인 것을 확인할 수 있다.
No. In (at%) Zn (at%) Sn (at%)
1 10 45 45
2 10 54 36
3 10 60 30
4 20 40 40
5 20 48 32
6 30 35 35
7 30 42 28
8 40 30 30
9 50 25 25
10 60 20 20
11 70 15 15
12 80 10 10
13 90 5 5
그러면, 도 11 내지 도 13을 참고하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 및 액정 표시 장치에 대해 상세하게 설명한다.
도 11은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 단면도이고, 도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 11 및 도 12에 도시한 바와 같이, 도 11 및 도 12에 따른 박막 트랜지스터 표시판 및 액정 표시 장치는 도 2 및 도 3에 따른 박막 트랜지스터 표시판 및 액정 표시 장치에 비교할 때, 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)이 삼중층 구조인 것과 이에 따라 반도체층(154)을 이루는 물질들의 함유량이 다르고, 나머지 구성은 동일하다.
이에, 다른 구성인 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)의 구성 및 반도체층(154)을 이루는 물질들의 함유량에 대해서만 설명한다.
반도체층(154)은 산화물 반도체로 이루어져 있으며, 산화물 반도체는 인듐, 아연 및 주석을 포함한다. 산화물 반도체를 구성하는 인듐의 원자 백분율는 10 at% 이상 80 at% 이하이고, 아연의 원자 백분율은 10 at% 이상 70 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하이다.
또한, 본 실시예에 따른 산화물 반도체의 비저항은 5×10-2 [Ωcm]이하이다. 이것은 현재 양산 관점에서 인듐, 아연, 주석을 포함하는 산화물 반도체 타겟을 AC 스퍼터 또는 DC 스퍼터에 적용하기 위한 수치 범위이다.
데이터선(171) 및 드레인 전극(175)는 하부막(171p, 173p, 175p), 중간막(171q, 173q, 175q) 및 상부막(171r, 173r, 175r)을 포함하는 삼중막 구조를 가진다.
하부막(171p, 173p, 175p)은 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 이루어지고, 중간막(171q, 173q, 175q)은 비저항이 낮은 알루미늄 또는 알루미늄-네오디뮴(AlNd) 따위의 알루미늄 계열의 금속으로 이루어지며, 상부막(171r, 173r, 175r)은 ITO나 IZO와의 접촉 특성이 우수한 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 이루어진다.
여기서, 반도체층(154)은 도 4 내지 도 7에 따른 표시 장지용 박막 트랜지스터 표시판의 제조 방법과 같이, 반도체층(154)은 게이트 절연막(140) 위에 반도체 물질을 형성한 후, 식각하여 형성한다. 이 때, 구리 식각액을 사용하는 습식 식각을 실시한다.
한편, 데이터선(171) 및 드레인 전극(175)은 도 4 내지 도 7에 따른 표시 장지용 박막 트랜지스터 표시판의 제조 방법과 달리, 통합 식각액을 사용한다.
반도체(154) 및 게이트 절연막(140) 위에 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 이루어진 하부 금속층, 알루미늄 또는 알루미늄-네오디뮴(AlNd) 따위의 알루미늄 계열의 금속으로 이루어진 중간 금속층 및 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 이루어진 상부 금속층을 차례로 적층한 후, 통합 식각액을 사용하여 하부 금속층, 중간 금속층 및 상부 금속층을 식각하여 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다. 통합 식각액은 몰리브덴 계열의 금속, 알루미늄 계열의 금속을 모두 식각할 수 있다.
여기서, 본 실시예에 따른 반도체층(154)의 산화물 반도체를 구성하는 인듐의 원자 백분율(atomic percent)는 10 at% 이상 80 at% 이하이고, 아연의 원자 백분율은 10 at% 이상 70 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하로, 도 2 및 도 3에 따른 박막 트랜지스터 표시판 및 액정 표시 장치에 따른 반도체층(154)의 산화물 반도체를 구성하는 인듐, 아연 및 주석의 원자 백분율과는 다르다.
이는, 본 실시예에서는 데이터선(171) 및 드레인 전극(175)을 구리 식각액이 아니라 통합 식각액을 사용하여 식각하므로, 본 실시예의 반도체층(154)의 인듐, 아연 및 주석의 원자 백분율은 하부 금속층, 중간 금속층 및 상부 금속층을 통합 식각액으로 식각 시, 박막 트랜지스터의 채널 부분의 반도체층(154)의 두께가 200Å 이상이 되는 함유량이다.
이하에서는 본 실시예에 따른 반도체층에 대해 자세히 설명하기로 한다.
도 13은 통합 식각액에 대한 식각률의 상한선과 하한선의 범위에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다. 표 2는 도 13의 그래프에서 반도체층의 두께가 200Å 이상인 인듐, 주석, 아연의 비율을 나타내는 데이터이다. 표 2에서 인듐, 주석, 아연의 비율을 나타내는 각 데이터는 도 10에 표기한 ① 내지 에 각각 대응한다.
도 13을 참고하면, B 영역에서 반도체층의 두께가 200Å 이상인 것을 확인할 수 있다.
No. In (at%) Zn (at%) Sn (at%)
1 10 45 45
2 10 54 36
3 10 60 30
4 10 64.29 25.71
5 10 67.5 22.5
6 10 70 20
7 20 40 40
8 20 48 32
9 20 53.33 26.67
10 20 57.14 22.86
11 20 60 20
12 30 35 35
13 30 42 28
14 30 46.67 23.33
15 30 50 20
16 30 52.5 17.5
17 40 30 30
18 40 36 24
19 40 40 20
20 40 42.86 17.14
21 50 25 25
22 50 30 20
23 50 33.33 16.67
24 60 20 20
25 70 15 15
26 80 10 10
앞에서 액정 표시 장치에 본 실시예에 따른 박막 트랜지스터 표시판을 적용하는 경우에 대해 설명하였으나, 본 실시예는 유기 발광 표시 장치 및 기타 박막 트랜지스터를 사용하여 스위칭 동작을 하는 표시 장치에 광범위하게 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 제1 기판 124: 게이트 전극
140: 게이트 절연막 154: 반도체층
171: 데이터선 175: 드레인 전극
180: 보호막 191: 화소 전극

Claims (22)

  1. 제1 기판,
    상기 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체층,
    상기 반도체층 위에 위치하고, 소스 전극을 포함하는 데이터선,
    상기 반도체층 위에 상기 소스 전극과 마주하는 드레인 전극, 그리고
    상기 데이터선 및 상기 드레인 전극 위에 위치하는 보호막을 포함하고,
    상기 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 이루어져 있으며,
    상기 산화물 반도체에 대한 인듐 원자의 백분율은 10 at% 이상 90 at% 이하이고, 아연의 원자 백분율은 5 at% 이상 60 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하이고,
    상기 데이터선 및 상기 드레인 전극은 구리 또는 구리 합금 등의 구리 계열 금속으로 이루어져 있는 표시 장치.
  2. 제1항에서,
    상기 산화물 반도체와 상기 데이터선 및 상기 드레인 전극과의 최소 식각 선택비는 아래 식은 만족하는 표시 장치:
    -0.22 + 0.002×T
    여기서, T 는 상기 데이터선 및 상기 드레인 전극의 두께이다.
  3. 제2항에서,
    상기 게이트 절연막은 제1 절연막 및 상기 제1 절연막 위에 위치하는 제2 절연막을 포함하고,
    상기 제1 절연막은 질화 규소를 포함하고,
    상기 제2 절연막은 산화 규소를 포함하는 표시 장치.
  4. 제3항에서,
    상기 보호막은 제1 보호막 및 상기 제1 보호막 위에 위치하는 제2 보호막을 포함하고,
    상기 제1 보호막은 산화 규소를 포함하고,
    상기 제2 보호막은 질화 규소를 포함하는 표시 장치.
  5. 제4항에서,
    상기 보호막 위에 위치하는 화소 전극을 더 포함하고,
    상기 보호막은 접촉 구멍을 갖고, 상기 접촉 구멍을 통해 상기 화소 전극과 상기 드레인 전극이 연결되는 표시 장치.
  6. 제5항에서,
    상기 제1 기판과 마주보는 제2 기판을 더 포함하고,
    상기 제1 기판과 상기 제2 기판 사이에 액정층이 게재되어 있는 표시 장치.
  7. 제1 기판,
    상기 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체층,
    상기 반도체층 위에 위치하고, 소스 전극을 포함하는 데이터선,
    상기 반도체층 위에 상기 소스 전극과 마주하는 드레인 전극, 그리고
    상기 데이터선 및 상기 드레인 전극 위에 위치하는 보호막을 포함하고,
    상기 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 이루어져 있으며,
    상기 산화물 반도체에 대한 인듐의 원자 백분율는 10 at% 이상 80 at% 이하이고, 아연의 원자 백분율은 10 at% 이상 70 at% 이하이고, 주석의 원자 백분율은 5 at% 이상 45 at% 이하이고,
    상기 데이터선 및 상기 드레인 전극은 몰리브덴 계열의 금속으로 이루어진 하부막 및 상부막, 상기 하부막과 상기 상부막 사이에 위치하는 알루미늄 계열의 금속으로 이루어진 중간막을 포함하는 표시 장치.
  8. 제7항에서,
    상기 게이트 절연막은 제1 절연막 및 상기 제1 절연막 위에 위치하는 제2 절연막을 포함하고,
    상기 제1 절연막은 질화 규소를 포함하고,
    상기 제2 절연막은 산화 규소를 포함하는 표시 장치.
  9. 제8항에서,
    상기 보호막은 제1 보호막 및 상기 제1 보호막 위에 위치하는 제2 보호막을 포함하고,
    상기 제1 보호막은 산화 규소를 포함하고,
    상기 제2 보호막은 질화 규소를 포함하는 표시 장치.
  10. 제9항에서,
    상기 보호막 위에 위치하는 화소 전극을 더 포함하고,
    상기 보호막은 접촉 구멍을 갖고, 상기 접촉 구멍을 통해 상기 화소 전극과 상기 드레인 전극이 연결되는 표시 장치.
  11. 제10항에서,
    상기 제1 기판과 마주보는 제2 기판을 더 포함하고,
    상기 제1 기판과 상기 제2 기판 사이에 액정층이 게재되어 있는 표시 장치.
  12. 제1 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 인듐, 주석, 아연을 포함하는 산화물 반도체 물질을 적층한 후, 제1 식각액으로 상기 산화물 반도체 물질을 식각하여 반도체층을 형성하는 단계,
    상기 반도체층 위에 금속층을 형성한 후, 제2 식각액으로 상기 금속층을 식각하여 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 그리고
    상기 데이터선 및 상기 드레인 전극 위에 보호막을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 제1 식각액 및 상기 제2 식각액은 구리 식각액인 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 산화물 반도체 물질에 대한 상기 인듐 원자의 백분율은 10 at% 이상 90 at% 이하이고, 상기 아연의 원자 백분율은 5 at% 이상 60 at% 이하이고, 상기 주석의 원자 백분율은 5 at% 이상 45 at% 이하인 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 금속층은 구리 또는 구리 합금 등의 구리 계열 금속을 포함하는 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 산화물 반도체 물질과 상기 금속층과의 최소 식각 선택비는 아래 식을 만족하는 표시 장치의 제조 방법:
    -0.22 + 0.002×T
    여기서, T 는 상기 금속층의 두께이다.
  17. 제12항에서,
    상기 제1 식각액은 구리 식각액이고,
    상기 제2 식각액은 통합 식각액인 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 산화물 반도체 물질에 대한 상기 인듐의 원자 백분율는 10 at% 이상 80 at% 이하이고, 상기 아연의 원자 백분율은 10 at% 이상 70 at% 이하이고, 상기 주석의 원자 백분율은 5 at% 이상 45 at% 이하인 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 금속층은 몰리브덴 계열의 금속으로 이루어진 하부막 및 상부막, 상기 하부막과 상기 상부막 사이에 위치하는 알루미늄 계열의 금속으로 이루어진 중간막을 포함하는 표시 장치의 제조 방법.
  20. 제12항에서,
    상기 게이트 절연막은 제1 절연막 및 상기 제1 절연막 위에 위치하는 제2 절연막을 포함하고,
    상기 제1 절연막은 질화 규소를 포함하고,
    상기 제2 절연막은 산화 규소를 포함하는 표시 장치의 제조 방법.
  21. 제20항에서,
    상기 보호막은 제1 보호막 및 상기 제1 보호막 위에 위치하는 제2 보호막을 포함하고,
    상기 제1 보호막은 산화 규소를 포함하고,
    상기 제2 보호막은 질화 규소를 포함하는 표시 장치의 제조 방법.
  22. 제21항에서,
    상기 보호막 위에 화소 전극을 형성하는 단계를 더 포함하고,
    상기 보호막은 접촉 구멍을 갖고, 상기 접촉 구멍을 통해 상기 화소 전극과 상기 드레인 전극이 연결되는 표시 장치의 제조 방법.
KR1020120080796A 2012-07-24 2012-07-24 표시 장치 및 그 제조 방법 KR102004398B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120080796A KR102004398B1 (ko) 2012-07-24 2012-07-24 표시 장치 및 그 제조 방법
US13/733,820 US8912027B2 (en) 2012-07-24 2013-01-03 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120080796A KR102004398B1 (ko) 2012-07-24 2012-07-24 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140014546A true KR20140014546A (ko) 2014-02-06
KR102004398B1 KR102004398B1 (ko) 2019-07-29

Family

ID=49994019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120080796A KR102004398B1 (ko) 2012-07-24 2012-07-24 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8912027B2 (ko)
KR (1) KR102004398B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150094828A (ko) * 2014-02-10 2015-08-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928400A (zh) * 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
FR3024590B1 (fr) * 2014-07-31 2018-01-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant electronique comprenant une portion d'un oxyde semiconducteur et son procede de fabrication
CN106449666B (zh) 2016-12-02 2018-04-03 京东方科技集团股份有限公司 阵列基板和显示装置
KR20200145882A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017862A1 (en) * 2006-07-20 2008-01-24 Samsung Electronics Co., Ltd. Array substrate, display device having the same and method of manufacturing the same
US20100051934A1 (en) * 2008-08-26 2010-03-04 Jong-Hyun Choung Thin film transistor array panel and method of manufacturing the same

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR101351198B1 (ko) 2005-01-12 2014-01-14 이데미쓰 고산 가부시키가이샤 Ａｌ배선을 구비한 투명 도전막 적층 회로 기판 및 그의 제조 방법, 및 산화물 투명 도전막 재료
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR20080095540A (ko) 2007-04-25 2008-10-29 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR20090122815A (ko) 2008-05-26 2009-12-01 엘지디스플레이 주식회사 표시장치의 제조방법
KR100925210B1 (ko) 2008-05-27 2009-11-06 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법
KR101463028B1 (ko) 2008-06-30 2014-11-19 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101343570B1 (ko) 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
TWI501319B (zh) 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101579453B1 (ko) 2009-04-29 2015-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102416978B1 (ko) 2009-07-10 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101064442B1 (ko) 2009-08-21 2011-09-14 삼성모바일디스플레이주식회사 유기전계 발광 표시장치
KR101147414B1 (ko) 2009-09-22 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101333783B1 (ko) 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20110066370A (ko) 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
KR20110093113A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101706081B1 (ko) 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
KR101942980B1 (ko) * 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017862A1 (en) * 2006-07-20 2008-01-24 Samsung Electronics Co., Ltd. Array substrate, display device having the same and method of manufacturing the same
US20100051934A1 (en) * 2008-08-26 2010-03-04 Jong-Hyun Choung Thin film transistor array panel and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150094828A (ko) * 2014-02-10 2015-08-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법

Also Published As

Publication number Publication date
US20140027759A1 (en) 2014-01-30
US8912027B2 (en) 2014-12-16
KR102004398B1 (ko) 2019-07-29

Similar Documents

Publication Publication Date Title
KR101814315B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
US20150155311A1 (en) Liquid crystal display and method of manufacturing the same
JP2013214701A (ja) 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9391212B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20110124530A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
TWI543371B (zh) 半導體裝置及其製造方法
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104508808A (zh) 半导体装置及其制造方法
US9142682B2 (en) Thin film transistor and manufacturing method thereof
US8755019B2 (en) Method for manufacturing a liquid crystal display
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
KR102004398B1 (ko) 표시 장치 및 그 제조 방법
KR101891650B1 (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20130049620A (ko) 표시 장치
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20150037795A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN110085606A (zh) 阵列基板及其制备方法
KR102201110B1 (ko) 표시 장치
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant