TWI538222B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI538222B
TWI538222B TW102135412A TW102135412A TWI538222B TW I538222 B TWI538222 B TW I538222B TW 102135412 A TW102135412 A TW 102135412A TW 102135412 A TW102135412 A TW 102135412A TW I538222 B TWI538222 B TW I538222B
Authority
TW
Taiwan
Prior art keywords
layer
metal
oxide semiconductor
nitride
electrode
Prior art date
Application number
TW102135412A
Other languages
English (en)
Other versions
TW201421699A (zh
Inventor
美崎克紀
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201421699A publication Critical patent/TW201421699A/zh
Application granted granted Critical
Publication of TWI538222B publication Critical patent/TWI538222B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置
本發明係關於一種使用氧化物半導體形成之半導體裝置。
用於液晶顯示裝置等之主動矩陣基板於每個像素中均包括薄膜電晶體(Thin Film Transistor；以下，稱作「TFT」)等開關元件。作為此種開關元件，先前以來廣泛使用有將非晶矽膜作為活性層之TFT(以下，稱作「非晶矽TFT」)或將多晶矽膜作為活性層之TFT(以下，稱作「多晶矽TFT」)。
近年來，提出有使用氧化物半導體代替非晶矽或多晶矽作為TFT之活性層之材料。將此種TFT稱作「氧化物半導體TFT」。氧化物半導體具有較非晶矽高之遷移率。因此，氧化物半導體TFT能以較非晶矽TFT高之速度進行動作。又，氧化物半導體膜係以較多晶矽膜簡單之製程形成，故而亦可應用於需要大面積之裝置。
在氧化物半導體TFT中，若以鋁(Al)層或銅(Cu)層形成源極及汲極電極，則存在於Al層或Cu層與氧化物半導體層之間接觸電阻變高之問題。為了解決該問題，揭示有於Al層或Cu層與氧化物半導體層之間形成Ti(鈦)層(例如專利文獻1)。又，於專利文獻2中揭示有使用具有以Ti層夾持Al層而成之構造(Ti/Al/Ti)之源極及汲極電極。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2010-123923號公報
專利文獻2：日本專利特開2010-123748號公報
本發明者經過研究發現，於使用在Cu或Al層之表面形成Ti層而成之構造之源極及汲極電極之情形時，有於在形成源極及汲極電極後進行之熱處理步驟中源極及汲極電極或配線之電阻增大之虞。結果，有可能難以實現所需之TFT特性。又，即便於使用Mo(鉬)層代替Ti層之情形時亦存在相同之問題。詳情於下文敍述。
本發明之實施形態係鑒於上述情況而完成者，其目的在於：在包括具有積層構造之源極及汲極電極之氧化物半導體TFT中抑制源極及汲極電極之電阻之增大，而實現所需之TFT特性。
本發明之實施形態之半導體裝置包括基板、及支撐於上述基板之薄膜電晶體；上述薄膜電晶體包括：氧化物半導體層；閘極電極；閘極絕緣層，其形成於上述閘極電極與上述氧化物半導體層之間；及源極電極與汲極電極，其等與上述氧化物半導體層相接；上述源極電極及上述汲極電極分別包括：主層，其包含第1金屬；下層，其配置於上述主層之上述基板側，且自上述主層側依序包含含有第2金屬之氮化物之下部金屬氮化物層、及含有上述第2金屬之下部金屬層；及上層，其配置於上述主層之與上述基板為相反之側，且自上述主層側依序包含含有上述第2金屬之氮化物之上部金屬氮化物層、及含有上述第2金屬之上部金屬層；上述第1金屬為鋁或銅，上述第2金屬為鈦或鉬。
於某一實施形態中，上述下部金屬氮化物層與上述主層之下表面相接，上述上部金屬氮化物層與上述主層之上表面相接。
於某一實施形態中，上述下部金屬層及上述上部金屬層之任一者與上述氧化物半導體層相接。
於某一實施形態中，上述源極電極及上述汲極電極之上述上層或上述下層進而包含以與上述氧化物半導體層相接之方式配置之含有上述第2金屬之氮化物之其他金屬氮化物層。
於某一實施形態中，進而包括覆蓋上述薄膜電晶體之第1保護層，上述第1保護層為氧化矽膜，上述源極電極及上述汲極電極之上述上層進而包含配置於上述上部金屬層與上述第1保護層之間之含有上述第2金屬之氮化物之其他金屬氮化物層，上述其他金屬氮化物層與上述第1保護層相接。
於某一實施形態中，進而包括覆蓋上述薄膜電晶體之第1保護層，上述第1保護層為氧化矽膜，上述閘極電極配置於上述基板與上述氧化物半導體層之間，上述源極電極及上述汲極電極之上述下層進而包含配置於上述下部金屬層與上述氧化物半導體層之間之含有上述第2金屬之氮化物之下部金屬氮化物表面層，上述源極電極及上述汲極電極之上述上層進而包含配置於上述上部金屬層與上述第1保護層之間之含有上述第2金屬之氮化物之上部金屬氮化物表面層，上述下部金屬氮化物表面層與上述氧化物半導體層相接，上述上部金屬氮化物表面層與上述第1保護層相接。
於某一實施形態中，進而包括覆蓋上述氧化物半導體層之通道區域之蝕刻終止層。
於某一實施形態中，上述氧化物半導體層為含有In-Ga-Zn-O系氧化物之層。
於某一實施形態中，上述氧化物半導體層為含有晶質In-Ga-Zn-O系氧化物之層。
於本發明之一實施形態之半導體裝置中，源極及汲極電極係於主層(Al或Cu層)與上部金屬層及下部金屬層(Ti或Mo層)之間設置金屬氮化物層。藉此，可抑制於主層與上部金屬層及下部金屬層之間金屬相互擴散，故而可抑制源極及汲極電極之電阻之增大。
又，於在上部金屬層或下部金屬層與氧化物半導體層之間配置其他金屬氮化物層之情形時，可抑制氧化物半導體與Ti或Mo之氧化還原反應，從而可抑制TFT之閾值之變動。
進而，於在上部金屬層與氧化矽(SiO2)層等包含絕緣氧化物之保護層之間配置其他金屬氮化物層之情形時，可抑制源極及汲極電極與保護層之密接性之降低而提高良率。
1‧‧‧基板
3‧‧‧閘極電極
3t‧‧‧下部導電層
4‧‧‧閘極絕緣層
5‧‧‧氧化物半導體層(活性層)
5c‧‧‧通道區域
5d‧‧‧汲極接觸區域
5s‧‧‧源極接觸區域
6‧‧‧通道終止層
7‧‧‧源極電極
7a、9a‧‧‧主層
7b、9b‧‧‧上層
7c、9c‧‧‧下層
9‧‧‧汲極電極
10‧‧‧像素電極
10t‧‧‧外部連接層
11、13‧‧‧保護層
14‧‧‧共用電極
14p‧‧‧開口部
14t‧‧‧上部導電層
15‧‧‧連接層
17‧‧‧第3保護層
46‧‧‧開口部
46'‧‧‧開口部
48‧‧‧開口部
50‧‧‧開口部
51‧‧‧開口部
52‧‧‧開口部
52'‧‧‧開口部
54‧‧‧開口部
101、102、103、104、105‧‧‧氧化物半導體TFT
110‧‧‧周邊區域
120‧‧‧顯示區域
201、204、205‧‧‧半導體裝置
CH1‧‧‧接觸孔
CH2‧‧‧接觸孔
G‧‧‧閘極配線
S‧‧‧源極配線
圖1係第1實施形態中之氧化物半導體TFT101之模式性剖面圖。
圖2(a)係本發明之第1實施形態之半導體裝置(主動矩陣基板)201之模式性俯視圖，(b)及(c)分別為沿著(a)所示之俯視圖之A-A'線及D-D'線之剖面圖。
圖3(a1)~(f1)及(a2)~(f2)分別為用以對半導體裝置201之製造方法之一例進行說明之步驟剖面圖。
圖4(g1)~(i1)及(g2)~(i2)分別為用以對半導體裝置201之製造方法之一例進行說明之步驟剖面圖。
圖5(j1)~(l1)及(j2)~(l2)分別為用以對半導體裝置201之製造方法之一例進行說明之步驟剖面圖。
圖6係第2實施形態中之氧化物半導體TFT102之模式性剖面圖。
圖7係第3實施形態中之氧化物半導體TFT103之模式性剖面圖。
圖8(a)係本發明之第4實施形態之半導體裝置(主動矩陣基板)204之模式性俯視圖，(b)及(c)分別為沿著(a)所示之俯視圖之A-A'線及D-D'線之剖面圖。
圖9(a)係本發明之第4實施形態之半導體裝置(主動矩陣基板)205之模式性俯視圖，(b)及(c)分別為沿著(a)所示之俯視圖之A-A'線及D-D'線之剖面圖。
圖10(a1)~(d1)及(a2)~(d2)分別為用以對半導體裝置205之製造方法之一例進行說明之步驟剖面圖。
圖11(e1)~(g1)及(e2)~(g2)分別為用以對半導體裝置205之製造方法之一例進行說明之步驟剖面圖。
圖12(h1)~(j1)及(h2)~(j2)分別為用以對半導體裝置205之製造方法之一例進行說明之步驟剖面圖。
如上所述，於先前之氧化物半導體TFT中，存在為了抑制源極及汲極電極與氧化物半導體層之接觸電阻等，而使用具有以Ti層夾持主層(Cu或Al層)而成之構造(Ti/Al/Ti或Ti/Cu/Ti)之源極及汲極電極之情形。
然而，本發明者經過研究發現，在上述先前之氧化物半導體TFT中，若於形成源極及汲極電極之後以某些目的進行熱處理製程，則有在主層與Ti層之間金屬相互擴散之虞。作為此種熱處理製程，例如可列舉用以減少氧化物半導體層之氧缺陷之熱處理(例如250℃以上且450℃以下)。結果，存在主層之純度降低而電阻增大之可能性。
該問題係由本發明者發現，先前並未被認識到。進而，亦可知，於使用Mo層代替Ti層之情形時亦存在相同之問題。
本發明者為了解決上述問題而進一步重複銳意研究，結果發現，藉由於包含Ti或Mo之金屬層與主層之間配置該金屬之氮化物層(氮化鈦(TiN)層或氮化鉬(MoN)層)，可抑制產生主層與金屬層之金屬之相互擴散，從而想出了本案發明。
(第1實施形態)
以下，一面參照圖式一面對本發明之半導體裝置之第1實施形態進行說明。本實施形態之半導體裝置包括氧化物半導體TFT。再者，本實施形態之半導體裝置只要包括氧化物半導體TFT即可，且廣泛地包含主動矩陣基板、各種顯示裝置、電子機器等。
圖1係本實施形態中之氧化物半導體TFT101之模式性剖面圖。
氧化物半導體TFT101包括：閘極電極3，其支撐於基板1上；閘極絕緣層4，其覆蓋閘極電極3；氧化物半導體層5，其以隔著閘極絕緣層4而與閘極電極3重疊之方式配置；及源極電極7與汲極電極9。氧化物半導體層5包括通道區域5c、與位於通道區域之兩側之源極接觸區域5s及汲極接觸區域5d。源極電極7係以與源極接觸區域5s相接之方式形成，汲極電極9係以與汲極接觸區域5d相接之方式形成。於本實施形態中，源極電極7及汲極電極9係由相同之積層膜形成。
本實施形態中之源極電極7具有如下積層構造，即，包括：主層7a，其含有Al或Cu(以下，稱作「第1金屬」)；上層7b，其設置於主層7a之上表面；及下層7c，其設置於主層7a之下表面。上層7b及下層7c分別為自主層7a側依序包含含有Ti或Mo(以下，稱作「第2金屬」)之氮化物之金屬氮化物層、及含有第2金屬之金屬層之積層膜。於該例中，使用Al作為第1金屬，使用Ti作為第2金屬。因此，主層7a為Al層。上層7b及下層7c分別自主層7a側依序包含TiN層及Ti層。於本說明書中，存在自位於上方之膜依序表示積層膜之構造之情形。因此，上層7b表示為Ti/TiN，下層7c表示為TiN/Ti。
源極電極7與源極配線電性連接。源極配線亦可由與源極電極7相同之積層導電膜形成。於該例中，源極電極7為源極配線之一部分，與源極配線形成為一體。
汲極電極9亦與源極電極7同樣地具有如下積層構造，即，包括：Al層或Cu層(主層)9a；上層9b，其設置於主層9a之上表面；及下 層9c，其設置於主層9a之下表面。上層9b及下層9c分別為自主層9a側依序包含含有Ti或Mo(第2金屬)之氮化物之金屬氮化物層、及含有第2金屬之金屬層之積層膜。於該例中，主層9a為Al層。上層9b具有以Ti/TiN表示之積層構造，下層9c具有以TiN/Ti表示之積層構造。於使用氧化物半導體TFT101作為主動矩陣基板之開關元件之情形時，汲極電極9與像素電極(未圖示)電性連接。
再者，於本說明書中，存在將上層7b、9b中所含之金屬層及金屬氮化物層分別稱作上部金屬層及上部金屬氮化物層之情形。同樣地，存在將下層7c、9c中所含之金屬層及金屬氮化物層分別稱作下部金屬層及下部金屬氮化物層之情形。
亦可進而包括覆蓋氧化物半導體層5之通道區域5c之蝕刻終止層6。於圖示之例中，蝕刻終止層6係以覆蓋氧化物半導體層5及閘極絕緣層4之方式形成。於蝕刻終止層6設置有露出源極及汲極接觸區域5s、5d之開口部。再者，蝕刻終止層6亦可以覆蓋基板之大致整體之方式形成。例如，蝕刻終止層6亦可延伸至基板上之端子部(未圖示)。
氧化物半導體TFT101亦可由第1保護層11覆蓋。於圖示之例中，第1保護層11係以與源極及汲極電極7、9之上表面相接之方式設置。
於本實施形態之氧化物半導體TFT101中，在源極及汲極電極7、9中，於主層7a、9a與含有第2金屬之金屬層(Ti層或Mo層)之間介置金屬氮化物層(TiN層或MoN層)。因此，主層7a、9a與金屬層不接觸，故而可抑制於金屬層與主層7a、9a之間金屬相互擴散。結果，可抑制源極及汲極電極7、9之主層7a、9a之電阻之增大。又，於由與源極電極7相同之積層導電膜形成源極配線之情形時，根據與上述相同之原因，而可抑制源極配線之電阻之增大。因此，可抑制由源極及汲極電極7、9或源極配線之電阻增大所導致之特性之降低(接通電阻之增 大)。
再者，作為比較例，亦考慮使用於源極及汲極電極中之主層之上表面及下表面僅配置金屬氮化物層(TiN或MoN層)而成之構造(例如TiN/Al/TiN)。即便於該情形時，亦可減少如上所述之由金屬之擴散所導致之問題。然而，為了抑制主層與氧化物半導體層之反應，而必須使TiN層之厚度增大為例如超過50nm。由於TiN等金屬氮化物之膜應力較大，故而若堆積於成膜裝置(例如PVD(Physical Vapor Deposition，物理氣相沈積)裝置)之腔室側壁則容易產生膜剝落。因此，若TiN膜之厚度變大，則有在成膜裝置內因膜剝落而產生之微粒等揚塵附著於基板而產生圖案不良從而良率降低之可能性。相對於此，於本實施形態中，TiN層只要具有可防止於Ti層與Al層之間產生之金屬之擴散之程度的厚度即可，可薄於上述比較例。因此，可抑制由腔室側壁之堆積膜之膜剝落所導致之問題。
氧化物半導體TFT101之氧化物半導體層5包含例如IGZO(Indium Gallium Zinc Oxide，氧化銦鎵鋅)。此處，IGZO為In(銦)、Ga(鎵)、Zn(鋅)之氧化物，且廣泛地含有In-Ga-Zn-O系氧化物。IGZO既可以為非晶質，亦可以為晶質。作為晶質IGZO層，較佳為c軸大致垂直於層面地配向而成之晶質IGZO層。此種IGZO層之結晶結構例如揭示於日本專利特開2012-134475號公報。將日本專利特開2012-134475號公報之所有揭示內容引用於本說明書中用於參考。又，作為氧化物半導體層5，亦可使用InGaO3(ZnO)5、氧化鎂鋅(MgxZn1-xO)或氧化鎘鋅(CdxZn1-xO)、氧化鎘(CdO)等層。或者，亦可使用添加有第1族元素、第13族元素、第14族元素、第15族元素或第17族元素等中之一種、或複數種雜質元素之ZnO層。此種ZnO層亦可為非晶質(amorphous)狀態、多晶狀態或非晶質狀態與多晶狀態混合存在之微晶狀態。
源極及汲極電極7、9亦可為除包含上述層以外亦包含其他導電 層之積層膜。即便於該情形時，只要於金屬層與主層7a、9a之間介置金屬氮化物層亦獲得上述效果。只要主層7a、9a與金屬氮化物層相接，則可更有效地抑制金屬層與主層7a、9a之間之相互擴散。
第1保護層11亦可為例如SiO2層等無機絕緣層。第1保護層11作為鈍化層發揮功能。
圖1所示之氧化物半導體TFT101具有底部閘極構造，但亦可具有頂部閘極構造。又，氧化物半導體TFT101亦可不包括蝕刻終止層6(通道蝕刻型TFT)。
繼而，以顯示裝置之主動矩陣基板為例對包括氧化物半導體TFT101之半導體裝置之構造進行說明。
圖2(a)係半導體裝置(主動矩陣基板)201之模式性俯視圖。圖2(b)及(c)係半導體裝置201之模式性剖面圖，分別表示沿著圖2(a)所示之俯視圖之A-A'線及D-D'線之剖面。
首先，參照圖2(a)。半導體裝置201包括有助於顯示之顯示區域(有效區域)120、及位於顯示區域120之外側之周邊區域(邊框區域)110。
於顯示區域120形成有複數根閘極配線G與複數根源極配線S，由該等配線所包圍之各區域成為「像素」。複數個像素呈矩陣狀配置。於各像素形成有像素電極10。像素電極10被分離至每個像素。於各像素中，在複數根源極配線S與複數根閘極配線G之各交點之附近形成有氧化物半導體TFT101。於該例中，氧化物半導體TFT101之構成與一面參照圖1一面於上文敍述之構成相同。各氧化物半導體TFT101之源極電極7及汲極電極9於形成在蝕刻終止層6之開口部(接觸孔)50內與氧化物半導體層5相接。
氧化物半導體TFT101之閘極電極3使用與閘極配線G相同之導電膜與閘極配線G形成為一體。於本說明書中，將使用與閘極配線G相 同之導電膜形成之層統稱為「閘極配線層」。因此，閘極配線層包含閘極配線G及閘極電極(作為氧化物半導體TFT101之閘極發揮功能之部分)3。又，於本說明書中，亦存在將閘極電極3與閘極配線G一體形成之圖案稱作「閘極配線G」之情形。於自基板之法線方向觀察閘極配線G時，閘極配線G包括於特定之方向延伸之部分、及自該部分向與上述特定之方向不同之方向延伸之延出部分，延出部分亦可作為閘極電極3發揮功能。或者，於自基板之法線方向觀察時，閘極配線G包括以固定之寬度於特定之方向延伸之複數個直線部分，各直線部分之一部分與TFT101之通道區域重疊，亦可作為閘極電極3發揮功能。
氧化物半導體TFT101之源極電極7及汲極電極9係由與源極配線S相同之導電膜形成。於本說明書中，將使用與源極配線S相同之導電膜形成之層統稱為「源極配線層」。因此，源極配線層包含源極配線S、源極電極7及汲極電極9。源極電極7亦可與源極配線S形成為一體。源極配線S包括於特定之方向延伸之部分、及自該部分向與上述特定之方向不同之方向延伸之延出部分，延出部分亦可作為源極電極7發揮功能。
於本實施形態中，在像素電極10與氧化物半導體TFT101之間以與像素電極10對向之方式設置有共用電極14。對共用電極14施加共用信號(COM信號)。本實施形態中之共用電極14於每個像素中均具有開口部14p。於該開口部14p內形成有像素電極10與氧化物半導體TFT101之汲極電極9之接觸部。於接觸部中，亦可利用由與共用電極14相同之導電膜(透明導電膜)形成之連接層15連接像素電極10與汲極電極9。再者，共用電極14亦可形成於顯示區域120之大致整體(除上述開口部14p以外)。
於周邊區域110形成有用以電性連接閘極配線G或源極配線S與外部配線之端子部102。
其次，一面參照圖2(b)，一面對包含氧化物半導體TFT101之TFT形成區域之剖面構造進行說明。
在TFT形成區域內，半導體裝置201包括：第1保護層(例如SiO2層)11，其覆蓋氧化物半導體TFT101；第2保護層(例如透明絕緣樹脂層)13，其形成於第1保護層11上；共用電極14，其設置於第2保護層13上；第3保護層(例如SiO2層或SiN層)17，其形成於共用電極14上；及像素電極10。像素電極10係以隔著第3保護層17而與共用電極14對向之方式配置。像素電極10及共用電極14係由例如IZO(Indium Zinc Oxide，氧化銦鋅)、ITO(Indium Tin Oxide，氧化銦錫)等透明導電膜形成。於共用電極14形成有開口部14p。在開口部14p內，於第1保護層11及第2保護層13形成有到達至汲極電極9之至少一部分之接觸孔46。又，於開口部14p亦可形成由與共用電極14相同之導電膜形成且與共用電極14電性分離之連接層15。連接層15於接觸孔46內與汲極電極9相接。自圖2(a)可知，於自基板之法線方向觀察時，開口部14p及連接層15係以與汲極電極9之至少一部分重疊之方式配置。
於第3保護層17形成有接觸孔48。於自基板之法線方向觀察時，接觸孔48係配置於共用電極14之開口部14p內。因此，共用電極14之開口部14p側之側面由第3保護層17覆蓋，未露出於接觸孔48之側壁。又，接觸孔48之至少一部分係以與接觸孔46重疊之方式配置。此處，於自基板之法線方向觀察時，接觸孔46係配置於接觸孔48之內部(參照圖2(a))。藉此，可減小接觸所需之面積。像素電極10之一部分亦形成於接觸孔46、48內，且經由連接層15而與汲極電極9電性連接。
再者，用以連接汲極電極9與像素電極10之構造並不限定於圖示之構造。例如，亦可不設置連接層15而使像素電極10與汲極電極9直接接觸。但，若設置連接層15，則即便於接觸孔46、48內產生像素電極10之分級切削(stepped cut)等，亦可藉由連接層15而更確實地確保 像素電極10與汲極電極9之連接。因此，可形成具有冗餘構造之可靠性較高之接觸部。
於自基板1之法線方向觀察時，像素電極10之至少一部分亦可隔著第3保護層17而與共用電極14重疊。藉此，於像素電極10與共用電極14之重疊部分形成將第3保護層17作為介電層之電容。該電容可作為顯示裝置中之輔助電容(透明輔助電容)發揮功能。藉由適當調整第3保護層17之材料及厚度、形成電容之部分之面積等而獲得具有所需容量之輔助電容。因此，於像素內無須利用例如與源極配線相同之金屬膜等另外形成輔助電容。因此，可抑制由使用金屬膜之輔助電容之形成所導致之開口率之降低。
其次，一面參照圖2(c)，一面對端子部102之構成之一例進行說明。
端子部102包括：下部導電層3t，其形成於基板1上；閘極絕緣層4，其以覆蓋下部導電層3t之方式延伸設置；蝕刻終止層6；第1保護層11；第2保護層13及第3保護層17；上部導電層14t，其由與共用電極14相同之導電膜形成；以及外部連接層10t，其由與像素電極10相同之導電膜形成。上部導電層14t於形成在閘極絕緣層4、蝕刻終止層6、第1保護層11及第2保護層13之開口部52內與下部導電層3t相接。又，外部連接層10t於開口部52內及設置於第3保護層17之開口部54內與上部導電層14t相接。因此，於端子部102中，經由上部導電層14t確保外部連接層10t與下部導電層3t之電性連接。根據本實施形態，藉由於外部連接層10t與下部導電層3t之間介置上部導電層14t，可形成具有冗餘構造之可靠性較高之端子部102。
下部導電層3t係由例如與閘極電極3相同之導電膜形成。下部導電層3t亦可與閘極配線G連接(閘極端子部)。或者，亦可與源極配線S連接(源極端子部)。
本實施形態之半導體裝置201之構成並不限定於圖2所示之構成。可根據應用半導體裝置201之顯示裝置之顯示模式進行適當變更。
本實施形態之半導體裝置201可應用於例如FFS(Fringe Field Switching，邊緣場切換)模式之顯示裝置。於該情形時，各像素電極10較佳為具有複數個狹縫狀之開口部。另一方面，共用電極14只要至少配置於像素電極10之狹縫狀之開口部下，便可作為像素電極之對向電極發揮功能而對液晶分子施加橫向電場。於本實施形態中，共用電極14佔據像素之大致整體(除開口部14p以外)。藉此，可增大像素電極10與共用電極14重疊之部分之面積，故而可使輔助電容之面積增加。
再者，本實施形態之半導體裝置201亦可應用於FFS模式以外之動作模式之顯示裝置。例如亦可應用於VA(Vertical Aligned，垂直配向)模式等縱向電場驅動方式之顯示裝置。於該情形時，亦可不設置共用電極14及第3保護層17。或者，亦可代替共用電極14而與像素電極10對向地設置作為輔助電容電極發揮功能之透明導電層，而於像素內形成透明之輔助電容。
<半導體裝置201之製造方法>
圖3~圖5係用以對半導體裝置201之製造方法之一例進行說明之步驟剖面圖，該等圖之(a1)~(11)表示TFT形成區域之剖面構造，(a2)~(12)表示端子部形成區域之剖面構造。
首先，於基板1上藉由濺鍍法等形成未圖示之閘極配線用金屬膜(厚度：例如50nm以上且500nm以下)。
其次，藉由將閘極配線用金屬膜圖案化而形成閘極配線層。藉此，如圖3(a1)及(a2)所示，於TFT形成區域將TFT之閘極電極3與閘極配線形成為一體，於端子部形成區域形成端子部102之下部導電層 3t。圖案化係藉由於利用公知之光微影法形成抗蝕劑掩膜(未圖示)之後去除未被抗蝕劑掩膜覆蓋之部分之閘極配線用金屬膜而進行。於圖案化之後，抗蝕劑掩膜被去除。
作為基板1，可使用例如玻璃基板、矽基板、具有耐熱性之塑膠基板(樹脂基板)等。
作為閘極配線用金屬膜，此處，使用鉬鈮(MoNb)/鋁(Al)之積層膜。再者，閘極配線用金屬膜之材料並無特別限定。可適當使用包含鋁(Al)、鎢(W)、鉬(Mo)、鉭(Ta)、鉻(Cr)、鈦(Ti)、銅(Cu)等金屬或其合金、或其金屬氮化物之膜。
繼而，如圖3(b1)及(b2)所示，以覆蓋閘極配線層(閘極電極3、下部導電層3t及閘極配線)之方式形成閘極絕緣層4。閘極絕緣層4可藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法等形成。
作為閘極絕緣層4，可適當使用氧化矽(SiOx)層、氮化矽(SiNx)層、氧氮化矽(SiOxNy；x>y)層、氮氧化矽(SiNxOy；x>y)層等。閘極絕緣層4亦可具有積層構造。例如，於基板側(下層)，為了防止來自基板1之雜質等之擴散而形成氮化矽層、氮氧化矽層等，於其上之層(上層)，為了確保絕緣性而亦可形成氧化矽層、氧氮化矽層等。再者，若使用含有氧之層(例如SiO2等氧化物層)作為閘極絕緣層4之最上層(即與氧化物半導體層相接之層)，則於氧化物半導體層產生氧缺陷之情形時，可利用氧化物層中所含之氧修復氧缺陷，因此可有效地減少氧化物半導體層之氧缺陷。
其次，如圖3(c1)及(c2)所示，於TFT形成區域內，在閘極絕緣層4上形成氧化物半導體層5。具體而言，使用濺鍍法於閘極絕緣層4上形成例如厚度為30nm以上且200nm以下之氧化物半導體膜。其後，藉由光微影法進行氧化物半導體膜之圖案化而獲得氧化物半導體層5。於自基板1之法線方向觀察時，氧化物半導體層5之至少一部分係 以隔著閘極絕緣層4而與閘極電極3重疊之方式配置。
此處，藉由將以1：1：1之比例含有In、Ga及Zn之In-Ga-Zn-O系非晶質氧化物半導體膜(厚度：例如50nm)圖案化而形成氧化物半導體層5。
其次，如圖3(d1)及(d2)所示，於氧化物半導體層5及閘極絕緣層4上形成蝕刻終止(厚度：例如30nm以上且200nm以下)6。蝕刻終止層6亦可為氧化矽膜、氮化矽膜、氧氮化矽膜或其等之積層膜。此處，作為蝕刻終止層6，藉由CVD法形成厚度例如為100nm之氧化矽膜(SiO2膜)。
藉由形成蝕刻終止層6可減少於氧化物半導體層5中產生之加工損傷(process damage)。又，若使用SiOx膜(包含SiO2膜)等氧化物膜作為蝕刻終止層6，則於氧化物半導體層5產生氧缺陷之情形時，可利用氧化物膜中所含之氧修復氧缺陷，因此可更有效地減少氧化物半導體層5之氧化缺陷。
其後，使用抗蝕劑掩膜(未圖示)進行蝕刻終止層6及閘極絕緣層4之蝕刻。此時，以對蝕刻終止層6及閘極絕緣層4進行蝕刻且不蝕刻氧化物半導體層5之方式根據各層之材料選擇蝕刻條件。此處所言之蝕刻條件，於使用乾式蝕刻之情形時包含蝕刻氣體之種類、基板1之溫度、腔室內之真空度等。又，於使用濕式蝕刻之情形時，包含蝕刻液之種類或蝕刻時間等。
藉此，如圖3(e1)所示，於TFT形成區域內，在蝕刻終止層6形成分別露出氧化物半導體層5中之成為通道區域的區域之兩側之開口部50。於該蝕刻中，氧化物半導體層5係作為蝕刻終止發揮功能。再者，蝕刻終止層6只要以至少覆蓋成為通道區域的區域之方式被圖案化即可。藉此，例如於源極、汲極分離步驟中，可減少於氧化物半導體層5之通道區域產生之蝕刻損傷，因此可抑制TFT特性之劣化。
另一方面，如圖3(e2)所示，於端子部形成區域內，對蝕刻終止層6及閘極絕緣層4一併進行蝕刻之結果(GI/ES同時蝕刻)為於蝕刻終止層6及閘極絕緣層4形成露出下部導電層3t之開口部51。
其次，雖未圖示，但於蝕刻終止層6上及開口部50、51內形成源極配線用金屬膜(厚度：例如50nm以上且500nm以下)。源極配線用金屬膜係藉由例如濺鍍法等形成。此處，作為源極配線用金屬膜，形成自氧化物半導體層5之側依序積層Ti膜、TiN膜、Al膜、TiN膜及Ti膜而成之積層膜。成為主層之Al膜之厚度例如為100nm以上且400nm以下。於主層之上層及下層之各者，TiN膜之厚度較佳為以小於Ti膜之厚度之方式設定。更佳為設定為未達Ti膜之厚度之1/2。如此，藉由抑制TiN膜之厚度可緩和堆積於成膜裝置(例如PVD裝置)之腔室側壁之堆積膜之膜應力而抑制由膜剝落所導致之微粒之產生。形成於上層及下層之TiN膜之厚度分別為例如5nm以上且50nm以下。只要TiN膜之厚度為5nm以上便可更有效地抑制Ti膜與Al膜之間之金屬之擴散。又，只要TiN膜之厚度為50nm以下便可抑制如上所述之膜剝落之問題。又，形成於主層之上層及下層之Ti膜之厚度分別為例如50nm以上且200nm以下。
再者，亦可使用Cu膜代替Al膜作為主層，且亦可使用Mo膜及MoN膜代替Ti膜及TiN膜作為上層及下層中之金屬膜及金屬氮化膜。即便於該情形時，主層及上層、下層中之金屬膜、金屬氮化膜之厚度之範圍亦可與上述範圍相同。
繼而，藉由將源極配線用金屬膜圖案化而如圖3(f1)及(f2)所示般於TFT形成區域內形成源極電極7及汲極電極9。於端子部形成區域內源極配線用金屬膜被去除。
源極電極7及汲極電極9分別於開口部50內與氧化物半導體層5連接。氧化物半導體層5中之與源極電極7相接之部分成為源極接觸區 域，與汲極電極9相接之部分成為汲極接觸區域。以此方式獲得氧化物半導體TFT101。
其次，如圖4(g1)及(g2)所示，以覆蓋氧化物半導體TFT101之方式形成第1保護層11。作為第1保護層11，可使用氧化矽(SiOx)膜、氮化矽(SiNx)膜、氧氮化矽(SiOxNy；x>y)膜、氮氧化矽(SiNxOy；x>y)膜等無機絕緣膜(鈍化膜)。此處，作為第1保護層11，藉由例如CVD法形成厚度例如為200nm之SiO2層。
其後，雖未圖示，但對基板整體進行熱處理(退火處理)。以下，對該原因進行說明。
藉由TFT之製造過程而可能於氧化物半導體層5內(尤其通道區域內)產生氧缺陷。因此，通道區域之導電率變高，若直接於該狀態下製成TFT，則有截止漏電流(off-leak current)變大，而無法實現所需之特性之虞。相對於此，若進行熱處理，則氧化物半導體層5之通道區域被氧化，結果可減少通道區域內之氧缺陷而可實現所需之TFT特性。
熱處理之溫度並無特別限定，例如為250℃以上且450℃以下。熱處理亦可於由第2保護層13之材料形成第2保護層13之後進行。
再者，於包括例如具有Ti/Al(或Cu)/Ti之3層構造之源極及汲極電極之先前之半導體裝置中，存在如下問題，即，因該熱處理而導致於Ti層與Al層之界面Ti向Al層擴散、Al向Ti層擴散而使Al層之純度降低。相對於此，於本實施形態中，在Al層(或Cu層)與Ti層之間設置TiN層，可抑制Ti與Al之相互擴散，故而可抑制如上所述之問題。
其次，如圖4(h1)及(h2)所示，於第1保護層11上形成第2保護層13。第2保護層13係例如藉由形成有機絕緣膜並將其圖案化而獲得。此處，作為第2保護層13，使用厚度例如為2000nm之正型感光性樹脂膜。
如圖4(h1)所示，於TFT形成區域內，第2保護層13係於第2保護層13中之位於汲極電極9之上方之部分具有露出第1保護層11之開口部46'。又，如圖4(h2)所示，於端子部形成區域內，在第2保護層13中之位於開口部51之上方之部分具有露出第1保護層11之開口部52'。
再者，該等保護層11、13之材料並不限定於上述材料。只要以不蝕刻第1保護層11而可蝕刻第2保護層13之方式選擇各保護層11、13之材料及蝕刻條件即可。因此，第2保護層13亦可為例如無機絕緣層。
繼而，使用第2保護層13作為蝕刻掩膜並藉由蝕刻去除第1保護層11。藉此，如圖4(i1)所示，於TFT形成區域內，獲得露出汲極電極9之表面之開口部46。又，如圖4(i2)所示，於端子部形成區域內，獲得露出下部導電層3t之表面之開口部52。
其後，於第2保護層13上及開口部46、52內利用例如濺鍍法形成透明導電膜(未圖示)並將其圖案化。圖案化可使用公知之光微影法。藉此，如圖5(j1)所示，於TFT形成區域內，獲得共用電極14、及於開口部46內與汲極電極9相接之連接層15。共用電極14亦可以覆蓋顯示區域之大致整體之方式形成。連接層15係配置於開口部46內及開口部46之周緣部，與共用電極14分離。又，如圖5(j2)所示，於端子部形成區域內，獲得於開口部52內與下部導電層3t相接之上部導電層14t。
作為透明導電膜，可使用例如ITO(銦-錫氧化物)膜(厚度：50nm以上且200nm以下)、IZO膜或ZnO膜(氧化鋅膜)等。此處，作為透明導電膜，使用厚度例如為100nm之ITO膜。
其次，以覆蓋基板1之表面整體之方式利用例如CVD法形成第3保護層17。其次，於第3保護層17上形成抗蝕劑掩膜(未圖示)並對第3保護層17進行蝕刻。藉此，如圖5(k1)及(k2)所示，於第3保護層17形成露出連接層15之開口部48、及露出上部導電層14t之開口部54。於該例中，於自基板1之法線方向觀察時，開口部48係以與開口部46重 疊之方式配置，由開口部46及48構成接觸孔CH1。又，開口部54係以與開口部52重疊之方式配置，由開口部52及54構成接觸孔CH2。
作為第3保護層17，並無特別限定，可適當使用例如氧化矽(SiOx)膜、氮化矽(SiNx)膜、氧氮化矽(SiOxNy；x>y)膜、氮氧化矽(SiNxOy；x>y)膜等。於本實施形態中，由於第3保護層17亦被利用為構成輔助電容之電容絕緣膜，故而較佳為以可獲得特定之電容CCS之方式適當選擇第3保護層17之材料或厚度。亦可使用例如厚度150nm以上且400nm以下之SiN膜或SiO2膜作為第3保護層17。
其後，於第3保護層17上、接觸孔CH1、CH2內，利用例如濺鍍法形成透明導電膜(未圖示)並將其圖案化。圖案化可使用公知之光微影法。藉此，如圖5(11)及(12)所示，自透明導電膜獲得像素電極10及外部連接層10t。像素電極10於接觸孔CH1內與連接層15相接，並經由連接層15與汲極電極9連接。外部連接層10t於接觸孔CH2內與上部導電層14t相接，並經由上部導電層14t與下部導電層3t連接。又，像素電極10之至少一部分係以隔著第3保護層17而與共用電極14重疊之方式配置，從而形成透明輔助電容。以此方式製造半導體裝置201。
作為用以形成像素電極10及外部連接層10t之透明導電膜，可使用例如ITO(銦-錫氧化物)膜(厚度：50nm以上且150nm以下)、IZO膜或ZnO膜(氧化鋅膜)等。此處，使用厚度例如為100nm之ITO膜作為透明導電膜。
(第2實施形態)
本實施形態之氧化物半導體TFT與上述氧化物半導體TFT101(圖1)之不同點在於：源極及汲極電極之下層及上層中之位於氧化物半導體層側之層於金屬層與氧化物半導體層之間進而包含其他金屬氮化物層。
圖6係例示本發明之第2實施形態之氧化物半導體TFT102之剖面 圖。
本實施形態之氧化物半導體TFT102係源極電極及汲極電極之下層7c、9c於Ti層之與主層7a、9a為相反之側進而包含TiN層。因此，下層7c、9c係自主層7a、9a側依序包含TiN層、Ti層及TiN層之積層膜。即，具有TiN/Ti/TiN之3層構造。於該例中，位於Ti層之與主層7a、9a為相反側之TiN層為最下層且與氧化物半導體層5相接。其他構成與氧化物半導體TFT101相同。
根據本實施形態，與第1實施形態同樣地，可抑制於Ti層與主層7a、9a之間金屬相互擴散從而可抑制源極及汲極電極之電阻之增大。又，如以下所說明般，亦獲得抑制TFT之閾值之變動之效果。
於專利文獻1等所揭示之先前之氧化物半導體TFT中，於源極及汲極電極之Al或Cu層與氧化物半導體層之間設置有Ti層。然而，本發明者經過研究結果發現，於Ti層與氧化物半導體層相接之構成中，若在形成源極及汲極電極之後以某些目的進行熱處理製程(例如200℃以上)，則於氧化物半導體層與Ti層之接觸部分產生氧化物半導體與Ti之氧化還原反應，而存在TFT特性產生變動之可能性。具體而言，閾值大幅度地向負側偏移。認為其原因在於：由於Ti較其他金屬容易與氧化物半導體產生氧化還原反應，故而於氧化物半導體層之通道部分容易產生氧缺陷，結果載子濃度增加而使截止洩漏特性降低。
相對於此，於本實施形態中，由於在Ti層與氧化物半導體層5之間設置有TiN層，故而可抑制Ti與氧化物半導體之氧化還原反應。結果，由於可減少氧化物半導體中產生之氧缺陷，故而可抑制因氧化物半導體層5(通道區域5c)之氧缺陷引起之TFT之閾值之變動，而更確實地實現所需之TFT特性。
再者，先前，已知於氧化物半導體TFT中，若以源極及汲極電極之Ti層與氧化物半導體層相接之方式配置，則於氧化物半導體層與Ti 層之界面形成反應層，結果可降低接觸電阻。基於此種先前之見解，較佳為使Ti層與氧化物半導體層接觸而進行配置，於該等層之間並未介置不形成反應層之其他層。相對於此，於本發明之實施形態中，與先前之技術常識相反，敢於採用難以形成反應層之構造。藉此，抑制TFT之閾值之變動。再者，關於接觸電阻，可利用例如增大接觸面積等其他方法使其降低。
此處，使用Ti作為第2金屬，但即便使用Mo作為代替亦獲得相同之效果。具體而言，亦可使用MoN/Mo/MoN之積層膜作為下層7c、9c。又，亦可以最下層之MoN膜與氧化物半導體層5相接之方式配置。進而，作為主層7a、9a中所含之第1金屬，亦可使用Cu代替Al。
源極及汲極電極之下層7c、9c亦可包含上述以外之其他導電層。即便於該情形時，只要於含有第2金屬之金屬層(Ti或Mo層)與氧化物半導體層5之間介置含有第2金屬之氮化物之金屬氮化物層(TiN或MoN層)，亦可獲得上述效果。
本實施形態之氧化物半導體TFT具有頂部閘極構造，亦可為源極及汲極電極7、9之上表面與氧化物半導體層相接之構造。於該情形時，源極及汲極電極之上層7b、9b只要於金屬層(此處為Ti層)之與主層7a、9a為相反之側進而包含金屬氮化物層(此處為TiN層)，且該金屬氮化物層與氧化物半導體層5相接，便可獲得上述效果。又，氧化物半導體TFT103亦可不包括蝕刻終止層6(通道蝕刻型TFT)。
再者，本實施形態之氧化物半導體TFT102之製造方法除用以形成源極及汲極電極7、9之積層膜不同之方面以外，與一面參照圖3~圖5一面於上文敍述之氧化物半導體TFT101之製造方法相同。因此，省略製造方法之說明及步驟圖。
(第3實施形態)
本實施形態之氧化物半導體TFT與上述氧化物半導體TFT101(圖 1)之不同點在於：源極及汲極電極之上層於金屬層與第1保護層之間進而包含其他金屬氮化物層。
圖7係本發明之第3實施形態之氧化物半導體TFT103之剖面圖。
本實施形態之氧化物半導體TFT103係源極電極及汲極電極之上層7b、9b於Ti層之與主層7a、9a為相反之側進而包含TiN層。因此，上層7b、9b為自主層7a、9a側依序包含TiN層、Ti層及TiN層之積層膜。即，具有TiN/Ti/TiN之3層構造。於該例中，上層7b、9b之最上層之TiN層與第1保護層11相接。第1保護層11為氧化絕緣膜(此處為氧化矽膜)。其他構成與氧化物半導體TFT101相同。
根據本實施形態，與第1實施形態同樣地，可抑制於Ti層與主層7a、9a之間金屬相互擴散，從而可抑制源極及汲極電極7、9之電阻之增大。又，如以下所說明般，亦獲得提高源極及汲極電極7、9與第1保護層11之密接性之效果。
於專利文獻2等所揭示之先前之氧化物半導體TFT中，使用例如具有Ti/Al/Ti之3層構造之積層膜作為源極及汲極電極，覆蓋TFT之保護層與Ti層相接。作為保護層，使用例如氧化矽膜等氧化絕緣膜。於此種構成中，若於形成保護層之後以某些目的實施熱處理(例如200℃以上)，則存在因Ti層與氧化絕緣膜之氧化還原反應而導致Ti層之表面氧化之可能性。結果，有源極及汲極電極與保護層之密接性降低、保護層剝落，而導致良率降低之虞。
相對於此，於本實施形態中，由於在Ti層與第1保護層11之間設置有TiN層，故而可抑制Ti與氧化物半導體之氧化還原反應。結果，可抑制第1保護層與源極及汲極電極之密接性之降低而提高良率。
此處，雖使用Ti作為第2金屬，但使用Mo作為代替亦獲得相同之效果。具體而言，亦可使用MoN/Mo/MoN之積層膜作為上層7b、9b，以最上層之MoN膜與第1保護層11相接之方式配置。進而，作為主層 7a、9a中所含之第1金屬，亦可使用Cu代替Al。
源極及汲極電極之下層7c、9c亦可包含上述以外之其他導電層。即便於該情形時，只要於含有第2金屬之金屬層(Ti或Mo層)與第1保護層11之間介置含有第2金屬之氮化物之金屬氮化物層(TiN或MoN層)，亦可獲得上述效果。進而，本實施形態之氧化物半導體TFT亦可具有頂部閘極構造。又，氧化物半導體TFT103亦可不包括蝕刻終止層6(通道蝕刻型TFT)。
再者，本實施形態之氧化物半導體TFT103之製造方法除用以形成源極及汲極電極7、9之積層膜不同之方面以外，與一面參照圖3~圖5一面於上文敍述之氧化物半導體TFT101之製造方法相同。因此，省略製造方法之說明及步驟圖。
(第4實施形態)
本實施形態之半導體裝置係於如下方面與上述半導體裝置201(圖2)不同，即，源極及汲極電極之下層進而包含配置於下部金屬層與氧化物半導體層之間之金屬氮化物層(亦稱作下部金屬氮化物表面層)，源極及汲極電極之上層進而包含配置於上部金屬層與第1保護層之間之金屬氮化物層(亦稱作上部金屬氮化物表面層)。
圖8(a)係包括本實施形態之氧化物半導體TFT104之半導體裝置(主動矩陣基板)之俯視圖。圖8(b)及圖8(c)分別為沿著圖8(a)之A-A'線及D-D'線之剖面圖。於圖8中，對與圖2相同之構成要素標註相同之參照符號並省略說明。
於氧化物半導體TFT104中，源極電極及汲極電極7、9之上層7b、9b及下層7c、9c均具有TiN/Ti/TiN之3層構造。作為上層7b、9b之最上層之TiN層亦可與第1保護層11相接。作為下層7c、9c之最下層之TiN層亦可與氧化物半導體層5相接。又，作為第1保護層11，形成有氧化絕緣膜(此處為氧化矽膜)。其他構成與氧化物半導體TFT101相 同。
根據本實施形態，與第1實施形態同樣地，可抑制於Ti層與主層7a、9a之間金屬相互擴散，從而可抑制源極及汲極電極之電阻之增大。又，與第2實施形態同樣地，由於在氧化物半導體層5與Ti層之間設置有TiN層，故而可抑制氧化物半導體與Ti之氧化還原反應，從而可抑制閾值之變動。進而，與第3實施形態同樣地，由於在第1保護層11與Ti層之間設置有TiN層，故而可抑制第1保護層11與源極及汲極電極7、9之密接性之降低。
此處，雖使用Ti作為第2金屬，但使用Mo作為代替亦獲得相同之效果。具體而言，使用MoN/Mo/MoN之積層膜作為上層7b、9b及下層7c、9c。源極及汲極電極7、9亦可具有上述以外之其他導電層。又，作為主層7a、9a中所含之第1金屬，亦可使用Cu代替Al。進而，本實施形態之氧化物半導體TFT亦可具有頂部閘極構造。又，氧化物半導體TFT104亦可不包括蝕刻終止層6(通道蝕刻型TFT)。
再者，第4實施形態之半導體裝置204之製造方法除用以形成源極及汲極電極7、9之積層膜不同之方面以外，與一面參照圖3~5一面於上文敍述之半導體裝置201之製造方法相同。因此，省略製造方法之說明及步驟圖。
(第5實施形態)
圖9(a)係包括本實施形態之氧化物半導體TFT105之半導體裝置(主動矩陣基板)205之俯視圖。圖9(b)及圖9(c)分別為沿著圖9(a)之A-A'線及D-D'線之剖面圖。於圖9中，對與圖2相同之構成要素標註相同之參照符號並省略說明。
氧化物半導體TFT105與上述氧化物半導體TFT101~104之不同點係其為通道蝕刻型TFT(不包括蝕刻終止層6)。
於圖示之例中，氧化物半導體TFT105之源極及汲極電極7、9與 例如第4實施形態中之氧化物半導體TFT104之源極及汲極電極7、9之構造相同。即，源極及汲極電極7、9之上層7b、9b及下層7c、9c具有TiN/Ti/TiN或MoN/Mo/MoN之3層構造。因此，與第4實施形態同樣地，可抑制於Ti或Mo層與主層7a、9a之間金屬相互擴散，從而可抑制源極及汲極電極之電阻之增大。又，可抑制氧化物半導體與Ti或Mo之氧化還原反應，從而可抑制閾值之變動。進而，可抑制第1保護層11與源極及汲極電極7、9之密接性之降低。再者，於本實施形態中，與通道阻絕(channel stop)型之氧化物半導體TFT(圖2)相比，由於源極及汲極電極7、9與氧化物半導體層5之接觸面積較大，故而抑制氧化物半導體與Ti或Mo之氧化還原反應，藉此獲得更顯著之效果。
<半導體裝置205之製造方法>
圖10~圖12係用以對半導體裝置205之製造方法之一例進行說明之步驟剖面圖，該等圖之(a1)~(j1)表示TFT形成區域之剖面構造，(a2)~(j2)表示端子部形成區域之剖面構造。
首先，如圖10(a1)~(c1)、(a2)~(c2)所示，於基板1上形成閘極電極3、端子部102之下部導電層3t、閘極絕緣層4及氧化物半導體層5。該等層之形成係利用與一面參照圖3(a1)~(c1)、(a2)~(c2)一面於上文敍述之方法相同之方法進行。
其次，雖未圖示，但於氧化物半導體層5及閘極絕緣層4上利用例如濺鍍法等形成源極配線用金屬膜(厚度：例如50nm以上且500nm以下)。此處，作為源極配線用金屬膜，形成自氧化物半導體層5側依序積層TiN膜、Ti膜、TiN膜、Al膜、TiN膜、Ti膜及TiN膜而成之積層膜。構成積層膜之各膜之厚度亦可設定於第1實施形態中所說明之厚度之範圍內。
繼而，藉由將源極配線用金屬膜圖案化而如圖10(d1)及(d2)所示般形成包含源極電極7、汲極電極9及源極配線之源極配線層。於該例 中，於端子部形成區域內未形成源極配線層。源極電極7及汲極電極9分別以與氧化物半導體層5之表面相接之方式配置。氧化物半導體層5中之與源極電極7相接之部分成為源極接觸區域，與汲極電極9相接之部分成為汲極接觸區域。又，位於源極接觸區域與汲極接觸區域之間且未與任一電極相接之部分成為通道區域。以此方式獲得氧化物半導體TFT105。
此後之圖11(e1)~圖12(j1)及圖11(e2)~圖12(j2)所示之步驟與一面參照圖4(g1)~圖6(l1)及圖4(g2)~圖6(l2)一面於上文敍述之步驟相同，因此省略說明。
[產業上之可利用性]
本發明之實施形態可廣泛地應用於氧化物半導體TFT及包括氧化物半導體TFT之各種半導體裝置。例如亦應用於主動矩陣基板等電路基板、液晶顯示裝置、有機電致發光(EL，Electro-Luminescence)顯示裝置及無機電致發光顯示裝置等顯示裝置、影像感測器裝置等攝像裝置、圖像輸入裝置、指紋讀取裝置、半導體記憶體等各種電子裝置。
1‧‧‧基板
3‧‧‧閘極電極
3t‧‧‧下部導電層
4‧‧‧閘極絕緣層
5‧‧‧氧化物半導體層(活性層)
6‧‧‧通道終止層
7‧‧‧源極電極
7a、9a‧‧‧主層
7b、9b‧‧‧上層
7c、9c‧‧‧下層
9‧‧‧汲極電極
10‧‧‧像素電極
10t‧‧‧外部連接層
11、13‧‧‧保護層
14‧‧‧共用電極
14p‧‧‧開口部
14t‧‧‧上部導電層
15‧‧‧連接層
17‧‧‧第3保護層
46‧‧‧開口部
48‧‧‧開口部
50‧‧‧開口部
52‧‧‧開口部
54‧‧‧開口部
101、102‧‧‧氧化物半導體TFT
110‧‧‧周邊區域
120‧‧‧顯示區域
201‧‧‧半導體裝置
G‧‧‧閘極配線
S‧‧‧源極配線

Claims (9)

  1. 一種半導體裝置，其包括基板、及被支撐於上述基板之薄膜電晶體；上述薄膜電晶體包括：氧化物半導體層；閘極電極；閘極絕緣層，其形成於上述閘極電極與上述氧化物半導體層之間；及源極電極與汲極電極，其等與上述氧化物半導體層相接；上述源極電極及上述汲極電極分別包括：主層，其包含第1金屬；下層，其配置於上述主層之上述基板側，且自上述主層側依序包含含有第2金屬之氮化物之下部金屬氮化物層、及含有上述第2金屬之下部金屬層；及上層，其配置於上述主層之與上述基板為相反之側，且自上述主層側依序包含含有上述第2金屬之氮化物之上部金屬氮化物層、及含有上述第2金屬之上部金屬層；上述第1金屬為鋁或銅，上述第2金屬為鈦或鉬；且上述源極電極及上述汲極電極之上述上層或上述下層進而包含以與上述氧化物半導體層相接之方式配置之含有上述第2金屬之氮化物之其他金屬氮化物層。
  2. 一種半導體裝置，其包括基板、及被支撐於上述基板之薄膜電晶體；上述薄膜電晶體包括：氧化物半導體層；閘極電極；閘極絕緣層，其形成於上述閘極電極與上述氧化物半導體層之間；及源極電極與汲極電極，其等與上述氧化物半導體層相接；上述源極電極及上述汲極電極分別包括：主層，其包含第1金屬； 下層，其配置於上述主層之上述基板側，且自上述主層側依序包含含有第2金屬之氮化物之下部金屬氮化物層、及含有上述第2金屬之下部金屬層；及上層，其配置於上述主層之與上述基板為相反之側，且自上述主層側依序包含含有上述第2金屬之氮化物之上部金屬氮化物層、及含有上述第2金屬之上部金屬層；上述第1金屬為鋁或銅，上述第2金屬為鈦或鉬；上述半導體裝置進而包括覆蓋上述薄膜電晶體之第1保護層，且上述第1保護層為氧化矽膜，上述源極電極及上述汲極電極之上述上層進而包含配置於上述上部金屬層與上述第1保護層之間之含有上述第2金屬之氮化物之其他金屬氮化物層，上述其他金屬氮化物層與上述第1保護層相接。
  3. 一種半導體裝置，其包括基板、及被支撐於上述基板之薄膜電晶體；上述薄膜電晶體包括：氧化物半導體層；閘極電極；閘極絕緣層，其形成於上述閘極電極與上述氧化物半導體層之間；及源極電極與汲極電極，其等與上述氧化物半導體層相接；上述源極電極及上述汲極電極分別包括：主層，其包含第1金屬；下層，其配置於上述主層之上述基板側，且自上述主層側依序包含含有第2金屬之氮化物之下部金屬氮化物層、及含有上述第2金屬之下部金屬層；及上層，其配置於上述主層之與上述基板為相反之側，且自上述主層側依序包含含有上述第2金屬之氮化物之上部金屬氮化物層、及含有上述第2金屬之上部金屬層； 上述第1金屬為鋁或銅，上述第2金屬為鈦或鉬；上述半導體裝置進而包括覆蓋上述薄膜電晶體之第1保護層，且上述第1保護層為氧化矽膜，上述閘極電極配置於上述基板與上述氧化物半導體層之間，上述源極電極及上述汲極電極之上述下層進而包含配置於上述下部金屬層與上述氧化物半導體層之間之含有上述第2金屬之氮化物之下部金屬氮化物表面層，上述源極電極及上述汲極電極之上述上層進而包含配置於上述上部金屬層與上述第1保護層之間之含有上述第2金屬之氮化物之上部金屬氮化物表面層，上述下部金屬氮化物表面層與上述氧化物半導體層相接，上述上部金屬氮化物表面層與上述第1保護層相接。
  4. 如請求項1之半導體裝置，其中上述下部金屬氮化物層與上述主層之下表面相接，上述上部金屬氮化物層與上述主層之上表面相接。
  5. 如請求項2之半導體裝置，其中上述下部金屬氮化物層與上述主層之下表面相接，上述上部金屬氮化物層與上述主層之上表面相接。
  6. 如請求項3之半導體裝置，其中上述下部金屬氮化物層與上述主層之下表面相接，上述上部金屬氮化物層與上述主層之上表面相接。
  7. 如請求項1之半導體裝置，其進而包括覆蓋上述氧化物半導體層之通道區域之蝕刻終止層。
  8. 如請求項1至7中任一項之半導體裝置，其中上述氧化物半導體層為含有In-Ga-Zn-O系氧化物之層。
  9. 如請求項8之半導體裝置，其中上述氧化物半導體層為含有晶質In-Ga-Zn-O系氧化物之層。
TW102135412A 2012-10-01 2013-09-30 半導體裝置 TWI538222B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012219664 2012-10-01

Publications (2)

Publication Number Publication Date
TW201421699A TW201421699A (zh) 2014-06-01
TWI538222B true TWI538222B (zh) 2016-06-11

Family

ID=50434758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135412A TWI538222B (zh) 2012-10-01 2013-09-30 半導體裝置

Country Status (4)

Country Link
US (1) US20150295092A1 (zh)
CN (1) CN104685635B (zh)
TW (1) TWI538222B (zh)
WO (1) WO2014054428A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105899713B (zh) * 2014-01-14 2018-01-12 塞克姆公司 选择性金属/金属氧化物刻蚀方法
CN103996717B (zh) * 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN104037126A (zh) * 2014-05-16 2014-09-10 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
US9304283B2 (en) * 2014-05-22 2016-04-05 Texas Instruments Incorporated Bond-pad integration scheme for improved moisture barrier and electrical contact
JP6436660B2 (ja) 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6326312B2 (ja) 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ 表示装置
CN106575062B (zh) * 2014-08-07 2019-11-08 夏普株式会社 有源矩阵基板及其制造方法
KR102245497B1 (ko) 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20160086016A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104779299A (zh) * 2015-04-16 2015-07-15 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置
CN105304646A (zh) * 2015-10-19 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
US20180329242A1 (en) * 2016-02-24 2018-11-15 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
CN105826330A (zh) * 2016-05-12 2016-08-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
KR20180079503A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 도전 패턴 및 이를 구비하는 표시 장치
US20200019004A1 (en) * 2017-02-15 2020-01-16 Sharp Kabushiki Kaisha Liquid crystal display device for head-mounted display, and head-mounted display
JP2018160556A (ja) * 2017-03-23 2018-10-11 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置、および薄膜トランジスタ
JPWO2018181522A1 (ja) * 2017-03-31 2020-02-13 株式会社ジャパンディスプレイ 電子機器及びその製造方法
KR102637849B1 (ko) * 2017-11-28 2024-02-19 삼성디스플레이 주식회사 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
US10693819B1 (en) * 2017-12-15 2020-06-23 Snap Inc. Generation of electronic media content collections
KR20200100890A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11997891B2 (en) * 2020-03-24 2024-05-28 Boe Technology Group Co., Ltd. Display substrate, fabricating method thereof and display panel
CN112951845A (zh) * 2021-01-25 2021-06-11 武汉华星光电技术有限公司 阵列基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR20090096226A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2010113253A (ja) * 2008-11-07 2010-05-20 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
KR101768786B1 (ko) * 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5752447B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011155125A1 (ja) * 2010-06-08 2011-12-15 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device

Also Published As

Publication number Publication date
CN104685635A (zh) 2015-06-03
CN104685635B (zh) 2017-05-17
WO2014054428A1 (ja) 2014-04-10
US20150295092A1 (en) 2015-10-15
TW201421699A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
TWI538222B (zh) 半導體裝置
JP5855752B2 (ja) 半導体装置およびその製造方法
US10748939B2 (en) Semiconductor device formed by oxide semiconductor and method for manufacturing same
US10134910B2 (en) Semiconductor device and production method therefor
US11637132B2 (en) Active matrix substrate and method for manufacturing same
US11302718B2 (en) Active matrix substrate and production method therefor
WO2015040982A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
JP6251823B2 (ja) 半導体装置およびその製造方法
US20160064217A1 (en) Semiconductor device and method for manufacturing same
JP6218923B2 (ja) 半導体装置およびその製造方法
TWI559554B (zh) 半導體裝置及其製造方法
US11502115B2 (en) Active matrix substrate and method for manufacturing same
WO2018061851A1 (ja) アクティブマトリクス基板およびその製造方法
JP5964967B2 (ja) 半導体装置およびその製造方法
US11817459B2 (en) Active matrix substrate and manufacturing method thereof
US20230075289A1 (en) Active matrix substrate and method for manufacturing same
US11791345B2 (en) Active matrix substrate and method for manufacturing same
WO2016084687A1 (ja) 半導体装置およびその製造方法
JP2023163682A (ja) アクティブマトリクス基板および液晶表示装置