JPS62204575A - 薄膜半導体装置およびその製造方法 - Google Patents
薄膜半導体装置およびその製造方法Info
- Publication number
- JPS62204575A JPS62204575A JP4784286A JP4784286A JPS62204575A JP S62204575 A JPS62204575 A JP S62204575A JP 4784286 A JP4784286 A JP 4784286A JP 4784286 A JP4784286 A JP 4784286A JP S62204575 A JPS62204575 A JP S62204575A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- semiconductor device
- thin film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010408 film Substances 0.000 claims abstract description 151
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 76
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 76
- 239000001257 hydrogen Substances 0.000 claims abstract description 70
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 70
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 47
- 239000007789 gas Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 9
- 150000003377 silicon compounds Chemical class 0.000 claims description 7
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 6
- 230000005284 excitation Effects 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- 150000002431 hydrogen Chemical class 0.000 description 23
- 238000005984 hydrogenation reaction Methods 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 101000798940 Gallus gallus Target of Myb protein 1 Proteins 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007750 plasma spraying Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- -1 sensors Chemical class 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000013112 stability test Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は薄膜半導体装置およびその製造方法に関するも
のである。
のである。
従来の技術
従来の薄膜半導体装置の窒化シリコン膜による７ａ膜半
導体層の水素化とその保護については、アイイーイーイ
ー、イーディーエル−５：ＩＥＥＥ。
導体層の水素化とその保護については、アイイーイーイ
ー、イーディーエル−５：ＩＥＥＥ。
ＥＤＬ−５、Ｎ ｏ １１ （’８４） Ｐ ４６８に
述べられている。第４図に代表例としてＭＯＳ Ｆ Ｅ
Ｔの断面構成図を示して説明する。絶縁体臭板３１の
上にソースとドレインをｎ型に注入された薄膜半導体層
３２が積層され、前記薄膜半導体層３２の上にＰＳＧ膜
３膜上３層され、さらに前記ＰＳＧ膜３３の上に窒化シ
リコン膜３４が積層されている。その製造に際しては、
まず薄膜半導体層３２を基板３１上に積層してパターン
出しを行った後、ゲート絶縁膜３５を熱酸化で形成し、
さらにその上にゲート電極としての薄膜半導体層３６を
積層する。その後、ゲート部のパターン出しをしてＰＳ
（ＪＩ３３を６０００Ａ積層し、コンタクトホールを開
けてアルミ３７を積層し、アルミ配線のパターン出しを
し、４５０℃で熱処理する。その後に多量に水素を含む
窒化シリコン膜３４を、Ｓｉ、Ｈ４，ＮＨ３，Ｎ２の混
合ガスを用い基板３１音度３００℃でプラズマＣＶＤで
積層してから、４５０℃、Ｎ２中で熱処理することによ
って、窒化シリコン１１ｉ！３４中の水素を＃膜半導体
層に熱拡散して水素化を行うものである。
述べられている。第４図に代表例としてＭＯＳ Ｆ Ｅ
Ｔの断面構成図を示して説明する。絶縁体臭板３１の
上にソースとドレインをｎ型に注入された薄膜半導体層
３２が積層され、前記薄膜半導体層３２の上にＰＳＧ膜
３膜上３層され、さらに前記ＰＳＧ膜３３の上に窒化シ
リコン膜３４が積層されている。その製造に際しては、
まず薄膜半導体層３２を基板３１上に積層してパターン
出しを行った後、ゲート絶縁膜３５を熱酸化で形成し、
さらにその上にゲート電極としての薄膜半導体層３６を
積層する。その後、ゲート部のパターン出しをしてＰＳ
（ＪＩ３３を６０００Ａ積層し、コンタクトホールを開
けてアルミ３７を積層し、アルミ配線のパターン出しを
し、４５０℃で熱処理する。その後に多量に水素を含む
窒化シリコン膜３４を、Ｓｉ、Ｈ４，ＮＨ３，Ｎ２の混
合ガスを用い基板３１音度３００℃でプラズマＣＶＤで
積層してから、４５０℃、Ｎ２中で熱処理することによ
って、窒化シリコン１１ｉ！３４中の水素を＃膜半導体
層に熱拡散して水素化を行うものである。
発明が解決しようとする問題点
しかしながら、ｓｇ半導体層の水素化とその保護は、た
とえば多結晶ＳｉのＭＯＳ Ｆ Ｅ Ｔでは、移動度、
ｙ ｔｈ、オンオフ特性などに関係する。水素化するこ
とによりそれらの特性は向上するが、薄膜半導体層から
の水素の放出により劣化が生じる。
とえば多結晶ＳｉのＭＯＳ Ｆ Ｅ Ｔでは、移動度、
ｙ ｔｈ、オンオフ特性などに関係する。水素化するこ
とによりそれらの特性は向上するが、薄膜半導体層から
の水素の放出により劣化が生じる。
従来の構成の窒化シリコン膜３４では、水素化は多量に
水素を含んだ窒化シリコン膜３４の形成後、４５０℃Ｎ
Ｚ中で行なわれる。水素化の際、窒化シリコンＷＡ３
４中の水素は、薄膜半導体層３２と外部へ熱拡散または
放出してなくなる。したがって、従来の構成では、薄膜
半導体層３２の上にあるのはＰＳＧ膜３膜上３素の抜け
た窒化シリコンＷｉ３４のみである。水素が抜けた窒化
シリコン膜３４は、内部に結合の弱い所ができて膜クラ
ツクが発生しやすく、また保護膜としても水素を放出し
たことにより弱くなり、水などに浸されやすく、また薄
膜半導体層３２からの水素の放出を保持する力も弱くな
ることから、薄膜半導体装置の特性の安定性を悪くする
という問題点があった。また密着型イメージセンサなど
のように摩耗の生じやすい所に従来の薄膜半導体装置を
用いた場合は、水素の放出した窒化シリコン膜３４では
耐摩耗性などの機械的強度ら弱くなるという問題点があ
った。さらに従来の構成では、熱処理をして水素化する
のに、その熱処理温度が４３０℃より低いと水素の拡散
が十分でなく、また反対に４７０℃より高いと水素の放
出が多く、４３０℃〜４７０″Ｃの狭い温度範囲でない
と十分な効果は期待できなかった。以上のことにより、
特性の安定した薄膜半導体装置はまだ実用化に至ってな
い。
水素を含んだ窒化シリコン膜３４の形成後、４５０℃Ｎ
Ｚ中で行なわれる。水素化の際、窒化シリコンＷＡ３
４中の水素は、薄膜半導体層３２と外部へ熱拡散または
放出してなくなる。したがって、従来の構成では、薄膜
半導体層３２の上にあるのはＰＳＧ膜３膜上３素の抜け
た窒化シリコンＷｉ３４のみである。水素が抜けた窒化
シリコン膜３４は、内部に結合の弱い所ができて膜クラ
ツクが発生しやすく、また保護膜としても水素を放出し
たことにより弱くなり、水などに浸されやすく、また薄
膜半導体層３２からの水素の放出を保持する力も弱くな
ることから、薄膜半導体装置の特性の安定性を悪くする
という問題点があった。また密着型イメージセンサなど
のように摩耗の生じやすい所に従来の薄膜半導体装置を
用いた場合は、水素の放出した窒化シリコン膜３４では
耐摩耗性などの機械的強度ら弱くなるという問題点があ
った。さらに従来の構成では、熱処理をして水素化する
のに、その熱処理温度が４３０℃より低いと水素の拡散
が十分でなく、また反対に４７０℃より高いと水素の放
出が多く、４３０℃〜４７０″Ｃの狭い温度範囲でない
と十分な効果は期待できなかった。以上のことにより、
特性の安定した薄膜半導体装置はまだ実用化に至ってな
い。
そこで本発明は、このような問題点を解決することを目
的とする。
的とする。
問題点を解決するための手段
上記問題点を解決するため本発明装置は、半導体装置を
構成する絶縁膜を、水素を５％より多く含む第１の窒化
シリコン膜と、前記第１の窒化シリコン膜上に積層され
た水素を５％以下含む絶縁体膜とで形成したものである
。
構成する絶縁膜を、水素を５％より多く含む第１の窒化
シリコン膜と、前記第１の窒化シリコン膜上に積層され
た水素を５％以下含む絶縁体膜とで形成したものである
。
また、第１の本発明方法は、半導体装置を構成する絶縁
膜を形成するに際し、気体状シリコン化合物と少なくと
も窒素原子を含むガスとの混合ガスを使った高周波励起
のＣＶＤによる第１の窒化シリコン膜を形成し、この第
１の窒化シリコン膜の七に水素を５％以下含む絶縁体膜
を積１し、その俊、温度３５０℃以上かつ５５０℃以下
で熱処理するものである。
膜を形成するに際し、気体状シリコン化合物と少なくと
も窒素原子を含むガスとの混合ガスを使った高周波励起
のＣＶＤによる第１の窒化シリコン膜を形成し、この第
１の窒化シリコン膜の七に水素を５％以下含む絶縁体膜
を積１し、その俊、温度３５０℃以上かつ５５０℃以下
で熱処理するものである。
また、第２の本発明方法は、半導体装置を構成する絶縁
膜を形成するに際し、気体状シリコン化合物と少なくと
も窒素原子を含むガスとの混合ガスを使った高周波励起
のＣＶＤによる第１の窒化シリコン膜を形成し、この第
１の窒化シリコン膜の上に基板温度が３５０℃以上かつ
５００℃以下で絶縁体膜を積層するものである。
膜を形成するに際し、気体状シリコン化合物と少なくと
も窒素原子を含むガスとの混合ガスを使った高周波励起
のＣＶＤによる第１の窒化シリコン膜を形成し、この第
１の窒化シリコン膜の上に基板温度が３５０℃以上かつ
５００℃以下で絶縁体膜を積層するものである。
作用
本発明による作用は次のようになる。
すなわち、水素の拡散源となる水素を多量に含む第１の
窒化シリコン膜を水素の含有量の少ない絶縁体膜で被覆
することにより、水素化により水素を多量に含む窒化シ
リコン膜から水素が抜は出して薄膜半導体層に拡散した
後も、水素を放出した第１の窒化シリコン膜の表面を保
護し、第１の窒化シリコン膜の機械的強度を補い、薄膜
半導体層から外部への水素の放出を抑制して薄膜半導体
装置の特性の安定性と機械的強度とを向上さける。
窒化シリコン膜を水素の含有量の少ない絶縁体膜で被覆
することにより、水素化により水素を多量に含む窒化シ
リコン膜から水素が抜は出して薄膜半導体層に拡散した
後も、水素を放出した第１の窒化シリコン膜の表面を保
護し、第１の窒化シリコン膜の機械的強度を補い、薄膜
半導体層から外部への水素の放出を抑制して薄膜半導体
装置の特性の安定性と機械的強度とを向上さける。
また、水素化の熱処理のときに水素が外部へ放出するの
を抑制するので、水素化の熱処理温度などの条件が広く
なり、製造が容易になる。
を抑制するので、水素化の熱処理温度などの条件が広く
なり、製造が容易になる。
実施例
以下、本発明の実施例について説明する。
第１図は、本発明の第１の実施例のＮチャンネル簿ＨＭ
Ｏ８ＦＥＴの断面構成図である。石英基板１の上に薄膜
半導体層２として多結晶Ｓｉ膜が積層されている。多結
晶Ｓｉの薄膜半導体層２のソースとドレイン部はＡｓを
注入してＮ型となっていて、チャンネル部には拡散を行
っていない。
Ｏ８ＦＥＴの断面構成図である。石英基板１の上に薄膜
半導体層２として多結晶Ｓｉ膜が積層されている。多結
晶Ｓｉの薄膜半導体層２のソースとドレイン部はＡｓを
注入してＮ型となっていて、チャンネル部には拡散を行
っていない。
チャンネル部の上にはゲート絶縁膜３があり、その上に
ゲート電極の多結晶Ｓｉ膜４が積層されている。薄膜半
導体層２は熱酸化膜５により被覆されている。熱酸化膜
５にはアルミ電極６と薄膜半導体層とのコンタクトのた
めのコンタクトホールが聞けられている。さらに、それ
らの上に、層間絶縁膜でありかつ保護膜である、水素の
拡散源としての、水素を多量に含む第１の窒化シリコン
幕７が積層されていて、その上に水素を多く含まない第
２の窒化シリコン膜８が積層されている。
ゲート電極の多結晶Ｓｉ膜４が積層されている。薄膜半
導体層２は熱酸化膜５により被覆されている。熱酸化膜
５にはアルミ電極６と薄膜半導体層とのコンタクトのた
めのコンタクトホールが聞けられている。さらに、それ
らの上に、層間絶縁膜でありかつ保護膜である、水素の
拡散源としての、水素を多量に含む第１の窒化シリコン
幕７が積層されていて、その上に水素を多く含まない第
２の窒化シリコン膜８が積層されている。
次に製造方法について述べる。厚さ１１の石英基板１上
に減圧ＣＶＤ法でＳ ｉ Ｈ４／Ｈｅ ＝ ０．２、真
空度０．５Ｔｏｒｒ、温度５５０°Ｃ〜６５０℃で多結
晶または非晶質のＳｉの薄膜半導体層２を３００人〜１
μｍ積層し、島状のパターンにエツチングする（前記Ｓ
ｉの？７９脱半導体層２は、積層直後はＸ線的に非晶質
８１躾であっても、後の熱処理で多結晶Ｓｉ膜になる）
。次にゲート絶縁膜３を水蒸気の熱酸化で５００人〜２
０００人形成し、その上にゲート電極の多結晶Ｓｉ膜４
を減圧ＣＶＤ法で積層し、ゲート部のパターン出しをエ
ツチングにより行う。
に減圧ＣＶＤ法でＳ ｉ Ｈ４／Ｈｅ ＝ ０．２、真
空度０．５Ｔｏｒｒ、温度５５０°Ｃ〜６５０℃で多結
晶または非晶質のＳｉの薄膜半導体層２を３００人〜１
μｍ積層し、島状のパターンにエツチングする（前記Ｓ
ｉの？７９脱半導体層２は、積層直後はＸ線的に非晶質
８１躾であっても、後の熱処理で多結晶Ｓｉ膜になる）
。次にゲート絶縁膜３を水蒸気の熱酸化で５００人〜２
０００人形成し、その上にゲート電極の多結晶Ｓｉ膜４
を減圧ＣＶＤ法で積層し、ゲート部のパターン出しをエ
ツチングにより行う。
そして、ソースとドレイン部ＡＳを１２０ｋＶで３×１
０”／ｃｉｒ注入し、Ｎ２中９５０°Ｃで５〜２０分熱
！ｌ！！理して活性化する（イオン注入を行うときには
薄膜半導体層２のソースとドレインに当る所の上には酸
化膜はない）。次に、水蒸気酸化で熱酸イヒ膜５を全体
の表面に５００〜２０００人形成した後にこの熱酸化膜
５にコンタクトホールを聞け、アルミ電極６を積層する
。そして、水素の拡散源としての、水素を多量に含む窒
化シリコン膜７を、Ｓｉ Ｈ４。
０”／ｃｉｒ注入し、Ｎ２中９５０°Ｃで５〜２０分熱
！ｌ！！理して活性化する（イオン注入を行うときには
薄膜半導体層２のソースとドレインに当る所の上には酸
化膜はない）。次に、水蒸気酸化で熱酸イヒ膜５を全体
の表面に５００〜２０００人形成した後にこの熱酸化膜
５にコンタクトホールを聞け、アルミ電極６を積層する
。そして、水素の拡散源としての、水素を多量に含む窒
化シリコン膜７を、Ｓｉ Ｈ４。
ＮＨ：！ 、Ｈ２の混合ガスを用い、基板１温度を至温
から３５０℃以下までとして、プラズマＣＶＤにより岸
さ５００八〜２μｍ積層する。その上に、水素を多く含
まない窒化シリコンｖ８を、ＳｉＨ４゜Ｎ２ 、Ｈ２の
混合ガスを用い、基板１瀉度を３５０℃以上かつ５５０
℃以下で、２００人〜２μｍ積層する。その後アルミ電
極６のパッドに当たる所のコンタクトホールを前記の窒
化シリコン膜７，８に開ける。
から３５０℃以下までとして、プラズマＣＶＤにより岸
さ５００八〜２μｍ積層する。その上に、水素を多く含
まない窒化シリコンｖ８を、ＳｉＨ４゜Ｎ２ 、Ｈ２の
混合ガスを用い、基板１瀉度を３５０℃以上かつ５５０
℃以下で、２００人〜２μｍ積層する。その後アルミ電
極６のパッドに当たる所のコンタクトホールを前記の窒
化シリコン膜７，８に開ける。
試作したＮチャンネル薄膜ＭＯ８ＦＥＴの中で、チャン
ネルｔｗ＝ ｉｏｏμｍ１チャンネル長し＝１０μｍの
ものについて、その移ｅ度と水素化の熱処理温度との関
係を従来のものと比較した図を第２図に示す。
ネルｔｗ＝ ｉｏｏμｍ１チャンネル長し＝１０μｍの
ものについて、その移ｅ度と水素化の熱処理温度との関
係を従来のものと比較した図を第２図に示す。
本実施例の方が、熱処理温度が高くても移動度の低下の
小さいことがわかるし、全体的に特性も向上している。
小さいことがわかるし、全体的に特性も向上している。
また、安定性試験の結果からも、本実施例の方が従来の
ものよりも安定で耐環境性に強いことがわかった。
ものよりも安定で耐環境性に強いことがわかった。
また、本実施例では、水素の拡散源である窒化シリコン
膜７と同じ窒化シリコン膜８を水素を多く含まない絶縁
膜として用いていることにより、同じ窒化シリコン膜７
，８が積層されるので、熱膨張系数の違いにより窒化シ
リコン膜７に発生するクラックをなくすことができた。
膜７と同じ窒化シリコン膜８を水素を多く含まない絶縁
膜として用いていることにより、同じ窒化シリコン膜７
，８が積層されるので、熱膨張系数の違いにより窒化シ
リコン膜７に発生するクラックをなくすことができた。
さらに、表面を水素を多く含まない窒化シリコンＷＡ８
で覆ったので、窒化シリコン膜８自体からの水素の放出
によるそれ自体の劣化がなく、薄膜半導体＠２からの水
素の放出を抑制する。さらに、窒化シリコン膜８は耐水
性が特に良いので、本実施例の薄膜半導体装置の安定性
と耐水性が向上した。また窒化シリコン脱８は、水素の
拡散源である窒化シリコン膀７と同じプラズマＣＶＤ法
でガスと基板１温度だけを変えるだけで積層できるので
、製造工程の短縮ができく特に２チャンバ以上のプラズ
マＣＶＤ装置があれば便利である）、水素の拡散源であ
る窒化シリコン膜７が外囲気にさらされることなく、水
素化をしながら、その上に特性の良い保護膜の窒化シリ
コン脱８が積層できた。
で覆ったので、窒化シリコン膜８自体からの水素の放出
によるそれ自体の劣化がなく、薄膜半導体＠２からの水
素の放出を抑制する。さらに、窒化シリコン膜８は耐水
性が特に良いので、本実施例の薄膜半導体装置の安定性
と耐水性が向上した。また窒化シリコン脱８は、水素の
拡散源である窒化シリコン膀７と同じプラズマＣＶＤ法
でガスと基板１温度だけを変えるだけで積層できるので
、製造工程の短縮ができく特に２チャンバ以上のプラズ
マＣＶＤ装置があれば便利である）、水素の拡散源であ
る窒化シリコン膜７が外囲気にさらされることなく、水
素化をしながら、その上に特性の良い保護膜の窒化シリ
コン脱８が積層できた。
また、水素化は窒化シリコン１１９８の積層と同時に行
えるので、後で熱処理する必要がない。さらにこのとき
同時にアルミ電極６とｔ’ｌ膜半膜体導体層２コンタク
ト部の熱処理を行っている（アルミ電極のコンタクト部
の熱処理だけを先に行っても別に問題はない）。またア
ルミ電極６は、窒化膜８を積層した後に形成しても問題
はない。また窒化シリコン膜８は、窒化シリコンＷＡ７
のように薄膜半導体層に多量に水素を供給する必要がな
いので、窒化シリコン膜７より膜厚が薄くても十分にそ
の効果はあり、２００〜５００八程度でもよく、その膜
厚の比が１：３程度あれば、機械的強度の点からもなお
有効である。また本実施例では３５０℃より高＜５５０
℃以下という高温で水素の含有量の少ない絶縁体膜であ
る窒化シリコンＷ：！８を積層したので、その結晶性が
良く、緻密な保護膜ができ有効であることがわかった。
えるので、後で熱処理する必要がない。さらにこのとき
同時にアルミ電極６とｔ’ｌ膜半膜体導体層２コンタク
ト部の熱処理を行っている（アルミ電極のコンタクト部
の熱処理だけを先に行っても別に問題はない）。またア
ルミ電極６は、窒化膜８を積層した後に形成しても問題
はない。また窒化シリコン膜８は、窒化シリコンＷＡ７
のように薄膜半導体層に多量に水素を供給する必要がな
いので、窒化シリコン膜７より膜厚が薄くても十分にそ
の効果はあり、２００〜５００八程度でもよく、その膜
厚の比が１：３程度あれば、機械的強度の点からもなお
有効である。また本実施例では３５０℃より高＜５５０
℃以下という高温で水素の含有量の少ない絶縁体膜であ
る窒化シリコンＷ：！８を積層したので、その結晶性が
良く、緻密な保護膜ができ有効であることがわかった。
そのような高温で水素の含有量の少ない結晶性の良い絶
縁体膜を形成するには、他の材料、たとえばＢＮ、Ｔｉ
Ｎなどの窒化膜や、Ｓｉ Ｃ，Ａｇ２Ｏ３，Ｔａ ２
０５などの酸化膜も有効である。それらの形成方法は、
金ｆ！！膜（Ｂ、Ｔｉ 、Ａ！２．Ｔａなど）を先に積
層して窒化または酸化したり、スパッタ、プラズマＣＶ
Ｄ、クラスターイオンビーム、ＣＶＤ、蒸着、プラズマ
溶射など多くのものがある。
縁体膜を形成するには、他の材料、たとえばＢＮ、Ｔｉ
Ｎなどの窒化膜や、Ｓｉ Ｃ，Ａｇ２Ｏ３，Ｔａ ２
０５などの酸化膜も有効である。それらの形成方法は、
金ｆ！！膜（Ｂ、Ｔｉ 、Ａ！２．Ｔａなど）を先に積
層して窒化または酸化したり、スパッタ、プラズマＣＶ
Ｄ、クラスターイオンビーム、ＣＶＤ、蒸着、プラズマ
溶射など多くのものがある。
本実施例のように水素の拡散源である窒化シリコンｖ７
を形成する前に熱酸化膜５を形成しておくと、プラズマ
による１１１９半導体層へのダメージがないので、特性
の良い薄膜半導体装置ができた。
を形成する前に熱酸化膜５を形成しておくと、プラズマ
による１１１９半導体層へのダメージがないので、特性
の良い薄膜半導体装置ができた。
さらに、その酸化膜が熱酸化膜であるから、ＰＳＧより
も緻密性が良く、薄膜半導体層からの水素の放出を防止
して、特性の安定性が良い薄膜半導体装置ができた。ま
たこれらの熱酸化膜５と窒化Ｆ！７．８を積層すること
で、窒化膜だけだと下の薄膜半導体層２がＳｉ薄膜だっ
た場合に熱膨張係数の差が大きく、このＳｉｉｆｆ膜に
クラックが発生しやすいのを、熱酸化膜５と窒化膜７．
８の中間当りにＳｉ薄膜の熱膨張係数があることから、
熱酸化膜５が熱膨張係数の差を緩和してクラックの発生
を防止する。
も緻密性が良く、薄膜半導体層からの水素の放出を防止
して、特性の安定性が良い薄膜半導体装置ができた。ま
たこれらの熱酸化膜５と窒化Ｆ！７．８を積層すること
で、窒化膜だけだと下の薄膜半導体層２がＳｉ薄膜だっ
た場合に熱膨張係数の差が大きく、このＳｉｉｆｆ膜に
クラックが発生しやすいのを、熱酸化膜５と窒化膜７．
８の中間当りにＳｉ薄膜の熱膨張係数があることから、
熱酸化膜５が熱膨張係数の差を緩和してクラックの発生
を防止する。
また、水素の拡散源である水素を多量含む窒化シリコン
脱７の中の水素の吊は、水素化の熱処理後も５％よりも
多く、反対に、水素を多く含まない窒化シリコン膜８の
は５％以下であることがＳＩＭｓ、赤外吸収などの測定
でわかった。また水素を多く含まない窒化シリコン膜８
の水素の量を５％よりも多くづると、保護膜として積層
した窒化シリコン嗅８自体からの水素の放出が顕茗にな
り、膜の劣化が始まり良くない。そして、水素の拡散源
である窒化シリコン膜７が、水素化の後でも水素の吊が
５％よりも多く残るような躾でなげれば、水素化の効果
は弱かった。
脱７の中の水素の吊は、水素化の熱処理後も５％よりも
多く、反対に、水素を多く含まない窒化シリコン膜８の
は５％以下であることがＳＩＭｓ、赤外吸収などの測定
でわかった。また水素を多く含まない窒化シリコン膜８
の水素の量を５％よりも多くづると、保護膜として積層
した窒化シリコン嗅８自体からの水素の放出が顕茗にな
り、膜の劣化が始まり良くない。そして、水素の拡散源
である窒化シリコン膜７が、水素化の後でも水素の吊が
５％よりも多く残るような躾でなげれば、水素化の効果
は弱かった。
第３図に本発明の第２の実施例を示し、説明する。第１
の実施例と同じＮチ↑・ンネル薄腰ＩＶＩＯ８Ｆ Ｅ
Ｔであるが、第１の実施例と違う所はイオン注入後に熱
酸化膜を形成しない点である。すなわち、薄膜半導体層
２１の上に直接、水素を多量に含む第１の窒化シリコン
膜２２を積層して、その上にプラズマ溶射て水素を多く
含まない絶縁体膜２３としてＢ Ｎ ’ｉ基板２４温度
を室温から３５０℃で積層した。そして、その後、不活
性ガスまたはＨ２、またはその混合ｉｆスス中３５０℃
以上かつ５５０℃以下で熱処理して水素化を行った。
の実施例と同じＮチ↑・ンネル薄腰ＩＶＩＯ８Ｆ Ｅ
Ｔであるが、第１の実施例と違う所はイオン注入後に熱
酸化膜を形成しない点である。すなわち、薄膜半導体層
２１の上に直接、水素を多量に含む第１の窒化シリコン
膜２２を積層して、その上にプラズマ溶射て水素を多く
含まない絶縁体膜２３としてＢ Ｎ ’ｉ基板２４温度
を室温から３５０℃で積層した。そして、その後、不活
性ガスまたはＨ２、またはその混合ｉｆスス中３５０℃
以上かつ５５０℃以下で熱処理して水素化を行った。
すると、薄膜半導体層２１と水素の拡散源の窒化シリコ
ン膜２２との間に酸化膜がないので、７！膜半導体層２
１の水素化を比較的低温で速くできた。また、製造工程
の短縮化になった。また、ＢＮ。
ン膜２２との間に酸化膜がないので、７！膜半導体層２
１の水素化を比較的低温で速くできた。また、製造工程
の短縮化になった。また、ＢＮ。
Ｔｉ Ｎ、Ｍｏ Ｎなどの窒化膜とＳｉＣとｉ −Ｃは
耐摩耗性が強いので、密着型イメージセンサ、ＩＣカー
ドなどの耐摩耗性を必要とする物の薄膜半導体装置の窒
化シリコン模２２の上に被覆するのには最適である、ま
た絶縁体膜２３を、ＥＣＲによる窒化シリコン膜によっ
ても形成できる。ＥＣＲによる窒化シリコン膜は、水素
の含有量が少なく、緻密で堅く、耐薬品性も強いので、
保護膜として有効である。
耐摩耗性が強いので、密着型イメージセンサ、ＩＣカー
ドなどの耐摩耗性を必要とする物の薄膜半導体装置の窒
化シリコン模２２の上に被覆するのには最適である、ま
た絶縁体膜２３を、ＥＣＲによる窒化シリコン膜によっ
ても形成できる。ＥＣＲによる窒化シリコン膜は、水素
の含有量が少なく、緻密で堅く、耐薬品性も強いので、
保護膜として有効である。
以上の実施例では、薄膜半導体層２，２１をＬＰＣＶＤ
による多結晶Ｓｉ膜として、その水素化について説明し
たが、これらの口とは、非晶質Ｓｉ膜や多結晶Ｓｉ膜を
、電子線、レーザ、ランプ熱ふく射などで再結晶化また
は単結晶化したＳｉｌｌｙにも有効である。つまり、多
結晶Ｓｉ膜や再結晶化＄１膜に存在する結晶粒界にある
欠陥や、バルク内部に存在する未結合手を、ターミネー
トする効果がある。さらに、Ｓｉ膜とゲート絶縁膜との
界面の欠陥、未結合手を少なくする効果があるので、単
結晶化したＳｉｒｃ！にも有効である。また上記実施例
では薄膜半導体装置を構成する絶縁膜にＭＯＳＦＥＴの
保′ｙａ膜または層間絶縁膜についてだけ記述したが、
ゲート絶縁膜にも本発明が効果があるのはいうまでもな
い。また、材料内部の水素の世によって特性の変化する
部品、装置にも本発明が使えるのはいうまでもない。特
に磁性体のように水素によって飽和磁場定数やＨｃが変
化するもので、センサー、磁性半導体、磁気記録材料、
磁気抵抗素子などに効果がある。さらに、水素貯蔵合金
などにも本発明の技術手段が有効に使える。
による多結晶Ｓｉ膜として、その水素化について説明し
たが、これらの口とは、非晶質Ｓｉ膜や多結晶Ｓｉ膜を
、電子線、レーザ、ランプ熱ふく射などで再結晶化また
は単結晶化したＳｉｌｌｙにも有効である。つまり、多
結晶Ｓｉ膜や再結晶化＄１膜に存在する結晶粒界にある
欠陥や、バルク内部に存在する未結合手を、ターミネー
トする効果がある。さらに、Ｓｉ膜とゲート絶縁膜との
界面の欠陥、未結合手を少なくする効果があるので、単
結晶化したＳｉｒｃ！にも有効である。また上記実施例
では薄膜半導体装置を構成する絶縁膜にＭＯＳＦＥＴの
保′ｙａ膜または層間絶縁膜についてだけ記述したが、
ゲート絶縁膜にも本発明が効果があるのはいうまでもな
い。また、材料内部の水素の世によって特性の変化する
部品、装置にも本発明が使えるのはいうまでもない。特
に磁性体のように水素によって飽和磁場定数やＨｃが変
化するもので、センサー、磁性半導体、磁気記録材料、
磁気抵抗素子などに効果がある。さらに、水素貯蔵合金
などにも本発明の技術手段が有効に使える。
発明の効果
以上述べたように、本発明によれば、薄膜半導体装置を
構成する絶縁膜を、水素の拡散源となる水素を多量に含
む窒化シリコン膜と、その上に積層（）た水素の含有量
の少ない絶縁体膜とで構成することにより、１１１０半
導体層への水素の拡散を有効かつ容易に行い、７ａＷＡ
半導体層の保護としてもクラックがなく、耐水性が強り
、機械的強度の強いものができ、薄膜半導体装置の特性
の向上と安定性の向上に寄与可能となる。また、その製
造も容易である。
構成する絶縁膜を、水素の拡散源となる水素を多量に含
む窒化シリコン膜と、その上に積層（）た水素の含有量
の少ない絶縁体膜とで構成することにより、１１１０半
導体層への水素の拡散を有効かつ容易に行い、７ａＷＡ
半導体層の保護としてもクラックがなく、耐水性が強り
、機械的強度の強いものができ、薄膜半導体装置の特性
の向上と安定性の向上に寄与可能となる。また、その製
造も容易である。
第１図は本発明の第１の実施例におけるＮチャンレ
ンネを膜ＭＯ８ＦＥＴの断面図、第２図は本発明の第１
の実施例のＭＯＳＦＥＴの移動度と水素化の熱処理温度
との関係を示す図、第３図１を本発明の第２の実施例の
Ｎヂャンネル薄膜ＭＯ３ＦＥＴの断面図、第４図は従来
のＮｆｔンネル薄膜ＭＯ８ＦＥＴの断面図である。 １・・・石英基板、７，２２・・・第１の窒化シリコン
膜、８・・・第２の窒化シリコン膜（絶縁体膜）、２３
・・・絶縁体膜、２４・・・基板 代理人 森 本 義 弘 第１図 ／−一石嬰基抜 ７−一一苫ｌの窒イヒシリ７ン腹 ３−ｇ７の窒イヒシリフ〕ｎ々鳴に染Ｉ峯Ｈ莫）第２図 熱処理湿度（’（１） 第３図
の実施例のＭＯＳＦＥＴの移動度と水素化の熱処理温度
との関係を示す図、第３図１を本発明の第２の実施例の
Ｎヂャンネル薄膜ＭＯ３ＦＥＴの断面図、第４図は従来
のＮｆｔンネル薄膜ＭＯ８ＦＥＴの断面図である。 １・・・石英基板、７，２２・・・第１の窒化シリコン
膜、８・・・第２の窒化シリコン膜（絶縁体膜）、２３
・・・絶縁体膜、２４・・・基板 代理人 森 本 義 弘 第１図 ／−一石嬰基抜 ７−一一苫ｌの窒イヒシリ７ン腹 ３−ｇ７の窒イヒシリフ〕ｎ々鳴に染Ｉ峯Ｈ莫）第２図 熱処理湿度（’（１） 第３図
Claims (1)
- 【特許請求の範囲】 １、半導体装置を構成する絶縁膜が、水素を５％より多
く含む第１の窒化シリコン膜と、前記第１の窒化シリコ
ン膜上に積層された水素を５％以下含む絶縁体膜とで形
成されていることを特徴とする薄膜半導体装置。 ２、水素を５％以下含む絶縁体膜が第２の窒化シリコン
膜であることを特徴とする特許請求の範囲第１項記載の
薄膜半導体装置。 ３、第１の窒化シリコン膜の下に酸化膜が形成されてい
ることを特徴とする特許請求の範囲第１項または第２項
記載の薄膜半導体装置。 ４、半導体装置を構成する絶縁膜を形成するに際し、気
体状シリコン化合物と少なくとも窒素原子を含むガスと
の混合ガスを使った高周波励起のＣＶＤによる第１の窒
化シリコン膜を形成し、この第１の窒化シリコン膜の上
に水素を５％以下含む絶縁体膜を積層し、その後、温度
３５０℃以上かつ５５０℃以下で熱処理することを特徴
とする薄膜半導体装置の製造方法。 ５、半導体装置を構成する絶縁膜を形成するに際し、気
体状シリコン化合物と少なくとも窒素原子を含むガスと
の混合ガスを使つた高周波励起のＣＶＤによる第１の窒
化シリコン膜を形成し、この第１の窒化シリコン膜の上
に基板温度が３５０℃以上かつ５５０℃以下で絶縁体膜
を積層することを特徴とする薄膜半導体装置の製造方法
。 ６、半導体装置を構成する絶縁膜を形成するに際し、気
体状シリコン化合物と少なくとも窒素原子を含むガスと
の混合ガスを使つた高周波励起のＣＶＤで基板温度を室
温から３５０℃として第１の窒化シリコン膜を形成し、
この第１の窒化シリコン膜の上に、基板温度を ３５０℃以上かつ５００℃以下として第２の窒化シリコ
ン膜を積層することを特徴とする特許請求の範囲第５項
記載の薄膜半導体装置の製造方法。 ７、半導体装置を構成する絶縁膜を形成するに際し、気
体状シリコン化合物と少なくともＮＨ＿３との混合ガス
を使った高周波励起のＣＶＤにより第１の窒化シリコン
膜を形成し、この第１の窒化シリコン膜の上に、気体状
シリコン化合物とＮＨ＿３を除く窒素原子または分子を
含む混合ガスとを使った高周波励起による第２の窒化シ
リコン膜を積層することを特徴とする特許請求の範囲第
４項または第５項記載の薄膜半導体装置の製造方法。 ８、半導体装置を構成する絶縁膜を、最初に酸化膜を形
成した後に形成することを特徴とする特許請求の範囲第
４項または第５項記載の薄膜半導体装置の製造方法。 ９、薄膜半導体層がα−Ｓｉまたは多結晶Ｓｉまたは再
結晶化Ｓｉまたは単結晶化Ｓｉであることを特徴とする
特許請求の範囲第１項記載の薄膜半導体装置。 １０、薄膜半導体層がα−Ｓｉまたは多結晶Ｓｉまたは
再結晶化Ｓｉまたは単結晶化Ｓｉであることを特徴とす
る特許請求の範囲第４項または第５項記載の薄膜半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4784286A JPS62204575A (ja) | 1986-03-05 | 1986-03-05 | 薄膜半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4784286A JPS62204575A (ja) | 1986-03-05 | 1986-03-05 | 薄膜半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62204575A true JPS62204575A (ja) | 1987-09-09 |
| JPH0556872B2 JPH0556872B2 (ja) | 1993-08-20 |
Family
ID=12786620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4784286A Granted JPS62204575A (ja) | 1986-03-05 | 1986-03-05 | 薄膜半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62204575A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185926A (ja) * | 1988-01-20 | 1989-07-25 | Nec Corp | 窒化シリコン膜の製造方法 |
| JPH029129A (ja) * | 1988-06-28 | 1990-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02103936A (ja) * | 1988-10-13 | 1990-04-17 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02187030A (ja) * | 1989-01-13 | 1990-07-23 | Kawasaki Steel Corp | 半導体装置への保護膜の形成方法 |
| US6693301B2 (en) | 1991-10-16 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving and manufacturing the same |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| US7116302B2 (en) | 1991-10-16 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Process of operating active matrix display device having thin film transistors |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
| US8183135B2 (en) | 2003-03-13 | 2012-05-22 | Nec Corporation | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film |
| WO2013179837A1 (ja) * | 2012-05-28 | 2013-12-05 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2016035627A1 (ja) * | 2014-09-02 | 2016-03-10 | シャープ株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128851A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor memory device |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
-
1986
- 1986-03-05 JP JP4784286A patent/JPS62204575A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128851A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor memory device |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185926A (ja) * | 1988-01-20 | 1989-07-25 | Nec Corp | 窒化シリコン膜の製造方法 |
| JPH029129A (ja) * | 1988-06-28 | 1990-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02103936A (ja) * | 1988-10-13 | 1990-04-17 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02187030A (ja) * | 1989-01-13 | 1990-07-23 | Kawasaki Steel Corp | 半導体装置への保護膜の形成方法 |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| US6759680B1 (en) | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
| US6693301B2 (en) | 1991-10-16 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving and manufacturing the same |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| US7116302B2 (en) | 1991-10-16 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Process of operating active matrix display device having thin film transistors |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
| US8183135B2 (en) | 2003-03-13 | 2012-05-22 | Nec Corporation | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film |
| WO2013179837A1 (ja) * | 2012-05-28 | 2013-12-05 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN104335332A (zh) * | 2012-05-28 | 2015-02-04 | 夏普株式会社 | 半导体装置及其制造方法 |
| WO2016035627A1 (ja) * | 2014-09-02 | 2016-03-10 | シャープ株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0556872B2 (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09219444A (ja) | 浅い溝アイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法及びサブミクロンの集積回路デバイス用の浅い溝アイソレーション構造 | |
| JPS62204575A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH03203351A (ja) | 半導体装置及びその製造方法 | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| WO2003058701A2 (en) | Uv-enhanced oxy-nitridation of semiconductor substrates | |
| US5966624A (en) | Method of manufacturing a semiconductor structure having a crystalline layer | |
| JP3612144B2 (ja) | 半導体装置の製造方法 | |
| US4224636A (en) | Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| JP2001036078A5 (ja) | ||
| JPH0922884A (ja) | 半導体素子の製造方法 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| US6551698B1 (en) | Method for treating a silicon substrate, by nitriding, to form a thin insulating layer | |
| JPH08335703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JP3932816B2 (ja) | 半導体装置の製造方法 | |
| US20050272210A1 (en) | Method for manufacturing gate electrode of semiconductor device using aluminium nitride film | |
| JP2776838B2 (ja) | 半導体装置の製造方法 | |
| JPS5821827A (ja) | 半導体装置の製造方法 | |
| JPH043978A (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPS60213032A (ja) | 半導体装置およびその製造方法 | |
| KR100332529B1 (ko) | 탄탈륨 옥시나이트라이드 게이트 절연막을 포함하는 반도체 소자 및 이의 제조방법 | |
| JPH07169951A (ja) | 酸化膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |