CN103000692A - 薄膜晶体管结构及其制造方法 - Google Patents

Abstract

本发明提供一种薄膜晶体管，包括基板、形成于基板上的沟道层、栅极、形成于栅极与沟道层之间的栅绝缘层、以及分别位于沟道层左右两边并与沟道层相导通的源极和漏极，所述沟道层的材料为氮化物半导体材料。采用氮化物半导体作为沟道层，可以提高薄膜晶体管的性能的稳定性，以提升薄膜晶体管的质量。本发明还提供一种薄膜晶体管的制造方法。

Description

薄膜晶体管结构及其制造方法

技术领域

本发明涉及一种半导体元件的结构及制造方法，尤其涉及一种薄膜晶体管的结构及其制造方法。

背景技术

近年来，由于半导体工艺技术的进步，薄膜晶体管的制造愈趋快速。薄膜晶体管广泛应用于诸如电脑芯片、手机芯片或是薄膜晶体管液晶显示器（thin film transistor liquid crystal displayer， TFT LCD）等电子产品中。以薄膜晶体管液晶显示器为例，薄膜晶体管即作为储存电容（storage capacity）充电或放电的开关。

现有的薄膜晶体管依照有源层的材料可分为非晶硅薄膜晶体管（Amorphous Silicon Thin Film Transistor）以及多晶硅薄膜晶体管（Polycrystalline Thin Film Transistor）。然而，为了应对市场对于液晶显示器的需求激增，新的薄膜晶体管技术研发也有更多的投入。其中，已研发出一种以比如氧化锌（ZnO）等透明导电金属氧化物为有源层的薄膜晶体管，其电性特性已优于现有的非晶硅薄膜晶体管，从而可大大提高薄膜晶体管的反应速度，且在元件的表现上也已经有相当不错的成果。

然而以氧化锌作为有源层的薄膜晶体管为例，在后续形成源极与漏极的工艺中，透明导电金属氧化物容易受到诸如等离子体、蚀刻液以及去光致抗蚀剂液等物质的污染，而改变有源层的薄膜性质，进而影响薄膜晶体管的元件特性。

发明内容

有鉴于此，有必要提供一种具有更加稳定的特性并利于后续蚀刻等工艺的薄膜晶体管结构及其制造方法。

一种薄膜晶体管，包括基板、形成于基板上的沟道层、栅极、形成于栅极与沟道层之间的栅绝缘层、以及分别位于沟道层左右两边并与沟道层相导通的源极和漏极，所述沟道层的材料为氮化物半导体材料。

一种薄膜晶体管的制造方法，其步骤包括：

提供一具有上表面的基板，并自基板的上表面向下形成一凹陷；

于基板上形成沟道层，使该沟道层覆盖基板的上表面和凹陷，该沟道层材料为氮化镓铟铝；

去除覆盖基板的上表面的沟道层，并使凹陷中的沟道层与基板的上表面平齐；

于基板的上表面和沟道层上形成源漏极层；

蚀刻该源漏极层形成源极和漏极；

于源极和漏极之间的沟道层上依次磊叠形成栅绝缘层和栅极。

一种薄膜晶体管的制造方法，其步骤包括：

提供一具有上表面的基板，并自基板的上表面向下形成一凹陷；

提供一临时基板，该临时基板上设有一分解层；

依次在该临时基板的分解层上形成源漏极层和沟道层；

将沟道层蚀刻成为凸块状；

翻转基板，将凸块状的沟道层贴设于凹陷中；

分解该分解层从而去除临时基板；

蚀刻该源漏极层形成源极和漏极；

于源极和漏极之间的沟道层上依次磊叠形成栅绝缘层和栅极。

一种薄膜晶体管，包括:

一基板，具有一凹陷部;

一沟道层，位于基板的凹陷部内;

一栅绝缘层，位于沟道层上并覆盖部分沟道层;

一栅极，位于栅绝缘层上并覆盖部分栅绝缘层，以及

源极和漏极，其分别位于沟道层左右两边并与沟道层相导通，且各自覆盖部分的基板及沟道层;

其特征在于：所述沟道层的材料为氮化物半导体材料。

一种薄膜晶体管，包括:

一基板;

一粘接层;

一栅极，形成于粘接层上并覆盖部分粘接层；

一栅绝缘层，形成于栅极上并覆盖栅极和部分粘接层；

一沟道层，形成于栅绝缘层上并覆盖部分栅绝缘层，以及

源极和漏极，其分别位于沟道层左右两边并与沟道层相导通;

其特征在于：所述沟道层的材料为氮化物半导体材料。

一种薄膜晶体管，包括:

一基板;

一粘接层;

一栅极，形成于粘接层上并覆盖部分粘接层；

一栅绝缘层，形成于栅极上并覆盖栅极和部分粘接层；

一沟道层，形成于栅绝缘层上并覆盖栅绝缘层；

一阻挡层，形成于沟道层上并覆盖部分沟道层；以及

源极和漏极，其分别位于沟道层左右两边并与沟道层相导通;

其特征在于：所述沟道层的材料为氮化物半导体材料。

本发明所提供的薄膜晶体管，采用氮化物半导体作为沟道层的材料，因为其能阶范围广，对抗恶劣环境的能力强，如对环境湿度、对抗辐射等，且具有高电子游移率，因此有利于形成具有高稳定性和高质量的薄膜晶体管。

下面参照附图，结合具体实施方式对本发明作进一步的描述。

附图说明

图1为本发明第一实施方式的薄膜晶体管的剖面示意图。

图2为本发明第二实施方式的薄膜晶体管的剖面示意图。

图3为本发明第三实施方式的薄膜晶体管的剖面示意图。

图4为本发明第四实施方式的薄膜晶体管的剖面示意图。

图5为本发明第五实施方式的薄膜晶体管的剖面示意图。

图6为本发明第六实施方式的薄膜晶体管的剖面示意图。

图7为本发明第二实施方式的薄膜晶体管的制造方法流程图。

图8为图7中的制造方法各步骤所得的薄膜晶体管的剖面示意图。

图9为本发明第二实施方式的薄膜晶体管的另一制造方法流程图。

图10为图9中的制造方法各步骤所得的薄膜晶体管的剖面示意图。

主要元件符号说明

薄膜晶体管	100、200、300、400、500、600
		基板	11、21、31、41、61
上表面	111、211、311、411
		沟道层	12、22、32、42、52、62
栅极	13、23、33、43、53
		栅绝缘层	14、24、34、44、54、64
源极	15、25、35、45、55、65
		漏极	16、26、36、46、56、66
源电极	17、47
		漏电极	18、48
顶面	221
		凹陷	212
源漏极层	27
		临时基板	28
分解层	29
		粘接层	39、49
平面	391
		凸出部	421、521
延伸部	422
		上端面	423、523
凸块	441、641
		水平部	442、642
阻挡层	70

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

如图1所示，本发明实施方式提供的薄膜晶体管100为顶栅型结构，其包括基板11、形成于基板11上的沟道层12、栅极13、形成于栅极13与沟道层12之间的栅绝缘层14、以及分别位于沟道层12的左右两边并与沟道层12相导通的源极15和漏极16。

所述基板11可以是例如蓝宝石基板、玻璃基板、石英基板或是其他材质的基板。该基板11包括一上表面111。所述沟道层12紧贴该上表面111形成于该基板11上。

该沟道层12的材料为氮化物半导体材料，具体的，以氮化镓铟铝（InGaAlN）为佳。该氮化物半导体的能阶范围广,且因掺杂元素的成份不同其能阶大约在1.9 eV至6.2 eV之间，其化学式为Al(1-x-y)InxGayN, 其中0≦x≦1, 0≦y≦1。该氮化镓铟铝能使得薄膜晶体管100对抗环境湿度、辐射等恶劣环境的能力较强，且具有较高的导电率。该氮化镓铟铝在薄膜形成时，因所使用的原料、气体、或环境氛围使氮化镓铟铝材料可包含氢、碳、氧或氮等元素，并可因掺杂元素的种类不同而制作成为n型、p型或混合型半导体形式，例如掺杂镁或锌等以形成P型半导体结构，或掺杂硅等以形成N型半导体结构。由于氮化镓铟铝可形成n型或p型半导体形式，因此在液晶面板的驱动电路上，可制作N型沟道(NMOS)、P型沟道(PMOS)，或互补式沟道(CMOS, Complementary MOS)的驱动组件。该氮化镓铟铝因不同的薄膜形成条件，如成长温度、成长压力及成长气氛，可形成为非晶层、单晶层或多晶层结构，以满足不同的需要，其具有高电子游移率，可提高设备如显示器的响应速度，满足高清晰、大容量现实的要求。

所述源极15和漏极16分别形成于基板11上的沟道层12两侧，并与沟道层12位于平齐。该源极15和漏极16将沟道层12夹设于两者之间。

所述栅绝缘层14和栅极13依次磊叠形成于沟道层12之上，该栅绝缘层14和栅极13为自对准结构，即该栅绝缘层14和栅极13的边缘源极15、漏极16和沟道层12的衔接处与沟道层12对齐。其中，该栅极13的材料可以选用例如铝、铬、钽、钼、铜、钛、钨或其它金属材料，并采用薄膜沉积工艺、光刻工艺以及蚀刻工艺形成。该栅绝缘层14的材料可以选用二氧化硅、氮化硅、氮氧化硅、或氧化钽等介电材料或高介电材料，并采用化学气相沉积法形成。

该薄膜晶体管100的源极15和漏极16上还分别形成有源电极17和漏电极18，以分别连接外部电路，为该薄膜晶体管100提供电能。所述源极15、漏极16与沟道层12的衔接处还可以分别形成一轻掺杂区（图未示），从而在该薄膜晶体管100工作时减少漏电流，从而提高薄膜晶体管100工作的稳定性。

在该第一实施方式中，由于沟道层12采用氮化物半导体材料，不但具有更好的稳定性，避免在后续蚀刻等工艺过程中受到影响，还具有更高的电子迁移率，提高设备的响应速度。

本第一实施方式提供的薄膜晶体管100可在基板11上采用例如化学气相沉积法（CVD）、脉冲激光沉积法（Pulse laser deposition）、分子束外延法（MBE）、物理气相沉积法（PVD）、溅镀（Sputtering）等方法依次形成所述沟道层12、源极15、漏极16等，再形成栅极13和栅绝缘层14。

请参阅图2，本发明第二实施方式提供的薄膜晶体管200为顶栅型结构，其与第一实施方式的薄膜晶体管100大体相同，不同之处在于，沟道层22、源极25及漏极26的位置不同，栅极23和栅绝缘层24的结构不同。本第二实施方式中，所述基板21包括一上表面211，自该上表面211向下形成一凹陷212，所述沟道层22位于该凹陷212内，并且该沟道层22的顶面221与基板21的上表面211近乎平齐。所述源极25和漏极26形成于基板21的上表面211。所述栅绝缘层24和栅极23依次磊叠于沟道层22的顶面221上，并位于源极25和漏极26之间，该栅绝缘层24局部覆盖沟道层22的顶面221。沟道层22的顶面221边缘分别被该源极25和漏极26覆盖。

请参阅图3，本发明第三实施方式提供的薄膜晶体管300为顶栅型结构，其与第二实施方式的薄膜晶体管200大体相同，不同之处在于，基板31与沟道层32的连接结构不同。本第三实施方式中，薄膜晶体管300还包括一粘接层39。所述基板31包括一上表面311，该上表面311为平整的平面结构。所述沟道层32形成于基板31的上表面311上，且沟道层32的相对两侧分别设置有一粘接层39。该粘接层39形成于基板的上表面311上，且顶部与沟道层32平齐。该沟道层32的周围涂布该粘接层39，两者高度相等，以使沟道层32的远离基板的上端321与该粘接层39共同形成一平面391，所述源极35、漏极36、栅绝缘层34形成于该平面391上，该基板31与源极35、漏极36与该粘接层39连接。

请参阅图4，本发明第四实施方式提供的薄膜晶体管400为底栅型结构，其由底至顶依次包括基板41、粘接层49、栅极43、栅绝缘层44、沟道层42，以及沟道层42上的源极45、漏极46、源电极47和漏电极48。

所述基板41包括一上表面411，所述粘接层49贴设于该基板41的上表面411上。该粘接层49可采用氧化硅、氮氧化硅、氮化硅、玻璃、树酯(Epoxy)、SOG (Spin-on glass)、硅胶(Silicone)或聚合物(Polyimide)等材料制成，或使用其它有机或无机胶材，或使用金属材料如镍(Ni)、钛(Ti)、铝(Al)、金(Au)、银(Ag)、铟(In)、钨(W)、钼(Mo)、铬(Cr)、钽(Ta)、钯(Pd)、铂(Pt)等金属。

所述栅极43贴设于该粘接层49上，所述栅绝缘层44覆盖该栅极43于粘接层49上，具体地，该栅绝缘层44包括凸块441和水平部442。该凸块441为覆盖栅极43的部分，水平部442为其余平铺于粘接层49上的部分。

所述沟道层42覆盖栅绝缘层44的凸块441，该沟道层42包括凸出部421、延伸部422和远离基板41的上端面423。该凸出部421为覆盖所述栅极43的凸块441之上的部分，该延伸部422为未覆盖该凸块441并平铺于栅绝缘层44的水平部442上的其余部分。

所述源极45和漏极46分别自沟道层42的上端面423延伸至与栅绝缘层44的水平部442接触。所述源电极47和漏电极48分别形成于源极45和漏极46之上。该源极45和漏极46覆盖于沟道层42的上端面423的部分厚度较厚，因此其可以保护沟道层42在等离子蚀刻等工艺过程中不受到损害。

本第四实施方式中，基板41与栅极43、栅绝缘层44由一粘接层49连接，是由于在该薄膜晶体管400的制作过程中，先在一个临时基板28（见图8）上形成沟道层42、栅极43、源极45和漏极46等，再将该临时基板28剥离，最后将去除临时基板28的结构采用粘接层49连接的方式移植到基板41上。

当然，本第四实施方式中的粘接层49并不是必须的，该薄膜晶体管400还可以按照自下至上的顺序于基板41上直接依次沉积形成，而不采用移植的方式制作。

请参阅图5，本发明第五实施方式提供的薄膜晶体管500为底栅型结构，其与第四实施方式的薄膜晶体管400大体相同，不同之处在于，薄膜晶体管500还包括一阻挡层70。该阻挡层70形成于所述沟道层52的上端面523与源极55、漏极56之间。该阻挡层70贴设于沟道层52的上端面523的面积小于凸出部521的面积。该阻挡层70可以避免沟道层52暴露于等离子体、蚀刻液或去光致抗蚀液等物质中而受损害，其材料可以为一般介电绝缘材料，如氧化硅、氮化硅等。

请参阅图6，本发明第六实施方式提供的薄膜晶体管600为底栅型结构，其与第五实施方式的薄膜晶体管500大体相同，不同之处在于，所述沟道层62仅覆盖栅绝缘层64的凸块641上，并与阻挡层70的侧边对齐。该沟道层62贴设于栅绝缘层64并局部覆盖凸块641。所述源极65和漏极66分别自阻挡层70上朝向靠近基板61的方向延伸，并依次与阻挡层70和沟道层62的侧边、栅绝缘层64的凸块641以及栅绝缘层64的水平部642接触。

在第五实施方式和第四实施方式中，形成沟道层52、42和阻挡层70分别采用两个掩膜（图未示）依次形成，因此沟道层52、42和阻挡层70并不必于侧边对齐。而第六实施方式中，所述沟道层62和阻挡层70在蚀刻工艺中共同由一个掩膜（图未示），从而使沟道层62和阻挡层70在侧边对齐。

如图7和8所示，本发明还提供所述薄膜晶体管200的制造方法，以下，将结合其他附图对该制造方法进行详细说明。

提供一具有上表面211的基板21，并自基板21的上表面211向下形成一凹陷212；

于基板21上形成沟道层22，该沟道层22覆盖基板21的上表面211、并填充于凹陷212中；

去除覆盖基板21的上表面211的沟道层22，并使凹陷212中的沟道层22与基板21的上表面211相平齐；

于基板21的上表面211和沟道层22上形成源漏极层27；

蚀刻该源漏极层27形成源极25和漏极26；

于源极25和漏极26之间、沟道层22上依次磊叠形成栅绝缘层24和栅极23。

在本制造方法的步骤中，可采用例如化学气相沉积法（CVD）、脉冲激光沉积法（Pulse laser deposition）、分子束外延法（MBE）、物理气相沉积法（PVD）、溅镀（Sputtering）等方法于基板21上直接形成沟道层22等。由于基板21上开设凹陷212，沟道层22形成于凹陷212中，从而使沟道层22具有稳定的薄膜特性，进而提升该薄膜晶体管200的元件特性。

如图9和10所示，本发明还提供所述薄膜晶体管200的另一制造方法。

提供一具有上表面211的基板21，并自基板21的上表面211向下形成一凹陷212；

提供一临时基板28，该临时基板28上设有一分解层29；

依次在该临时基板28的分解层29上形成源漏极层27和沟道层22；

将沟道层22蚀刻成为凸块状；

将凸块状的沟道层22嵌入基板21的凹陷212中；

分解该分解层29从而去除临时基板28；

蚀刻该源漏极层27形成源极25和漏极26；

于源极25和漏极26之间、沟道层22上依次磊叠形成栅绝缘层24和栅极23。

本制造方法中将上一制造方法中的第二至第四步骤替换，采用先在临时基板28上与上一制造方法相反的次序依次沉积源漏极层27和沟道层22，再将沟道层22结合连接在基板21上，最后将临时基板28去除。

所述临时基板28可采用蓝宝石或碳化硅材料制成，基板21可采用玻璃材料制成，从而使源漏极层27和沟道层22可以在高温下沉积形成于临时基板28上，再通过晶片结合等方式与基板21连接固定。当然，基板21也可采用金属材料、塑料、或软性基板(flexible substrate)，也可以是有机材料或无机材料所制成。剥离临时基板28的步骤可以采用激光剥离、光照辅助蚀刻剥离、化学蚀刻、化学机械研磨等技术。去除临时基板28后将所需结构移植到基板41上的步骤还可采用晶片结合等技术。此制作方法能够降低制作过程中所需的条件，降低生长的难度，还能够使最终的薄膜晶体管200的性能更加稳定和优良。本发明中第三至第六实施方式均可采用先在临时基板28上形成所需结构的方式形成。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (19)

1.一种薄膜晶体管，包括基板、形成于基板上的沟道层、栅极、形成于栅极与沟道层之间的栅绝缘层、以及分别位于沟道层左右两边并与沟道层相导通的源极和漏极，其特征在于：所述沟道层的材料为氮化物半导体材料。

2.如权利要求1所述的薄膜晶体管，其特征在于：所述氮化物半导体材料为氮化镓铟铝，其化学组成为Al(1-x-y)InxGayN, 其中0≦x≦1,0≦y≦1。

3.如权利要求2所述的薄膜晶体管，其特征在于：所述氮化物半导体材料包括有氢、碳、氧、氮、硅、镁，或锌中的一种或多种。

4.如权利要求2所述的薄膜晶体管，其特征在于：所述氮化物半导体材料为非晶层、单晶层或多晶层结构。

5.如权利要求2所述的薄膜晶体管，其特征在于：所述沟道层紧贴基板，栅绝缘层和栅极依次磊叠形成于沟道层上并位于源极和漏极之间。

6.如权利要求5所述的薄膜晶体管，其特征在于：所述源极和漏极与沟道层平齐并位于沟道层两侧，所述栅绝缘层和栅极自源极和漏极与沟道层的衔接处与沟道层对齐。

7.如权利要求5所述的薄膜晶体管，其特征在于：所述基板具有上表面，该基板自上表面向下形成有一凹陷，所述沟道层形成于该凹陷中，并与基板的上表面平齐，所述源极和漏极分别形成于基板的上表面上并与沟道层接触，所述栅绝缘层与沟道层接触的面积小于沟道层与基板的上表面平齐的面积。

8.如权利要求5所述的薄膜晶体管，其特征在于：还包括一粘接层，所述沟道层贴设形成于基板上，该粘接层位于沟道层的***并与沟道层平齐，所述源极和漏极分别位于粘接层上并与沟道层接触。

9.如权利要求7或8所述的薄膜晶体管，其特征在于：所述栅绝缘层和栅极位于沟道层上、源极与漏极之间。

10.如权利要求1所述的薄膜晶体管，其特征在于：还包括一粘接层，所述栅极、栅绝缘层、沟道层依次磊叠于粘接层上，所述栅绝缘层覆盖栅极于粘接层上，栅绝缘层覆盖栅极的部分形成一凸块，其余部分平铺于粘接层上形成水平部，所述源极和漏极分别自沟道层远离基板的顶部延伸至与栅绝缘层的水平部接触。

11.如权利要求10所述的薄膜晶体管，其特征在于：所述沟道层形成于凸块上，并与栅极对齐设置。

12.如权利要求11所述的薄膜晶体管，其特征在于：所述沟道层远离基板的顶面与源极、漏极之间还形成有一阻挡层，该阻挡层与沟道层的边缘对齐。

13.如权利要求10所述的薄膜晶体管，其特征在于：所述沟道层形成于栅绝缘层上，该沟道层覆盖该凸块，其中覆盖该凸块的部分形成凸出部，未覆盖该凸块的部分平铺于栅绝缘层的水平部上形成延伸部。

14.如权利要求13所述的薄膜晶体管，其特征在于：所述沟道层远离基板的顶面与源极、漏极之间还形成有一阻挡层，该阻挡层形成于凸出部上，该阻挡层的面积小于凸出部的面积。

15.一种薄膜晶体管的制造方法，其步骤包括：

提供一具有上表面的基板，并自基板的上表面向下形成一凹陷；

于基板上形成沟道层，使该沟道层覆盖基板的上表面和凹陷，该沟道层材料为氮化镓铟铝；

去除覆盖基板的上表面的沟道层，并使凹陷中的沟道层与基板的上表面平齐；

于基板的上表面和沟道层上形成源漏极层；

蚀刻该源漏极层形成源极和漏极；

于源极和漏极之间的沟道层上依次磊叠形成栅绝缘层和栅极。

16.一种薄膜晶体管的制造方法，其步骤包括：

提供一具有上表面的基板，并自基板的上表面向下形成一凹陷；

提供一临时基板，该临时基板上设有一分解层；

依次在该临时基板的分解层上形成源漏极层和沟道层；

将沟道层蚀刻成为凸块状；

翻转基板，将凸块状的沟道层贴设于凹陷中；

分解该分解层从而去除临时基板；

蚀刻该源漏极层形成源极和漏极；

于源极和漏极之间的沟道层上依次磊叠形成栅绝缘层和栅极。

17.一种薄膜晶体管，包括:

一基板，具有一凹陷部;

一沟道层，位于基板的凹陷部内;

一栅绝缘层，位于沟道层上并覆盖部分沟道层;

一栅极，位于栅绝缘层上并覆盖部分栅绝缘层，以及

源极和漏极，其分别位于沟道层左右两边并与沟道层相导通，且各自覆盖部分的基板及沟道层;

其特征在于：所述沟道层的材料为氮化物半导体材料。

18.一种薄膜晶体管，包括:

一基板;

一粘接层;

一栅极，形成于粘接层上并覆盖部分粘接层；

一栅绝缘层，形成于栅极上并覆盖栅极和部分粘接层；

一沟道层，形成于栅绝缘层上并覆盖部分栅绝缘层，以及

源极和漏极，其分别位于沟道层左右两边并与沟道层相导通;

其特征在于：所述沟道层的材料为氮化物半导体材料。

19.一种薄膜晶体管，包括:

一基板;

一粘接层;

一栅极，形成于粘接层上并覆盖部分粘接层；

一栅绝缘层，形成于栅极上并覆盖栅极和部分粘接层；

一沟道层，形成于栅绝缘层上并覆盖栅绝缘层；

一阻挡层，形成于沟道层上并覆盖部分沟道层；以及

源极和漏极，其分别位于沟道层左右两边并与沟道层相导通;

其特征在于：所述沟道层的材料为氮化物半导体材料。

Images