CN104170093B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104170093B
CN104170093B CN201380015255.9A CN201380015255A CN104170093B CN 104170093 B CN104170093 B CN 104170093B CN 201380015255 A CN201380015255 A CN 201380015255A CN 104170093 B CN104170093 B CN 104170093B
Authority
CN
China
Prior art keywords
film
substrate
source electrode
metal layer
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380015255.9A
Other languages
English (en)
Other versions
CN104170093A (zh
Inventor
堀井拓
木村真二
木本美津男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN104170093A publication Critical patent/CN104170093A/zh
Application granted granted Critical
Publication of CN104170093B publication Critical patent/CN104170093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种MOSFET(1)，设置有：衬底(10)；栅极绝缘膜(20)；栅电极(30)；形成在栅极绝缘膜(20)上以围绕栅电极(30)的层间绝缘膜(40)；包含Ti和N且不包含Al的缓冲膜(51)；以及包含Ti、Al和Si的源电极(52)。MOSFET(1)具有其中形成的接触孔(80)，所述接触孔贯穿层间绝缘膜(40)，暴露衬底(10)的主表面(10A)，并且与栅电极(30)隔开。缓冲膜(51)形成为与接触孔(80)的侧壁表面(80A)接触。在衬底(10)的主表面(10A)上，源电极(52)被形成为使得所述源电极与该主表面接触，所述主表面通过形成缓冲膜(51)和接触孔(80)而被暴露。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件以及制造半导体器件的方法，更特别地，涉及一种能通过提高包含铝的电极和层间绝缘膜之间的粘附性而实现稳定的特性的半导体器件，以及制造这种半导体器件的方法。
背景技术
包含铝(Al)的电极可以被用于MOSFET(金属氧化物半导体场效应晶体管)的源电极或IGBT(绝缘栅双极晶体管)的发射极电极。例如，在MOSFET中，已经考虑了这种包含Al的源电极与栅电极、栅极绝缘膜以及层间绝缘膜中每一个之间的位置关系等等(例如参见美国专利No.6833562(专利文献1)以及日本专利公布No.2000-012846(专利文献2))。
引证文献列表
专利文献
PTL 1:美国专利No.6833562
PTL 2:日本专利公布No.2000-012846
发明内容
技术问题
在MOSFET中，源电极可以形成在其中形成有源区的衬底表面以及形成为围绕该表面上的栅电极的层间绝缘膜的侧壁表面上并与其接触。这里，如果源电极和层间绝缘膜之间的粘附性不充分，则源电极会脱落，由此影响MOSFET的器件特性。
鉴于上述问题提出本发明，并且其目的是提供一种通过改善包含铝的电极和层间绝缘膜之间的粘附性而实现稳定的特性的半导体器件，以及制造这种半导体器件的方法。
问题的解决手段
根据本发明的半导体器件包括：由碳化硅制成的衬底；形成在衬底的表面上的栅极绝缘膜；形成在栅极绝缘膜上的栅电极；形成在栅极绝缘膜上以围绕栅电极的层间绝缘膜；包含Ti和N且不包含Al的缓冲膜；以及包含Ti、Al和Si的源电极。在半导体器件中，接触孔被形成为离开栅电极以便延伸穿过层间绝缘膜并暴露衬底的表面。缓冲膜形成在接触孔的侧壁表面上并与其接触。源电极形成在缓冲膜以及通过形成接触孔而暴露的衬底的表面上并与它们接触。
这里，表述方式“不包含Al的缓冲膜”旨在说明基本上不包含Al的缓冲膜。具体而言，缓冲膜旨在说明没有被故意添加Al的缓冲膜，并且例如包括包含的Al作为杂质的缓冲膜。
在根据本发明的半导体器件中，源电极形成在缓冲膜上并与其接触，该缓冲膜形成为与延伸穿过层间绝缘膜的接触孔的侧壁表面接触，由此改善源电极和层间绝缘膜之间的粘附性。因此，根据本发明中的半导体器件，可以提供一种通过改善作为包含铝的电极的源电极和层间绝缘膜之间的粘附性而实现稳定的特性的半导体器件。
在半导体器件中，缓冲膜可以由TiN制成。以此方式，可以进一步提高源电极和层间绝缘膜之间的粘附性。
在半导体器件中，缓冲膜可以具有不小于0.025μm且不大于0.15μm的厚度。因此，缓冲膜的厚度可以被设定为落入需要改善源电极和层间绝缘膜之间的粘附性的范围内。
本发明中制造半导体器件的方法包括以下步骤：制备由碳化硅制成的衬底；在衬底的表面上形成栅极绝缘膜；在栅极绝缘膜上形成栅电极；在栅极绝缘膜上形成层间绝缘膜以围绕栅电极；形成离开栅电极的接触孔以便延伸穿过层间绝缘膜并暴露衬底的表面；在接触孔的侧壁表面上并与其接触地形成缓冲膜，缓冲膜包含Ti和N且不包含Al；以及在缓冲膜上以及通过形成接触孔而暴露的衬底表面上并且与其接触地形成源电极，源电极包含Ti、Al以及Si。
在本发明中的制造半导体器件的方法中，包含Ti和N的缓冲膜被形成在延伸通过层间绝缘膜的接触孔的侧壁表面上并与其接触，并且此后包含Ti、Al和Si的源电极被形成在缓冲膜上并与其接触。因此，在本发明中的制造半导体器件的方法中，可以通过在形成源电极之前预先形成包含Ti和N的缓冲膜来提高源电极和层间绝缘膜之间的粘附性。因此，根据本发明中的制造半导体器件的方法，可以提供一种制造半导体器件的方法，通过该方法，可以通过改善作为包含铝的电极的源电极与层间绝缘膜之间的粘附性而制造具有稳定的特性的根据本发明的半导体器件。
在制造半导体器件的方法中，形成源电极的步骤可以包括以下步骤：形成其中第一金属层、第二金属层以及第三金属层依次堆叠的金属膜，第一金属层包含Ti，第二金属层形成在第一金属层上并与其接触并且包含Al，第三金属层形成在第二金属层上并与其接触并且包含Si；以及通过加热金属膜形成源电极。替代地，在制造半导体器件的方法中，形成源电极的步骤可以包括以下步骤：形成其中混合Ti、Al和Si的金属膜；以及通过加热金属膜形成源电极。以此方式，可以容易地形成源电极。
在制造半导体器件的方法中，在形成缓冲膜的步骤中形成的缓冲膜可以由TiN制成。以此方式，可以进一步改善源电极和层间绝缘膜之间的粘附性。
在制造半导体器件的方法中，在形成缓冲膜的步骤中形成的缓冲膜可以具有不小于0.025μm且不大于0.15μm的厚度。因此，缓冲膜的厚度可以被设定为落入需要改善源电极和层间绝缘膜之间的粘附性的范围内。
发明的有益效果
如上所说明而显而易见的，根据本发明中的半导体器件以及制造半导体器件的方法，可以提供一种通过改善包含铝的电极和层间绝缘膜之间的粘附性而实现稳定的特性的半导体器件，以及制造该半导体器件的方法。
附图说明
图1是示出MOSFET的结构的截面示意图。
图2是示意性示出制造MOSFET的方法的流程图。
图3是示意性示出形成源电极的步骤的流程图。
图4是示意性示出形成漏电极的步骤的流程图。
图5是用于说明制造MOSFET的方法的截面示意图。
图6是用于说明制造MOSFET的方法的截面示意图。
图7是用于说明制造MOSFET的方法的截面示意图。
图8是用于说明制造MOSFET的方法的截面示意图。
图9是用于说明制造MOSFET的方法的截面示意图。
图10是用于说明制造MOSFET的方法的截面示意图。
图11是用于说明制造MOSFET的方法的截面示意图。
图12是用于说明制造MOSFET的方法的截面示意图。
图13是用于说明制造MOSFET的方法的截面示意图。
图14是示意性示出图13中的第一金属膜的结构的放大图。
图15是用于说明制造MOSFET的方法的截面示意图。
具体实施方式
下文参考附图说明本发明的一个实施例。应当注意在下述附图中，相同或相应的部分被给定相同的参考符号且不再赘述。
首先，下文说明了作为根据本实施例的半导体器件的MOSFET 1的结构。参考图1，MOSFET 1包括由碳化硅制成的衬底10、栅极绝缘膜20、栅电极30、层间绝缘膜40、缓冲层51、源电极52、源极布线60以及漏电极70。衬底10包括基础衬底11以及半导体层12。在半导体层12中，形成漂移区13、体区14、源极区15以及接触区16。而且，在MOSFET 1中，接触孔80被形成为离开栅电极30以便延伸穿过栅极绝缘膜20以及层间绝缘膜40并暴露衬底10的主表面10A。
基础衬底11包含诸如N(氮)的n型杂质且因此具有n型导电性(第一导电类型)。漂移区13是形成在基础衬底11的主表面11A上的外延生长层。与基础衬底11相同，漂移区13包含诸如N(氮)的n型杂质，并且因此具有n型导电性。漂移区13中的杂质浓度低于基础衬底11中的杂质浓度。
体区14包括衬底10的主表面10A，并且形成为在半导体层12中彼此隔离。体区14中的每一个都包含诸如Al(铝)或B(硼)的p型杂质，并且因此具有p型导电性(第二导电类型)。
源极区15包括主表面10A，并且被形成在体区14中使得被体区14围绕。源极区15中的每一个都包含诸如P(磷)的n型杂质，并且因此具有与基础衬底11和漂移区13相同的n型导电性。而且，源极区15中的n型杂质的浓度高于漂移区13中的n型杂质的浓度。
与源极区15相同，接触区16包括主表面10A，被体区14围绕，并且分别形成在体区14中以便相邻于源极区15。与体区14相同，接触区16中的每一个都包含诸如Al(铝)或B(硼)的p型杂质，并且因此具有p型导电性。接触区16中的杂质浓度高于体区14中的杂质浓度。
栅极绝缘膜20中的每一个例如都由SiO2(二氧化硅)制成，并且被形成为设置在主表面10A上并与其接触，并且从一个源极区15的上表面延伸至另一源极区15的上表面。
栅电极30的每一个被设置在栅极绝缘膜20上并与其接触，并且形成为从在一个源极区15上方的部分延伸至在另一源极区15上方的部分。栅电极30例如由诸如具有其中添加了杂质的多晶硅的导体制成。
层间绝缘膜40例如由SiO2(二氧化硅)制成，并且形成在栅极绝缘膜20上以围绕栅电极30。接触孔80中的每一个都具有侧壁表面80A以及底表面80B，并且形成为延伸穿过层间绝缘膜40以及栅极绝缘膜20。而且，如图1中所示，接触孔80的侧壁表面80A中的每一个都由层间绝缘膜40和栅极绝缘膜20构成，并且其底表面80B对应于源极区15和接触区16的上表面。
在接触孔80中，缓冲膜51形成在侧壁表面80A上并与其接触。缓冲膜51是包含Ti和N且不包含Al的膜。例如，缓冲膜51可以是由TiN制成的膜。替代地，缓冲膜51可以是由TiW制成的膜或由TaN制成的膜。
源电极52形成在缓冲膜51以及通过形成接触孔80而暴露的衬底10的主表面10A上并与它们接触。而且，源电极52是包含Ti、Al和Si的膜，例如由TiAlSi合金制成。
漏电极70形成在基础衬底11的与其主表面11A相反的主表面11B上。与源电极52相同，漏电极70例如由TiAlSi合金制成，并且电连接至基础衬底11。
源极布线60形成为覆盖源电极52以及层间绝缘膜40。源极布线60由诸如Al(铝)的金属制成，并且经由源电极52电连接至源极区15。
下文说明作为根据本实施例的半导体器件的MOSFET 1的操作。参考图1，当电压施加在源电极52和漏电极70之间而施加至栅电极30的电压低于阈值电压，即其处于截止状态时，形成在体区14和漂移区13之间的pn结反向偏置。因此，MOSFET 1处于非导通状态。同时，当栅电极30被馈送以等于或高于阈值电压的电压时，在体区14中形成反型层。因此，源极区15和漂移区13彼此电连接，由此电流在源电极52和漏电极70之间流动。MOSFET 1以上述方式操作。
如上所述，在根据本实施例的MOSFET 1中，源电极52形成在形成为与延伸穿过层间绝缘膜40的接触孔80的侧壁表面80A接触的缓冲层51上并与其接触，由此改善源电极52和层间绝缘膜40之间的粘附性。因此，根据本实施例的MOSFET 1是能通过改善作为包含铝的电极的源电极52和层间绝缘膜40之间的粘附性而实现稳定的特性的半导体器件。
而且，在MOSFET 1中，如上所述，缓冲膜51可以由TiN制成。以此方式，可以进一步改善源电极52和层间绝缘膜40之间的粘附性。
而且，在MOSFET 1中，缓冲膜51可以具有不小于0.025μm且不大于0.15μm的厚度。因此，缓冲膜51的厚度可以被设定为落入改善源电极52和层间绝缘膜40之间的粘附性所需要的范围内。
下文参考图1至图15说明制造本发明的一个实施例中的半导体器件的方法。在制造本实施例中的半导体器件的方法中，制造用作根据本实施例的半导体器件的MOSFET 1。参考图2，首先执行衬底制备步骤(S10)。在本步骤(S10)中，执行下述步骤(S11)至(S14)来制备由碳化硅制成的衬底10。
首先，作为步骤(S11)，执行基础衬底制备步骤。在本步骤(S11)中，参考图5，例如将由4H-SiC制成的晶锭(未示出)切割以制备具有n型导电性的基础衬底11。
随后，作为步骤(S12)，执行外延生长层形成步骤。在本步骤(S12)中，参考图5，通过在基础衬底11的主表面11A上的外延生长形成具有n型导电性的半导体层12。
随后，作为步骤(S13)，执行离子注入步骤。在本步骤(S13)中，参考图6，例如首先将Al离子注入包括衬底10的主表面10A的区域中，由此在半导体层12中形成p型导电性的体区14。随后，例如，将P离子注入以比已经注入Al离子的深度浅的深度注入体区14中的每一个中，由此形成n型导电性的源极区15。随后，例如，将Al离子进一步注入体区14中，由此形成相邻于源极区15的接触区16，其具有与源极区15相同的深度并具有p型导电性。而且，在半导体层12中，其中没有形成体区14、源极区15以及接触区16的区域用作漂移区13。
随后，作为步骤(S14)，执行活化退火步骤。在本步骤(S14)中，通过加热衬底10，活化步骤(S13)中注入的杂质。因此，在具有其中注入了杂质的区域中产生所需载流子。以此方式，通过执行步骤(S11)至(S14)，制备了其中通过杂质的注入而形成有源区的衬底10。
随后，作为步骤(S20)，执行栅极绝缘膜形成步骤。在本步骤(S20)中，参考图7，例如，通过在包含氧的气氛下加热衬底10，由SiO2(二氧化硅)制成的栅极绝缘膜20形成为覆盖衬底10的主表面10A。
随后，作为步骤(S30)，执行栅电极形成步骤。在本步骤(S30)中，参考图8，例如，采用LPCVD(低压化学气相沉积)方法在栅极绝缘膜20上形成由包含杂质的多晶硅制成的栅电极30。
随后，作为步骤(S40)，执行层间绝缘膜形成步骤。在本步骤(S40)中，参考图9，例如，采用P(等离子体)-CVD方法在栅极绝缘膜20上形成由SiO2(二氧化硅)制成的层间绝缘膜40，使得层间绝缘膜40和栅极绝缘膜20围绕栅电极30。
随后，作为步骤(S50)，执行接触孔形成步骤。在本步骤(S50)中，参考图10，接触孔80形成为具有侧壁表面80A以及底表面80B并暴露衬底10的主表面10A。具体而言，例如，采用诸如RLE(反应离子蚀刻)的蚀刻方法以蚀刻穿过层间绝缘膜40和栅极绝缘膜20，由此形成暴露衬底10的主表面10A(源极区15和接触区16的上表面)的接触孔80。而且，在本步骤(S50)中，离开栅电极30形成接触孔80。因此，如图10中所示，保持栅电极30由栅极绝缘膜20和层间绝缘膜40围绕。
随后，作为步骤(S60)，执行缓冲膜形成步骤。在本步骤(S60)中，参考图11，例如，执行溅射以在接触孔80的侧壁表面80A和底表面80B以及层间绝缘膜40的上表面上并与它们接触地形成缓冲层51。在本步骤(S60)中，例如，由TiN制成的膜可以形成为包含Ti和N且不包含Al的缓冲膜51。替代地，与缓冲膜51相同，可以形成由TiW制成的膜或由TaN制成的膜。而且，在本步骤(S60)中，缓冲膜51可以被形成为具有不小于0.025μm且不大于0.15μm的厚度。
随后，作为步骤(S70)，执行蚀刻步骤。在本步骤(S70)中，如图12中的箭头所示，从衬底10的主表面10A一侧执行干蚀刻，由此从层间绝缘膜40的上表面以及接触孔80的底表面80B移除缓冲膜51，同时在接触孔80的侧壁表面80A上保留缓冲膜51。
随后，作为步骤(S80)，执行欧姆电极形成步骤。在本步骤(S80)中，参考图3和图4，执行下述步骤(S81)至(S84)以在缓冲层51和通过形成接触孔80而暴露的衬底10的主表面10A上并与其接触地形成包含Ti、Al和Si的源电极52，并且在基础衬底11的主表面11B上与其接触地形成漏电极70，其例如由与源电极52相同的材料制成。
首先，作为步骤(S81)，执行第一金属膜形成步骤。在本步骤(S81)中，参考图13和图14，例如，执行溅射以形成第一金属膜52d，其构造为包括依次堆叠的第一金属层52a、第二金属层52b以及第三金属层52c。第一金属层52a包含Ti。第二金属层52b位于第一金属层52a上并与其接触并且包含Al。第三金属层52c位于第二金属层52b上并与其接触并且包含Si。如上所述，虽然第一金属膜52d可以通过在本步骤(S81)中形成依次堆叠的第一至第三金属层52a至52c来形成，但是本发明不限于此。例如，其中混合了Ti、Al和Si的第一金属膜52d可以通过同时溅射Ti、Al和Si来形成。
随后，作为步骤(S82)，执行蚀刻步骤。在本步骤(S82)中，在接触孔80附近设置掩膜(未示出)，并且随后如图15中的箭头所示，从衬底10的主表面10A一侧执行干蚀刻，由此主要从层间绝缘膜40的上表面移除第一金属膜52d。因此，保留位于缓冲膜51以及接触孔80的底表面80B上并与它们接触的第一金属膜52d。
随后，作为步骤(S83)，执行第二金属膜形成步骤。在本步骤(S83)中，参考图15，与第一金属膜52d相同，例如借助在基础衬底11的主表面11B上的溅射来形成其中依次堆叠了Ti、Al和Si层或其中混合了Ti、Al和Si的第二金属膜70a。
随后，作为步骤(S84)，执行合金化退火步骤。在本步骤(S84)中，参考图1，加热在步骤(S81)和(S83)中形成的第一和第二金属膜52d、70a。因此，合金化构成第一和第二金属膜52d、70a的Ti、Al和Si，由此形成每个都由TiAlSi合金制成并与衬底10形成欧姆接触的源电极52和漏电极70。在步骤(S80)中，通过由此执行步骤(S81)、(S82)和(S84)，形成了源电极52(参见图3)。通过执行步骤(S83)和(S84)，形成漏电极70(参见图4)。
随后，作为步骤(S90)，执行引线形成步骤。在本步骤(S90)中，参考图1，例如，采用沉积方法在源电极50上并且与其接触地形成源极布线60，其由诸如Al的导体制成。通过执行步骤(S10)至(S90)，制成MOSFET 1，由此完成本实施例中的制造半导体器件的方法。
如上所述，在本实施例中的制造半导体器件的方法中，在延伸穿过层间绝缘膜40的接触孔80的侧壁表面80A上并与其接触地形成包含Ti和N的缓冲膜51，并且随后在缓冲膜51上并与其接触地形成包含Ti、Al和Si的源电极52。因此，在本实施例中的制造半导体器件的方法中，可以通过在形成源电极52之前预先形成包含Ti和N的缓冲膜51来改善源电极52和层间绝缘膜40之间的粘附性。因此，根据本实施例中的制造半导体器件的方法，可以制造用作根据本实施例的半导体器件的MOSFET 1，其通过改善作为包含铝的电极的源电极52和层间绝缘膜40之间的粘附性而实现稳定的特性。
而且，在本实施例中，在IGBT的情况下，例如与上述源电极52相同，发射极电极可以被用作具有供应载流子功能的电极。
本文公开的实施例是在任意方面都是说明性而非限制性的。本发明的范围由权利要求项限定，而不是由上述实施例限定，并且旨在涵盖处于等效于权利要求项的范围和含义中的任意变型。
工业适用性
本发明中的半导体器件和制造半导体器件的方法可以特别有利地应用于需要通过改善包含铝的电极和层间绝缘膜之间的粘附性而实现稳定的特性的半导体器件，以及制造这种半导体器件的方法。
参考符号列表
1：MOSFET；10：衬底；11：基础衬底；10A，11A，11B:主表面；12：半导体层；13：漂移层；14：体区；15：源极区；16：接触区；20：栅极绝缘膜；30：栅电极；40：层间绝缘膜；51：缓冲膜；52：源电极；52a：第一金属层；52b：第二金属层；52c：第三金属层；52d：第一金属膜；60：源极布线；70：漏电极；70a：第二金属膜；80：接触孔；80A：侧壁表面；80B：底表面。

Claims (8)

1.一种半导体器件，包括：
衬底(10)，所述衬底由碳化硅制成；
栅极绝缘膜(20)，所述栅极绝缘膜形成在所述衬底(10)的表面(10A)上；
栅电极(30)，所述栅电极形成在所述栅极绝缘膜(20)上；
层间绝缘膜(40)，所述层间绝缘膜形成在所述栅极绝缘膜(20)上以围绕所述栅电极(30)；
缓冲膜(51)，所述缓冲膜包含Ti和N并且不包含Al；
源电极(52)，所述源电极包含Ti、Al和Si，所述源电极被形成为从所述衬底(10)的所述表面(10A)延伸到所述层间绝缘膜(40)的上表面；
源极区(15)，所述源极区包括所述衬底(10)的所述表面(10A)，并且具有第一导电类型；以及
接触区(16)，所述接触区包括所述衬底(10)的所述表面(10A)，并且具有第二导电类型，
所述缓冲膜(51)被形成在接触孔的侧壁表面(80A)上并且与所述侧壁表面(80A)相接触，所述接触孔的所述侧壁表面是由所述层间绝缘膜(40)和所述栅极绝缘膜(20)来形成的，并且
所述源电极(52)被堆叠在所述侧壁表面(80A)上的所述缓冲膜(51)上，并且与在所述衬底(10)的所述表面上的所述源极区和所述接触区相接触。
2.根据权利要求1所述的半导体器件，其中，所述缓冲膜由TiN制成。
3.根据权利要求1或2所述的半导体器件，其中，所述缓冲膜具有不小于0.025μm且不大于0.15μm的厚度。
4.一种制造半导体器件的方法，包括以下步骤：
制备由碳化硅制成的衬底；
在所述衬底的表面上形成源极区(15)和接触区(16)，所述源极区(15)具有第一导电类型，所述接触区(16)具有第二导电类型；
在所述衬底的所述表面上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅电极；
在所述栅极绝缘膜上形成层间绝缘膜以围绕所述栅电极；
离开所述栅电极形成接触孔以便延伸穿过所述层间绝缘膜和所述栅极绝缘膜，并且暴露所述衬底的所述表面；
在所述接触孔的侧壁表面上并且与所述侧壁表面接触地形成缓冲膜，所述缓冲膜包含Ti和N并且不包含Al，其中，所述接触孔的所述侧壁表面是由所述层间绝缘膜和所述栅极绝缘膜来形成的；以及
在形成所述缓冲膜之后，形成源电极，所述源电极包含Ti、Al以及Si并且被形成为从所述衬底(10)的所述表面(10A)延伸到所述层间绝缘膜(40)的上表面，所述源电极被堆叠在所述侧壁表面上的所述缓冲膜上、并且与在通过形成所述接触孔而暴露的所述衬底的所述表面上的所述源极区和所述接触区相接触。
5.根据权利要求4所述的制造半导体器件的方法，其中，形成所述源电极的步骤包括以下步骤：
形成金属膜，在所述金属膜中依次堆叠第一金属层、第二金属层以及第三金属层，所述第一金属层包含Ti，所述第二金属层被形成在所述第一金属层上并且与所述第一金属层接触，并且所述第二金属层包含Al，所述第三金属层被形成在所述第二金属层上并且与所述第二金属层接触，并且所述第三金属层包含Si；以及
通过加热所述金属膜形成所述源电极。
6.根据权利要求4所述的制造半导体器件的方法，其中，形成所述源电极的步骤包括以下步骤：
形成金属膜，在所述金属膜中混合Ti、Al和Si；以及
通过加热所述金属膜形成所述源电极。
7.根据权利要求4至6中的任一项所述的制造半导体器件的方法，其中，在形成所述缓冲膜的步骤中形成的所述缓冲膜由TiN制成。
8.根据权利要求4至6中的任一项所述的制造半导体器件的方法，其中，在形成所述缓冲膜的步骤中形成的所述缓冲膜具有不小于0.025μm且不大于0.15μm的厚度。
CN201380015255.9A 2012-05-07 2013-03-29 半导体器件及其制造方法 Active CN104170093B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012106022A JP5809596B2 (ja) 2012-05-07 2012-05-07 半導体装置およびその製造方法
JP2012-106022 2012-05-07
PCT/JP2013/059491 WO2013168484A1 (ja) 2012-05-07 2013-03-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104170093A CN104170093A (zh) 2014-11-26
CN104170093B true CN104170093B (zh) 2018-06-01

Family

ID=49511866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380015255.9A Active CN104170093B (zh) 2012-05-07 2013-03-29 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US9177856B2 (zh)
EP (1) EP2849231B1 (zh)
JP (1) JP5809596B2 (zh)
CN (1) CN104170093B (zh)
WO (1) WO2013168484A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038899A (ja) 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5949305B2 (ja) * 2012-08-13 2016-07-06 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6068918B2 (ja) 2012-10-15 2017-01-25 住友電気工業株式会社 半導体装置およびその製造方法
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6435686B2 (ja) * 2014-07-23 2018-12-12 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6191587B2 (ja) * 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置
CN109300947B (zh) * 2018-09-28 2021-09-07 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
KR20210057201A (ko) 2018-10-08 2021-05-20 어플라이드 머티어리얼스, 인코포레이티드 금속 기반 전구체들과 함께 ald(atomic layer deposition) 프로세스들을 사용하는 nmos(n-type metal oxide semiconductor) 금속 게이트 재료들을 위한 방법들 및 장치
JP2021012996A (ja) * 2019-07-09 2021-02-04 株式会社豊田中央研究所 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377357C (zh) * 2003-10-22 2008-03-26 松下电器产业株式会社 半导体装置及其制造方法
CN101578705A (zh) * 2007-07-20 2009-11-11 松下电器产业株式会社 碳化硅半导体装置及其制造方法
TW201133573A (en) * 2009-10-05 2011-10-01 Sumitomo Electric Industries Method for manufacturing semiconductor device
CN102439699A (zh) * 2009-05-22 2012-05-02 住友电气工业株式会社 半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202185A (ja) * 1993-12-28 1995-08-04 Sharp Corp 縦型ｍｏｓトランジスタの製造方法
JP4003296B2 (ja) 1998-06-22 2007-11-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP4002916B2 (ja) * 2003-10-22 2007-11-07 松下電器産業株式会社 半導体装置及びその製造方法
US8629490B2 (en) 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
JP5157843B2 (ja) 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2010238738A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5860580B2 (ja) * 2009-05-25 2016-02-16 日産自動車株式会社 半導体装置及びその製造方法
JP2013235895A (ja) * 2012-05-07 2013-11-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377357C (zh) * 2003-10-22 2008-03-26 松下电器产业株式会社 半导体装置及其制造方法
CN101578705A (zh) * 2007-07-20 2009-11-11 松下电器产业株式会社 碳化硅半导体装置及其制造方法
CN102439699A (zh) * 2009-05-22 2012-05-02 住友电气工业株式会社 半导体器件及其制造方法
TW201133573A (en) * 2009-10-05 2011-10-01 Sumitomo Electric Industries Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
EP2849231A4 (en) 2015-12-23
JP2013235893A (ja) 2013-11-21
US9177856B2 (en) 2015-11-03
WO2013168484A1 (ja) 2013-11-14
US20130292703A1 (en) 2013-11-07
EP2849231A1 (en) 2015-03-18
EP2849231B1 (en) 2019-10-30
CN104170093A (zh) 2014-11-26
JP5809596B2 (ja) 2015-11-11

Similar Documents

Publication Publication Date Title
CN104170093B (zh) 半导体器件及其制造方法
CN106463504B (zh) 半导体装置以及半导体装置的制造方法
JP6061181B2 (ja) 半導体装置
CN103959476B (zh) 半导体器件及其制造方法
WO2014163058A1 (ja) 半導体装置
JP2014157896A (ja) 半導体装置とその製造方法
CN103548132B (zh) 半导体器件的制造方法
US20180138264A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20130109168A (ko) 탄화규소 반도체 장치의 제조 방법
JP2013235895A (ja) 半導体装置およびその製造方法
JP2023080193A (ja) トレンチ型半導体装置の製造方法
CN103907195B (zh) 半导体器件及其制造方法
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
EP2793252A1 (en) Method for manufacturing semiconductor device
CN104603915B (zh) 半导体器件及其制造方法
CN103918080B (zh) 半导体器件及其制造方法
JP5704003B2 (ja) 半導体装置の製造方法
CN104737293A (zh) 用于功率半导体装置的场板结构及其制造方法
CA3025767C (en) Semiconductor device
WO2015076020A1 (ja) 半導体装置
JP2014127548A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant