CN103972158A - 用于半导体器件的互连结构及其制造方法和半导体器件 - Google Patents

用于半导体器件的互连结构及其制造方法和半导体器件 Download PDF

Info

Publication number
CN103972158A
CN103972158A CN201310740175.1A CN201310740175A CN103972158A CN 103972158 A CN103972158 A CN 103972158A CN 201310740175 A CN201310740175 A CN 201310740175A CN 103972158 A CN103972158 A CN 103972158A
Authority
CN
China
Prior art keywords
groove
contact hole
metal layer
layer
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310740175.1A
Other languages
English (en)
Other versions
CN103972158B (zh
Inventor
姜旼声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201810199515.7A priority Critical patent/CN108336022B/zh
Publication of CN103972158A publication Critical patent/CN103972158A/zh
Application granted granted Critical
Publication of CN103972158B publication Critical patent/CN103972158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种互连结构包括：下伏层，包括下互连件；以及层间介电层，其内包括接触孔和沟槽。接触孔暴露下互连件的一部分，沟槽沿着第一方向延伸以连接到接触孔。接触塞延伸通过层间介电层中的接触孔，上互连线在层间介电层的沟槽中延伸并且连接到接触塞。接触塞包括相对于下伏层分别以第一角度和第二角度倾斜的下侧壁和上侧壁，第二角度小于第一角度。还讨论了相关器件和制造方法。

Description

用于半导体器件的互连结构及其制造方法和半导体器件
相关申请的交叉引用
本申请要求于2013年1月29日在韩国知识产权局提交的第10-2013-0010018号韩国专利申请的优先权，该申请的全部内容通过引用包含于此。
技术领域
本发明构思的示例实施例涉及半导体器件及其制造方法，具体地，涉及用于半导体器件的互连结构及其形成方法。
背景技术
由于半导体器件的小尺寸、多功能性和/或低成本特性，使得半导体器件成为电子产业中的重要元件。半导体器件可以包括若干单元组件（例如，MOS晶体管、电阻器、电容器和/或互连线）。单元组件可以包括各种图案（例如，导线、掺杂区、器件隔离图案、孔和/或电极）。
然而，随着半导体器件的集成度提高，在制造半导体器件时会出现若干技术问题。例如，随着图案的密度和/或高度的增加，在执行光刻工艺和/或蚀刻工艺时的困难会增大（例如，工艺余量减小）。
发明内容
本发明构思的示例实施例提供了用于半导体器件的高度可靠的互连结构。
本发明构思的其它示例实施例提供了形成用于半导体器件的高度可靠的互连结构的方法。
根据本发明构思的示例实施例，一种互连结构包括：基板；层间介电层，在基板上；导电塞，穿过层间介电层延伸到基板。导电塞包括相对于基板的表面具有不同倾斜角度的上侧壁部分和下侧壁部分。在层间介电层上的导线以背对基板的方式与导电塞接触。
在一些示例实施例中，导电塞的下侧壁部分和上侧壁部分可以相对于基板的表面分别以第一角度和第二角度倾斜，其中，第二角度小于第一角度。
在一些示例实施例中，导电塞的与导电塞的上侧壁部分相邻的上部部分的横截面积可以大于导电塞的与导电塞的下侧壁部分相邻的下部部分的横截面积。
在一些示例实施例中，导电塞的上部部分沿着第一方向的尺寸可以大于导电塞的上部部分沿着垂直于第一方向的第二方向的尺寸，其中，导线在第一方向上延伸。
在一些示例实施例中，导电塞的下部部分可以具有基本上圆形的横截面，导电塞的上部部分可以具有椭圆形的横截面。
在一些示例实施例中，导电塞的在导电塞的上部部分和下部部分之间的弯曲部分的横截面积可以大于导电塞的上部部分的横截面积。
在一些示例实施例中，层间介电层可以包括至少两个介电层。导线可以与至少两个介电层之间的界面分隔开或者以其它方式分开。
在一些示例实施例中，基板可以包括单元区和***电路区，单元区上包括数据存储元件，***电路区上包括导电塞。导电塞可以远离基板延伸超过数据存储元件。
在一些示例实施例中，导电塞可以包括沿着接触孔的侧壁的第一阻挡金属层，接触孔穿过层间介电层延伸到基板，导线可以包括沿着沟槽的侧壁的第二阻挡金属层，沟槽在层间介电层中与基板相对。第二阻挡金属层可以沿着沟槽的底面的至少一部分直接在第一阻挡金属层上。
在一些示例实施例中，导电塞还可以包括第一金属层，第一金属层与沟槽的底面共平面或者被限制在沟道的底面下方。导线可以包括与第一金属层不同的第二金属层。
在一些示例实施例中，接触孔可以具有大约1:2至1:10的高宽比。
在一些示例实施例中，导线可以包括电荷迁移率比导电塞的电荷迁移率高的金属。
在一些示例实施例中，接触孔可以包括牺牲材料，牺牲材料中包括碳。
根据本发明构思的示例实施例，一种半导体器件的互连结构可以包括：下伏层，包括下互连件；层间介电层，包括接触孔和沟槽，接触孔暴露下互连件的一部分，沟槽沿着第一方向延伸以连接到接触孔；接触塞，设置在层间介电层的接触孔中；上互连线，设置在层间介电层的沟槽中并且连接到接触塞。在第一方向上，接触塞可以包括相对于下伏层分别以第一角度和第二角度歪斜或倾斜的下侧壁和上侧壁，第二角度可以小于第一角度。
在一些示例实施例中，接触塞可以具有在第一方向上的第一上部宽度和在第二方向上的第二上部宽度，第二方向可以垂直于第一方向，第一上部宽度可以大于第二上部宽度。
在一些示例实施例中，第二上部宽度可以小于沟槽的宽度。
在一些示例实施例中，接触塞可以包括：第一阻挡金属层，覆盖接触孔的内表面和沟槽的内表面；第一金属层，填充设置有第一阻挡金属层的接触孔。
在一些示例实施例中，上互连线可以包括：第二阻挡金属层，覆盖沟槽的内壁；第二金属层，填充设置有第二阻挡金属层的沟槽。第二阻挡金属层可以在沟槽的侧表面和底表面处与第一阻挡金属层直接接触。
在一些示例实施例中，接触塞可以包括第一金属材料，上互连线可以包括可与第一金属材料不同的第二金属材料。
在一些示例实施例中，接触塞可以包括钨，并且上互连线可以包括铜或铜合金。
根据本发明构思的示例实施例，一种半导体器件可以包括：半导体基板，包括下互连件；层间介电层，包括接触孔和沟槽，接触孔暴露下互连件的一部分，沟槽沿着第一方向延伸以连接到接触孔；第一阻挡金属层，共形地覆盖接触孔的内表面和沟槽的内表面；第一金属层，填充接触孔的设置有第一阻挡金属层的部分；第二阻挡金属层，在沟槽的底表面和侧表面处与第一阻挡金属层直接接触；第二金属层，填充设置有第二阻挡金属层的沟槽。
在一些示例实施例中，接触孔可以包括相对于下伏层分别以第一角度和第二角度歪斜的下侧壁和上侧壁，第二角度可以小于第一角度。
在一些示例实施例中，接触孔具有在第一方向上的第一上部宽度和在第二方向上的第二上部宽度，第二方向可以垂直于第一方向，第一上部宽度可以大于第二上部宽度。
在一些示例实施例中，第二上部宽度可以小于沟槽的宽度。
在一些示例实施例中，半导体基板可以包括单元区和***电路区，单元区设置有数据存储元件，***电路区设置有接触孔和沟槽，层间介电层覆盖单元区的数据存储元件。接触孔的高度可以大于数据存储元件的高度。
在一些示例实施例中，第一金属层可以包括钨，第二金属层可以包括铜或铜合金。
根据本发明构思的示例实施例，一种形成半导体器件的互连结构的方法可以包括：形成包括下互连件的下伏层；在下伏层上形成层间介电层，以包括暴露下互连件的一部分的接触孔和沿着第一方向延伸以连接到接触孔的沟槽；在接触孔中形成接触塞，接触塞包含第一金属材料；形成设置在沟槽中并且连接到接触塞的上互连线，上互连线包含第二金属材料。接触孔可以包括相对于下伏层分别以第一角度和第二角度歪斜或倾斜的下侧壁和上侧壁，第二角度可以小于第一角度。
在一些示例实施例中，接触孔具有在第一方向上的第一上部宽度和在垂直于第一方向的第二方向上的第二上部宽度，第一上部宽度可以大于第二上部宽度。
在一些示例实施例中，形成层间介电层的步骤可以包括：在下伏层上形成绝缘层；形成接触孔，以穿透绝缘层；形成牺牲层，以填充接触孔；将层间介电层图案化，以形成暴露牺牲层并且沿着第一方向延伸的沟槽；去除被沟槽暴露的牺牲层，以暴露接触孔的内表面。
在一些示例实施例中，形成沟槽的步骤可以包括使接触孔在第一方向上的上部宽度增大。
在一些示例实施例中，形成接触塞的步骤可以包括：形成第一阻挡金属层，以共形地覆盖接触孔的内表面和沟槽的内表面；形成第一金属层，以填充设置有第一阻挡金属层的接触孔和沟槽；从沟槽去除第一金属层的一部分，以通过沟槽的底表面和侧表面暴露第一阻挡金属层。
在一些示例实施例中，形成上互连线的步骤可以包括：形成第二阻挡金属层，以在沟槽的底表面和侧表面处与第一阻挡金属层接触；形成第二金属层，以填充设置有第二阻挡金属层的沟槽。
根据本发明构思的示例实施例，一种形成半导体器件的互连结构的方法可以包括：在包括下互连件的下伏层上形成层间介电层；形成接触孔，以通过层间介电层暴露下互连件的一部分；将层间介电层图案化，以形成沿着第一方向延伸的沟槽，沟槽连接到接触孔；在接触孔中形成接触塞，接触塞包含第一金属材料；形成设置在沟槽中并且连接到接触塞的上互连线，上互连线包含第二金属材料。形成沟槽的步骤可以包括使沟槽或接触孔在第一方向上扩张。
在一些示例实施例中，在形成沟槽之后，接触孔具有相对于下伏层分别以第一角度和第二角度歪斜的下侧壁和上侧壁，第二角度可以小于第一角度。
在一些示例实施例中，在形成沟槽之后，接触孔在第一方向上的上部宽度可以大于在垂直于第一方向的第二方向上的上部宽度。
在一些示例实施例中，形成沟槽的步骤可以包括：形成牺牲层，以填充接触孔；各向异性地蚀刻牺牲层和层间介电层，以限定沟槽；去除被沟槽暴露的牺牲层，以暴露接触孔的内表面。
在一些示例实施例中，形成接触塞的步骤可以包括：形成第一阻挡金属层，以共形地覆盖接触孔的内表面和沟槽的内表面；形成第一金属层，以填充设置有第一阻挡金属层的接触孔并且通过沟槽的底表面暴露第一阻挡金属层。
在一些示例实施例中，形成上互连线的步骤可以包括：形成第二阻挡金属层，以通过沟槽的底表面和侧表面接触第一阻挡金属层；形成第二金属层，以填充设置有第二阻挡金属层的沟槽。
对于阅读了下面的附图和详细描述的本领域的技术人员，根据一些实施例的其它方法和/或装置将变得清楚。除了以上实施例的任意组合和全部组合之外，所有这种另外的实施例意图被包括在本说明书内，在本发明的范围内，受所附权利要求书的保护。
附图说明
根据下面结合附图进行的简要描述，将更清楚地理解示例实施例。附图代表如本文所描述的非限制性的示例实施例。
图1是示出根据本发明构思的一些示例实施例的半导体器件的互连结构的平面图。
图2至图8是示出根据本发明构思的一些示例实施例的形成半导体器件的互连结构的方法的剖视图。
图9是示出根据本发明构思的一些示例实施例的半导体器件的互连结构的平面图。
图10至图16是示出根据本发明构思的一些示例实施例的形成半导体器件的互连结构的方法的剖视图。
图17是示出根据本发明构思的一些示例实施例的半导体器件的数据存储元件的平面图。
图18至图25是示出根据本发明构思的一些示例实施例的形成数据存储元件的方法的剖视图。
应该注意，这些图意图示出某些示例实施例中使用的方法、结构和/或材料的一般特性，并且意图补充下面提供的书面描述。然而，这些图将不成比例并且不能精确地反映任何给定实施例的精确结构或性能特性，并且不应该被解释为限定或限制示例实施例所涵盖的值或性质的范围。例如，为了清晰起见，可能会减小或夸大分子、层、区域和/或结构元件的相对厚度和定位。在各种图中使用类似或相同的参考标号意图指示存在类似或相同的元件或特征。
具体实施方式
现在，将参照附图更充分地描述本发明构思的示例实施例，在附图中示出了示例实施例。然而，本发明构思的示例实施例可以用许多不同的形式来实施，并且不应该被理解为限于在此阐述的实施例；相反地，提供这些实施例使得本发明将是彻底和完全的，并且将把示例实施例的构思充分地传达给本领域的普通技术人员。在附图中，为了清晰起见，夸大了层和区域的厚度。附图中类似的参考标号表示类似的元件，因此将省略对其的描述。
将理解的是，当元件被称为“连接”或“结合”到另一个元件时，该元件可以直接连接或结合到另一个元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一个元件时，不存在中间元件。类似的标号始终表示类似的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和全部组合。应该以类似方式解释用于描述元件或层之间的关系的其它词语（例如，“在······之间”与“直接在······之间”、“相邻”与“直接相邻”、“在······上”与“直接在······上”）。
将理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分应该不受这些术语的限制。这些术语只是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
为了便于描述，在这里可以使用空间相对术语诸如“在······之下”、“在······下方”、“下面”、“在······上方”、“上面”等来描述如图中所示的一个元件或特征与其它元件（一个或多个）或特征（一个或多个）的关系。将理解的是，空间相对术语意图包含除了在附图中描述的方位之外的装置在使用或操作时的不同方位。例如，如果在附图中装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在······下方”可以包括“在······上方”和“在······下方”这两种方位。所述装置可被另外定位（旋转90度或者在其它方位），相应地解释这里使用的空间相对描述符。
这里使用的术语只是为了描述特定实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外明确指出，否则单数形式“一个（种）”和“所述（该）”也意图包括复数形式。还将理解的是，如果在这里使用术语“包含”和/或“包括”，则说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合。
这里，参照作为示例实施例的理想化实施例（和中间结构）的示意性示图的剖面示图来描述本发明构思的示例实施例。如此，将预料到由于例如制造技术和/或公差导致的示图的形状变化。因此，本发明构思的示例实施例不应该被理解为限于这里示出的区域的特定形状，而是将包括由于例如制造导致的形状偏差。例如，被示出为矩形的注入区域可以在其边缘具有倒圆或弯曲的特征和/或注入浓度的梯度，而不是从注入区到非注入区的二元变化。同样地，通过注入而形成的掩埋区可以导致掩埋区和穿过其发生注入的表面之间的区域中有一些注入。因此，附图中示出的区域本质是示意性的，并且它们的形状并不意图示出器件的区域的实际形状，而且不意图限制示例实施例的范围。
除非另有定义，否则这里使用的所有术语（包括技术术语和科学术语）具有与本发明构思的示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。进一步将理解的是，除非这里明确定义，否则术语诸如在通用字典中定义的术语应该被解释为具有与相关领域的背景下它们的意思一致的意思，而不应该以理想的或者过于正式的意义来解释这些术语。
图1是示出根据本发明构思的一些示例实施例的半导体器件的互连结构的平面图。图2至图8是示出根据本发明构思的一些示例实施例的形成半导体器件的互连结构的方法的剖视图。具体地，图2至图8是沿着图1中的I-I'线和II-II'线截取的剖视图。
参照图1和图2，可以在设置有下互连件20的下伏层10上形成具有接触孔37的层间介电层33。
下伏层10可以包括半导体基板、设置在半导体基板上的半导体器件（例如，MOS晶体管、电容器和电阻器）和覆盖半导体器件的至少一个绝缘层。这里，半导体器件可以电连接到下互连件20。绝缘层可以包括低k介电材料，其介电常数小于氧化硅层的介电常数。在示例实施例中，这些绝缘层中的至少一个可以用作金属间介电（IMD）层。
下互连件20可以由一种或多种具有低电阻率的金属材料形成。可以通过将金属层图案化的工艺或镶嵌工艺（damascene process）形成下互连件20。下互连件20中的每个可以包括阻挡金属层21和金属层23。阻挡金属层21可以包括例如Ti、Ta、Mo、TixNy、TaxNy、TixZry、TixZryNz、NbxNy、ZrxNy、WxNy、VxNy、HfxNy、MoxNy、RuxNy和/或TixSiyNz。金属层23可以包括例如钨、铜和/或铝。
层间介电层33可以被设置成具有单层结构或多层结构。层间介电层33可以包括低k介电材料，其介电常数小于氧化硅层的介电常数，并且它可以用作金属间介电（IMD）层。例如，层间介电层33可以包括高密度等离子体（HDP）氧化物、原硅酸四乙酯（TEOS）、等离子体增强型TEOS（PE-TEOS）、O3-TEOS、未掺杂硅酸盐玻璃（USG）、硅酸磷玻璃（PSG）、硅酸硼玻璃（BSG）、硅酸硼磷玻璃（BPSG）、氟化硅酸盐玻璃（FSG）、旋涂式玻璃（SOG）、东燃公司的硅氮烷（Tonen SilaZene，TOSZ）或它们的任何组合，或者可以由前述物质或它们的任何组合形成。在一些实施例中，层间介电层33可以包括氮化硅、氮氧化硅和/或低k材料，或者可以由氮化硅、氮氧化硅和/或低k材料形成。
另外，可以在下伏层10和层间介电层33之间形成蚀刻停止层31。例如，蚀刻停止层33可以包括SiN、SiON、SiC、SiCN、BN（氮化硼）或其任何组合，或者可以由前述物质或它们的任何组合形成。可以使用等离子体增强型CVD（PECVD）、高密度等离子体CVD（HDP-CVD）、大气压CVD（APCVD）和/或旋涂工艺形成蚀刻停止层31和层间介电层33。
参照图1和图2，接触孔37可以被形成为穿透层间介电层33并且延伸通过层间介电层33，以暴露下互连件20的一部分。
形成接触孔37的步骤可以包括在层间介电层33上形成第一掩模图案35，然后，使用第一掩模图案35作为蚀刻掩模各向异性地蚀刻层间介电层33。第一掩模图案35可以被形成为具有暴露层间介电层33的一部分的开口。
尽管使用的是各向异性蚀刻工艺，但接触孔37可以被形成为具有倾斜的或锥形的侧壁。例如，接触孔37的下部宽度可以小于接触孔37的上部宽度。接触孔37在平面图中可以具有基本上圆形的剖面，并且可以具有大约1:2至1:10的高的高宽比。另外，在形成接触孔37期间，蚀刻停止层31可以被过度蚀刻或者去除，以暴露下互连件20的顶表面。
在形成接触孔37之后，可以执行灰化工艺或湿式清洁工艺，以去除第一掩模图案35。
参照图1和图3，可以形成牺牲层41以填充接触孔37。可以使用旋涂工艺形成牺牲层41，这样可以使得能够用牺牲层41填充具有高的高宽比的接触孔37。牺牲层41可以由相对于层间介电层33具有蚀刻选择性的材料形成。在示例实施例中，牺牲层41可以由主要成分是碳的材料形成。例如，牺牲层41可以由用碳和氢所制成的层或者用碳、氢和氧所制成的层形成。另外，牺牲层41可以由相对于牺牲层41的总重量为大约80wt%至99wt%的相对高的碳含量的层形成。在示例实施例中，牺牲层41可以由旋涂硬掩模（SOH）层或非晶碳层（ACL）形成。SOH层可以包括基于碳的SOH层或基于硅的SOH层。在其它示例实施例中，牺牲层41可以由光致抗蚀剂层或非晶硅层形成。
在示例实施例中，形成牺牲层41的步骤可以包括在具有接触孔37的层间介电层33上涂覆牺牲层41，并且在大约100℃至500℃的温度下将所得结构焙烧大约30秒至300秒。另外，可以在不同温度条件下执行焙烧工艺至少两次。
在形成牺牲层41之后，可以在层间介电层33上形成第二掩模图案43，以形成沟槽。第二掩模图案43可以被设置成具有线宽/间隔结构（line-and-space structure）。例如，第二掩模图案43可以包括在第一方向D1上彼此分隔并且沿着垂直于第一方向D1的第二方向D2延伸的线形图案。另外，第二掩模图案43可以被形成为暴露设置在接触孔37中的牺牲层41的顶表面。
第二掩模图案43可以由可以被用于蚀刻牺牲层41的蚀刻气体蚀刻的材料形成。例如，第二掩模图案43可以被形成为在蚀刻牺牲层41的工艺中具有大约1:1至1:2的蚀刻选择率。这意味着，第二掩模图案43和牺牲层41可以被一起蚀刻。在示例实施例中，第二掩模图案43可以由光致抗蚀剂层、旋涂硬掩模（SOH）层或非晶碳层形成。
参照图1和图4，第二掩模图案43可以用于在层间介电层33中形成沟槽45。可以通过使用第二掩模图案43作为蚀刻掩模各向异性地蚀刻层间介电层33来形成沟槽45。沟槽45可以被形成为在第一方向D1上彼此分隔并且沿着第二方向D2伸长。在示例实施例中，层间介电层33可以包括多个绝缘层，并且在这种情况下，沟槽45可以形成在一个绝缘层中。例如，沟槽45可以按其底表面与堆叠的绝缘层之间的界面竖直地分隔开这样的方式形成。
在示例实施例中，在用于形成沟槽45的各向异性蚀刻工艺期间，第二掩模图案43和牺牲层41会凹陷。例如，层间介电层33和牺牲层41可以被部分蚀刻以形成沟槽45，并且在各向异性蚀刻工艺期间，层间介电层33的与牺牲层41接触的侧壁可以沿着沟槽45的纵向方向或者沿着第二方向被蚀刻。形成沟槽45会导致接触孔37的上部宽度（例如，在第二方向D2上）增大。例如，接触孔37的上部可以在第二方向D2上扩展，并且在平面图中，接触孔37中的每个可以成形为像椭圆一样的形状。换句话讲，在平面图中，扩展的接触孔37中的每个可以被形成为具有第一方向D1上的上部宽度Wa和第二方向D2上的上部宽度Wb，并且第二方向D2上的上部宽度Wb可以大于第一方向D1上的上部宽度Wa。另外，层间介电层33可以在沟槽45连接到接触孔37的部分处具有歪斜或倾斜的侧壁。例如，在形成沟槽45之后，接触孔37可以被形成为具有相对于下伏层10以第一角度θ1歪斜的下侧壁37a和相对于下伏层10以第二角度θ2歪斜的上侧壁37b。在示例实施例中，第二角度θ2可以小于第一角度θ1。
接下来，在形成沟槽45之后，可以去除接触孔37中的牺牲层41与第二掩模图案43。在牺牲层41由SOH层或光致抗蚀剂层形成的情况下，可以通过使用氧、臭氧或紫外线的灰化工艺或者通过湿式清洁工艺去除牺牲层41。例如，在牺牲层41由SOH层形成的情况下，可以使用氟基蚀刻气体和O2的混合物或者氟基蚀刻气体、O2或Ar的混合物执行去除牺牲层41的步骤。这里，氟基蚀刻气体可以是C3F6、C4F6、C4F8和/或C5F8。在牺牲层41由非晶硅层形成的情况下，可以使用氯气各向同性地执行去除牺牲层41的步骤。第二掩模图案43和牺牲层41可以具有类似的蚀刻性质，因此，可以在用于去除牺牲层41的灰化工艺或湿式清洁工艺中去除第二掩模图案43。
参照图1和图5，可以在接触孔37和沟槽45的内壁上共形地形成第一阻挡金属层51。例如，第一阻挡金属层51可以以均匀的厚度覆盖接触孔37和沟槽45的内壁与层间介电层33的顶表面。第一阻挡金属层51可以由能够减少或防止设置在接触孔37和沟槽45中的金属材料扩散到层间介电层33中的材料形成。例如，第一阻挡金属层51可以由Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN或它们的任何组合形成。另外，第一阻挡金属层51可以具有大约至的厚度。可以使用化学气相沉积（CVD）、原子层沉积（ALD）或物理气相沉积（PVD）（例如，溅射）形成第一阻挡金属层51。
接下来，可以形成第一金属层53以填充设置有第一阻挡金属层51的接触孔37和沟槽45。在示例实施例中，第一金属层53可以由（一种或多种）难熔金属（例如，钴、钛、镍、钨和/或钼）形成。另外，可以使用具有良好阶梯覆盖性质的沉积工艺形成第一金属层53。例如，使用化学气相沉积（CVD）、原子层沉积（ALD）或物理气相沉积（PVD）（例如，溅射）形成第一金属层53。在其它实施例中，可以执行电镀工艺来形成填充接触孔37的第一金属层53。
在示例实施例中，第一金属层53可以由具有相对高的熔点和低电阻的钨形成。可以使用CVD或ALD形成用于第一金属层53的钨层，以填充接触孔37和沟槽45。可选地，可以执行电镀工艺来形成填充接触孔37和沟槽45的第一金属层53。
当在接触孔37中沉积第一金属层53时，在接触孔37中可能形成缝或空隙。然而，根据本发明构思的示例实施例，由于接触孔37的上部宽度的增大，所以能够抑制当在接触孔37中沉积第一金属层53时出现空隙或缝。在示例实施例中，第一金属层53可以被形成为完全填充设置有第一阻挡金属层51的接触孔37。
参照图1和图6，可以从沟槽45去除第一金属层53的一部分，以通过沟槽45的底表面暴露第一阻挡金属层51。因此，可以分别在接触孔37中形成导电金属塞55。
例如，可以执行各向异性蚀刻工艺，以从沟槽45去除第一金属层53。在示例实施例中，可以执行各向异性蚀刻工艺，以暴露沟槽45的底表面上的第一阻挡金属层51。在示例实施例中，金属塞55可以被形成为具有与沟槽45的底表面基本上共面或者比沟槽45的底表面低的顶表面。在第一金属层53由钨制成的情况下，可以使用利用氩气的射频（RF）蚀刻工艺来蚀刻第一金属层53。在形成接触塞50之后，可以执行清洁工艺，以从沟槽45去除副产物。
在示例实施例中，由于接触孔37被第一金属层53完全填充，因此能够减少或防止当从沟槽45去除第一金属层53的一部分时暴露接触孔37中的空隙或缝。另外，由于接触孔37具有增大的上部宽度，因此金属塞55可以具有增大的上部区域。这样使得能够增大它和将在后续工艺中形成的上互连线之间的接触面积。
参照图1和图7，可以在沟槽45上共形地沉积第二阻挡金属层61。第二阻挡金属层61可以由能够减少或防止设置在沟槽45中的金属材料扩散到层间介电层33中的材料形成。例如，第二阻挡金属层61可以由Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN或它们的任何组合形成。第二阻挡金属层61可以具有大约至的厚度。可以使用化学气相沉积（CVD）、原子层沉积（ALD）和/或物理气相沉积（PVD）（例如，溅射）形成第二阻挡金属层61。
在示例实施例中，由于通过沟槽45的底表面暴露第一阻挡金属层51，因此第二阻挡金属层61可以在沟槽45的侧表面和底表面处与第一阻挡金属层51直接接触。另外，第二阻挡金属层61可以覆盖接触塞50的顶表面。
可以形成第二金属层63以填充带有第二阻挡金属层61的沟槽45。第二金属层63可以由与金属塞55不同的金属材料（例如，铜（Cu）或铜合金）形成。这里，铜合金可以是含有铜与C、Ag、Co、Ta、In、Sn、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和/或Zr的材料。
可以使用电镀工艺或化学镀工艺形成第二金属层63。在使用电镀工艺形成第二金属层63的情况下，可以在第二阻挡金属层61的表面上形成种子层。种子层可以有助于增加镀层的均匀性并且用作初始成核位置。种子层可以由Cu、Au、Ag、Pt或Pd形成，并且可以根据镀覆工艺和第二金属层63改变用于种子层的材料。镀覆工艺使得能够形成从沟槽45的底部开始填充的第二金属层63。
参照图1和图8，可以对第二金属层63、第一阻挡金属层51和第二阻挡金属层61执行平面化工艺，从而分别在沟槽45中形成上导电互连线60。作为平面化工艺的结果，可以暴露层间介电层33的顶表面。在示例实施例中，可以使用化学机械抛光（CMP）工艺执行平面化工艺。
如图1和图8中所示，互连结构可以包括下互连件20、上导电互连线60和将下互连件20电连接到上互连线60的导电接触塞50。
在示例实施例中，接触塞50可以包括覆盖接触孔37的内壁的第一阻挡金属层51和填充接触孔37的金属塞55。第一阻挡金属层51可以从接触孔37的内壁延伸，以覆盖沟槽45的侧表面和底表面。金属塞55可以具有与沟槽45的底表面基本上共面或者比沟槽45的底表面低的顶表面。
在示例实施例中，接触塞50可以按其下部和上部相对于下伏层10具有不同侧壁倾斜度的这种方式进行制造。例如，接触塞50可以包括相对于下伏层10以第一角度θ1歪斜的下侧壁37a和相对于下伏层10以第二角度θ2歪斜的上侧壁37b，第二角度θ2可以小于第一角度θ1。例如，接触塞50的侧壁轮廓可以具有转折点。在示例实施例中，接触塞50可以按其在第二方向D2上的宽度随着与上互连线60的距离减小而逐渐增大的这种方式形成。在平面图中，接触塞50可以具有第一方向D1上的第一上部宽度Wa和第二方向D2上的第二上部宽度Wb，其中，第二上部宽度Wb可以大于第一上部宽度Wa。在示例实施例中，接触塞50的第一上部宽度Wa可以小于上互连线60的宽度。接触塞50的第二上部宽度Wb可以大于上互连线60的宽度。在接触塞50具有增大的上部宽度的情况下，接触塞50和上互连线60之间的接触面积可以增大，因此互连结构可以具有改善的电可靠性。
在示例实施例中，上互连线60可以包括覆盖沟槽45的内壁和接触塞50的顶表面的第二阻挡金属层61以及填充沟槽45的第二金属图案65。第二阻挡金属层61可以在沟槽45的底表面和侧表面处与第一阻挡金属层51直接接触。第二金属图案65可以由与金属塞55不同的金属材料形成。例如，第二金属图案65可以由具有高电荷迁移率和低电阻的铜或铜合金形成。根据本实施例，沟槽45可以被第二金属图案65完全填充。这使得能够减少或防止上互连线60的电特性因第二金属图案的65变薄而劣化。
在示例实施例中，上互连线60可以形成为单个绝缘层。例如，即使在层间介电层33包括多个堆叠绝缘层的情况下，上互连线60可以与堆叠绝缘层之间的界面分隔开。因此，能够减少或防止当向上互连线60施加特定电压（例如，电源电压）时上互连线60的金属材料沿着堆叠绝缘层之间的界面移动。也就是，能够减少或防止出现电短路的可能性。
图9是示出根据本发明构思的其它示例实施例的半导体器件的互连结构的平面图。图10至图16是示出根据本发明构思的其它示例实施例的形成半导体器件的互连结构的方法的剖视图。例如，图10至图16是沿着图9的I-I'线截取的剖视图。
为了简明起见，可以用类似或相同的参考标号指示之前描述的元件，而不重复对其的重叠描述。根据本实施例，互连结构可以包括具有彼此不同的宽度的上互连线60。
参照图9和图10，可以在带有下互连件20的下伏层10上形成具有接触孔37的下层间介电层33。如在之前实施例中所描述的，下伏层10可以包括半导体基板和设置在半导体基板上的半导体器件（例如，MOS晶体管、电容器和电阻器），半导体器件可以电连接到下互连件20。
如参照图2所描述的，在下层间介电层33中形成接触孔37的步骤可以包括形成第一掩模图案35并且使用第一掩模图案35作为蚀刻掩模各向异性地蚀刻下层间介电层33。可以在形成接触孔37之后去除第一掩模图案35。
接触孔37可以被形成为暴露下互连件20的一部分，并且接触孔37的位置可以根据半导体器件的互连设计而改变。在示例实施例中，接触孔37中的每个可以被形成为具有大约1:5至1:20的高的高宽比。形成具有高的高宽比的接触孔37会导致弯曲效应（bowing effect）。例如，在针对下层间介电层33的各向异性蚀刻工艺期间，离子化蚀刻气体可以被第一掩模图案35散射并且集中在接触孔37的内部侧壁的一部分上，从而导致弯曲效应。下层间介电层33的厚度的增大或者接触孔37的高宽比的增大会加剧弯曲效应。例如，接触孔37的高宽比越高，弯曲区域B越大。根据本实施例，接触孔37的下部宽度可以小于接触孔37的上部宽度，弯曲区域B处的接触孔37的宽度可以大于接触孔37的上部宽度和下部宽度二者。
弯曲区域B会导致当在具有接触孔37的结构上沉积金属材料时在接触孔37中形成空隙或缝。根据本发明构思的示例实施例，在沉积金属材料之前，可以执行放大接触孔37的上部的工艺，以抑制出现空隙或缝。
参照图11，在形成接触孔37之后，可以形成牺牲层41来填充接触孔37。如参照图3所描述的，牺牲层41可以由相对于下层间介电材料33具有蚀刻选择性的材料形成。可以使用旋涂工艺形成牺牲层41，由此具有高的高宽比的接触孔37可以被牺牲层41完全填充。在涂覆牺牲层41之后，可以对牺牲层41执行平面化工艺，以暴露下层间介电层33的顶表面。
牺牲层41可以由例如旋涂硬掩模（SOH）层或非晶碳层（ACL）形成。SOH层可以包括碳基SOH层或硅基SOH层。在其它实施例中，牺牲层41可以由光致抗蚀剂层或非晶硅层形成。
接下来，如图12中所示，可以在牺牲层41和下层间介电层33上形成上层间介电层39。上层间介电层39可以被形成为具有单层结构或包括多个层的多层结构。上层间介电层39可以比下层间介电层33薄。例如，上层间介电层39的厚度的范围可以是下层间介电层33的厚度的大约1/2至大约1/5。
接下来，可以在上层间介电层39上形成用于限定沟槽的第二掩模图案43。第二掩模图案43可以被形成为具有线宽/间隔结构。例如，第二掩模图案43可以包括在第一方向D1上彼此分隔并且沿着第二方向D2伸长的线形图案。根据本实施例，第二掩模图案43可以被形成为限定具有至少两个不同宽度的线形开口。
参照图9和图13，可以使用第二掩模图案43作为蚀刻掩模各向异性蚀刻上层间介电层39，以形成沟槽45。沟槽45可以在第一方向D1上彼此分隔并且沿着第二方向D2伸长。根据本实施例，沟槽45可以被形成为部分地暴露下层间介电层33的顶表面。例如，沟槽45的底表面可以由下层间介电层33的顶表面部分地限定。另外，根据本实施例，沟槽45可以具有两个不同的宽度。例如，沟槽45中的至少一个（例如，宽沟槽）可以被形成为暴露多个牺牲层41的顶表面。
在用于形成沟槽45的各向异性蚀刻工艺期间，接触孔37的牺牲层41接触的侧壁可以沿着沟槽45的纵向方向或第二方向D2被凹陷或蚀刻。对于宽沟槽，接触孔37的与牺牲层41接触的侧壁可以在第一方向D1上被凹陷或蚀刻。换句话讲，接触孔37可以具有改变的上侧壁轮廓（例如，增大的上部宽度）。因此，接触孔37相对于下伏层10的侧壁倾斜度在接触孔37的下部和上部之间会是不同的。例如，如参照图4所描述的，接触孔37可以包括相对于下伏层10以第一角度歪斜的下侧壁和相对于下伏层10以第二角度歪斜的上侧壁，第二角度可以小于第一角度。根据本发明构思的示例实施例，在平面图中，接触孔37在第二方向D2上的上部宽度可以大于在第一方向D1上的上部宽度。另外，接触孔37在第二方向D2上的上部宽度可以大于接触孔37的弯曲区域B的宽度。
根据本发明构思的示例实施例，沟槽45在第一方向D1上的宽度可以大于接触孔37的上部宽度的大约两倍，并且在这种情况下，接触孔37在第一方向D1上的上部宽度可以随着接触孔37在第二方向D2上的上部宽度的增大而增大。
参照图14，可以在形成沟槽45之后，去除第二掩模图案43和牺牲层41。例如，可以通过灰化工艺或湿式清洁工艺，基本上同时去除第二掩模图案43和牺牲层41。
仍然参照图14，如参照图5所描述的，可以顺序地形成第一阻挡金属层51和第一金属层53，以填充接触孔37和沟槽45。第一阻挡金属层51可以形成为以均匀的厚度覆盖接触孔37和沟槽45的内壁和上层间介电层39的顶表面。在示例实施例中，第一阻挡金属层51可以由Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN或它们的任何组合形成。第一阻挡金属层51可以具有大约至的厚度。第一金属层53可以由（一种或多种）难熔金属（例如，钴、钛、镍、钨和/或钼）形成。例如，第一金属层53可以由具有相对高的熔点和低电阻的钨形成。可以使用能够提供良好的阶梯覆盖性质的沉积工艺形成第一阻挡金属层51和第一金属层53。
参照图15，可以去除第一金属层53的一部分，以形成定位在接触孔37中的金属塞55。如参照图6所描述的，可以对第一金属层53执行各向异性蚀刻工艺，以从沟槽45去除第一金属层53。可以一直执行各向异性蚀刻工艺，直到通过沟槽45的底表面暴露第一阻挡金属层51为止。
参照图16，可以顺序地形成第二阻挡金属层61和第二金属层63，以填充沟槽45并且覆盖第一阻挡金属层51。可以使用沉积工艺形成第二阻挡金属层61，从而共形地覆盖第一阻挡金属层51和金属塞55。可以使用镀覆工艺形成第二金属层63，从而从底部向上地填充沟槽45。
如上所述，第二阻挡金属层61可以在沟槽45的侧面和底部与第一阻挡金属层51直接接触。第二阻挡金属层61可以覆盖金属塞55的顶表面。在示例实施例中，第二阻挡金属层61可以由Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN或它们的任何组合形成。
此后，可以对第二金属层63执行平面化工艺，以分别形成定位在沟槽45内的上互连线60。
在下文中，将参照图17至图25描述制造数据存储元件的方法。可以应用如上所述的根据本发明构思的示例实施例的形成互连结构的方法来制造数据存储元件。
图17是示出根据本发明构思的示例实施例的半导体器件的数据存储元件的平面图。图18至图25是示出根据本发明构思的示例实施例的形成数据存储元件的方法的剖视图。具体地，图18至图25是沿着图17中的I-I'线和II-II'线截取的剖视图。
参照图17和图18，半导体基板100可以包括将形成有存储器单元的单元区A和将形成有控制存储器单元的***电路的***电路区B。单元区A上的各存储器单元可以包括选择器件和数据存储元件。例如，选择器件可以是MOS晶体管或二极管。数据存储元件可以是电容器、可变电阻器等。可以在***电路区B上形成***电路TR（例如，NMOS晶体管和PMOS晶体管、二极管或电阻器）来控制存储器单元。
在示例实施例中，可以在半导体基板100的单元区A上设置彼此交叉的字线WL和位线BL，并且数据存储元件中的每个可以形成在字线WL和位线BL之间的交叉处中的对应交叉处。在示例实施例中，数据存储元件可以包括电容器150或者可以是电容器150，电容器150包括下电极151、上电极155和置于上下电极之间的电介质153。
例如，可以在半导体基板100的单元区A上形成器件隔离层101，以限定有源区ACT1。这里，有源区ACT1可以形成像条一样的形状，其纵轴与字线WL和位线BL成非垂直角度。
字线WL可以被设置成与有源区ACT1交叉。在示例实施例中，字线WL可以设置在从半导体基板100的单元区A的表面凹陷预定深度的凹陷区域中，使栅极绝缘层置于字线WL之间。可以在有源区ACT1的处于各字线WL两侧的部分中形成源极/漏极区103。源极/漏极区103可以掺杂有杂质。字线WL和源极/漏极区103可以构成或限定形成在半导体基板100的单元区A上的多个MOS晶体管。
可以将位线BL设置在半导体基板100的单元区A上以与字线WL交叉。位线BL可以电连接到源极/漏极区103。
可以穿过覆盖位线BL的第一层间介电层130形成接触塞BC，以将数据存储元件电连接到源极/漏极区103。在示例实施例中，接触塞BC可以设置在有源区ACT1的处于位线BL两侧的部分上。形成接触塞BC的步骤可以包括在第一层间介电层130中形成接触孔以暴露源极/漏极区103，在第一层间介电层130上沉积导电层以填充接触孔，然后将导电层平面化。接触塞BC可以由掺杂的多晶硅层、金属层、金属氮化物层和/或金属硅化物层形成。
在示例实施例中，可以分别在接触塞BC上形成接触焊盘142。接触焊盘142可以二维布置在第一层间介电层130上，以增大电容器150的下电极和接触塞BC之间的接触面积。彼此相邻设置的一对接触焊盘142可以朝向相反的方向扩展或者从置于其间的位线BL向外扩展。
可以分别在接触焊盘142上形成电容器150的下电极151。在形成下电极151之后，可以形成电介质153而以共形的方式覆盖下电极151，并且可以在电介质153上形成上电极155。在示例实施例中，如图18中所示，下电极151可以形成像柱子一样的形状。这里，下电极151的宽度从顶部到底部减小。例如，下电极151的下部宽度可以小于下电极151的上部宽度。可选地，下电极151可以形成像圆柱体一样的形状，具有底部部分和从底部部分竖直地延伸的侧壁部分，如图25中所示。在示例实施例中，下电极151的底部部分和侧壁部分可以具有基本上相同的厚度。
下电极151可以由金属、金属氮化物和/或金属硅化物形成。例如，下电极151可以由一种或更多种难熔金属（例如，钴、钛、镍、钨和/或钼）形成。在其它实施例中，下电极151可以由金属氮化物（例如，氮化钛（TiN）、氮化钛硅（TiSiN）、氮化钛铝（TiAlN）、氮化钽（TaN）、氮化钽硅（TaSiN）、氮化钽铝（TaAlN）和/或氮化钨（WN））形成。在其它实施例中，下电极151可以由贵金属（例如，铂（Pt）、钌（Ru）和/或铱（Ir））形成。在另外的其它实施例中，下电极151可以由导电贵金属氧化物（例如，PtO、RuO2或IrO2）和/或导电氧化物（例如，SRO（SrRuO3）、BSRO（(Ba,Sr)RuO3）、CRO（CaRuO3）或LSCo）形成。
电介质153可以被形成为以基本上均匀的厚度覆盖多个下电极151。电介质153可以由从金属氧化物（例如，HfO2、ZrO2、Al2O3、La2O3、Ta2O3和/或TiO2）和钙钛矿介电材料（例如，STO（SrTiO3）、BST（(Ba,Sr)TiO3）、BaTiO3、PZT和/或PLZT）组成的组中选择的至少一种形成。电介质153可以具有大约至的厚度。
可以在电介质153上形成上电极155，以覆盖多个下电极151。上电极155可以被形成为填充设置有电介质153的圆柱形下电极151的内部空间。上电极155可以包括掺杂硅、金属材料、金属氮化物和/或金属硅化物。例如，上电极155可以由一种或更多种难熔金属（例如，钴、钛、镍、钨和/或钼）形成。在其它实施例中，上电极155可以由金属氮化物（例如，氮化钛（TiN）、氮化钛硅（TiSiN）、氮化钛铝（TiAlN）、氮化钽（TaN）、氮化钽硅（TaSiN）、氮化钽铝（TaAlN）和/或氮化钨（WN））形成。在另外的其它实施例中，上电极155可以由贵金属（例如，铂（Pt）、钌（Ru）和/或铱（Ir））形成。在另外的其它实施例中，上电极155可以由导电贵金属氧化物（例如，PtO、RuO2或IrO2）和/或导电氧化物（例如，SRO（SrRuO3）、BSRO（(Ba,Sr)RuO3）、CRO（CaRuO3）或LSCo）形成。
接下来，参照图17和图18，可以在半导体基板100的***电路区B上形成MOS晶体管TR。例如，在半导体基板100的***电路区B上，可以形成器件隔离层101以限定***有源区ACT2，并且可以形成栅电极GL以与***有源区ACT2交叉，并且可以在栅电极GL两侧的***有源区ACT2中形成杂质区105。接触塞可以连接到杂质区105和栅电极GL。
第一层间介电层130可以从单元区A延伸以覆盖***电路区B上的MOS晶体管TR。可以在第一层间介电层130上（例如，在***电路区B上）形成第二层间介电层161，并且可以在第二层间介电层161和接触焊盘142之间***蚀刻停止层145。第二层间介电层161可以被形成为与单元区A的上电极155的顶表面共面。可以形成第三层间介电层163以覆盖单元区A的电容器150和***电路区B的第二层间介电层161。
第二层间介电层161和第三层间介电层163可以包括低k介电材料（例如，可流动氧化物（FOX）、东燃公司的硅氮烷（TOSZ）、未掺杂的硅玻璃（USG）、硅酸硼玻璃（BSG）、硅酸磷玻璃（PSG）、硅酸硼磷玻璃（BPSG）、等离子体增强型原硅酸四乙酯（PETEOS）、氟化硅酸盐玻璃（FSG）、高密度等离子体（HDP）氧化物、等离子增强型氧化物（PEOX）或它们的任何组合）。
由于电容器的电容与下电极151的面积成比例，因此为了在对下电极151的占据面积有限制（例如，当受到下电极151的占据面积的限制时）的情况下增大下电极151的面积，可以增大下电极151的厚度。这意味着，电容器150的电容的这种增大会导致下电极151的高宽比（高度/厚度与宽度之比）增大。另外，下电极151的厚度的这种增大会使得第二层间介电层161的厚度增大。因此，连接到MOS晶体管TR的互连结构可以包括具有高的高宽比的接触塞，从而通过相对厚的第二层间介电层161接触晶体管TR。
参照图17和图19，在单元区A和***电路区B上形成第三层间介电层163之后，可以在***电路区B上形成接触孔165，以穿透并延伸通过第二层间介电层161和第三层间介电层163并且暴露接触焊盘142。形成接触孔165的步骤可以包括形成第一掩模图案并且使用第一掩模图案作为蚀刻掩模各向异性地蚀刻第二层间介电层161，如参照图2所描述的。
根据本实施例，接触孔165的厚度和宽度可以大于电容器150的厚度和宽度。接触孔165可以被形成为具有大约1:5至1:20的高的高宽比。在接触孔165具有高的高宽比的情况下，接触孔165可以包括具有增大的内部宽度的弯曲区域B，如参照图10所描述的。这里，在平面图中，接触孔165可以具有圆形形状。
如图25中所示，当在***电路区B上形成接触孔165时，可以在单元区A上形成接触孔。就竖直厚度而言，单元区A上的接触孔可以比***电路区B上的接触孔165短。
参照图20，可以形成牺牲层171以填充接触孔165。牺牲层171可以由相对于第二层间介电层161具有蚀刻选择性的材料形成，如参照图3所描述的。牺牲层171可以使用旋涂工艺来形成，从而完全填充接触孔165。此后，可以对牺牲层171执行平面化工艺，以暴露第三层间介电层163的顶表面。
参照图21，可以在第三层间介电层163上形成第二掩模图案173，以形成沟槽。如参照图3所描述的，第二掩模图案173可以在第一方向D1上彼此分隔并且沿着与第一方向D1交叉的第二方向D2伸长。第二掩模图案可以被形成为暴露设置在接触孔165中的牺牲层171的顶表面。
第二掩模图案173可以由可以被用于蚀刻牺牲层171的蚀刻气体蚀刻的材料形成。第二掩模图案173可以被形成为在蚀刻牺牲层171的工艺中具有大约1:1至1:2的蚀刻选择率。这意味着，第二掩模图案173和牺牲层171可以被一起蚀刻。在示例实施例中，第二掩模图案173可以由光致抗蚀剂层、旋涂硬掩模（SOH）层或非晶碳层形成。
参照图22，可以在第二层间介电层161中形成沟槽175。可以利用第二掩模图案173执行形成沟槽175的步骤。沟槽175可以如参照图4所描述的在第一方向D1上彼此分隔开特定间隔，并且各沟槽可以沿着第二方向D2或者垂直于第一方向D1伸长。在本实施例中，沟槽175的底表面可以位于电容器150的上电极155的顶表面上方。例如，沟槽175的底表面可以与第二层间介电层161和第三层间介电层163之间的界面分隔开。
如上所述，在用于形成沟槽175的各向异性蚀刻工艺期间，第二层间介电层161和第三层间介电层163的与牺牲层171接触的侧壁可以沿着沟槽175的纵向方向或第二方向被凹陷或蚀刻。例如，在形成沟槽175的过程中，接触孔165的在第二方向D2上的上部宽度会增大。换句话讲，在形成沟槽175之后，在平面图中，接触孔165在第二方向D2上的上部宽度可以大于在第一方向D1上的上部宽度。接触孔165可以具有相对于下伏层10以第一角度歪斜的下侧壁和相对于下伏层10以第二角度歪斜的上侧壁。第二角度可以小于第一角度。
此后，可以去除牺牲层171和第二掩模图案173，以暴露接触孔165和沟槽175的内壁。可以使用灰化工艺或湿式清洁工艺去除牺牲层171和第二掩模图案173。
参照图23，如参照图5和图6所描述的，可以在接触孔165的每个中形成第一阻挡金属层181和金属塞185。例如，第一阻挡金属层181可以被形成为覆盖接触孔165的内壁和沟槽175的内壁，然后，可以形成第一金属层以填充接触孔165和沟槽175。第一金属层可以包括钨。此后，可以从沟槽175去除第一金属层，以形成金属塞185。因此，可以暴露沟槽175的底表面上的第一阻挡金属层181。
参照图24，如参照图7所描述的，可以在沟槽175中顺序地形成第二阻挡金属层191和第二金属层195。第二阻挡金属层191可以在沟槽175的底表面和侧表面处与第一阻挡金属层181直接接触。第二金属层195可以包括与第一金属层185不同的金属材料（例如，铜或铜合金）。
根据本发明构思的示例实施例，互连结构可以包括由彼此不同的材料形成或者包括彼此不同的材料的接触塞和上互连线。这里，接触塞的侧壁可以被形成为就相对于下伏层的倾斜角度而言从顶部到底部是不同的。例如，在上互连线的延伸方向上，接触塞的宽度可以随着与上互连线的距离的减小而增大。因此，接触塞和上互连线之间的接触面积可以增大，这样使得能够改善互连结构的电可靠性。
此外，上互连线可以与堆叠绝缘层之间的界面分隔开。因此，可以防止当向上互连线60施加预定电压（例如，电源电压）时上互连线中的金属元件沿着堆叠的绝缘层之间的界面移动。
虽然已经具体地示出和描述了本发明构思的示例实施例，但本领域的普通技术人员应该理解，可以在不脱离权利要求的精神和范围的情况下，在此进行形式和细节上的变形。

Claims (37)

1.一种半导体器件的互连结构，所述互连结构包括：
下伏层，包括下互连件；
层间介电层，包括接触孔和沟槽，接触孔暴露下互连件的一部分，沟槽沿着第一方向延伸以连接到接触孔；
接触塞，位于层间介电层的接触孔中；以及
上互连线，位于层间介电层的沟槽中并且连接到接触塞，
其中，在第一方向上，接触塞包括相对于下伏层以第一角度倾斜的下侧壁和以第二角度倾斜的上侧壁，其中，第二角度小于第一角度。
2.根据权利要求1所述的互连结构，其中，接触塞具有在第一方向上的第一上部宽度和在垂直于第一方向的第二方向上的第二上部宽度，其中，第一上部宽度大于第二上部宽度。
3.根据权利要求2所述的互连结构，其中，第二上部宽度小于沟槽的宽度。
4.根据权利要求1所述的互连结构，其中，接触塞包括：
第一阻挡金属层，位于接触孔的表面和沟槽的内表面上；以及
第一金属层，在第一阻挡金属层上位于接触孔中。
5.根据权利要求4所述的互连结构，其中，上互连线包括：
第二阻挡金属层，位于沟槽的侧表面和底表面上；以及
第二金属层，在第二阻挡金属层上位于沟槽中，
其中，第二阻挡金属层在沟槽的侧表面和底表面处与第一阻挡金属层直接接触。
6.根据权利要求1所述的互连结构，其中，接触塞包括第一金属材料，上互连线包括与第一金属材料不同的第二金属材料。
7.根据权利要求1所述的互连结构，其中，接触塞包括钨，其中，上互连线包括铜或铜合金。
8.一种半导体器件，所述半导体器件包括：
半导体基板，包括下互连件；
层间介电层，包括接触孔和沟槽，接触孔暴露下互连件的一部分，沟槽沿着第一方向延伸以连接到接触孔；
第一阻挡金属层，位于接触孔的内表面和沟槽的内表面上；
第一金属层，位于接触孔的设置有第一阻挡金属层的部分中；
第二阻挡金属层，在沟槽的底表面和侧表面处与第一阻挡金属层直接接触；以及
第二金属层，位于设置有第二阻挡金属层的沟槽中。
9.根据权利要求8所述的半导体器件，其中，接触孔包括相对于半导体基板的表面以第一角度倾斜的下侧壁和以第二角度倾斜的和上侧壁，其中，第二角度小于第一角度。
10.根据权利要求8所述的半导体器件，其中，接触孔具有在第一方向上的第一上部宽度和在垂直于第一方向的第二方向上的第二上部宽度，其中，第一上部宽度大于第二上部宽度。
11.根据权利要求10所述的半导体器件，其中，第二上部宽度小于沟槽的宽度。
12.根据权利要求8所述的半导体器件，其中，半导体基板包括单元区和***电路区，单元区包括数据存储元件，***电路区包括所述接触孔和所述沟槽，
其中，层间介电层覆盖单元区的数据存储元件，
其中，接触孔的高度大于数据存储元件的高度。
13.根据权利要求8所述的半导体器件，其中，第一金属层包括钨，其中，第二金属层包括铜或铜合金。
14.一种形成半导体器件的互连结构的方法，所述方法包括下述步骤：
形成包括下互连件的下伏层；
在下伏层上形成层间介电层，以包括暴露下互连件的一部分的接触孔和沿着第一方向延伸以连接到接触孔的沟槽；
在接触孔中形成接触塞，接触塞包括第一金属材料；以及
在沟槽中和接触塞上形成上互连线，上互连线包括第二金属材料，
其中，接触孔包括相对于下伏层以第一角度倾斜的下侧壁和以第二角度倾斜的上侧壁，其中，第二角度小于第一角度。
15.根据权利要求14所述的方法，其中，接触孔具有在第一方向上的第一上部宽度和在垂直于第一方向的第二方向上的第二上部宽度，其中，第一上部宽度大于第二上部宽度。
16.根据权利要求14所述的方法，其中，形成层间介电层的步骤包括：
在下伏层上形成绝缘层；
形成接触孔，以穿透绝缘层；
形成牺牲层，以填充接触孔；
将层间介电层图案化，以形成暴露牺牲层并且沿着第一方向延伸的沟槽；以及
去除被沟槽暴露的牺牲层，以暴露接触孔的内表面。
17.根据权利要求16所述的方法，其中，形成沟槽的步骤包括使接触孔在第一方向上的上部宽度增大。
18.根据权利要求14所述的方法，其中，形成接触塞的步骤包括：
在接触孔的内表面和沟槽的内表面上共形地形成第一阻挡金属层；
形成第一金属层，以填充设置有第一阻挡金属层的接触孔和沟槽；以及
从沟槽去除第一金属层的一部分，以在沟槽的底表面和侧表面处暴露第一阻挡金属层。
19.根据权利要求18所述的方法，其中，形成上互连线的步骤包括：
形成第二阻挡金属层，以在沟槽的底表面和侧表面处接触第一阻挡金属层；以及
形成第二金属层，以填充设置有第二阻挡金属层的沟槽。
20.一种形成半导体器件的互连结构的方法，所述方法包括下述步骤：
在包括下互连件的下伏层上形成层间介电层；
形成接触孔，以通过层间介电层暴露下互连件的一部分；
将层间介电层图案化，以形成沿着第一方向延伸的沟槽，沟槽连接到接触孔；
在接触孔中形成接触塞，接触塞包括第一金属材料；以及
在沟槽中和接触塞上形成上互连线，上互连线包括第二金属材料，
其中，形成沟槽的步骤包括使接触孔在第一方向上扩张。
21.根据权利要求20所述的方法，其中，在形成沟槽之后，接触孔具有相对于下伏层以第一角度倾斜的下侧壁和以第二角度倾斜的上侧壁，第二角度小于第一角度。
22.根据权利要求20所述的方法，其中，在形成沟槽之后，接触孔在第一方向上的上部宽度大于在垂直于第一方向的第二方向上的上部宽度。
23.根据权利要求20所述的方法，其中，形成沟槽的步骤包括：
形成牺牲层，以填充接触孔；
各向异性地蚀刻牺牲层和层间介电层，以限定沟槽；以及
去除被沟槽暴露的牺牲层，以暴露接触孔的内表面。
24.根据权利要求20所述的方法，其中，形成接触塞的步骤包括：
在接触孔的内表面和沟槽的内表面上共形地形成第一阻挡金属层；以及
形成第一金属层，以填充设置有第一阻挡金属层的接触孔并且使第一阻挡金属层暴露在沟槽的底表面处。
25.根据权利要求24所述的方法，其中，形成上互连线的步骤包括：
形成第二阻挡金属层，以在沟槽的底表面和侧表面处接触第一阻挡金属层；以及
形成第二金属层，以填充设置有第二阻挡金属层的沟槽。
26.一种互连结构，所述互连结构包括：
基板；
层间介电层，位于基板上；
导电塞，朝向基板延伸通过层间介电层，导电塞包括相对于基板的表面具有不同倾斜角度的上侧壁部分和下侧壁部分；以及
导线，位于层间介电层上并且以背对基板的方式与导电塞接触。
27.根据权利要求26所述的互连结构，其中，导电塞的下侧壁部分和上侧壁部分相对于基板的所述表面分别以第一角度和第二角度倾斜，其中，第二角度小于第一角度。
28.根据权利要求27所述的互连结构，其中，导电塞的与导电塞的上侧壁部分相邻的上部部分的横截面积大于导电塞的与导电塞的下侧壁部分相邻的下部部分的横截面积。
29.根据权利要求28所述的互连结构，其中，导电塞的上部部分沿着第一方向的尺寸大于导电塞的上部部分沿着垂直于第一方向的第二方向的尺寸，导线在第一方向上延伸。
30.根据权利要求29所述的互连结构，其中，导电塞的下部部分具有基本上圆形的横截面，其中，导电塞的上部部分具有椭圆形的横截面。
31.根据权利要求28所述的互连结构，其中，导电塞的在导电塞的上部部分和下部部分之间的弯曲部分的横截面积大于导电塞的上部部分的横截面积。
32.根据权利要求26所述的互连结构，其中，层间介电层包括至少两个介电层，其中，导线与至少两个介电层之间的界面分隔开。
33.根据权利要求26所述的互连结构，其中，基板包括单元区和***电路区，单元区上包括数据存储元件，***电路区上包括导电塞，其中，导电塞远离基板延伸超过数据存储元件。
34.根据权利要求26所述的互连结构，其中，导电塞包括沿着接触孔的侧壁的第一阻挡金属层，接触孔穿过层间介电层延伸到基板，其中，导线包括沿着沟槽的侧壁的第二阻挡金属层，沟槽在层间介电层中与基板相对，其中，第二阻挡金属层沿着沟槽的底面的至少一部分直接在第一阻挡金属层上。
35.根据权利要求34所述的互连结构，其中，导电塞还包括第一金属层，第一金属层与沟槽的底面共面或者被限制在沟道的底面下方，其中，导线包括与第一金属层不同的第二金属层。
36.根据权利要求34所述的互连结构，其中，接触孔具有1:2至1:10的高宽比。
37.根据权利要求26所述的互连结构，其中，导线包括电荷迁移率比导电塞的电荷迁移率高的金属。
CN201310740175.1A 2013-01-29 2013-12-23 用于半导体器件的互连结构及其制造方法和半导体器件 Active CN103972158B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810199515.7A CN108336022B (zh) 2013-01-29 2013-12-23 半导体器件的互连结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0010018 2013-01-29
KR1020130010018A KR102057067B1 (ko) 2013-01-29 2013-01-29 반도체 장치의 배선 구조체 및 그 형성 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810199515.7A Division CN108336022B (zh) 2013-01-29 2013-12-23 半导体器件的互连结构

Publications (2)

Publication Number Publication Date
CN103972158A true CN103972158A (zh) 2014-08-06
CN103972158B CN103972158B (zh) 2018-04-13

Family

ID=51222042

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310740175.1A Active CN103972158B (zh) 2013-01-29 2013-12-23 用于半导体器件的互连结构及其制造方法和半导体器件
CN201810199515.7A Active CN108336022B (zh) 2013-01-29 2013-12-23 半导体器件的互连结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810199515.7A Active CN108336022B (zh) 2013-01-29 2013-12-23 半导体器件的互连结构

Country Status (3)

Country Link
US (2) US9941206B2 (zh)
KR (1) KR102057067B1 (zh)
CN (2) CN103972158B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374797A (zh) * 2014-08-07 2016-03-02 瑞萨电子株式会社 半导体器件
CN107452674A (zh) * 2016-05-19 2017-12-08 格罗方德半导体公司 集成电路中的接触件填充
CN107546172A (zh) * 2016-06-27 2018-01-05 格罗方德半导体公司 具有混合金属化的互连
CN109326596A (zh) * 2017-08-01 2019-02-12 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
CN109494214A (zh) * 2017-09-11 2019-03-19 联华电子股份有限公司 半导体装置的连接结构以及其制作方法
CN110164819A (zh) * 2019-06-06 2019-08-23 德淮半导体有限公司 半导体检测结构及其形成方法、插塞缺陷的检测方法
CN111009491A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 半导体装置及其制造方法
CN111326421A (zh) * 2018-12-13 2020-06-23 夏泰鑫半导体(青岛)有限公司 导电结构及半导体器件
CN111668227A (zh) * 2019-03-05 2020-09-15 东芝存储器株式会社 半导体装置
WO2022062486A1 (zh) * 2020-09-22 2022-03-31 长鑫存储技术有限公司 接触窗结构及其形成方法
CN114334809A (zh) * 2022-03-10 2022-04-12 晶芯成(北京)科技有限公司 内连线结构的制备方法
CN114628323A (zh) * 2022-05-05 2022-06-14 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US11929280B2 (en) 2020-09-22 2024-03-12 Changxin Memory Technologies, Inc. Contact window structure and method for forming contact window structure
US12002748B2 (en) 2020-09-22 2024-06-04 Changxin Memory Technologies, Inc. Contact window structure, metal plug and forming method thereof, and semiconductor structure

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150263026A1 (en) * 2014-03-12 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device and design apparatus for semiconductor device
US9805971B2 (en) 2015-03-16 2017-10-31 Globalfoundries Singapore Pte. Ltd. Method of forming a via contact
KR102407994B1 (ko) 2015-03-23 2022-06-14 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9985122B2 (en) * 2015-05-19 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structures
KR102326120B1 (ko) * 2015-06-29 2021-11-15 삼성전자주식회사 배선 구조물 및 그 형성 방법, 및 상기 배선 구조물을 갖는 반도체 장치
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102372349B1 (ko) 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US9837309B2 (en) * 2015-11-19 2017-12-05 International Business Machines Corporation Semiconductor via structure with lower electrical resistance
KR102421766B1 (ko) * 2017-07-07 2022-07-18 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US10340136B1 (en) * 2018-07-19 2019-07-02 Lam Research Corporation Minimization of carbon loss in ALD SiO2 deposition on hardmask films
TWI681537B (zh) * 2019-05-30 2020-01-01 旺宏電子股份有限公司 半導體結構與連線結構的製作方法
US11094655B2 (en) * 2019-06-13 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US20210057273A1 (en) 2019-08-22 2021-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier-Less Structures
US11715690B2 (en) * 2020-09-24 2023-08-01 Nanya Technology Corporation Semiconductor device having a conductive contact with a tapering profile
KR20220059846A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 배선 콘택 플러그들을 포함하는 반도체 메모리 소자
US11646268B2 (en) * 2020-11-13 2023-05-09 Nanya Technology Corporation Semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing liner having different thicknesses
KR20220119821A (ko) * 2021-02-22 2022-08-30 삼성전자주식회사 반도체 장치
US11832443B2 (en) * 2021-08-19 2023-11-28 Micron Technology, Inc. Apparatuses including contacts in a peripheral region

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756672B1 (en) * 2001-02-06 2004-06-29 Advanced Micro Devices, Inc. Use of sic for preventing copper contamination of low-k dielectric layers
US20060046456A1 (en) * 2004-08-25 2006-03-02 Samsung Electronics Co., Ltd. Damascene process using different kinds of metals
CN101536170A (zh) * 2006-11-15 2009-09-16 国际商业机器公司 具有增强的电迁移可靠性的互连结构及其制造方法
US20100202208A1 (en) * 2009-02-06 2010-08-12 Masato Endo Semiconductor device including contact plug having an elliptical sectional shape

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855837A (ja) * 1994-08-09 1996-02-27 Sony Corp マスクを用いた開口部形成方法及び半導体装置の製造方法
US6077768A (en) 1996-07-19 2000-06-20 Motorola, Inc. Process for fabricating a multilevel interconnect
KR19980040625U (ko) 1996-12-23 1998-09-15 김영귀 열전반도체를 사용한 리어 쿨러
KR100276387B1 (ko) * 1998-01-08 2000-12-15 윤종용 반도체 장치의 자기정렬 콘택 형성 방법
SG94723A1 (en) * 1999-04-26 2003-03-18 Ibm New contact shape for giga scale borderless contacts and method for making the same
JP2002110787A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6726996B2 (en) 2001-05-16 2004-04-27 International Business Machines Corporation Laminated diffusion barrier
JP2003068848A (ja) * 2001-08-29 2003-03-07 Fujitsu Ltd 半導体装置及びその製造方法
KR100443513B1 (ko) 2001-12-22 2004-08-09 주식회사 하이닉스반도체 구리 금속배선 형성방법
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
KR100641502B1 (ko) 2002-12-30 2006-10-31 동부일렉트로닉스 주식회사 반도체 소자 제조시 듀얼 다마신 공정을 이용한 콘텍형성방법
US7060619B2 (en) 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material
KR20050009528A (ko) 2003-07-16 2005-01-25 매그나칩 반도체 유한회사 단일 다마신에서의 구리 이온 장벽층 형성방법
JP2005191345A (ja) * 2003-12-26 2005-07-14 Nec Electronics Corp 半導体装置及びその製造方法
JP4764606B2 (ja) * 2004-03-04 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US20060097397A1 (en) 2004-11-10 2006-05-11 Russell Stephen W Method for forming a dual layer, low resistance metallization during the formation of a semiconductor device
KR100653997B1 (ko) 2005-04-26 2006-12-05 주식회사 하이닉스반도체 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
JP4842283B2 (ja) 2006-01-30 2011-12-21 株式会社小松製作所 鉄系焼結複層巻ブッシュ、その製造方法及び作業機連結装置
US20070259519A1 (en) * 2006-05-02 2007-11-08 International Business Machines Corporation Interconnect metallization process with 100% or greater step coverage
KR100827509B1 (ko) * 2006-05-17 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 형성 방법
BRPI0604307B1 (pt) * 2006-07-12 2015-10-20 Duberlis Correa Peña Y Lillo processo eletrohidrometalúrgico em meio alcalino para a extração de zinco de pó de forno elétrico
US7737026B2 (en) 2007-03-29 2010-06-15 International Business Machines Corporation Structure and method for low resistance interconnections
KR101286239B1 (ko) * 2007-08-24 2013-07-15 삼성전자주식회사 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법
US8860147B2 (en) * 2007-11-26 2014-10-14 Texas Instruments Incorporated Semiconductor interconnect
KR101315880B1 (ko) * 2008-07-23 2013-10-08 삼성전자주식회사 금속 배선 구조물 및 그 제조 방법
JP2012033607A (ja) * 2010-07-29 2012-02-16 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012059945A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756672B1 (en) * 2001-02-06 2004-06-29 Advanced Micro Devices, Inc. Use of sic for preventing copper contamination of low-k dielectric layers
US20060046456A1 (en) * 2004-08-25 2006-03-02 Samsung Electronics Co., Ltd. Damascene process using different kinds of metals
CN101536170A (zh) * 2006-11-15 2009-09-16 国际商业机器公司 具有增强的电迁移可靠性的互连结构及其制造方法
US20100202208A1 (en) * 2009-02-06 2010-08-12 Masato Endo Semiconductor device including contact plug having an elliptical sectional shape

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374797A (zh) * 2014-08-07 2016-03-02 瑞萨电子株式会社 半导体器件
CN107452674B (zh) * 2016-05-19 2020-10-20 格罗方德半导体公司 集成电路中的接触件填充
CN107452674A (zh) * 2016-05-19 2017-12-08 格罗方德半导体公司 集成电路中的接触件填充
CN107546172A (zh) * 2016-06-27 2018-01-05 格罗方德半导体公司 具有混合金属化的互连
CN109326596A (zh) * 2017-08-01 2019-02-12 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
CN109326596B (zh) * 2017-08-01 2022-05-03 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
US11916018B2 (en) 2017-09-11 2024-02-27 United Microelectronics Corp. Manufacturing method of connection structure of semiconductor device
CN109494214A (zh) * 2017-09-11 2019-03-19 联华电子股份有限公司 半导体装置的连接结构以及其制作方法
US10978391B2 (en) 2017-09-11 2021-04-13 United Microelectronics Corp. Connection structure of semiconductor device and manufacturing method thereof
CN111009491B (zh) * 2018-10-04 2024-05-10 三星电子株式会社 半导体装置及其制造方法
CN111009491A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 半导体装置及其制造方法
US11749536B2 (en) 2018-10-04 2023-09-05 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN111326421A (zh) * 2018-12-13 2020-06-23 夏泰鑫半导体(青岛)有限公司 导电结构及半导体器件
CN111668227B (zh) * 2019-03-05 2023-05-12 铠侠股份有限公司 半导体装置
CN111668227A (zh) * 2019-03-05 2020-09-15 东芝存储器株式会社 半导体装置
CN110164819A (zh) * 2019-06-06 2019-08-23 德淮半导体有限公司 半导体检测结构及其形成方法、插塞缺陷的检测方法
WO2022062486A1 (zh) * 2020-09-22 2022-03-31 长鑫存储技术有限公司 接触窗结构及其形成方法
US11929280B2 (en) 2020-09-22 2024-03-12 Changxin Memory Technologies, Inc. Contact window structure and method for forming contact window structure
US12002748B2 (en) 2020-09-22 2024-06-04 Changxin Memory Technologies, Inc. Contact window structure, metal plug and forming method thereof, and semiconductor structure
CN114334809A (zh) * 2022-03-10 2022-04-12 晶芯成(北京)科技有限公司 内连线结构的制备方法
CN114628323A (zh) * 2022-05-05 2022-06-14 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2023212988A1 (zh) * 2022-05-05 2023-11-09 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Also Published As

Publication number Publication date
CN103972158B (zh) 2018-04-13
US20180197815A1 (en) 2018-07-12
KR20140096874A (ko) 2014-08-06
US10622305B2 (en) 2020-04-14
US9941206B2 (en) 2018-04-10
KR102057067B1 (ko) 2019-12-18
CN108336022B (zh) 2023-04-07
CN108336022A (zh) 2018-07-27
US20140210087A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
US10622305B2 (en) Interconnection structures for semiconductor devices and methods of fabricating the same
KR102247015B1 (ko) 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법
KR102367394B1 (ko) 캐패시터 구조체 및 이를 포함하는 반도체 소자
US20060060907A1 (en) Methods of forming integrated circuit devices with metal-insulator-metal capacitors
US20170033284A1 (en) High density resistive random access memory (rram)
KR100703970B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
US7495292B2 (en) Integrated circuit devices having pad contact plugs in the cell array and peripheral circuit regions of the integrated circuit substrate
US20050205912A1 (en) Ferroelectric memory device with merged-top-plate structure and method for fabricating the same
US9818938B2 (en) Method of forming a semiconductor structure
US20090001437A1 (en) Integrated Circuit Devices Including Recessed Conductive Layers and Related Methods
TWI668799B (zh) 記憶元件及其製造方法
CN113488483B (zh) 三维存储器器件及其制造方法
US6727174B1 (en) Method for fabricating a dual-diameter electrical conductor
US11139197B2 (en) Method of fabricating semiconductor device
US7999294B2 (en) Semiconductor device which may prevent electrical failures of contacts
US20080308902A1 (en) Semiconductor device
TWI727828B (zh) 半導體元件及其製造方法
CN113838833B (zh) 半导体器件及其制造方法
CN111490048B (zh) 半导体器件及其制造方法
TW202339001A (zh) 半導體記憶體裝置
JP2005051135A (ja) 半導体装置の製造方法
KR20230121691A (ko) 반도체 장치 및 그 제조 방법
TW202301640A (zh) 具有虛設閘極結構的半導體裝置
KR20050067511A (ko) 반도체 소자의 제조방법
KR20070122318A (ko) 반도체 메모리 소자 및 그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant