CN103959472A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103959472A
CN103959472A CN201280056840.9A CN201280056840A CN103959472A CN 103959472 A CN103959472 A CN 103959472A CN 201280056840 A CN201280056840 A CN 201280056840A CN 103959472 A CN103959472 A CN 103959472A
Authority
CN
China
Prior art keywords
type
shaped
layer
collector layer
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280056840.9A
Other languages
English (en)
Other versions
CN103959472B (zh
Inventor
和田圭司
日吉透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN103959472A publication Critical patent/CN103959472A/zh
Application granted granted Critical
Publication of CN103959472B publication Critical patent/CN103959472B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

碳化硅衬底(30)包括：具有彼此相反的第一表面(S1)和第二表面(S2)的n型漂移层(32)；被设置在n型漂移层(32)的第一表面(S1)中的p型体区(33)；被设置在p型体区(33)上的n型发射极区(34)，该n型发射极区(34)与n型漂移层(32)被p型体区(33)分开。栅极绝缘膜(11)被以下述方式设置在p型体区(33)上，使得连接n型漂移层(32)和n型发射极区(34)。p型硅集电极层(70)被以下述方式直接地设置在碳化硅衬底(30)上，使得面向n型漂移层(32)的第二表面(S2)。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件和用于制造半导体器件的方法，更加具体地，具有碳化硅衬底的半导体器件和用于制造这样的半导体器件的方法。
背景技术
日本专利特开No.2008-288349(专利文献1)公开采用硅衬底的n型IGBT(绝缘栅双极晶体管)。这样的IGBT具有p型集电极层，在硅衬底上形成发射极侧的结构之后，借助于离子注入和热处理形成该p型集电极层。
近年来，替代硅衬底，已经考虑使用作为用于功率半导体器件的衬底的碳化硅衬底。通常在比用于借助于离子注入活化被设置在硅中的杂质的热处理温度高的多的、大约1500℃或者更大的热处理温度下，活化借助于离子注入而被设置在碳化硅(SiC)中的杂质。因此，如果日本专利特开No.2008-288349的技术被应用于使用碳化硅衬底制造IGBT的方法，则发射极侧的结构由于高温加热被损坏。因此，难以应用此技术。
日本国际专利公开No.2010-529646(专利文献2)公开了，当使用碳化硅衬底制造IGBT时，借助于外延生长在n型碳化硅衬底上形成p型集电极层，然后形成发射极侧的结构，并且然后去除n型碳化硅衬底。
引用列表
专利文献
PTL1：日本专利特开No.2008-288349
PTL2：日本国际专利公开No.2010-529646
发明内容
技术问题
根据在日本国际专利公开No.2010-529646中描述的技术，要求p型SiC的外延生长来形成p型集电极层。然而，此技术是非常难的。特别地，非常难以实现在n型碳化硅衬底上的p型SiC的外延生长，n型碳化硅衬底能够被容易地制造以具有比p型碳化硅衬底更高的质量和更大的尺寸。
已经提出本发明以解决前述问题，并且本发明具有提供下述半导体器件的目的，该半导体器件具有碳化硅衬底和p型集电极层，并且能够被容易地制造。其另一目的是提供用于制造半导体器件的方法，从而具有碳化硅衬底和p型集电极层的半导体器件能够被容易地制造。
问题的解决方案
一种半导体器件包括碳化硅衬底、栅极绝缘膜、栅电极、发射极电极、以及p型Si集电极层。碳化硅衬底包括：具有彼此相反的第一和第二表面的n型漂移层；被设置在n型漂移层的第一表面上的p型体区；以及被设置在p型体区上的n型发射极区，该n型发射极区与n型漂移层被p型体区分开。栅极绝缘膜被设置在p型体区上使得n型漂移层和n型发射极区相互连接。栅电极被设置在栅极绝缘膜上。发射极电极与n型发射极区和p型体区中的每一个相接触。p型Si集电极层被直接地设置在碳化硅衬底上以面向n型漂移层的第二表面。
根据如上所述的半导体器件，发射极区、体区、以及漂移区中的每一个是由碳化硅制成，使得获得采用碳化硅的特性的半导体器件。此外，因为Si层被用作集电极层，所以在形成集电极层时没有要求非常困难的p型SiC的外延生长。因此，能够更加容易地制造半导体器件。
在半导体器件中，p型Si集电极层可以由多晶硅制成。以这样的方式，p型Si集电极层能够适合于具有比在p型Si集电极层由非晶硅制成的情况下高的导电性。
在半导体器件中，p型Si集电极层可以由非晶硅制成。因此，能够在比在p型Si集电极层由多晶硅制成的情况下低的温度下形成p型Si集电极层。
在半导体器件中，碳化硅衬底可以包括p型SiC层，该p型SiC层与p型体区被n型漂移层分开并且被直接地设置在p型Si集电极层上。以这样的方式，除了p型Si集电极层之外，p型SiC层能够被用作将正空穴供应到n型漂移层中的来源。因此，更加充足量的正空穴能够被供应到n型漂移层中。
一种用于制造本发明的半导体器件的方法包括下述步骤。通过在n型单晶衬底上外延生长碳化硅的同时向所述碳化硅添加施主型杂质，来形成碳化硅衬底，该碳化硅衬底具有由碳化硅制成的n型单晶衬底和被设置在n型单晶衬底上的n型漂移层。n型漂移层具有彼此相反的第一和第二表面。第二表面面向n型单晶衬底。形成了被设置在n型漂移层的第一表面中的p型体区，和被设置在p型体区上的n型发射极区，该n型发射极区与n型漂移层被p型体区分开。栅极绝缘膜被形成在p型体区上使得n型漂移层和n型发射极区相互连接。栅电极被形成在栅极绝缘膜上。发射极电极被形成与n型发射极区和p型体区中的每一个相接触。通过在碳化硅衬底上沉积硅的同时向所述硅添加受主型杂质，来形成面向n型漂移层的第二表面的p型Si集电极层。
根据上述半导体器件，发射极区、体区、以及漂移区中的每一个由碳化硅制成，使得获得采用碳化硅的特性的半导体器件。此外，因为Si层被用作集电极层，在形成集电极层时没有要求非常困难的p型SiC的外延生长。因此，能够更加容易地制造半导体器件。此外，通过使用Si层作为集电极层，能够使形成集电极层的步骤所要求的温度变低。因此，能够抑制在集电极层的形成期间能够由加热引起的损坏。
在上述制造方法中，可以执行用于p型Si集电极层的活化热处理。以这样的方式，能够更多地激活在p型Si集电极层中的杂质。
在上述制造方法中，在执行活化热处理之后，可以将集电极电极形成在p型Si集电极层上。因此，能够容易地实现与p型Si集电极层的电气连接。
在上述制造方法中，在活化热处理中，可以利用激光照射p型Si集电极层。因此，能够进行局部加热，从而抑制半导体器件由于用于活化集电极层的加热而被损坏。
在上述制造方法中，在形成p型Si集电极层之前，可以将具有比发射极电极的熔点低的熔点的发射极布线形成在发射极电极上。在这样的情况下，通过使用在相对低的温度下形成的Si层作为集电极层，能够抑制通过加热具有低热阻的发射极布线而很有可能发生的损坏。
在上述制造方法中，在形成n型漂移层的步骤之后，可以去除n型单晶衬底的至少一部分。因此，半导体器件能够变薄。
在上述制造方法中，在形成p型Si集电极层之前，可以形成面向n型漂移层的第二表面的p型SiC层，通过借助于离子注入方法将受主型杂质注入到碳化硅衬底并且利用激光照射碳化硅衬底来形成p型SiC层。在这样的情况下，通过形成与p型SiC层接触的p型Si集电极层，来形成p型Si集电极层。
以这样的方式，除了p型Si集电极层之外，p型SiC层能够被用作将正空穴供应到n型漂移层中的来源。因此，更加充足量的正空穴能够被供应到n型漂移层中。
本发明的有益效果
如上所述，根据本发明，能够容易地制造具有碳化硅衬底和p型集电极层的半导体器件。
附图说明
图1是示意性地示出本发明的第一实施例中的半导体器件的配置的横截面图。
图2是示意性地示出用于制造图1的半导体器件的方法中的第一步骤的横截面图。
图3是示意性地示出用于制造图1的半导体器件的方法中的第二步骤的横截面图。
图4是示意性地示出用于制造图1的半导体器件的方法中的第三步骤的横截面图。
图5是示意性地示出用于制造图1的半导体器件的方法中的第四步骤的横截面图。
图6是示意性地示出用于制造图1的半导体器件的方法中的第五步骤的横截面图。
图7是示意性地示出用于制造图1的半导体器件的方法中的第六步骤的横截面图。
图8是示意性地示出用于制造图1的半导体器件的方法中的第七步骤的横截面图。
图9是示意性地示出用于制造图1的半导体器件的方法中的第八步骤的横截面图。
图10是示意性地示出用于制造图1的半导体器件的方法中的第九步骤的横截面图。
图11是示意性地示出用于制造图1的半导体器件的方法中的第十步骤的横截面图。
图12是示意性地示出在本发明的第二实施例中的半导体器件的配置的横截面图。
图13是示意性地示出在用于制造图12的半导体器件的方法中的第一步骤的横截面图。
图14是示意性地示出在用于制造图12的半导体器件的方法中的第二步骤的横截面图。
图15是示意性地示出在用于制造图12的半导体器件的方法中的第三步骤的横截面图。
具体实施方式
下面参考附图描述本发明的实施例。应注意的是，在下面提及的附图中，相同或者相对应的部分被给予相同的附图标记并且没有被重复地描述。关于本说明书中的晶体学指示，由()表示单独的面，并且由{}表示群面。另外，负指数应当通过在数字上面放“-”(横条)来被结晶学地指示，但是在本说明书中通过在数字之前放负号来指示。
(第一实施例)
如在图1中所示，本实施例的IGBT91(半导体器件)包括碳化硅衬底30、栅极绝缘膜11、栅电极9、发射极电极42、发射极布线43、p型Si集电极层70、集电极电极44、层间绝缘膜10、以及保护电极15。
碳化硅衬底30由具有六方晶体结构的碳化硅或者具有立方晶形式的碳化硅制成。碳化硅衬底30具有n型漂移层32、p型体区33、以及n型发射极区34。
n型漂移层32具有彼此相反的上表面S1(第一表面)和下表面S2(第二表面)。在碳化硅衬底30具有六方晶结构的情况下，上表面S1优选地包括{0001}面或者相对于{0001}面倾斜4°或更小的面。在碳化硅衬底30具有立方晶结构的情况下，上表面S1包括{100}面。
n型发射极区34被设置在p型体区33上。此外，n型发射极区34与n型漂移层32被p型体区33分开。
p型体区33中的每一个被设置在n型漂移层32的上表面S1中。此外，p型体区33具有p区33a和p+区33b。p+区33b具有比p区33a的杂质浓度高的杂质浓度。p区33a与栅极绝缘膜11接触。p+区33b与发射极电极42接触。
栅极绝缘膜11被设置在p型体区33上使得n型漂移层32和n型发射极区34相互连接。栅极绝缘膜11是由例如通过热氧化方法形成的二氧化硅(SiO2)制成。栅电极9被设置在栅极绝缘膜11上。
发射极电极42与n型发射极区34和p型体区33的p+区33b中的每一个接触。发射极布线43被设置在发射极电极42上并且被电气地连接到发射极电极42。发射极布线43由例如铝制成。
p型Si集电极层70被直接地设置在碳化硅衬底30上使得面向n型漂移层32的下表面S2。p型Si集电极层70可以由多晶硅或者非晶硅制成。
集电极电极44是被设置在p型Si集电极层70上的欧姆电极。例如，集电极电极44包括：面向p型Si集电极层70的Ni层；和被设置在Ni层上的Au层。替代Ni层和Au层，可以分别使用Ti层和Al层。保护电极15覆盖集电极电极44。
下面描述IGBT91的用途的主旨。电压被施加在发射极布线43和保护电极15之间，使得保护电极15具有相对于发射极布线43的正电势。根据被施加到栅电极9的电势开关在发射极布线43和保护电极15之间的电传导。
具体地，当栅电极9被馈送有超过阈值的负电势时，在各个p型体区33中的、在栅极绝缘膜11***其间的情况下面向栅电极9的区域(沟道区)处形成反型层。因此，n型发射极区34和n型漂移层32被相互电气地连接。因此，电子从n型发射极区34注入到n型漂移层32。相应地，正空穴被从p型Si集电极层70供应到n型漂移层32中。结果，在n型漂移层32中发生电导率调制，从而显著地减少在发射极电极42和集电极电极44之间的电阻。换言之，IGBT90进入导通状态。
同时，当栅电极9没有被馈送有上述电势时，没有在沟道区中形成反型层，从而保持在n型漂移层32和p型体区33之间的反向偏置状态。因此，IGBT90处于截止状态下。
下面描述用于制造IGBT91的方法。
参考图2，制备由碳化硅制成的n型单晶衬底20。优选地，n型单晶衬底20具有与碳化硅衬底30(图1)的晶体结构相同的晶体结构。更加优选地，n型单晶衬底20具有主表面(附图中的上表面)，该主表面具有与上表面S1的面取向相同的面取向。
接下来，n型漂移层32被形成在n型单晶衬底20上。n型漂移层32具有彼此相反的上表面S1和下表面S2。下表面S2面向n型单晶衬底20。以这样的方式，形成碳化硅30，其具有n型单晶衬底20和设置在n型单晶衬底20上的n型漂移层32。
通过在n型单晶衬底20上外延生长碳化硅，同时添加施主型杂质，来执行n型漂移层32的形成。通过例如化学气相沉积(CVD)方法执行外延生长。例如，在CVD方法中，膜形成温度大约是1400℃。作为CVD方法中的源材料气体，能够使用硅烷(SiH4)和丙烷(C3H8)的混合气体。例如，作为施主型杂质，能够使用氮(N)或者磷(P)。例如，作为用于源材料气体的载流子气体，能够使用氢气(H2)。
参考图3，借助于离子注入形成p型体区33和n型发射极区34，p型体区33均具有p区33a和p+区33b。p型体区33中的每一个被形成在n型漂移层32的上表面S1中。n型发射极区34中的每一个被形成在p型体区33上并且n型发射极区34中的每一个与n型漂移层32p型被体区33分开。例如，在用于形成p型体区33的离子注入中，能够注入铝(Al)等等。例如，在用于形成n型发射极区34的离子注入中，能够注入磷(P)等等。
接下来，执行热处理以活化被注入的杂质。优选地，在大于1600℃、优选地1750℃或者更大的温度下执行热处理。此外，优选地在不大于1900℃的温度下执行热处理。例如，在大约1750℃的温度下执行热处理。例如，在执行热处理大约30分钟。热处理的气氛优选是惰性气体气氛，诸如Ar气氛。
参考图4，栅极绝缘膜11被形成在碳化硅衬底30上。例如，碳化硅衬底30的表面被热氧化。
参考图5，栅电极9被形成在栅极绝缘膜11上。例如，首先，采用CVD方法以形成具有通过在其中添加杂质而提供的高导电性的多晶硅膜。然后，此膜被图案化。
参考图6，形成层间绝缘膜10。此外。绝缘膜11被图案化以在p型体区33上具有相互连接n型漂移层32和n型发射极区34的剩余区域。
参考图7，形成发射极电极42，其是与n型发射极区34和p型体区33接触的欧姆电极。
参考图8，发射极布线43被形成在发射极电极42上。发射极布线43可以具有比各个发射极电极42的熔点低的熔点。例如，发射极布线43由铝制成。
参考图9，从碳化硅衬底30去除n型单晶衬底20(图8)的至少一部分。在本实施例中，去除整个n型单晶衬底20。例如，作为用于去除n型单晶衬底20的方法，可以采用背面研磨工艺。应注意的是，至少在形成n型漂移层32的步骤之后，执行至少去除n型单晶衬底20的一部分的步骤。在本实施例中，在形成发射极电极***，即，发射极电极42和发射极布线43之后执行去除步骤。
参考图10，通过在碳化硅衬底30上沉积硅，同时向其添加受主型杂质，来形成p型Si集电极层70，以面向n型漂移层32的第二表面S2。具体地，例如，借助于CVD方法形成p型多晶硅膜。膜形成温度是例如大约600℃。应注意的是，替代多晶硅，可以形成非晶硅膜。
参考图11，用作欧姆电极的集电极电极44被形成在p型Si集电极层70上。
再次参考图1，形成保护电极15，以覆盖集电极电极44。以这样的方式，获得IGBT91。
应注意的是，在上述制造方法中，可以向p型Si集电极层70提供活化热处理。可以在比当活化借助于离子注入被注入到碳化硅中的杂质时正常地采用的温度低的温度执行此活化热处理。具体地，在比p型Si集电极层70的材料的熔点，即，硅的熔点低的温度下，例如，在1400℃或者更小的温度下执行热处理。例如，在大约1000℃的温度执行热处理。此外，可以借助于激光退火执行活化热处理。换言之，在活化热处理中，可以利用激光照射p型Si集电极层70。此外，优选地在p型Si集电极层70上形成集电极电极之前执行活化热处理。
根据本实施例，在IGBT91(图1)中的发射极区、体区、以及漂移区中的每一个由碳化硅制成，使得获得采用碳化硅的属性的半导体器件。此外，因为Si层被用作集电极层，所以在形成集电极层时没有要求非常难的p型SiC的外延生长。因此，能够更加容易地制造IGBT91。
此外，通过使用Si层作为集电极层，对于集电极层的形成所要求的加热温度变低。因此，能够抑制IGBT91在集电极层的形成期间由于加热被损坏。在p型Si集电极层70由非晶硅制成的情况下，能够在比在p型集电极层70由多晶硅制成的情况下低的温度形成p型Si集电极层70。因此，能够更加抑制IGBT91由于加热而被损坏。在p型Si集电极层70由多晶硅制成的情况下，p型Si集电极层70能够适合于具有比在p型Si集电极层70由非晶硅制成的情况下高的导电性。
在执行用于p型Si集电极层70的活化热处理的情况下，p型Si集电极层70中的杂质能够被更加活化。
在形成p型Si集电极层70之前在发射极电极42上形成具有比发射极电极42的熔点低的熔点的发射极布线43的情况下，通过使用被形成在比SiC层的温度低的温度下形成的Si层作为集电极层，能够抑制由于加热具有低热阻的发射极布线43而很有可能发生的损坏。
在形成n型漂移层32的步骤之后去除n型单晶衬底的至少一部分的情况下，IGBT91能够变薄。
在执行活化热处理之后在p型Si集电极层70上形成集电极电极的情况下，能够容易地实现与p型Si集电极层70的电气连接。
在活化热处理期间利用激光照射p型Si集电极层70的情况下，能够进行局部加热，从而抑制IGBT91由于用于活化集电极层的加热而被损坏。
(第二实施例)
参考图12，在本实施例的IGBT92(半导体器件)中，碳化硅衬底30v包括p型SiC层31。p型SiC层31与p型体区33被n型漂移层32分开，并且被直接地设置在p型Si集电极层70上。除了在上面描述的配置之外，本实施例的配置与第一实施例的配置基本上相同。因此，相同或者相对应的元件被给予相同的附图标记并且没有被重复地描述。
下面描述本实施例中的制造方法。首先，执行与来自于第一实施例中的图2至图9的步骤相同的步骤。
参考图13和图14，然后执行离子注入方法，如由其中示出的箭头所指示的，从而将受主型杂质注入到碳化硅衬底30。接下来，为了活化被这样注入的杂质，执行激光退火。换言之，利用激光照射碳化硅衬底30。因此，形成p型SiC层31，以面向n型漂移层32的第二表面S2。换言之，通过在碳化硅衬底30上形成p型SiC层31(图9)，形成碳化硅衬底30v(图14)。
参考图15，p型Si集电极层70被形成为与p型SiC层31接触。具体的形成方法与图10的工艺大体上相同。
接下来，使p型SiC层31和p型Si集电极层70经受活化热处理。在活化热处理期间，可以利用激光照射p型SiC层31和p型Si集电极层70。具体的热处理方法与用于第一实施例中的p型Si集电极层70的热处理方法大体上相同。
再次参考图12，在p型Si集电极层70上，形成用作欧姆电极的集电极电极44。接下来，保护电极15被形成为覆盖集电极电极44。以这样的方式，获得IGBT92。
根据本实施例，通过在形成p型Si集电极层70之前，借助于离子注入方法将受主型杂质注入到n型漂移层32的下表面S2，并且然后利用激光进行照射(图13)，在n型漂移层32的下表面S2上形成p型SiC层31(图14)。此外，通过形成与p型SiC层31接触的p型Si集电极层70，形成p型Si集电极层70。以这样的方式，除了p型Si集电极层70之外，p型SiC层31能够被用作将正空穴供应到n型漂移层32中的来源。因此，更充足量的正空穴能够被供应到n型漂移层32中。
应注意的是，在本实施例中，在形成p型Si集电极层70之后执行活化热处理，但是可以在形成p型SiC层31之后并且在形成p型Si集电极层70之前执行活化热处理。以这样的方式，能够避免在热处理中对p型Si集电极层70的损坏。例如，作为用于活化热处理的方法，能够使用与第一实施例中的方法相同的方法。
在本说明书中，表达“上表面S1包括{100}面”旨在指示包括上表面S1大体上对应于{100}面的情况和存在构成上表面S1的多个晶面并且该晶面中的一个是{100}面的情况两者的概念。
在此公开的实施例在任何方面是说明性的并且是非限制性的。本发明的范围通过权利要求项而不是在上面描述的实施例来限定，并且旨在包括等效于权利要求项的意义和范围内的任何修改。
附图标记列表
9：栅电极；10：层间绝缘膜；11：栅极绝缘膜；15：保护电极；20：n型单晶衬底；30，30v：碳化硅衬底；31：p型SiC层；32：n型漂移层；33：p型体区；33a：p区；33b：p+区；34：n型发射极区；42：发射极电极；43：发射极布线；44：集电极电极；70：p型Si集电极层；91，92：IGBT(半导体器件)；S1：上表面(第一表面)；S2：下表面(第二表面)。

Claims (11)

1.一种半导体器件(91，92)，包括：
碳化硅衬底(30)，所述碳化硅衬底包括：具有彼此相反的第一和第二表面(S1，S2)的n型漂移层(32)；被设置在所述n型漂移层的所述第一表面中的p型体区(33)；以及被设置在所述p型体区上的n型发射极区(34)，所述n型发射极区与所述n型漂移层被所述p型体区分开；
栅极绝缘膜(11)，所述栅极绝缘膜被设置在所述p型体区上，使得所述n型漂移层和所述n型发射极区相互连接；
栅电极(9)，所述栅电极被设置在所述栅极绝缘膜上；
发射极电极(42)，所述发射极电极与所述n型发射极区和所述p型体区中的每一个接触；以及
p型Si集电极层(70)，所述p型Si集电极层被直接地设置在所述碳化硅衬底上以面向所述n型漂移层的所述第二表面。
2.根据权利要求1所述的半导体器件，其中，所述p型Si集电极层由多晶硅制成。
3.根据权利要求1所述的半导体器件，其中，所述p型Si集电极层由非晶硅制成。
4.根据权利要求1-3中的任何一项所述的半导体器件(92)，其中，所述碳化硅衬底包括p型SiC层(31)，所述p型SiC层与所述p型体区被所述n型漂移层分开，并且被直接地设置在所述p型Si集电极层上。
5.一种用于制造半导体器件的方法，包括以下步骤：
通过在n型单晶衬底(20)上外延生长碳化硅的同时向所述碳化硅添加施主型杂质，来形成碳化硅衬底(30)，所述碳化硅衬底具有由碳化硅制成的所述n型单晶衬底和被设置在所述n型单晶衬底上的n型漂移层(32)，所述n型漂移层具有彼此相反的第一和第二表面(S1，S2)，所述第二表面面向所述n型单晶衬底；
形成p型体区(33)和n型发射极区(34)，所述p型体区被设置在所述n型漂移层的所述第一表面中，所述n型发射极区被设置在所述p型体区上，并且所述n型发射极区与所述n型漂移层被所述p型体区分开；
在所述p型体区上形成栅极绝缘膜(11)，使得所述n型漂移层和所述n型发射极区相互连接；
在所述栅极绝缘膜上形成栅电极(9)；
形成发射极电极(42)，所述发射极电极与所述n型发射极区和所述p型体区中的每一个接触；以及
通过在所述碳化硅衬底上沉积硅的同时向所述硅添加受主型杂质，来形成面向所述n型漂移层的所述第二表面的p型Si集电极层(70)。
6.根据权利要求5所述的用于制造半导体器件的方法，进一步包括执行用于所述p型Si集电极层的活化热处理的步骤。
7.根据权利要求6所述的用于制造半导体器件的方法，进一步包括在执行所述活化热处理的步骤之后，在所述p型Si集电极层上形成集电极电极(44)的步骤。
8.根据权利要求6或7所述的用于制造半导体器件的方法，其中，执行所述活化热处理的步骤包括利用激光照射所述p型Si集电极层的步骤。
9.根据权利要求5-8中的任何一项所述的用于制造半导体器件的方法，进一步包括在形成所述p型Si集电极层的步骤之前，在所述发射极电极上形成发射极布线(43)的步骤，所述发射极布线(43)具有比所述发射极电极的熔点低的熔点。
10.根据权利要求5-9中的任何一项所述的用于制造半导体器件的方法，进一步包括在形成所述n型漂移层的步骤之后，去除所述n型单晶衬底的至少一部分的步骤。
11.根据权利要求5-10中的任何一项所述的用于制造半导体器件(92)的方法，进一步包括在形成所述p型Si集电极层的步骤之前，形成面向所述n型漂移层的所述第二表面的p型SiC层(31)的步骤，通过借助于离子注入方法将受主型杂质注入到所述碳化硅衬底中并且利用激光照射所述碳化硅衬底来形成所述p型SiC层，其中
通过形成与所述p型SiC层接触的所述p型Si集电极层来执行形成所述p型Si集电极层的步骤。
CN201280056840.9A 2011-12-22 2012-10-16 半导体器件及其制造方法 Expired - Fee Related CN103959472B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-280650 2011-12-22
JP2011280650A JP5811829B2 (ja) 2011-12-22 2011-12-22 半導体装置の製造方法
PCT/JP2012/076689 WO2013094297A1 (ja) 2011-12-22 2012-10-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN103959472A true CN103959472A (zh) 2014-07-30
CN103959472B CN103959472B (zh) 2016-08-17

Family

ID=48653632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280056840.9A Expired - Fee Related CN103959472B (zh) 2011-12-22 2012-10-16 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US8866262B2 (zh)
EP (1) EP2797117A4 (zh)
JP (1) JP5811829B2 (zh)
CN (1) CN103959472B (zh)
WO (1) WO2013094297A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032614A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6237046B2 (ja) * 2013-09-25 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN103855206A (zh) * 2014-02-18 2014-06-11 宁波达新半导体有限公司 绝缘栅双极晶体管及其制造方法
CN106574397B (zh) 2014-08-01 2019-10-22 住友电气工业株式会社 外延晶片及其制造方法
DE112015003959T5 (de) * 2014-08-29 2017-05-18 Sumitomo Electric Industries Ltd. Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
US9553155B2 (en) * 2015-02-04 2017-01-24 Infineon Technologies Austria Ag Semiconductor device and method
US9728608B2 (en) * 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
CN109671772A (zh) * 2018-12-17 2019-04-23 成都森未科技有限公司 一种功率半导体器件及其集电区的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357801A (ja) * 1999-06-16 2000-12-26 Toyota Motor Corp ヘテロ接合型半導体装置
US20040262714A1 (en) * 2003-04-01 2004-12-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2008016466A (ja) * 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
CN101345255A (zh) * 2007-07-10 2009-01-14 三菱电机株式会社 功率用半导体装置及其制造方法
CN100561739C (zh) * 2005-08-30 2009-11-18 日产自动车株式会社 半导体装置
US20100051963A1 (en) * 2008-08-28 2010-03-04 Infineon Technologies Ag Power transistor
CN101764160A (zh) * 2008-12-25 2010-06-30 罗姆股份有限公司 半导体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163677B2 (ja) * 1991-09-24 2001-05-08 富士電機株式会社 Ｍｉｓｆｅｔ制御型サイリスタを有する半導体装置
JP3077841B2 (ja) * 1992-01-20 2000-08-21 日本電気株式会社 半導体装置およびその製造方法
US5514902A (en) * 1993-09-16 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having MOS transistor
WO2000016382A1 (en) 1998-09-16 2000-03-23 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP4236848B2 (ja) * 2001-03-28 2009-03-11 セイコーインスツル株式会社 半導体集積回路装置の製造方法
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP4595345B2 (ja) * 2004-02-23 2010-12-08 トヨタ自動車株式会社 半導体装置の製造方法
JP5011681B2 (ja) * 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
JP2006179662A (ja) * 2004-12-22 2006-07-06 Nissan Motor Co Ltd 半導体装置の製造方法
JP2008085050A (ja) * 2006-09-27 2008-04-10 Renesas Technology Corp 半導体装置の製造方法
JP2008117881A (ja) * 2006-11-02 2008-05-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008177296A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP5261980B2 (ja) 2007-05-17 2013-08-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US7795691B2 (en) * 2008-01-25 2010-09-14 Cree, Inc. Semiconductor transistor with P type re-grown channel layer
JP2010027833A (ja) * 2008-07-18 2010-02-04 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP5668270B2 (ja) 2008-12-11 2015-02-12 富士電機株式会社 半導体素子の製造方法
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
WO2011013364A1 (ja) * 2009-07-28 2011-02-03 パナソニック株式会社 半導体素子の製造方法
US8786024B2 (en) * 2010-04-15 2014-07-22 Yoshitaka Sugawara Semiconductor device comprising bipolar and unipolar transistors including a concave and convex portion
JP5699628B2 (ja) * 2010-07-26 2015-04-15 住友電気工業株式会社 半導体装置
JP5961865B2 (ja) * 2010-09-15 2016-08-02 ローム株式会社 半導体素子
JP5655570B2 (ja) * 2011-01-06 2015-01-21 住友電気工業株式会社 半導体装置の製造方法
JP5673113B2 (ja) * 2011-01-12 2015-02-18 住友電気工業株式会社 半導体装置
US9640617B2 (en) * 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP5751113B2 (ja) * 2011-09-28 2015-07-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5742712B2 (ja) * 2011-12-29 2015-07-01 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357801A (ja) * 1999-06-16 2000-12-26 Toyota Motor Corp ヘテロ接合型半導体装置
US20040262714A1 (en) * 2003-04-01 2004-12-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN100561739C (zh) * 2005-08-30 2009-11-18 日产自动车株式会社 半导体装置
JP2008016466A (ja) * 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
CN101345255A (zh) * 2007-07-10 2009-01-14 三菱电机株式会社 功率用半导体装置及其制造方法
US20100051963A1 (en) * 2008-08-28 2010-03-04 Infineon Technologies Ag Power transistor
CN101764160A (zh) * 2008-12-25 2010-06-30 罗姆股份有限公司 半导体装置

Also Published As

Publication number Publication date
JP2013131656A (ja) 2013-07-04
EP2797117A4 (en) 2015-08-19
WO2013094297A1 (ja) 2013-06-27
US8866262B2 (en) 2014-10-21
JP5811829B2 (ja) 2015-11-11
CN103959472B (zh) 2016-08-17
US20130161619A1 (en) 2013-06-27
US20150004757A1 (en) 2015-01-01
EP2797117A1 (en) 2014-10-29
US9153661B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
CN103959472A (zh) 半导体器件及其制造方法
JP4932701B2 (ja) トレンチ型半導体デバイス及びその製造方法
TWI532172B (zh) Semiconductor device and manufacturing method thereof
EP2804215B1 (en) Method for manufacturing silicon carbide semiconductor device
TW201214707A (en) Semiconductor device and process for production thereof
TW201216460A (en) Semiconductor device and manufacturing method thereof
CN101859706A (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
CN103681827B (zh) 具有嵌入式发射极短路触点的快速切换igbt及其制作方法
CN103890951B (zh) 用于制造半导体器件的方法和半导体器件
KR20140031846A (ko) 반도체 장치의 제조 방법
US8765562B2 (en) Method for manufacturing silicon carbide semiconductor device
CN109244126B (zh) 一种绝缘栅双极晶体管及其制作方法
CN103959471B (zh) 用于制造碳化硅半导体器件的方法
JP5870672B2 (ja) 半導体装置
KR20130141339A (ko) 반도체 장치의 제조 방법
CN102770961B (zh) 制造半导体器件的方法
CN109661728A (zh) 碳化硅半导体装置及其制造方法
JP2014127660A (ja) 炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法
EP1908118A2 (en) Method for producing semiconductor device
WO2020166326A1 (ja) 炭化珪素半導体チップおよび炭化珪素半導体装置
CN110556415A (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法
JPH10229190A (ja) 炭化珪素半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20211016