JP5668270B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5668270B2
JP5668270B2 JP2008316134A JP2008316134A JP5668270B2 JP 5668270 B2 JP5668270 B2 JP 5668270B2 JP 2008316134 A JP2008316134 A JP 2008316134A JP 2008316134 A JP2008316134 A JP 2008316134A JP 5668270 B2 JP5668270 B2 JP 5668270B2
Authority
JP
Japan
Prior art keywords
laser
semiconductor
irradiation
energy density
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008316134A
Other languages
English (en)
Other versions
JP2010141136A (ja
Inventor
中澤　治雄
治雄 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008316134A priority Critical patent/JP5668270B2/ja
Priority to US12/636,383 priority patent/US8420512B2/en
Publication of JP2010141136A publication Critical patent/JP2010141136A/ja
Application granted granted Critical
Publication of JP5668270B2 publication Critical patent/JP5668270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は半導体素子の製造方法に関し、特にＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、以下「ＩＧＢＴ」と称す）などの半導体素子の製造方法に関する。
近年、コンピュータや通信機器の重要部分には、多数のトランジスタや抵抗などを、電気回路を構成するように接続して１チップ上に集積した集積回路（ＩＣ）が多用されている。このようなＩＣの中で、電力用半導体素子を含むものはパワーＩＣと呼ばれている。
ＩＧＢＴは、ＭＯＳＦＥＴの高速スイッチング特性・電圧駆動特性と、バイポーラトランジスタの低オン電圧特性を備えたパワー素子である。ＩＧＢＴは、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）、スイッチング電源などの産業分野をはじめ、電子レンジ、炊飯器、ストロボなどの民生機器分野への応用が拡大してきている。そして、次世代に向けた開発も進んでおり、新しいチップ構造を用いた、より低オン電圧のＩＧＢＴの開発により、応用装置の低損失化や高効率化が図られている。
ＩＧＢＴの構造には、主に、パンチスルー（Ｐｕｎｃｈ Ｔｈｒｏｕｇｈ、ＰＴ）型、ノンパンチスルー（Ｎｏｎ Ｐｕｎｃｈ Ｔｈｒｏｕｇｈ、ＮＰＴ）型、フィールドストップ（Ｆｉｅｌｄ Ｓｔｏｐ、ＦＳ）型がある。現在量産されているＩＧＢＴは、一部のオーディオ・パワー・アンプ用のｐチャネル型を除いて、ほぼ全てｎチャネル型の縦型二重拡散構造になっている。以下では、特に示した場合を除き、ＩＧＢＴとはｎ型ＩＧＢＴをいうものとする。なお、以下の説明および添付図面において、ｎまたはｐを冠した半導体は、それぞれ電子、正孔が多数キャリアであることを意味する。また、ｎ+やｎ-などのように、ｎやｐに付す「+」または「-」は、それぞれそれらが付されていない半導体の不純物濃度よりも比較的高濃度または比較的低濃度であることを表す。
ＰＴ型ＩＧＢＴは、ｐ+エピタキシャル基板とｎ-層（ｎ型活性層）との間にｎ+層（ｎバッファ層）を設け、ｎ型活性層中の空乏層がｎバッファ層に到達する構造であり、ＩＧＢＴで主流の基本構造になっている。しかし、例えば耐圧６００Ｖ系のＩＧＢＴに対しｎ型活性層は厚さ７０μｍ程度で十分であるが、ｐ+エピタキシャル基板部分を含めると総厚さは２００μｍ〜３００μｍ程度と厚くなる。そこで、エピタキシャル基板を用いずに、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法により形成されるＦＺ基板を用いて低ドーズ量の浅いｐ+コレクタ層を形成して薄型化と低コスト化を図ったＮＰＴ型ＩＧＢＴ、ＦＳ型ＩＧＢＴが開発されている。
図１１はＮＰＴ型ＩＧＢＴの断面構造の一例を示す図である。図１１に示すＮＰＴ型ＩＧＢＴ１００は、ｎ-型のＦＺ基板（ＦＺ−Ｎ）基板１のおもて面側に、ＳｉＯ2などのゲート酸化膜４を介してポリシリコンなどのゲート電極５が形成され、さらにその上にＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの層間絶縁膜７を介してアルミニウムシリコン膜などの表面電極６が形成された構造を有している。このＦＺ−Ｎ基板１のおもて面側には、ｐ+ベース層２およびこのｐ+ベース層２内にｎ+エミッタ層３が形成され、ＦＺ−Ｎ基板１の裏面側には、ｐ+コレクタ層８が形成されてその上に数種の金属膜を積層して裏面電極９が形成されている。
このような構成のＮＰＴ型ＩＧＢＴ１００において、ｐ+コレクタ層８には、低ドーズ量の浅い低注入ｐ+コレクタが用いられる。このＮＰＴ型ＩＧＢＴ１００では、ｐ+エピタキシャル基板を用いないため、総厚さは上記ＰＴ型ＩＧＢＴに比べて大幅に薄くなる。
ＮＰＴ構造では、正孔の注入率を制御できるので、ライフタイム制御を行わなくても高速スイッチングが可能になる一方、オン電圧がｎ型活性層の厚みと比抵抗に依存するのでやや高い値となる。ｐ+エピタキシャル基板に代えてＦＺ基板を用いているので、チップの低コスト化は可能になっている。
図１２はＦＳ型ＩＧＢＴの断面構造の一例を示す図である。ただし、図１２では、図１１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。図１２に示すＦＳ型ＩＧＢＴ２００には、上記ＮＰＴ型ＩＧＢＴ１００同様、ｐ+エピタキシャル基板に代えてＦＺ−Ｎ基板１が用いられ、その総厚さは１００μｍ〜２００μｍ程度になる。ＰＴ型ＩＧＢＴと同じく、ｎ型活性層は６００Ｖ耐圧に応じて７０μｍ程度にし、空乏化させる。そのため、ＦＳ型ＩＧＢＴ２００には、ＦＺ−Ｎ基板１の裏面に、ｎ+層（ｎ+バッファ層）１０が形成され、このｎ+バッファ層１０上にｐ+コレクタ層８および裏面電極９が形成されている。すなわち、ＦＺ−Ｎ基板１の裏面側でｐ層とｎ層が連続する連続層が形成されている。ＦＳ型ＩＧＢＴ２００では、上記ＮＰＴ型ＩＧＢＴ１００同様、ライフタイム制御は不要である。
また、オン電圧の低減を目的として、ＩＧＢＴ表面に狭く深い溝を形成し、その側面にＭＯＳゲートを形成したトレンチ構造のＩＧＢＴを、ＦＳ構造と組み合わせたものもある。最近では設計の最適化を図って総厚さを低減することも行われるようになってきている。
ここで、上記図１２に示したＦＳ型ＩＧＢＴ２００を例に、ＩＧＢＴの形成方法の一例を図１３から図１７を参照して説明する。図１３はおもて面側プロセス終了後の断面図、図１４は基板研削プロセスの断面図、図１５は裏面イオン注入プロセスの断面図、図１６は裏面アニールプロセスの断面図、図１７は裏面電極膜形成プロセスの断面図である。ただし、図１３から図１７では、図１１および図１２に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
ＦＳ型ＩＧＢＴ２００の形成は、大きくおもて面側プロセスと裏面側プロセスに分けられる。まず、おもて面側プロセスについて図１３を参照して説明する。おもて面側プロセスでは、まず、ＦＺ−Ｎ基板１のおもて面側に、ＳｉＯ2およびポリシリコンを堆積、窓あけ加工してゲート酸化膜４およびゲート電極５をそれぞれ形成する。続いて、その表面にＢＰＳＧを堆積、窓あけ加工して層間絶縁膜７を形成する。これにより、ＦＺ−Ｎ基板１のおもて面側に、絶縁ゲート構造が形成される。
次いでＦＺ−Ｎ基板１のおもて面側にｐ+ベース層２を形成し、このｐ+ベース層２内にｎ+エミッタ層３を形成する。さらに、このｎ+エミッタ層３に接するようにアルミニウムシリコン膜を堆積し、エミッタ電極となる表面電極６を形成する。アルミニウムシリコン膜は、安定した接合性および低抵抗配線を実現するために、その後４００℃〜５００℃程度の低温で熱処理される。
なお、図１２および図１３では図示を省略したが、表面電極６上にはその表面を覆うようにポリイミドなどを用いて絶縁保護膜が形成される。次に裏面側プロセスについて図１４から図１７を参照して説明する。裏面側プロセスでは、まず、図１４に示すように、ＦＺ−Ｎ基板１を裏面側から所望の厚さまでバックグラインドやエッチングなどの研削を行い、薄ウエハー化する。
次いで、図１５に示すように、ＦＺ−Ｎ基板１の裏面側にドーパントとしてリン（Ｐ+）およびボロン（Ｂ+）をこの順でそれぞれ注入してｎ+層１０ａおよびｐ+層８ａを形成した後、電気炉を用いて３５０℃〜５００℃の低温で熱処理（アニール）を行う。これにより、リンを注入したｎ+層１０ａおよびボロンを注入したｐ+層８ａを活性化し、図１６に示したように、ＦＺ−Ｎ基板１の裏面側に、ｎ+バッファ層１０およびｐ+コレクタ層８をそれぞれ形成する。なお、ボロンの注入後にＢＦ2を注入して、ｐ+コレクタ層８の裏面電極と接する側の最表面層に、裏面電極とオーミック接触するための表面コンタクト層（ｐ層）を形成しても良い。
なお、図１１に示すＮＰＴ型ＩＧＢＴ１００を形成する場合は、図１５において、ＦＺ−Ｎ基板１の裏面側に、リン（Ｐ+）を注入せず、ドーパントとしてボロン（Ｂ+）のみを注入し、ｐ+層８ａを形成した後、電気炉を用いて３５０℃〜５００℃の低温で熱処理（アニール）を行う。これにより、ボロンを注入したｐ+層８ａを活性化し、ＦＺ−Ｎ基板１の裏面側に、ｐ+コレクタ層を形成すれば良い。
その後、図１７に示すように、ｐ+コレクタ層８の表面に、アルミニウム層、チタン層、ニッケル層、金層などの金属膜を組み合わせた裏面電極９を形成する。最後に、チップ状にダイシングしてから表面電極６の表面に、アルミワイヤ電極を超音波ワイヤーボンディング装置により固着し、裏面電極９は、はんだ層を介して所定の固定部材に接続する。
ところで、近年になって直流を介さずに直接交流−交流変換を行うマトリクスコンバータが脚光を浴びている。従来型インバータと違いコンデンサが不要であり、電源高調波が削減されるというメリットがある。しかし、入力が交流であるため、半導体スイッチには逆方向耐圧が要求される。従来型ＩＧＢＴを用いた場合は、逆阻止用のダイオードを直列に接続する必要があった。
図１８は逆阻止ＩＧＢＴの断面構造の一例を示す図である。ただし、図１８では、図１１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。図１８に示すように、逆阻止ＩＧＢＴ３００は従来型のＩＧＢＴの基本性能を踏襲しつつ、さらにｐ+分離層１１が形成され、逆耐圧を有するようにしたＩＧＢＴである。このような構造を有する逆阻止ＩＧＢＴ３００には直列ダイオードが不要であるために導通損失を半減でき、マトリクスコンバータの変換効率向上に大きく寄与する。１００μｍ以上の深い接合の形成技術と、１００μｍ以下の厚さの極薄ウエハー生産技術を組み合わせて、高性能の逆阻止ＩＧＢＴの製造が可能になっている。
ここで、ウエハーの厚さを薄くすると、ウエハーの剛性が著しく低下する。したがって、ウエハーを薄くした後の製造工程や搬送工程において、例えばアームや治具などでウエハーを保持する際に、ウエハーの強度が保てないという問題がある。そこで、ウエハーの裏面側にリブ構造を設けたリブウエハーが提案されている（例えば、下記特許文献１、下記特許文献２参照。）。リブウエハーは、ウエハーの裏面側において、外周端部が、中央部よりも厚くなっている。リブウエハーを用いることで、搬送工程においてウエハーを取り扱う際に、ウエハーの強度が大幅に向上し、ウエハーの割れや欠けを軽減することができる。
しかしながら、他にも製造プロセスの技術的課題が多い。例えば、ＩＧＢＴ製造に際し、７０μｍ程度の薄型ＩＧＢＴを実現するためには、裏面バックグラインドや裏面からのイオン注入、裏面熱処理等が必要になるため、これらの処理中にウエハーに反りが生じてしまう。
そのような製造プロセス技術のひとつとして、ここで例示したＩＧＢＴをはじめとする各種半導体素子の形成に必要なｐ型不純物層（ｐ層）やｎ型不純物層（ｎ層）の活性化については、これまで様々な手法が検討されており、上記のような電気炉を用いるもののほか、レーザーを用いたアニールによって不純物層の活性化を行うものもある。例えば、ウエハーをウエハー割れ防止のための接着シートで支持基板に固定しそのウエハーにレーザーを照射してｐ層およびｎ層の活性化を行う方法（例えば、下記特許文献３参照。）や、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｕｍ Ｇａｒｎｅｔ）レーザーの第２高調波（ＹＡＧ２ωレーザー）や第３高調波（ＹＡＧ３ωレーザー）を用いて活性化を行う方法（例えば、下記特許文献４、下記特許文献５参照。）などが検討されている。
このような、レーザーアニール技術としては、パルス幅やエネルギー密度が異なるパルスレーザーを照射することで、基板表面からの深さが異なる領域の不純物を活性化する方法が提案されている（例えば、下記特許文献６参照。）。
さらに、レーザーは、不純物を活性化させるレーザーアニール処理以外にも用いられる。例えばレーザーを用いた他の処理としては、表面保護膜が形成された後、電極端子を取り出すために金属電極膜上の表面保護膜をレーザーアブレーションによって除去して開口部を形成し、この開口面にプラズマ灰化処理を含むクリーニング処理を施す処理が知られている（例えば、下記特許文献７参照。）。また、レーザーを用いて基板表面をクリーニングする際に、基板表面のクリーニングが終了したか否かを、真空中においても、真空以外においても判定する装置が提案されている（例えば、下記特許文献８参照。）。
特許第３６２０５２８号公報 特開２００４−２５３５２７号公報 特開２００４−１４０１０１号公報 特開２００３−０５９８５６号公報 特開２００５−２２３３０１号公報 特許第４０４３８６５号公報 特開２００４−２７３７７１号公報 特開２００２−０４３２６９号公報
しかしながら、ｐ層、ｎ層の活性化において、従来の電気炉アニールの場合には、ｐ層の高活性化を図ることができず、さらに、ウエハー割れ防止のために接着シートを用いる方法では、接着シートの耐熱温度が通常２００℃以下であるため、３００℃以上の電気炉アニールが必要となるような場合には使用することができないという問題がある。
また、電気炉アニールに代えてレーザーアニールによってｐ層、ｎ層の活性化を行おうとした場合には、おもて面側プロセスとバックグラインド等の済んだ薄いウエハーにウエハー裏面側からエネルギー密度の高いレーザー光を照射することとなる。このため、レーザー光の照射面と反対側の面、すなわちおもて面側プロセスによってゲート構造等を作製した面が高温になる。具体的には、例えば、ウエハーの厚さが７０μｍである場合、ウエハーおもて面側の温度が約５００℃に達することがある。そのため、表面電極やその上の絶縁保護膜が溶けてしまい、デバイスが破壊されてしまうという問題点がある。
また、単パルスによってレーザーアニールを行う場合、例えば長い照射時間が必要になり、処理時間がウエハー１枚当たり数時間程度もかかる。さらに、照射エネルギー密度の高いレーザー光を照射するため、ウエハー表面にレーザー照射による加工跡が残ってしまう場合がある。
また、図１９および図２０は、従来のレーザーアニールにおける問題点について示す説明図である。図１９に示すように、ウエハー（例えばＦＺ−Ｎ基板１）の裏面側の表面には、例えばゴミなどのパーティクル２０が付着することがある。このとき、図２０に示すように、例えばウエハー１の裏面側の表面から１μｍ程度の深さの浅いｐ層やｎ層をレーザーアニールによって活性化する場合に、パーティクル２０が付着している領域２１にはレーザーが照射されず、不純物が活性化されないという問題がある。そして、これらのｐ層やｎ層が正常に形成されないと、漏れ電流が大きくなったり、後にウエハーの裏面側の表面に形成される電極とのコンタクト抵抗が大きくなったりして、デバイス不良を生じやすいという問題がある。
この発明は、上述した従来技術による問題点を解消するため、レーザーアニールの際のレーザーの照射むらを防ぎ、デバイス不良の発生を防ぐことができる半導体素子の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる半導体素子の製造方法は、ドーパントがイオン注入された半導体の表面に、照射エネルギー密度が１．０Ｊ／ｃｍ2以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射して、前記半導体の表面に付着したパーティクルを除去する第１照射工程と、前記第１照射工程の後に、前記半導体の表面に、照射エネルギー密度が前記半導体中のドーパントが注入された不純物層を活性化するために必要な大きさ以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射して、前記不純物層を活性化する第２照射工程と、を含み、前記第２照射工程によって照射される前記パルス状のレーザーの照射エネルギー密度は、前記第１照射工程によって照射される前記パルス状のレーザーの照射エネルギー密度よりも小さく、前記半導体中のドーパントが注入された不純物層を活性化するために必要な照射エネルギー密度は０．６Ｊ／ｃｍ 2 以上であることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記第１照射工程によって照射される前記パルス状のレーザーと、前記第２照射工程によって照射される前記パルス状のレーザーとの遅延時間が、０ｎｓ以上１０００ｎｓ以下であることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記第２照射工程の後に、少なくとも１回以上、前記半導体の表面に、照射エネルギー密度が前記半導体中のドーパントが注入された不純物層を活性化するために必要な大きさ以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射する第３照射工程をさらに含むことを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記パルス状のレーザーが全固体レーザーまたはエキシマレーザーであることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記半導体中のドーパントが注入された不純物層が単一の不純物層であることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記半導体中のドーパントが注入された不純物層が同一導電型もしくは異なる導電型の複数の不純物層からなる連続層であることを特徴とする。
また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体素子の製造方法は、ドーパントがイオン注入された半導体の表面に、半導体レーザーを照射して、不純物層を活性化する第１照射工程と、前記第１照射工程の後に、前記半導体の表面に、照射エネルギー密度が１．０Ｊ／ｃｍ2以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射して、前記半導体の表面に付着したパーティクルを除去する第２照射工程と、前記第２照射工程の後に、前記半導体の表面に、照射エネルギー密度が前記半導体中のドーパントが注入された不純物層を活性化するために必要な大きさ以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射して、前記第１照射工程によって活性化された領域よりも浅い領域の不純物層を活性化する第３照射工程と、を含み、前記第３照射工程によって照射される前記パルス状のレーザーの照射エネルギー密度は、前記第２照射工程によって照射される前記パルス状のレーザーの照射エネルギー密度よりも小さく、前記半導体中のドーパントが注入された不純物層を活性化するために必要な照射エネルギー密度は０．６Ｊ／ｃｍ 2 以上であることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記第２照射工程によって照射される前記パルス状のレーザーと、前記第３照射工程によって照射される前記パルス状のレーザーとの遅延時間が、０ｎｓ以上１０００ｎｓ以下であることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記パルス状のレーザーが全固体レーザーまたはエキシマレーザーであることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記パルス状のレーザーの波長が１５０ｎｍ以上５５０ｎｍ以下であり、前記半導体レーザーの波長が前記パルス状のレーザーの波長とは異なる波長であることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記パルス状のレーザーが全固体レーザーであり、前記半導体の表面のレーザー照射領域に加工跡が残らない大きさが４．０Ｊ／ｃｍ2であることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記パルス状のレーザーがエキシマレーザーであり、前記半導体の表面のレーザー照射領域に加工跡が残らない大きさが１．４Ｊ／ｃｍ2であることを特徴とする。
上述した発明によれば、第１照射工程で、ウエハーの表面に付着したパーティクルを除去し、第２照射工程で、パーティクルの影響を受けずに不純物層を活性化することができる。したがって、レーザーの照射むらがなくなり、正常な活性層を形成することができるため、デバイス不良を防ぐことができる。
また、上述した発明によれば、同一導電型もしくは異なる導電型の複数の不純物層からなる連続層を正常に活性化することができる。このため、ＦＳ型ＩＧＢＴのようなウエハーの裏面側にｐ層とｎ層の連続層を有するデバイスのデバイス不良を防ぐことができる。
本発明にかかる半導体素子の製造方法によれば、レーザーアニールの際のレーザーの照射むらを防ぎ、デバイス不良の発生を防ぐことができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体素子の製造方法の好適な実施の形態を詳細に説明する。
（実施の形態１）
特に限定しないが、実施の形態１においては、ＮＰＴ型ＩＧＢＴを製造する場合を例にして説明する。実施の形態１は、図１１に示す、ＮＰＴ型ＩＧＢＴを製造する際に、ウエハーの裏面側の表面層に形成されるｐ+コレクタ層８の活性化を行う工程において、レーザーを２台使用してレーザーアニールを行うものである。ここで、レーザーは、例えば全固体ＹＡＧ２ωレーザー（波長：５３２ｎｍ）を２台用いた。
図１は、２台のレーザー照射装置からそれぞれ照射されるパルス状のレーザーのパルス波形を示す説明図である。また、図２は、ウエハーの表面の状態について示す説明図である。パルス状のレーザーを照射するには、パルスレーザー発振器を用いる。あるいは光源自体を点滅させることによっても実現できるし、光源を連続して発光させておき、シャッター等の開閉によって活性化に必要な時間だけレーザーを照射することによっても実現できるが、本明細書においてパルス状のレーザーというときには、これらのどちらで実現しても良い。
図１に示すように、レーザーを照射する際には、例えば、２台のレーザーの半値幅（パルス幅に相当）をともに１００ｎｓとする。また、例えば、詳細は後述するが、１台目のレーザー（１ｓｔパルス）の照射エネルギー密度を１．０Ｊ／ｃｍ2以上とし、２台目のレーザー（２ｎｄパルス）の照射エネルギー密度をｐ+コレクタ層８を活性化することのできる量とする。
なお、１台目のレーザーおよび２台目のレーザーともに、照射エネルギー密度の上限は、ウエハーのおもて面側に影響を与えない大きさ、特におもて面側の電極が溶解しない大きさであり、好ましくは、ウエハーの裏面側の表面におけるレーザーの照射箇所に、レーザーの加工跡が残らない大きさであれば良い。また、例えば、１ｓｔパルスに対する２ｎｄパルスの遅延時間を０ｎｓ以上１０００ｎｓ以下とする。
このようにすることで、図２に示すように、１台目のレーザーを照射することでウエハー１の表面にアブレーションが生じ、ウエハー１の表面に付着していたパーティクル２０が吹き飛ぶ。さらに、２台目のレーザーを照射することで、１台目のレーザー照射前にパーティクル２０が付着していた領域２１もパーティクル２０が付着していない領域と同様に、ウエハー１の表面層が活性化されるため照射むらを防ぎ、ｐ+コレクタ層８を均一に形成することができる。
なお、図２に示すように、レーザーの照射角度Ｒは、ウエハー１の表面に対して垂直または略垂直であるのが好ましい。その理由は、レーザーの照射角度Ｒが垂直または略垂直であると、レーザーの照射エネルギー密度に対するエネルギー効率が良いからである。また、レーザーの照射角度Ｒが垂直または略垂直の場合、ウエハー１に照射されたレーザーが乱反射しても、この乱反射した光がウエハー１に焦点を結んでいない光のため、ウエハー１をアニールするような温度に加熱せず、悪影響を与えない。
また、ビームサイズは、ウエハー１に形成されたチップの大きさに合わせて変更しても良い。すなわち、チップ全面を１回で照射してもよいし、２回以上に分けて照射してもよい。２回以上に分ける場合には、チップ全面をレーザーで照射するために、レーザーを走査するときに、走査方向と垂直な方向に５％程度レーザーによって照射される領域を重ねるように走査させればよい。
次に、全固体レーザーの照射エネルギー密度の有効領域について説明する。図３は、全固体レーザーの照射エネルギー密度の有効領域について示す説明図である。図３に示すように、符号３１で示す領域が、ウエハー表面のパーティクルを吹き飛ばすことのできる照射エネルギー密度の範囲である。また、符号３２で示す領域が、ウエハーにおけるレーザーの照射箇所が削れて加工跡が残ってしまう照射エネルギー密度の範囲である。また、符号３３で示す領域が、２台目以降のレーザーにおけるウエハーの表面層を活性化させることのできる照射エネルギー密度の範囲である。
図３に示すように、ＹＡＧ２ωパルスレーザーなどの全固体レーザーを用いた場合、１台目のレーザーの照射エネルギー密度は、ウエハーの表面のパーティクルを吹き飛ばし、かつウエハーの表面に加工跡を残さないような大きさであれば良い。したがって、１台目のレーザーの照射エネルギー密度の有効領域３４は、１．０Ｊ／ｃｍ2以上４．０Ｊ／ｃｍ2以下であることが好ましい。また、２台目のレーザーの照射エネルギー密度は、パーティクルの吹き飛んだウエハーの表面層を活性化でき、かつウエハーの表面に加工跡を残さない大きさであれば良い。したがって、２台目のレーザーの照射エネルギー密度の有効領域３５は、０．６Ｊ／ｃｍ2以上４．０Ｊ／ｃｍ2以下であることが好ましい。
なお、２台目のレーザーの照射エネルギー密度が１台目のレーザーの照射エネルギー密度と同程度かそれより大きい場合、２台のレーザーの合計の照射エネルギー密度が１．２Ｊ／ｃｍ2以上であれば良い。一方、２台目のレーザーの照射エネルギー密度が１台目のレーザーの照射エネルギー密度より小さい場合、２台のレーザーの合計の照射エネルギー密度が１．２Ｊ／ｃｍ2以上であっても、ｐ+コレクタ層８が形成されない。
具体的には、例えば、１台目のレーザーの照射エネルギー密度が１．０Ｊ／ｃｍ2であり、２台目のレーザーの照射エネルギー密度が０．２Ｊ／ｃｍ2の場合、２台目のレーザーを照射した際に、ウエハーの表面層の温度がほとんど変わらず、ｐ+コレクタ層８（図２）が形成されない。したがって、例えば２台目のレーザーの照射エネルギー密度が０．６Ｊ／ｃｍ2程度必要となる。ここでは、図３に示すように、２台目以降のレーザーにおけるウエハーの表面層を活性化させることのできる照射エネルギー密度の範囲を、例えば０．６Ｊ／ｃｍ2以上としたが、ｐ+コレクタ層８を形成することができる大きさであれば、０．６Ｊ／ｃｍ2より小さくても良い。
次に、エキシマレーザーの照射エネルギー密度の有効領域について説明する。図４は、エキシマレーザーの照射エネルギー密度の有効領域について示す説明図である。図４に示すように、符号４１で示す領域が、ウエハー表面のパーティクルを吹き飛ばすことのできる照射エネルギー密度の範囲である。また、符号４２で示す領域が、ウエハーにおけるレーザーの照射箇所が削れて加工跡が残ってしまう照射エネルギー密度の範囲である。また、符号４３で示す領域が、２台目以降のレーザーにおけるウエハーの表面層を活性化させることのできる照射エネルギー密度の範囲である。このように、レーザーがエキシマレーザーの場合、全固体レーザーと比べると、ウエハーにおけるレーザーの照射箇所が削れて加工跡が残ってしまう照射エネルギー密度の範囲４２が異なる。
図４に示すように、ＸｅＣｌレーザーなどのエキシマレーザーを用いた場合、１台目のレーザーの照射エネルギー密度は、ウエハーの表面のパーティクルを吹き飛ばし、かつウエハーの表面に加工跡を残さないような大きさであれば良い。したがって、１台目のレーザーの照射エネルギー密度の有効領域４４は、１．０Ｊ／ｃｍ2以上１．４Ｊ／ｃｍ2以下であることが好ましい。また、２台目のレーザーの照射エネルギー密度は、パーティクルの吹き飛んだウエハーの表面層を活性化でき、かつウエハーの表面に加工跡を残さない大きさであれば良い。したがって、２台目のレーザーの照射エネルギー密度の有効領域４５は、０．６Ｊ／ｃｍ2以上１．４Ｊ／ｃｍ2以下であることが好ましい。
次に、遅延時間について説明する。図５は、不純物濃度と、遅延時間と、の関係について示す説明図である。図５においては、縦軸が従来の電気炉アニールによって９００℃の温度で３０分間アニールを行った際の不純物のピーク濃度を１００％とした場合の割合を示しており、横軸が１ｓｔパルスと２ｎｄパルスの遅延時間を示している。
図５に示すように、遅延時間が０ｎｓ以上１２００ｎｓ以下の場合、不純物のピーク濃度が７０％以上となり、活性化に効果的であることがわかる。また、好ましくは、遅延時間が、２００ｎｓ以上９００ｎｓ以下の場合、不純物のピーク濃度が９０％以上となり、活性化にさらに効果的であることがわかる。
（実施例１）
次に、レーザーアニールによって単一の不純物層（以下、単層とする）を活性化する場合の一例について説明する。ここでは、単層の例として、ＮＰＴ型ＩＧＢＴのｐ+コレクタ層８を形成する場合を想定する。まず、イオン注入工程において、シリコンウエハーの裏面側の表面層にボロン（Ｂ+）をイオン注入する。その際、ボロンのドーズ量は、１×１０15（ｃｍ-2）である。また、加速電圧は、５０ｋｅＶである。
なお、シリコンウエハーの表面層にボロンをイオン注入した後に、さらにシリコンウエハーの最表面層にＢＦ2をイオン注入しても良い。このようにすることで、シリコンウエハーの最表面にｐコンタクト層が形成され、シリコンウエハーの裏面側の表面に接する裏面電極とのオーミックを取ることができる。
続いて、２台のレーザー照射装置を用いて、ボロンの注入面に、半値幅が１００ｎｓのＹＡＧ２ωパルスレーザーを４００ｎｓの遅延時間で照射する。このようにして得たシリコンウエハーの、レーザー照射面からの深さ方向の濃度プロファイルを広がり抵抗法により測定した結果を図６または図７に示す。なお、図６または図７において、深さ０μｍは、レーザー照射面である（図８および図１０においても同じ）。
図６において、実施例１ａは、１台目のレーザーの照射エネルギー密度を１．０Ｊ／ｃｍ2とし、２台目のレーザーの照射エネルギー密度を０．６Ｊ／ｃｍ2として照射した場合の測定結果である。比較例１および比較例２は、１台目のレーザーの照射エネルギー密度を０．７Ｊ／ｃｍ2とし、２台目のレーザーの照射エネルギー密度を０．９Ｊ／ｃｍ2として照射した場合の測定結果である。なお、比較例１は、パーティクルが付着されていない領域を測定し、比較例２は、パーティクルが付着されている領域を測定した。
図６に示すように、実施例１ａにおいては、レーザー照射面から０．３μｍ程度の深さまで、ボロンが十分に拡散していることがわかる。一方、比較例１においては、照射エネルギー密度が小さく、不純物濃度が低くなっていることで、活性化が不十分なことがわかる。さらに、比較例２においては、シリコンウエハーの表面に付着したパーティクルが残っているため、全く活性化されていないことがわかる。
このように、１台目のレーザーと２台目のレーザーの合計の照射エネルギー密度が１．６Ｊ／ｃｍ2以上であっても、１台目のレーザーの照射エネルギー密度が１．０Ｊ／ｃｍ2未満であると、活性化が不十分であることがわかる。
次に、図７を用いて、１台目と２台目のレーザーの照射エネルギー密度が同じである場合について説明する。このようにすることで、レーザー照射装置から照射されるレーザーの条件を、１台目および２台目で変更する必要がなく、設定が容易である。図７において、実施例１ｂは、１台目および２台目のレーザーの照射エネルギー密度を１．７Ｊ／ｃｍ2として照射した場合の測定結果である。比較例３および比較例４は、１台目および２台目のレーザーの照射エネルギー密度を０．５Ｊ／ｃｍ2として照射した場合の測定結果である。なお、比較例３は、パーティクルが付着されていない領域を測定し、比較例４は、パーティクルが付着されている領域を測定した。
図７に示すように、実施例１ｂの場合、シリコンウエハーの表面にアブレーションが生じ、ウエハーの表面に付着していたパーティクルが吹き飛ぶことで、不純物濃度が濃くなっているため、十分な活性化が実現できていることがわかる。
一方、比較例３においては、照射エネルギー密度が小さく、不純物濃度が低くなっていることで、活性化が不十分なことがわかる。また、比較例４においては、シリコンウエハーの表面に付着したパーティクルが残っているため、全く活性化されていないことがわかる。
実施の形態１によれば、１台目のレーザーを照射することで、ウエハーの表面にアブレーションが生じ、ウエハーの表面に付着していたパーティクルを吹き飛ばすことができる。そして、２台目のレーザーによって不純物層を活性化する際に、パーティクルによる影響を受けず、照射むらを防ぐことができる。したがって、不純物層を正常に活性化することができるので、デバイス不良を防ぐことができる。また、１ｓｔパルスに対する２ｎｄパルスの遅延時間や、１ｓｔパルスと２ｎｄパルスの各照射エネルギー密度などを変えることにより、またレーザー照射装置の台数を増やすことにより、ボロンの拡散深さや濃度を調整することができる。
なお、実施の形態１においては、レーザー照射装置が２台の場合について示したが、これに限るものではない。例えば、３台以上のレーザー照射装置を用いても良い。この場合、１台目のレーザーの照射エネルギー密度が１．０Ｊ／ｃｍ2以上であり、２台目以降の全てのレーザーの照射エネルギー密度が０．６Ｊ／ｃｍ2以上であれば良い。
また、レーザー照射装置の台数やレーザー照射条件は、上述の範囲を満たしていれば、所望の特性が得られるように、ドーパントの拡散深さや活性化率に応じて、適宜、選択しても良い。
なお、上記のレーザー照射条件のうち、１ｓｔパルスに対する２ｎｄパルスの遅延時間を０ｎｓ以上１０００ｎｓ以下とするためには、２台のレーザー照射装置を用いるのが好適である。ただし、レーザーとして同一の種類のレーザーを照射する場合であって、レーザー光を１０００ｎｓ以下の間隔で連続して照射できれば、１台のレーザー照射装置でもよい。
（実施の形態２）
次に、実施の形態２においては、レーザーアニールによって、連続層を活性化させる方法について説明する。特に限定しないが、実施の形態２においては、ＦＳ型ＩＧＢＴを製造する場合を例にして説明する。
実施の形態２は、図１５に示すように、ウエハーの裏面側にリン（Ｐ+）およびボロン（Ｂ+）をこの順でそれぞれ注入してｎ+層１０ａおよびｐ+層８ａを形成した後、レーザーを２台使用してレーザーアニールを行うものである。このレーザーアニールによってｎ+層およびｐ+層を活性化して、図１６に示すｎ+バッファ層１０およびｐ+コレクタ層８をそれぞれ形成する。ここで、レーザーは、例えば全固体ＹＡＧ２ωレーザー（波長：５３２ｎｍ）を２台用いた。その他の工程およびレーザー照射条件などは、実施の形態１と同様のため説明を省略する。
（実施例２）
次に、実施の形態２に示す方法で連続層を活性化する例として、ＦＳ型ＩＧＢＴのｎバッファ層（ｎフィールドストップ層）とｐ+コレクタ層を形成する場合を想定する。まず、イオン注入工程において、ドーズ量１×１０12（ｃｍ-2）、加速電圧を７００ｋｅＶで、シリコンウエハーにリン（Ｐ+）をイオン注入する。続いて、ドーズ量１×１０15（ｃｍ-2）、加速電圧５０ｋｅＶで、シリコンウエハーにボロン（Ｂ+）をイオン注入する。その後、２台のレーザー照射装置を用いて、イオン注入面に、半値幅が１００ｎｓのＹＡＧ２ωパルスレーザーを４００ｎｓの遅延時間で照射する。このようにして得たシリコンウエハーの、レーザー照射面からの深さ方向の濃度プロファイルを広がり抵抗法により測定した結果を図８に示す。
図８において、実施例２は、１台目のレーザーの照射エネルギー密度を１．０Ｊ／ｃｍ2とし、２台目のレーザーの照射エネルギー密度を０．６Ｊ／ｃｍ2として照射した場合の測定結果である。比較例５および比較例６は、１台目のレーザーの照射エネルギー密度を０．７Ｊ／ｃｍ2とし、２台目のレーザーの照射エネルギー密度を０．９Ｊ／ｃｍ2として、照射した場合の測定結果である。なお、比較例５は、パーティクルが付着されていない領域を測定し、比較例６は、パーティクルが付着されている領域を測定した。
図８に示すように、実施例２においては、レーザー照射面から０．３μｍ程度の深さまで、ボロンが十分に拡散し、０．３μｍ程度の深さから０．８μｍ程度の深さまで、リンが十分に拡散していることがわかる。一方、比較例５においては、照射エネルギー密度が小さく、不純物濃度が低くなっていることで、活性化が不十分なことがわかる。さらに、リンがほとんど活性化されていないことがわかる。また、比較例６においては、シリコンウエハーの表面に付着したパーティクルが残っているため、ボロンおよびリンが全く活性化されていないことがわかる。
このように、連続層を活性化させる場合においても、単層を活性化させる場合と同様に、１台目のレーザーと２台目のレーザーの合計の照射エネルギー密度が１．６Ｊ／ｃｍ2以上であっても、１台目のレーザーの照射エネルギー密度が１．０Ｊ／ｃｍ2未満であると、活性化が不十分であることがわかる。
実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、ウエハーの表面からの深さが異なる連続層を活性化することができる。また、連続層を活性化する場合でも、１ｓｔパルスに対する２ｎｄパルスの遅延時間や、１ｓｔパルスと２ｎｄパルスの各照射エネルギー密度などを変えることにより、またレーザー照射装置の台数を増やすことにより、リンやボロンの拡散深さや濃度を調整することができる。
（実施の形態３）
実施の形態３は、実施の形態２において、全固体レーザーまたはエキシマレーザーを２台使用する代わりに、そのうちの２台目を、半導体レーザーとするものである。ここで、全固体レーザーやエキシマレーザーのシリコンに対する侵入長は、０．０１μｍ〜１μｍ程度である。これらのレーザーを照射することで、ウエハーの表面から比較的近い領域を、例えば１０００℃程度の高温に加熱し、活性化することができる。
具体的には、エキシマレーザーの侵入長が例えば０．１μｍ程度の場合、ウエハーの表面から０．１μｍ程度の領域が例えば１０００℃程度の高温に加熱される。そして、熱の拡散により、ウエハーの表面から、例えば０．５μｍ程度の領域まで活性化することができる。
一方、例えば、波長が７９４ｎｍ程度の半導体レーザーのシリコンに対する侵入長は、約１０μｍ程度である。このため、シリコンウエハーの裏面側から比較的深い領域を加熱し、活性化させることができる。
具体的には、半導体レーザーの侵入長が例えば１０μｍ程度の場合、この範囲が例えば５００℃程度の温度に加熱される。このように、半導体レーザーによる加熱は、エキシマレーザーなどによる加熱よりも温度が低いため、活性化できる領域は、ウエハーの表面から、例えば５．０μｍ程度である。
次に、エキシマレーザーと半導体レーザーとのエネルギー密度の有効領域について説明する。図９は、エキシマレーザーと半導体レーザーとのエネルギー密度の有効領域について示す説明図である。図９において、エキシマレーザーの照射エネルギー密度の有効領域は、ウエハーの表面のパーティクルを吹き飛ばし、パーティクルの吹き飛んだウエハーの表面層を活性化でき、かつウエハーの表面に加工跡を残さない大きさであれば良い。その理由は、２台目の半導体レーザーが、１台目のエキシマレーザーによって活性化するウエハーの表面から比較的近い領域の活性化に寄与しないためである。したがって、エキシマレーザーの照射エネルギー密度の有効領域５４は、１．２Ｊ／ｃｍ2以上１．４Ｊ／ｃｍ2以下であることが好ましい。また、半導体レーザーの照射エネルギー密度の有効領域６４は、例えば３．０Ｊ／ｃｍ2以上である。
ここで、半導体レーザーの照射エネルギー密度の有効領域６４の上限値は、ウエハーのおもて面側に影響を与えない大きさ、特におもて面側の例えばアルミニウム電極が溶ける温度（５００℃程度）に達しない大きさであれば良い。したがって、半導体レーザーの照射エネルギー密度の有効領域の上限値は、例えば３０Ｊ／ｃｍ2より大きくても良い。
（実施例３）
次に、実施の形態３に示す方法で連続層を活性化する例として、ＦＳ型ＩＧＢＴのｎバッファ層（ｎフィールドストップ層）とｐ+コレクタ層を形成する場合を想定する。まず、イオン注入工程において、ドーズ量１×１０12（ｃｍ-2）、加速電圧を７００ｋｅＶで、シリコンウエハーにリン（Ｐ+）をイオン注入する。続いて、ドーズ量１×１０15（ｃｍ-2）、加速電圧５０ｋｅＶで、シリコンウエハーにボロン（Ｂ+）をイオン注入する。その後、イオン注入面に、半値幅が１００ｎｓで波長が３０８ｎｍのＸｅＣｌパルスレーザーを照射し、４００ｎｓの遅延時間の後に、波長が７９４ｎｍの半導体レーザーを照射する。このようにして得たシリコンウエハーの、レーザー照射面からの深さ方向の濃度プロファイルを広がり抵抗法により測定した結果を図１０に示す。
図１０において、実施例３は、１台目のＸｅＣｌパルスレーザーの照射エネルギー密度を１．３Ｊ／ｃｍ2とし、２台目の半導体レーザーの照射エネルギー密度を４．０Ｊ／ｃｍ2として照射した場合の測定結果である。比較例７および比較例８は、１台目のＸｅＣｌパルスレーザーの照射エネルギー密度を０．８Ｊ／ｃｍ2とし、２台目の半導体レーザーの照射エネルギー密度を２．０Ｊ／ｃｍ2として照射した場合の測定結果である。なお、比較例７は、パーティクルが付着されていない領域を測定し、比較例８は、パーティクルが付着されている領域を測定した。
図１０に示すように、実施例３においては、レーザー照射面から０．３μｍ程度の深さまで、ボロンが十分に拡散し、０．３μｍ程度の深さから０．８μｍ程度の深さまで、リンが十分に拡散していることがわかる。一方、比較例７においては、照射エネルギー密度が小さく、不純物濃度が低くなっていることで、活性化が不十分なことがわかる。さらに、リンがほとんど活性化されていないことがわかる。また、比較例８においては、シリコンウエハーの表面に付着したパーティクルが残っているため、ボロンおよびリンが全く活性化されていないことがわかる。
実施の形態３によれば、実施の形態１または実施の形態２と同様の効果を得ることができる。また、実施の形態３によれば、ウエハーの表面から比較的深い領域を活性化する際にも適用することができる。
（実施の形態４）
実施の形態４は、実施の形態２において、全固体レーザーまたはエキシマレーザーを２台使用する代わりに、そのうちの１台目を、半導体レーザーとするものである。ここで、半導体レーザーは、ウエハーの表面に付着したパーティクルの影響を受けない。その理由は、例えば０．５μｍ以下のパーティクルがウエハーの表面に付着していても、ウエハーの表面から０．５μｍより深い領域の活性化には、ほとんどパーティクルが影響を及ぼさないからである。
なお、実施の形態４においては、レーザー照射装置を２台用いる場合、２台目の全固体レーザーまたはエキシマレーザーの照射エネルギー密度は、１．２Ｊ／ｃｍ2以上、かつウエハーの裏面側の表面のレーザーの照射箇所に加工跡が残らない大きさ以下であれば良い。その理由は、１台目の半導体レーザーが、２台目の全固体レーザーまたはエキシマレーザーによって活性化するウエハーの表面から比較的近い領域の活性化に寄与しないためである。
また、レーザー照射装置を３台以上用いる場合、２台目以降の全固体レーザーまたはエキシマレーザーの照射エネルギー密度は、２台目のレーザーが１．０Ｊ／ｃｍ2以上、かつウエハーの裏面側の表面のレーザーの照射箇所に加工跡が残らない大きさ以下であり、３台目以降のレーザーが、０．６Ｊ／ｃｍ2以上、かつウエハーの裏面側の表面のレーザーの照射箇所に加工跡が残らない大きさ以下であれば良い。その理由は、２台目のレーザーによってウエハー表面のパーティクルを除去し、３台目以降のレーザーで活性化を行うことができるためである。
なお、半導体レーザーは、パルス状のレーザーを照射する方法ではなく、レーザーを照射し続ける連続照射方法でも良い。その理由は、半導体レーザーを照射し続けていても、ウエハーの裏面側の表面のレーザーの照射箇所に加工跡が残らず、かつ照射した領域に対する加熱温度が低いため、ウエハーのおもて面側に影響を与えないためである。
実施の形態４によれば、実施の形態１〜実施の形態３と同様の効果を得ることができる。また、実施の形態４によれば、半導体レーザーを照射し、ウエハーの表面から比較的深い領域を活性化させている間に、ウエハーの表面のパーティクルを吹き飛ばすことができる。このため、連続層を活性化させる際に、レーザーアニールを行う時間を低減することができる。
なお、実施の形態２〜実施の形態４において、ウエハーの表面から比較的浅い領域を活性化させるための全固体レーザーまたはエキシマレーザーは、波長が１５０ｎｍ以上５５０ｎｍ以下であれば良い。その理由は、波長が１５０ｎｍ以上５５０ｎｍ以下であると、シリコンへの光の吸収によって、シリコンの表面から０．３μｍ以上１μｍ以下程度の深さの領域を活性化することができるためである。
また、実施の形態３または実施の形態４においては、波長が７９４ｎｍの半導体レーザーを用いたが、これに限るものではない。半導体レーザーは、所望の照射エネルギー密度が得られるものであれば、波長は適宜選択することができる。例えば、４５０ｎｍ以上９００ｎｍ以下の半導体レーザーであれば良い。特に、波長が８００ｎｍ以上９００ｎｍ以下の半導体レーザーは、出力の大きなレーザー光源が安価であるので、半導体装置の製造コストを低く抑えるのに有利である。
また、半導体レーザーは、波長がパルス状のレーザーの波長とは異なるものを用いると、パルス状のレーザーによって活性化される部分とは、ウエハーの表面からの距離が異なる部分を活性化させることができる。たとえば、波長が８００ｎｍ以上９００ｎｍ以下であると、シリコンへの光の吸収によって、シリコンの表面から５μｍ程度の深さの領域を活性化することができる。
なお、本発明においては、全固体レーザーとして、ＹＡＧ２ωレーザー以外に、ＹＡＧ２ωと基本波長が同程度（５３２ｎｍ）のＹＬＦ２ω、ＹＶＯ４（２ω）や、基本波長が３５５ｎｍ程度のＹＡＧ３ω、ＹＬＦ３ω、ＹＶＯ４（３ω）等のレーザーを用いても良い。また、エキシマレーザーとして、ＸｅＣｌ（波長：３０８ｎｍ）以外に、ＸｅＦ（波長：３５１ｎｍ）、ＫｒＦ（波長：２４８ｎｍ）、ＡｒＦ（波長：１９３ｎｍ）等のレーザーを用いても良い。また、本発明にかかるレーザーアニール法によって、ＦＳ型ＩＧＢＴや逆阻止ＩＧＢＴのｐ層の単層（コレクタ層）を活性化させても良い。また、本発明は、ＩＧＢＴに限らず、ＩＣやＭＯＳなどの半導体素子の製造にも適用できる。
以上のように、本発明にかかる半導体素子の製造方法は、デバイス厚の薄い半導体素子を製造するのに有用であり、特に、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるＩＧＢＴなどの電力用半導体素子の製造に適している。
２台のレーザー照射装置からそれぞれ照射されるパルス状のレーザーのパルス波形を示す説明図である。 ウエハーの表面の状態について示す説明図である。 全固体レーザーの照射エネルギー密度の有効領域について示す説明図である。 エキシマレーザーの照射エネルギー密度の有効領域について示す説明図である。 不純物濃度と、遅延時間と、の関係について示す説明図である。 実施の形態１により得られたシリコンウエハーの深さ方向の濃度プロファイルを示す図である。 実施の形態１により得られたシリコンウエハーの深さ方向の濃度プロファイルを示す図である。 実施の形態２により得られたシリコンウエハーの深さ方向の濃度プロファイルを示す図である。 エキシマレーザーと半導体レーザーとのエネルギー密度の有効領域について示す説明図である。 実施の形態３により得られたシリコンウエハーの深さ方向の濃度プロファイルを示す図である。 ＮＰＴ型ＩＧＢＴの断面構造の一例を示す図である。 ＦＳ型ＩＧＢＴの断面構造の一例を示す図である。 おもて面側プロセス終了後の断面図である。 基板研削プロセスの断面図である。 裏面イオン注入プロセスの断面図である。 裏面アニールプロセスの断面図である。 裏面電極膜形成プロセスの断面図である。 逆阻止ＩＧＢＴの断面構造の一例を示す図である。 従来のレーザーアニールにおける問題点について示す説明図である。 従来のレーザーアニールにおける問題点について示す説明図である。
符号の説明
１ ウエハー
８ ｐ+コレクタ層
２０ パーティクル
２１ パーティクルが付着していた領域

Claims (12)

  1. ドーパントがイオン注入された半導体の表面に、照射エネルギー密度が１．０Ｊ／ｃｍ2以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射して、前記半導体の表面に付着したパーティクルを除去する第１照射工程と、
    前記第１照射工程の後に、前記半導体の表面に、照射エネルギー密度が前記半導体中のドーパントが注入された不純物層を活性化するために必要な大きさ以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射して、前記不純物層を活性化する第２照射工程と、
    を含み、
    前記第２照射工程によって照射される前記パルス状のレーザーの照射エネルギー密度は、前記第１照射工程によって照射される前記パルス状のレーザーの照射エネルギー密度よりも小さく、
    前記半導体中のドーパントが注入された不純物層を活性化するために必要な照射エネルギー密度は０．６Ｊ／ｃｍ 2 以上であることを特徴とする半導体素子の製造方法。
  2. 前記第１照射工程によって照射される前記パルス状のレーザーと、前記第２照射工程によって照射される前記パルス状のレーザーとの遅延時間が、０ｎｓ以上１０００ｎｓ以下であることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記第２照射工程の後に、少なくとも１回以上、前記半導体の表面に、照射エネルギー密度が前記半導体中のドーパントが注入された不純物層を活性化するために必要な大きさ以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射する第３照射工程をさらに含むことを特徴とする請求項１または２に記載の半導体素子の製造方法。
  4. 前記パルス状のレーザーが全固体レーザーまたはエキシマレーザーであることを特徴とする請求項１〜３のいずれか一つに記載の半導体素子の製造方法。
  5. 前記半導体中のドーパントが注入された不純物層が単一の不純物層であることを特徴とする請求項１〜４のいずれか一つに記載の半導体素子の製造方法。
  6. 前記半導体中のドーパントが注入された不純物層が同一導電型もしくは異なる導電型の複数の不純物層からなる連続層であることを特徴とする請求項１〜４のいずれか一つに記載の半導体素子の製造方法。
  7. ドーパントがイオン注入された半導体の表面に、半導体レーザーを照射して、不純物層を活性化する第１照射工程と、
    前記第１照射工程の後に、前記半導体の表面に、照射エネルギー密度が１．０Ｊ／ｃｍ 2 以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射して、前記半導体の表面に付着したパーティクルを除去する第２照射工程と、
    前記第２照射工程の後に、前記半導体の表面に、照射エネルギー密度が前記半導体中のドーパントが注入された不純物層を活性化するために必要な大きさ以上、かつ前記半導体の表面のレーザー照射領域に加工跡が残らない大きさ以下のパルス状のレーザーを照射して、前記第１照射工程によって活性化された領域よりも浅い領域の不純物層を活性化する第３照射工程と、
    を含み、
    前記第３照射工程によって照射される前記パルス状のレーザーの照射エネルギー密度は、前記第２照射工程によって照射される前記パルス状のレーザーの照射エネルギー密度よりも小さく、
    前記半導体中のドーパントが注入された不純物層を活性化するために必要な照射エネルギー密度は０．６Ｊ／ｃｍ 2 以上であることを特徴とする半導体素子の製造方法。
  8. 前記第２照射工程によって照射される前記パルス状のレーザーと、前記第３照射工程によって照射される前記パルス状のレーザーとの遅延時間が、０ｎｓ以上１０００ｎｓ以下であることを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記パルス状のレーザーが全固体レーザーまたはエキシマレーザーであることを特徴とする請求項７または８に記載の半導体素子の製造方法。
  10. 前記パルス状のレーザーの波長が１５０ｎｍ以上５５０ｎｍ以下であり、前記半導体レーザーの波長が前記パルス状のレーザーの波長とは異なる波長であることを特徴とする請求項７〜９のいずれか一つに記載の半導体素子の製造方法。
  11. 前記パルス状のレーザーが全固体レーザーであり、前記半導体の表面のレーザー照射領域に加工跡が残らない大きさが４．０Ｊ／ｃｍ 2 であることを特徴とする請求項１〜１０のいずれか一つに記載の半導体素子の製造方法。
  12. 前記パルス状のレーザーがエキシマレーザーであり、前記半導体の表面のレーザー照射領域に加工跡が残らない大きさが１．４Ｊ／ｃｍ 2 であることを特徴とする請求項１〜１０のいずれか一つに記載の半導体素子の製造方法。
JP2008316134A 2008-12-11 2008-12-11 半導体素子の製造方法 Active JP5668270B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008316134A JP5668270B2 (ja) 2008-12-11 2008-12-11 半導体素子の製造方法
US12/636,383 US8420512B2 (en) 2008-12-11 2009-12-11 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008316134A JP5668270B2 (ja) 2008-12-11 2008-12-11 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2010141136A JP2010141136A (ja) 2010-06-24
JP5668270B2 true JP5668270B2 (ja) 2015-02-12

Family

ID=42311976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008316134A Active JP5668270B2 (ja) 2008-12-11 2008-12-11 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US8420512B2 (ja)
JP (1) JP5668270B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9498845B2 (en) * 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
US8853009B2 (en) 2011-01-18 2014-10-07 Fuji Electric Co., Ltd. Method for manufacturing reverse-blocking semiconductor element
JP5811829B2 (ja) * 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
JP5700025B2 (ja) 2012-11-27 2015-04-15 トヨタ自動車株式会社 半導体装置とその製造方法
CN103050401B (zh) * 2012-12-11 2015-06-03 上海华虹宏力半导体制造有限公司 Igbt器件的背面工艺方法
JP6320799B2 (ja) * 2014-03-07 2018-05-09 住友重機械工業株式会社 半導体装置の製造方法
US9704712B1 (en) * 2015-12-30 2017-07-11 Infineon Technologies Ag Method of making a semiconductor device formed by thermal annealing
CN107452619B (zh) * 2016-05-31 2020-10-16 上海微电子装备（集团）股份有限公司 一种igbt硅片背面退火方法及激光退火***
KR102566170B1 (ko) * 2016-09-12 2023-08-10 삼성전자주식회사 웨이퍼 타공 장치

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3612009B2 (ja) 1992-12-04 2005-01-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
JP3106040B2 (ja) * 1993-07-13 2000-11-06 理化学研究所 基板表面のドライ・クリーニング・システム
JP3259156B2 (ja) * 1995-02-01 2002-02-25 松下電工株式会社 回路基板の表面処理方法
JP3175002B2 (ja) 1997-05-07 2001-06-11 住友重機械工業株式会社 レーザアニーリング装置
JP2002043269A (ja) 2000-07-31 2002-02-08 Japan Steel Works Ltd:The レーザクリーニング処理の終了判定装置及び方法
JP3776820B2 (ja) 2001-05-19 2006-05-17 アイエムティ株式会社 レーザーを用いる乾式表面クリーニング装置
JP4967205B2 (ja) 2001-08-09 2012-07-04 富士電機株式会社 半導体装置の製造方法
KR100348701B1 (ko) 2001-12-07 2002-08-13 주식회사 아이엠티 건식 표면 클리닝 장치
JP3620528B2 (ja) 2001-12-12 2005-02-16 株式会社デンソー 半導体装置の製造方法
DE10256985B4 (de) * 2001-12-12 2013-01-10 Denso Corporation Verfahren zur Herstellung eines Leistungshalbleiterbauelements
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
JP4043865B2 (ja) 2002-07-05 2008-02-06 住友重機械工業株式会社 レーザ照射を用いた半導体装置の製造方法
JP4360077B2 (ja) 2002-10-16 2009-11-11 富士電機デバイステクノロジー株式会社 半導体素子の製造方法
JP2004140239A (ja) 2002-10-18 2004-05-13 Dainippon Screen Mfg Co Ltd 薄膜除去装置および薄膜除去方法
JP2004253527A (ja) 2003-02-19 2004-09-09 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2004273771A (ja) 2003-03-10 2004-09-30 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP4590880B2 (ja) 2003-06-24 2010-12-01 富士電機システムズ株式会社 半導体素子の製造方法
DE102004030268B4 (de) * 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
JP4171399B2 (ja) * 2003-10-30 2008-10-22 住友重機械工業株式会社 レーザ照射装置
JP4857578B2 (ja) * 2005-03-28 2012-01-18 富士電機株式会社 半導体装置の製造方法
US7776672B2 (en) * 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344909A (ja) * 2005-06-10 2006-12-21 Sumitomo Heavy Ind Ltd レーザ照射装置及び半導体装置の製造方法
JP2006351659A (ja) 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
JP2007111682A (ja) 2005-10-24 2007-05-10 Sony Corp 洗浄方法及び洗浄装置
JP5201305B2 (ja) * 2006-07-03 2013-06-05 富士電機株式会社 半導体装置の製造方法
JP2008041868A (ja) * 2006-08-04 2008-02-21 Sumitomo Heavy Ind Ltd 不純物活性化方法及びレーザ照射装置
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus

Also Published As

Publication number Publication date
US8420512B2 (en) 2013-04-16
US20100173476A1 (en) 2010-07-08
JP2010141136A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP5703536B2 (ja) 半導体素子の製造方法
JP5668270B2 (ja) 半導体素子の製造方法
JP4590880B2 (ja) 半導体素子の製造方法
JP5365009B2 (ja) 半導体装置およびその製造方法
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
WO2011096326A1 (ja) 半導体素子の製造方法および半導体素子の製造装置
US20110124160A1 (en) Semiconductor device and method of producing the same
JP5556431B2 (ja) 半導体装置の製造方法
JP5915756B2 (ja) 半導体装置および半導体装置の製造方法
US7135387B2 (en) Method of manufacturing semiconductor element
JP2010212530A (ja) 半導体素子の製造方法
JP5839768B2 (ja) 半導体装置の製造方法
JP5034153B2 (ja) 半導体素子の製造方法
JP4770140B2 (ja) 半導体素子の製造方法
JP5201305B2 (ja) 半導体装置の製造方法
JP2008270243A (ja) 半導体デバイスの製造方法
JP3960174B2 (ja) 半導体装置の製造方法
JP2008103562A (ja) 半導体装置の製造方法
JP5857575B2 (ja) 半導体装置の製造方法
JP2010153929A (ja) 半導体素子の製造方法および半導体素子の製造装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141201

R150 Certificate of patent or registration of utility model

Ref document number: 5668270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250