JP4595345B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4595345B2 JP4595345B2 JP2004045725A JP2004045725A JP4595345B2 JP 4595345 B2 JP4595345 B2 JP 4595345B2 JP 2004045725 A JP2004045725 A JP 2004045725A JP 2004045725 A JP2004045725 A JP 2004045725A JP 4595345 B2 JP4595345 B2 JP 4595345B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- forming
- trench
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
第1の形態に係る半導体装置100は,図1の断面図に示す構造を有している。なお,本明細書においては,出発基板と,出発基板上にエピタキシャル成長により形成した単結晶シリコンの部分とを合わせた全体を半導体基板と呼ぶこととする。
以下,第2の形態の製造方法について,図4を基に説明する。第2の形態では,ゲート酸化膜21との接着層として機能するシリコン膜を,一旦非晶質となるように形成し,その後の活性化アニール処理等によって多結晶化する。この点,始めから多結晶のシリコン膜221Pを形成した第1の形態と異なる。なお,本形態の製造方法では,まず,図2で示した工程を行う。そのため,図2(C)で示したようにゲートトレンチ20の側壁に酸化膜21が形成された段階から説明する。
半導体基板の上面からトレンチ部を形成するトレンチ部形成工程と,
前記トレンチ部形成工程にてトレンチ部を形成した後に,そのトレンチ部の壁面に絶縁膜を形成する絶縁膜形成工程と,
前記絶縁膜形成工程にて絶縁膜を形成した後に,不純物を添加しつつ非晶質の第1のシリコン膜を形成し,その後に多結晶化することで多結晶の第1のシリコン膜を形成する第1シリコン膜形成工程と,
前記第1シリコン膜形成工程にて第1のシリコン膜を形成した後に,その第1のシリコン膜上に非晶質の第2のシリコン膜を形成する第2シリコン膜形成工程と,
前記第2シリコン膜形成工程にて非晶質の第2のシリコン膜を形成した後に,その第2シリコン膜を多結晶化する多結晶化工程を含むことを特徴とする半導体装置の製造方法。
第1シリコン膜形成工程では,トレンチ部の開口部の幅の半分の長さよりも薄い膜厚となるように第1のシリコン膜を形成することを特徴とする半導体装置の製造方法。
21 ゲート酸化膜(絶縁膜)
22 ゲート電極(トレンチ型電極)
221P 多結晶のシリコン膜(第1のシリコン膜)
222A 非晶質のシリコン膜(第2のシリコン膜)
100 半導体装置
Claims (5)
- トレンチ型電極構造を有する半導体装置の製造方法において,
半導体基板の上面からトレンチ部を形成するトレンチ部形成工程と,
前記トレンチ部形成工程にてトレンチ部を形成した後に,そのトレンチ部の壁面に絶縁膜を形成する絶縁膜形成工程と,
前記絶縁膜形成工程にて絶縁膜を形成した後に,その絶縁膜上に,不純物が添加された多結晶の第1のシリコン膜を形成する第1シリコン膜形成工程と,
前記第1シリコン膜形成工程にて第1のシリコン膜を形成した後に,その第1のシリコン膜上に,第1のシリコン膜よりも不純物濃度が高い非晶質の第2のシリコン膜を形成する第2シリコン膜形成工程と,
前記第2シリコン膜形成工程にて非晶質の第2のシリコン膜を形成した後に,その第2のシリコン膜を多結晶化する多結晶化工程を含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載する半導体装置の製造方法において,
前記第1シリコン膜形成工程では,不純物が添加された非晶質のシリコン膜を形成し,その後の熱処理によって多結晶化した第1のシリコン膜を成膜することを特徴とする半導体装置の製造方法。 - 請求項1または請求項2に記載する半導体装置の製造方法において,
前記多結晶化工程では,活性化アニール処理を行うことを特徴とするとする半導体装置の製造方法。 - 請求項1から請求項3のいずれか1つに記載する半導体装置の製造方法において,
第1シリコン膜形成工程では,トレンチ部の開口部の幅の半分の長さよりも薄い膜厚となるように第1のシリコン膜を形成することを特徴とする半導体装置の製造方法。 - トレンチ型電極構造を有する半導体装置の製造方法において,
半導体基板の上面からトレンチ部を形成するトレンチ部形成工程と,
前記トレンチ部形成工程にてトレンチ部を形成した後に,そのトレンチ部の壁面に絶縁膜を形成する絶縁膜形成工程と,
前記絶縁膜形成工程にて絶縁膜を形成した後に,その絶縁膜上に,不純物が添加された非晶質のシリコン膜を形成し,その後の熱処理によって多結晶化した第1のシリコン膜を形成する第1シリコン膜形成工程と,
前記第1シリコン膜形成工程にて第1のシリコン膜を形成した後に,その第1のシリコン膜上に,不純物が添加された非晶質の第2のシリコン膜を形成する第2シリコン膜形成工程と,
前記第2シリコン膜形成工程にて非晶質の第2のシリコン膜を形成した後に,その第2のシリコン膜を多結晶化する多結晶化工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004045725A JP4595345B2 (ja) | 2004-02-23 | 2004-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004045725A JP4595345B2 (ja) | 2004-02-23 | 2004-02-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005236160A JP2005236160A (ja) | 2005-09-02 |
JP4595345B2 true JP4595345B2 (ja) | 2010-12-08 |
Family
ID=35018767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004045725A Expired - Fee Related JP4595345B2 (ja) | 2004-02-23 | 2004-02-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4595345B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107017167A (zh) * | 2017-03-01 | 2017-08-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180310A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 半導体装置 |
KR100779402B1 (ko) | 2006-08-29 | 2007-11-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
TWI354334B (en) * | 2006-09-29 | 2011-12-11 | Hynix Semiconductor Inc | Semiconductor device with bulb-type recessed chann |
JP5785952B2 (ja) | 2010-11-25 | 2015-09-30 | 株式会社ブリヂストン | ゴムクローラ |
JP5864360B2 (ja) * | 2011-06-30 | 2016-02-17 | 東京エレクトロン株式会社 | シリコン膜の形成方法およびその形成装置 |
JP5811829B2 (ja) * | 2011-12-22 | 2015-11-11 | 住友電気工業株式会社 | 半導体装置の製造方法 |
CN104163398B (zh) * | 2013-05-17 | 2017-02-08 | 无锡华润上华半导体有限公司 | 半导体器件中深槽的填充结构及其填充方法 |
US20160020094A1 (en) * | 2014-07-18 | 2016-01-21 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
KR102606653B1 (ko) * | 2017-03-31 | 2023-11-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 고종횡비 트렌치들을 비정질 실리콘 막으로 갭충전하기 위한 2-단계 프로세스 |
CN108962903B (zh) * | 2018-09-19 | 2024-02-02 | 长江存储科技有限责任公司 | 半导体结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141304A (ja) * | 2000-11-06 | 2002-05-17 | Denso Corp | 半導体装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335585A (ja) * | 1992-06-03 | 1993-12-17 | Fuji Electric Co Ltd | 絶縁ゲート型電力用半導体素子の製造方法 |
JP3431467B2 (ja) * | 1997-09-17 | 2003-07-28 | 株式会社東芝 | 高耐圧半導体装置 |
-
2004
- 2004-02-23 JP JP2004045725A patent/JP4595345B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141304A (ja) * | 2000-11-06 | 2002-05-17 | Denso Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107017167A (zh) * | 2017-03-01 | 2017-08-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005236160A (ja) | 2005-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3544833B2 (ja) | 半導体装置及びその製造方法 | |
US7553717B2 (en) | Recess etch for epitaxial SiGe | |
JP5756996B2 (ja) | マルチゲートトランジスタおよび形成する方法 | |
US9490364B2 (en) | Semiconductor transistor having a stressed channel | |
US6362065B1 (en) | Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer | |
JP5774261B2 (ja) | 炭化シリコン自己整合エピタキシャルmosfetおよびその製造方法 | |
US10304930B2 (en) | Semiconductor device implanted with arsenic and nitrogen | |
KR20090118935A (ko) | 다층 소스/드레인 스트레서 | |
JPH11354537A (ja) | エピタキシャルベ―スをもつたて形バイポ―ラトランジスタの真性コレクタの選択ド―ピングを行う方法 | |
TW200539323A (en) | Polycrystalline SiGe junctions for advanced devices | |
JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4595345B2 (ja) | 半導体装置の製造方法 | |
JP2004095639A (ja) | 半導体装置及びその製造方法 | |
JPS6050920A (ja) | 半導体装置の製造方法 | |
US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
US20150162444A1 (en) | Transistor device and fabrication method | |
US20050121704A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2011091125A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2010103260A (ja) | 電力制御用半導体装置の製造方法 | |
JP6125568B2 (ja) | 半導体用の最適化層 | |
US8349698B2 (en) | Integrated semiconductor device and method of manufacturing the same | |
JP2000091561A (ja) | 半導体装置およびその製造方法 | |
TW201310546A (zh) | 半導體裝置之製造方法 | |
JP4500598B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
JP4447377B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |