JP5751113B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5751113B2 JP5751113B2 JP2011211941A JP2011211941A JP5751113B2 JP 5751113 B2 JP5751113 B2 JP 5751113B2 JP 2011211941 A JP2011211941 A JP 2011211941A JP 2011211941 A JP2011211941 A JP 2011211941A JP 5751113 B2 JP5751113 B2 JP 5751113B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- collector layer
- semiconductor device
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 107
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 105
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 66
- 238000000034 method Methods 0.000 title claims description 62
- 210000000746 body region Anatomy 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 181
- 238000000137 annealing Methods 0.000 description 22
- 230000003647 oxidation Effects 0.000 description 18
- 238000007254 oxidation reaction Methods 0.000 description 18
- 230000004913 activation Effects 0.000 description 17
- 239000011241 protective layer Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 14
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- -1 for example Chemical compound 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Description
本発明は炭化珪素半導体装置の製造方法に関し、特にｐ型を有するコレクタ層を含む炭化珪素半導体装置の製造方法に関するものである。
たとえば文献：Qingchun Zhang et al., "9 kV 4H-SiC IGBTs with 88 mΩ・cm2 of Rdiff,on ", Mater. Sci. Forum Vols. 556-557 (2007), pp. 771-774（非特許文献１）によれば、ｎ型を有する４Ｈ−ＳｉＣ基板（ポリタイプ４Ｈの炭化珪素基板）を用いたｐチャネル型ＩＧＢＴ（Insulated Gate Bipolar Transistor）が開示されている。また、ｎチャネル型ではなくｐチャネル型のＩＧＢＴが採用された理由として、ｎチャネル型ＩＧＢＴに必要な、高品質、低抵抗のｐ−ＳｉＣ基板が不足していることが挙げられている。
Qingchun Zhang et al., "9 kV 4H-SiC IGBTs with 88 mΩ・cm2 of Rdiff,on", Mater. Sci. Forum Vols. 556-557 (2007), pp. 771-774
上記のように、ｎチャネル型ＩＧＢＴを製造するためのｐ型ＳｉＣ基板、特に電力用半導体装置に適した４Ｈ−ＳｉＣ基板は、十分な特性を有するものを準備することが困難である。この理由は、ｐ型４Ｈ−ＳｉＣのバルク成長が難しく、成長中に結晶性などに問題が生じやすいためである。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ｐ型ではなくｎ型のＳｉＣ基板を用いた工程から開始し得る、ｎチャネル型ＩＧＢＴの製造方法を提供することである。
本発明の一の局面に従う炭化珪素半導体装置の製造方法は、次の工程を有する。ｎ型を有する炭化珪素基板の上に、炭化珪素基板に面する底面側と底面側と反対の上面側とを有し、ｐ型を有するコレクタ層が形成される。コレクタ層の上面側の上に、ｎ型を有するドリフト層が形成される。ドリフト層の上に設けられｐ型を有するボディ領域と、ボディ領域によってドリフト層から隔てられるようにボディ領域の上に設けられｎ型を有するエミッタ領域とが形成される。ドリフト層とエミッタ領域とをつなぐようにボディ領域の上にゲート絶縁膜が形成される。ゲート絶縁膜の上にゲート電極が形成される。炭化珪素基板を除去することによってコレクタ層の底面側が露出される。
この製造方法によれば、ｎ型を有する炭化珪素基板を用いて、ｎ型を有するドリフト層と、ｐ型を有するコレクタ層とを含む半導体装置を得ることができる。具体的には、ｎ型を有する炭化珪素基板を用いて、ｎチャネル型ＩＧＢＴを得ることができる。
上記一の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、ゲート電極を形成する工程の前に行われる。これにより、ゲート電極、またはその上方に設けられ得るエミッタ配線などの配線に、コレクタ層の底面側を露出する工程に起因してダメージが生じることを、避けることができる。
上記一の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、ゲート絶縁膜を形成する工程の前に行われる。これにより、ゲート絶縁膜に、コレクタ層の底面側を露出する工程に起因してダメージが生じることを、避けることができる。
上記一の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、コレクタ層の底面側の一部を除去する工程を含む。これにより、工程ばらつきが存在しても、コレクタ層の底面側がより確実に露出される。
上記一の局面に従う製造方法において好ましくは、コレクタ層を形成する工程は、炭化珪素を厚さ１０μｍ以上堆積することによって行われる。これにより、コレクタ層の一部を除去する工程に起因したコレクタ層の厚さの減少を考慮したコレクタ層の形成が行われる。
上記一の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、コレクタ層が厚さ５μｍ以上残存するように行われる。これにより、コレクタ層の厚さのばらつきを抑制することができ、またパンチスルーの発生を抑制することができる。
上記一の局面に従う製造方法において好ましくは、コレクタ層を形成する工程は、濃度１×１０17ｃｍ3以上１×１０21ｃｍ3以下のアクセプタ不純物を含有する炭化珪素を堆積することによって行われる。これにより、コレクタ層とその上に形成される電極（コレクタ電極）との間のオーミック抵抗を小さくすることができる。
本発明の他の局面に従う炭化珪素半導体装置の製造方法は、次の工程を有する。ｎ型を有する炭化珪素基板の上に、炭化珪素基板に面する底面側と底面側と反対の上面側とを有し、ｎ型を有するドリフト層が形成される。炭化珪素基板を除去することによってドリフト層の底面側が露出される。ドリフト層の底面側の上に、ｐ型を有するコレクタ層が形成される。コレクタ層を形成する工程の後に、ドリフト層の上面側の上に設けられｐ型を有するボディ領域と、ボディ領域によってドリフト層から隔てられるようにボディ領域の上に設けられｎ型を有するエミッタ領域とが形成される。ドリフト層とエミッタ領域とをつなぐようにボディ領域の上にゲート絶縁膜が形成される。ゲート絶縁膜の上にゲート電極が形成される。
この製造方法によれば、ｎ型を有する炭化珪素基板を用いて、ｎ型を有するドリフト層と、ｐ型を有するコレクタ層とを含む半導体装置を得ることができる。具体的には、ｎ型を有する炭化珪素基板を用いて、ｎチャネル型ＩＧＢＴを得ることができる。
上記他の局面に従う製造方法において好ましくは、コレクタ層を形成する工程は、ドリフト層の底面側の上におけるエピタキシャル成長によって行われる。これにより炭化珪素半導体装置に、エピタキシャル成長によって形成されたコレクタ層を設けることができる。
上記他の局面に従う製造方法において好ましくは、コレクタ層を形成する工程は、ドリフト層の底面側の上へ不純物を注入することによって行われる。これにより炭化珪素半導体装置に、不純物注入によって形成されたコレクタ層を設けることができる。
より好ましくは、コレクタ層を形成する工程の後に、コレクタ層中の不純物を活性化するための活性化アニールが行われる。また活性化アニールを行う工程の後に、コレクタ層に対して犠牲酸化が行われる。これにより、活性化アニールに起因して生じたコレクタ層上のダメージを、犠牲酸化によって除去することができる。
さらに好ましくは、活性化アニールを行う工程の前にコレクタ層の上に保護層が形成される。また活性化アニールを行う工程の後に、酸化によって保護層が除去される。これにより、活性化アニールに起因したコレクタ層上へのダメージを抑制することができる。またコレクタ層上における犠牲酸化が行われる場合、保護層の酸化による除去に引き続いてコレクタ層を犠牲酸化することができるので、工程を簡素化することができる。
さらに好ましくは保護層はカーボン層である。これにより、保護層の材料を、容易に酸化され得るものとすることができる。
上記他の局面に従う製造方法において好ましくは、ドリフト層の底面側を露出する工程は、ドリフト層の底面側の一部を除去する工程を含む。これにより、工程ばらつきが存在しても、ドリフト層の底面側をより確実に露出することができる。
上記他の局面に従う製造方法において好ましくは、コレクタ層の底面側を露出する工程は、ドリフト層が厚さ７５μｍ以上残存するように行われる。これにより、炭化珪素半導体装置の耐圧を十分に確保することができ、またドリフト層が、それのみでハンドリングされ得るのに十分な厚さを有することができる。
上記のように本発明によれば、ｎ型を有する炭化珪素基板を用いて、ｎチャネル型ＩＧＢＴを得ることができる。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
図１に示すように、本実施の形態の炭化珪素半導体装置１００ｅは、プレーナゲート構造を有するｎチャネル型ＩＧＢＴである。炭化珪素半導体装置１００ｅは、コレクタ層１０１ｅと、ドリフト層１０２と、ボディ領域１０３と、エミッタ領域１０４と、ｐ+領域１０５と、ゲート絶縁膜１０８と、ゲート電極１０９と、層間絶縁膜１１０と、エミッタコンタクト電極１１２と、エミッタ配線１１３と、コレクタ電極１１４とを有する。
図１に示すように、本実施の形態の炭化珪素半導体装置１００ｅは、プレーナゲート構造を有するｎチャネル型ＩＧＢＴである。炭化珪素半導体装置１００ｅは、コレクタ層１０１ｅと、ドリフト層１０２と、ボディ領域１０３と、エミッタ領域１０４と、ｐ+領域１０５と、ゲート絶縁膜１０８と、ゲート電極１０９と、層間絶縁膜１１０と、エミッタコンタクト電極１１２と、エミッタ配線１１３と、コレクタ電極１１４とを有する。
コレクタ層１０１ｅ、ドリフト層１０２、ボディ領域１０３、エミッタ領域１０４、ｐ+領域１０５の各々は、炭化珪素（ＳｉＣ）から作られており、好ましくはその結晶構造がポリタイプ４Ｈを有する。コレクタ層１０１ｅ、ボディ領域１０３およびｐ+領域１０５の各々はｐ型を有し、ドリフト層１０２およびエミッタ領域１０４の各々はｎ型を有する。エミッタ領域１０４の不純物濃度はドリフト層１０２の不純物濃度よりも高い。ｐ+領域１０５の不純物濃度はボディ領域１０３の不純物濃度よりも高い。ｐ型を付与するためのアクセプタ不純物は、たとえばアルミニウム（Ａｌ）または硼素（Ｂ）である。ｎ型を付与するためのドナー不純物は、たとえば窒素（Ｎ）またはリン（Ｐ）である。コレクタ層１０１ｅが有するアクセプタ型不純物はコレクタ層１０１ｅのエピタキシャル成長時に導入されたものであり、アクセプタ不純物濃度は、好ましくは１×１０17ｃｍ3以上１×１０21ｃｍ3以下であり、より好ましくは１×１０19ｃｍ3以上１×１０20ｃｍ3以下である。
コレクタ層１０１ｅは、底面側１０１Ｂと底面側１０１Ｂと反対の上面側１０１Ｔとを有する。コレクタ層１０１ｅの厚さは、好ましくは５μｍ以上である。ドリフト層１０２は、コレクタ層１０１ｅの上面側１０１Ｔの上に設けられている。ドリフト層１０２の厚さは、好ましくは７５μｍ以上である。ボディ領域１０３は、ドリフト層１０２の上に設けられている。エミッタ領域１０４は、ボディ領域１０３によってドリフト層１０２から隔てられるようにボディ領域１０３の上に設けられている。ｐ+領域１０５は、エミッタ領域１０４と接するようにボディ領域１０３の上に設けられている。
ゲート絶縁膜１０８は、ドリフト層１０２とエミッタ領域１０４とをつなぐようにボディ領域１０３の上に設けられている。ボディ領域１０３の、ゲート絶縁膜１０８に対向する面（図中、上面）の面方位は、好ましくは｛０−３３−８｝であり、より好ましくは（０−３３−８）である。ゲート絶縁膜１０８は、好ましくは酸化膜であり、たとえば酸化珪素膜である。ゲート電極１０９は、ゲート絶縁膜１０８の上に設けられている。ゲート電極１０９は、導電体から作られており、たとえば、不純物が添加されたポリシリコン、またはＡｌから作られている。
エミッタコンタクト電極１１２はエミッタ領域１０４およびｐ+領域１０５の各々の上に設けられている。エミッタコンタクト電極１１２は、エミッタ領域１０４およびｐ+領域１０５の各々にオーミックに接続された電極であり、好ましくはシリサイドから作られており、たとえばニッケルシリサイドから作られている。エミッタ配線１１３は、エミッタコンタクト電極１１２および層間絶縁膜１１０の各々の上に設けられている。層間絶縁膜１１０は、ゲート電極１０９とエミッタ配線１１３との間を電気的に絶縁するように設けられている。層間絶縁膜１１０は、たとえば酸化珪素膜である。
コレクタ電極１１４はコレクタ層１０１ｅの底面側１０１Ｂの上に設けられている。コレクタ電極１１４は、コレクタ層１０１ｅにオーミックに接続された電極であり、好ましくはシリサイドから作られており、たとえばニッケルシリサイドから作られている。
次に、炭化珪素半導体装置１００ｅのＩＧＢＴとしての動作を説明する。ゲート電極１０９に印加された正電圧が閾値を超えると、ボディ領域１０３のうち、ゲート絶縁膜１０８を介してゲート電極１０９と対向する領域（チャネル領域）に反転層が形成される。これによりエミッタ領域１０４とドリフト層１０２とが電気的に接続される。よって、エミッタ領域１０４からドリフト層１０２へ電子が供給される。これに対応してコレクタ層１０１ｅからドリフト層１０２に正孔が供給される。この結果、ドリフト層１０２において伝導度変調が生じ、これにより、ドリフト層１０２の抵抗率が顕著に低下する。これによりエミッタコンタクト電極１１２とコレクタ電極１１４との間の電気抵抗が顕著に低下する。すなわちＩＧＢＴがオン状態となる。一方、ゲート電極１０９に印加される正電圧が閾値以下の場合、上記チャネル領域に反転層が形成されないためＩＧＢＴはオフ状態となる。
図２に示すように、炭化珪素半導体装置１００ｅの製造方法は、おおよそステップＳ１０１〜１０６（図２）によって行われる。製造方法の詳細について、以下に説明する。
図３に示すように、ｎ型を有する炭化珪素基板９０が準備される。炭化珪素基板９０の主面（図中、上面）の面方位は、好ましくは｛０−３３−８｝であり、より好ましくは（０−３３−８）である。次にこの主面上に、ｐ型を有するコレクタ層１０１ｅがエピタキシャル成長によって形成される（図２：ステップＳ１０１）。このエピタキシャル成長は、好ましくは、コレクタ層１０１ｅのアクセプタ型不純物濃度が１×１０17ｃｍ3以上１×１０21ｃｍ3以下となるように行われ、より好ましくは１×１０19ｃｍ3以上１×１０20ｃｍ3以下となるように行われる。そのようなエピタキシャル成長は、たとえばＣＶＤ（Chemical Vapor Deposition）法によって行い得る。コレクタ層１０１ｅの形成は、好ましくは、炭化珪素を厚さ１０μｍ以上堆積することによって行われる。
図４に示すように、コレクタ層１０１ｅの上面側１０１Ｔの上に、ｎ型を有するドリフト層１０２がエピタキシャル成長によって形成される（図２：ステップＳ１０２）。
図５に示すように、ドリフト層１０２の上に設けられｐ型を有するボディ領域１０３と、ボディ領域１０３によってドリフト層１０２から隔てられるようにボディ領域１０３の上に設けられｎ型を有するエミッタ領域１０４とが形成される（図２：ステップＳ１０３）。またボディ領域１０３の上にｐ+領域１０５が形成される。ボディ領域１０３、エミッタ領域１０４およびｐ+領域１０５の各々は、イオン注入によって形成され得る。
図６に示すように、ドリフト層１０２、ボディ領域１０３、エミッタ領域１０４およびｐ+領域１０５によって構成される表面（図中、上面）上に、保護層９１が形成される。保護層９１は、好ましくは容易に酸化され得る材料からなり、たとえばカーボン層である。次に、上記イオン注入によって注入された不純物を活性化するための活性化アニールが行われる。たとえば、アルゴンなどの不活性ガス雰囲気中において１７００℃で３０分間の加熱が行われる。次に保護層９１が除去される。保護層９１の除去は、たとえば保護層９１の酸化によって行い得る。
図７および図８に示すように、炭化珪素基板９０を除去することによってコレクタ層１０１ｅの底面側１０１Ｂが露出される（図２：ステップＳ１０４）。具体的には、図中矢印ＧＲに示す方向へ破線位置までの研削が行われることによって、炭化珪素基板９０が除去される。このときコレクタ層１０１ｅの底面側１０１Ｂの一部が除去されてもよい。好ましくはこの除去は、コレクタ層１０１ｅが厚さ５μｍ以上残存するように行われる。
図９に示すように、ゲート絶縁膜１０８が形成される（図２：ステップＳ１０５）。ゲート絶縁膜１０８はボディ領域１０３の上においてドリフト層１０２とエミッタ領域１０４とをつなぐように形成される。ゲート絶縁膜１０８の形成は、たとえば熱酸化によって行い得る。熱酸化は、たとえば、酸素雰囲気中における１３００℃での６０分間の加熱により行われる。
なおこの活性化アニールの後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行われてもよい。温度プロファイルは、たとえば、温度１１００℃以上１３００℃以下、保持時間１時間程度の条件を有する。これにより、ゲート絶縁膜１０８とボディ領域１０３との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、ＩＧＢＴのチャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。このＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート絶縁膜１０８の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート絶縁膜１０８とボディ領域１０３との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
図１０に示すように、ゲート絶縁膜１０８の上にゲート電極１０９が形成される（図２：ステップＳ１０６）。この形成は、たとえばＣＶＤ法によるポリシリコン膜の形成と、このポリシリコン膜の、ＲＩＥ（Reactive Ion Etching）によるパターニングとによって行い得る。
図１１に示すように、層間絶縁膜１１０が形成される。具体的には、たとえばＣＶＤ法により層間絶縁膜１１０が形成された後、ＲＩＥによりエミッタコンタクト電極１１２を形成すべき領域に対応する層間絶縁膜１１０およびゲート絶縁膜１０８が除去される。そしてこの、層間絶縁膜１１０およびゲート絶縁膜１０８が除去された領域上にエミッタコンタクト電極１１２が形成される。またコレクタ層１０１ｅ上にコレクタ電極１１４が形成される。エミッタコンタクト電極１１２およびコレクタ電極１１４の形成方法は、具体的には、ニッケル膜などの金属膜の成膜とそのシリサイド化とによって行い得る。
図１に示すように、エミッタ配線１１３（図１）が形成されることで、炭化珪素半導体装置１００ｅが得られる。なお、パッシベーション膜（図示せず）が形成されてもよい。
本実施の形態によれば、ｎ型を有する炭化珪素基板９０（図３）を用いて、図１に示すように、ｐチャネル型ではなくｎチャネル型のＩＧＢＴを製造することができる。
またコレクタ層１０１ｅの底面側１０１Ｂを露出する工程（図７）は、ゲート電極１０９を形成する工程（図１０）の前に行われる。これにより、ゲート電極１０９またはその上方に設けられるエミッタ配線１１３（図１）に、上述した露出する工程に起因してダメージが生じることを、避けることができる。
またコレクタ層１０１ｅの底面側１０１Ｂを露出する工程（図７）は、ゲート絶縁膜１０８を形成する工程（図９）の前に行われる。これにより、ゲート絶縁膜１０８に、上述した露出する工程に起因してダメージが生じることを、避けることができる。
またコレクタ層１０１ｅの底面側１０１Ｂが露出される際に、図７の破線に示すように、コレクタ層１０１ｅの底面側１０１Ｂの一部が除去されてもよい。これにより、工程ばらつきが存在しても、コレクタ層１０１ｅの底面側１０１Ｂがより確実に露出される。
またコレクタ層１０１ｅを形成する工程（図３）は、好ましくは炭化珪素を厚さ１０μｍ以上堆積することによって行われる。これにより、コレクタ層１０１ｅの一部を除去する工程（図７）に起因したコレクタ層１０１ｅの厚さの減少を考慮したコレクタ層１０１ｅの形成が行われ得る。
またコレクタ層１０１ｅの底面側１０１Ｂを露出する工程（図７）は、好ましくはコレクタ層１０１ｅが厚さ５μｍ以上残存するように行われる。これにより、コレクタ層１０１ｅの厚さのばらつきを抑制することができ、また炭化珪素半導体装置１００ｅ（図１）の動作中のパンチスルーの発生を抑制することができる。
またコレクタ層１０１ｅを形成する工程（図３）は、好ましくは濃度１×１０17ｃｍ3以上１×１０21ｃｍ3以下、より好ましくは１×１０19ｃｍ3以上１×１０20ｃｍ3以下のアクセプタ不純物を含有する炭化珪素を堆積することによって行われる。これにより、コレクタ層１０１ｅとコレクタ電極１１４（図１）との間のオーミック抵抗を小さくすることができる。
（実施の形態２）
本実施の形態の炭化珪素半導体装置は、実施の形態１の炭化珪素半導体装置１００ｅとほぼ同様のものである。その製造方法はおおよそステップＳ２０１〜Ｓ２０６（図１２）によって行われる。製造方法の詳細について、以下に説明する。
本実施の形態の炭化珪素半導体装置は、実施の形態１の炭化珪素半導体装置１００ｅとほぼ同様のものである。その製造方法はおおよそステップＳ２０１〜Ｓ２０６（図１２）によって行われる。製造方法の詳細について、以下に説明する。
図１３に示すように、ｎ型を有する炭化珪素基板９０が準備される。炭化珪素基板９０の主面（図中、上面）の面方位は、好ましくは｛０−３３−８｝であり、より好ましくは（０−３３−８）である。次にこの主面上に、ｎ型を有するドリフト層１０２がエピタキシャル成長によって形成される（図１２：ステップＳ２０１）。ドリフト層１０２は、炭化珪素基板９０に面する底面側１０２Ｂと、底面側と反対の上面側１０２Ｔとを有する。上記のエピタキシャル成長は、たとえば、ドナー型不純物となる原子を含有するプロセスガスを用いたＣＶＤ法によって行い得る。
図１３および図１４に示すように、炭化珪素基板９０を除去することによってドリフト層１０２の底面側１０２Ｂが露出される（図１２：ステップＳ２０２）。具体的には、図中矢印ＧＲに示す方向へ破線位置までの研削が行われることによって、炭化珪素基板９０が除去される。このときドリフト層１０２の底面側１０２Ｂの一部が除去されてもよい。好ましくはこの除去は、ドリフト層１０２が厚さ７５μｍ以上残存するように行われる。
図１５に示すように、ドリフト層１０２の底面側の上に、ｐ型を有するコレクタ層１０１ｅが形成される（図１２：ステップＳ２０３）。本実施の形態においては、この形成はドリフト層１０２の底面側の上におけるエピタキシャル成長によって行われる。このエピタキシャル成長は、たとえば、アクセプタ型不純物となる原子を含有するプロセスガスを用いたＣＶＤ法によって行い得る。
図１５および図１６に示すように、ドリフト層１０２の上面側１０２Ｔの上に設けられｐ型を有するボディ領域１０３と、ボディ領域１０３によってドリフト層１０２から隔てられるようにボディ領域１０３の上に設けられｎ型を有するエミッタ領域１０４とが形成される（図１２：ステップＳ２０４）。またボディ領域１０３の上にｐ+領域１０５が形成される。ボディ領域１０３、エミッタ領域１０４およびｐ+領域１０５の各々は、イオン注入によって形成され得る。
次に図９〜図１１（実施の形態１）と同様の工程が行われる。すなわち、ゲート絶縁膜１０８が形成され（図１２：ステップＳ２０５）、次にゲート電極１０９が形成され（図１２：ステップＳ２０６）、また層間絶縁膜１１０、およびコレクタ電極１１４が形成される。次にエミッタ配線１１３（図１）が形成されることで、炭化珪素半導体装置１００ｅ（図１）とほぼ同様の構造が得られる。
本実施の形態によれば、ｎ型を有する炭化珪素基板９０（図１３）を用いて、実施の形態１（図１）と同様、ｐチャネル型ではなくｎチャネル型のＩＧＢＴを製造することができる。
またコレクタ層１０１ｅを形成する工程は、ドリフト層１０２の底面側１０２Ｂの上におけるエピタキシャル成長によって行われる。これによりエピタキシャル成長によって形成されたコレクタ層１０１ｅを設けることができる。
またドリフト層１０２の底面側１０２Ｂが露出される際に、図１３の破線に示すように、ドリフト層１０２の底面側１０２Ｂの一部が除去されてもよい。これにより、工程ばらつきが存在しても、ドリフト層１０２の底面側１０２Ｂをより確実に露出することができる。
またコレクタ層１０１ｅの底面側１０２Ｂを露出する工程（図１３）は、好ましくはドリフト層１０２が厚さ７５μｍ以上残存するように行われる。これにより、炭化珪素半導体装置の耐圧を十分に確保することができ、またドリフト層１０２が、図１４に示すようにそれのみでハンドリングされ得るよう、十分な厚さを有することができる。
またドリフト層１０２がエピタキシャル成長によって形成されるので、ドリフト層１０２の欠陥を少なくすることができる。これにより炭化珪素半導体装置の耐圧を高めることができる。
（実施の形態３）
図１７に示すように、本実施の形態の炭化珪素半導体装置１００ｉは、エピタキシャル成長によってアクセプタ型不純物が導入されたコレクタ層１０１ｅに代わって、イオン注入によってアクセプタ型不純物が導入されたコレクタ層１０１ｉを有する。これ以外の構成については、上述した実施の形態２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図１７に示すように、本実施の形態の炭化珪素半導体装置１００ｉは、エピタキシャル成長によってアクセプタ型不純物が導入されたコレクタ層１０１ｅに代わって、イオン注入によってアクセプタ型不純物が導入されたコレクタ層１０１ｉを有する。これ以外の構成については、上述した実施の形態２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
炭化珪素半導体装置１００ｉの製造方法は、ステップＳ２０１〜Ｓ２０６（図１２）による点では実施の形態２と同様であるが、詳細において実施の形態２と異なる。以下に炭化珪素半導体装置１００ｉの製造方法について説明する。
まず図１４（実施の形態２）と同様の工程により、露出された底面側１０２Ｂを有するドリフト層１０２が形成される（図１２：ステップＳ２０１）。
図１８に示すように、ドリフト層１０２の底面側１０２Ｂの上へアクセプタ型不純物を注入することによって（図中、矢印ＩＪ）、コレクタ層１０１ｉが形成される。
図１９に示すように、ドリフト層１０２の上面側１０２Ｔの上に設けられｐ型を有するボディ領域１０３と、ボディ領域１０３によってドリフト層１０２から隔てられるようにボディ領域１０３の上に設けられｎ型を有するエミッタ領域１０４とが形成される（図１２：ステップＳ２０４）。またボディ領域１０３の上にｐ+領域１０５が形成される。ボディ領域１０３、エミッタ領域１０４およびｐ+領域１０５の各々は、イオン注入によって形成され得る。
図２０に示すように、コレクタ層１０１ｉの上に保護層９１が形成される。また、ボディ領域１０３、エミッタ領域１０４、およびｐ+領域１０５が形成されたドリフト層１０２の上面側の上にも、保護層９１が形成される。保護層９１は酸化可能な材料からなり、好ましくはカーボン層である。次に、コレクタ層１０１ｉ、ボディ領域１０３、エミッタ領域１０４、およびｐ+領域１０５中の不純物を活性化するための活性化アニールが行われる。
図２１に示すように、上記活性化アニールの後に、酸化によって保護層９１が除去される。またコレクタ層１０１ｉの底面側に対して犠牲酸化が行われる。保護層９１の酸化による除去と、コレクタ層１０１ｉの底面側の犠牲酸化とは、共に酸化工程であることから連続的に行うことができる。コレクタ層１０１ｉの酸化された部分はエッチングによって除去される。
さらに、実施の形態２と同様に、ステップＳ２０５およびＳ２０６（図１２）を含む工程を経ることで、炭化珪素半導体装置１００ｉ（図１７）が得られる。
本実施の形態によれば、コレクタ層１０１ｉを形成する工程は、図１８に示すように、ドリフト層１０２の底面側１０２Ｂの上へ不純物を注入することによって行われる。これにより炭化珪素半導体装置１００ｉに、不純物注入によって形成されたコレクタ層１０１ｉを設けることができる。
またコレクタ層１０１ｉを形成する工程の後に、コレクタ層１０１ｉ中の不純物を活性化するための活性化アニールが行われる。また活性化アニールを行う工程の後に、コレクタ層１０１ｉに対して犠牲酸化が行われる。これにより、活性化アニールに起因して生じたコレクタ層１０１ｉ上のダメージを、犠牲酸化によって除去することができる。
また活性化アニールを行う工程の前にコレクタ層１０１ｉの上に保護層９１が形成される。また活性化アニールを行う工程の後に、酸化によって保護層が除去される。これにより、活性化アニールに起因したコレクタ層１０１ｉ上へのダメージを抑制することができる。またコレクタ層１０１ｉ上における犠牲酸化が行われる際に、保護層９１の酸化による除去に引き続いてコレクタ層１０１ｉを犠牲酸化することができるので、工程を簡素化することができる。
（実施の形態４）
図２２に示すように、本実施の形態の炭化珪素半導体装置２００ｅは、トレンチゲート構造を有するｎチャネル型ＩＧＢＴである。炭化珪素半導体装置２００ｅは、実施の形態１と同様の、コレクタ層１０１ｅと、ドリフト層１０２と、コレクタ電極１１４とを有する。また炭化珪素半導体装置２００ｅは、ボディ領域２０３と、エミッタ領域２０４と、ｐ+領域２０５と、ゲート絶縁膜２０８と、ゲート電極２０９と、層間絶縁膜２１０と、エミッタコンタクト電極２１２と、エミッタ配線２１３とを有する。
図２２に示すように、本実施の形態の炭化珪素半導体装置２００ｅは、トレンチゲート構造を有するｎチャネル型ＩＧＢＴである。炭化珪素半導体装置２００ｅは、実施の形態１と同様の、コレクタ層１０１ｅと、ドリフト層１０２と、コレクタ電極１１４とを有する。また炭化珪素半導体装置２００ｅは、ボディ領域２０３と、エミッタ領域２０４と、ｐ+領域２０５と、ゲート絶縁膜２０８と、ゲート電極２０９と、層間絶縁膜２１０と、エミッタコンタクト電極２１２と、エミッタ配線２１３とを有する。
ゲート絶縁膜２０８は、トレンチ２０６の内壁上において、ドリフト層１０２とエミッタ領域２０４とをつなぐように設けられている。ボディ領域２０３の、ゲート絶縁膜２０８に対向する面の面方位は、好ましくは｛０−３３−８｝であり、より好ましくは（０−３３−８）である。
炭化珪素半導体装置２００ｅの製造方法は、ステップＳ１０１〜Ｓ１０６（図２）による点では実施の形態１と同様であるが、詳細において実施の形態１と異なる。以下に炭化珪素半導体装置２００ｅの製造方法について説明する。
まず、ステップＳ１０１およびＳ１０２（図２）として、図４（実施の形態１）までと同様の工程が行われる。
図２３に示すように、ドリフト層１０２の上に設けられｐ型を有するボディ領域２０３と、ボディ領域２０３によってドリフト層１０２から隔てられるようにボディ領域１０３の上に設けられｎ型を有するエミッタ領域２０４とが形成される（図２：ステップＳ１０３）。ボディ領域２０３およびエミッタ領域２０４は、たとえばイオン注入によって形成され得る。
図２３および図２４に示すように、炭化珪素基板９０を除去することによってコレクタ層１０１ｅの底面側１０１Ｂが露出される（図２：ステップＳ１０４）。具体的には、図中矢印ＧＲに示す方向へ破線位置までの研削が行われることによって、炭化珪素基板９０が除去される。このときコレクタ層１０１ｅの底面側１０１Ｂの一部が除去されてもよい。好ましくはこの除去は、コレクタ層１０１ｅが厚さ５μｍ以上残存するように行われる。
図２５に示すように、エミッタ領域２０４上にマスク層２１７を形成する。マスク層２１７として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。図２６に示すように、マスク層２１７に開口部が形成される。開口部の形成はフォトリソグラフィを用いて行い得る。図２７に示すように、マスク層２１７を用いたエッチングにより縦溝２１６が形成される。
図２８に示すように、側壁２２０を有するトレンチ２０６が形成される。この形成は、ドリフト層１０２、ボディ領域２０３およびエミッタ領域２０４において所定の結晶面を表出させる熱エッチングにより行われ得る。具体的には、反応性ガスとして酸素ガスと塩素ガスとの混合ガスを用いた熱処理が行われる。側壁２２０に表出する結晶面の面方位はたとえば{０−３３−８}となっている。次に、マスク層２１７がエッチングなど任意の方法により除去される。
次に、トレンチ２０６の内部からエミッタ領域２０４の上部表面上にまで延在するように、所定のパターンを有するレジスト膜（図示せず）を、フォトリソグラフィ法を用いて形成する。レジスト膜としては、トレンチ２０６の底部およびエミッタ領域２０４の上部表面の一部に開口パターンが形成されているものが用いられる。
図２９に示すように、上記レジスト膜をマスクとして用いてアクセプタ不純物をイオン注入することにより、トレンチ２０６の底部に電界緩和領域２０７が形成され、またエミッタ領域２０４の一部領域にｐ+領域２０５が形成される。その後レジスト膜が除去される。次に、イオン注入により注入された不純物を活性化するための活性化アニールが行われる。
図３０に示すように、トレンチ２０６の内部からエミッタ領域２０４およびｐ+領域２０５の上部表面上にまで延在するように、ゲート絶縁膜２０８が形成される（図２：ステップＳ１０５）。図３１に示すように、トレンチ２０６の内部を充填するように、ゲート絶縁膜２０８上にゲート電極２０９が形成される（図２：ステップＳ１０６）。
図３２に示すように、ゲート電極２０９の上部表面、およびｐ+領域２０５上において露出しているゲート絶縁膜２０８の上部表面上を覆うように、層間絶縁膜２１０が形成される。層間絶縁膜２１０およびゲート絶縁膜２０８に開口部が形成される。この開口部の底部においては、ｐ+領域２０５およびエミッタ領域２０４の一部が露出した状態となる。次にこの開口部の内部に充填された導電体膜により、エミッタコンタクト電極２１２が形成される。エミッタコンタクト電極２１２はｐ+領域２０５およびエミッタ領域２０４とオーミック接触したオーミック電極である。また、コレクタ層１０１ｅの底面側の上にコレクタ電極１１４が形成される。
次にエミッタコンタクト電極２１２の上部表面に接触するとともに、層間絶縁膜２１０の上部表面上に延在するエミッタ配線２１３（図２２）が形成される。これにより炭化珪素半導体装置２００ｅが形成される。
本実施の形態によっても、実施の形態１とほぼ同様の効果が得られる。
（実施の形態５）
本実施の形態の炭化珪素半導体装置は、実施の形態４の炭化珪素半導体装置２００ｅ（図２２）とほぼ同様のものである。その製造方法はおおよそステップＳ２０１〜Ｓ２０６（図１２）によって行われる。具体的にはまず、ステップＳ２０１〜Ｓ２０３（図１２）として、図１５（実施の形態２）までと同様の工程が行われる。次に図３３に示すように、ドリフト層１０２の上面側１０２Ｔの上に、実施の形態４と同様のボディ領域２０３およびエミッタ領域２０４が形成される（図１２：ステップＳ２０４）。次に、ステップＳ２０５およびＳ２０６（図１２）を含む工程として、図２５以降（実施の形態４）と同様の工程が行われる。これにより炭化珪素半導体装置２００ｅとほぼ同様の構成が得られる。
（実施の形態５）
本実施の形態の炭化珪素半導体装置は、実施の形態４の炭化珪素半導体装置２００ｅ（図２２）とほぼ同様のものである。その製造方法はおおよそステップＳ２０１〜Ｓ２０６（図１２）によって行われる。具体的にはまず、ステップＳ２０１〜Ｓ２０３（図１２）として、図１５（実施の形態２）までと同様の工程が行われる。次に図３３に示すように、ドリフト層１０２の上面側１０２Ｔの上に、実施の形態４と同様のボディ領域２０３およびエミッタ領域２０４が形成される（図１２：ステップＳ２０４）。次に、ステップＳ２０５およびＳ２０６（図１２）を含む工程として、図２５以降（実施の形態４）と同様の工程が行われる。これにより炭化珪素半導体装置２００ｅとほぼ同様の構成が得られる。
本実施の形態によっても、実施の形態２とほぼ同様の効果が得られる。
（実施の形態６）
図３４に示すように、本実施の形態の炭化珪素半導体装置２００ｉは、エピタキシャル成長によってアクセプタ型不純物が導入されたコレクタ層１０１ｅに代わって、イオン注入によってアクセプタ型不純物が導入されたコレクタ層１０１ｉを有する。これ以外の構成については、実施の形態５の炭化珪素半導体装置２００ｅ（図２２）とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（実施の形態６）
図３４に示すように、本実施の形態の炭化珪素半導体装置２００ｉは、エピタキシャル成長によってアクセプタ型不純物が導入されたコレクタ層１０１ｅに代わって、イオン注入によってアクセプタ型不純物が導入されたコレクタ層１０１ｉを有する。これ以外の構成については、実施の形態５の炭化珪素半導体装置２００ｅ（図２２）とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
炭化珪素半導体装置２００ｉの製造方法は、おおよそステップＳ２０１〜Ｓ２０６（図１２）によって行われる。具体的には、まず実施の形態３の図１８までと同様の工程が行われる（図１２：ステップＳ２０１およびＳ２０３）。この後、実施の形態５の図３３以降の工程が行われることで、炭化珪素半導体装置２００ｉ（図３４）が得られる。
本実施の形態によっても、実施の形態３とほぼ同様の効果が得られる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
９０ 炭化珪素基板、９１ 保護層、１００ｅ，１００ｉ，２００ｅ，２００ｉ 炭化珪素半導体装置、１０１ｅ，１０１ｉ コレクタ層、１０２ ドリフト層、１０３，２０３ ボディ領域、１０４，２０４ エミッタ領域、１０５，２０５ ｐ+領域、１０８，２０８ ゲート絶縁膜、１０９，２０９ ゲート電極、１１０，２１０ 層間絶縁膜、１１２，２１２ エミッタコンタクト電極、１１３，２１３ エミッタ配線、１１４ コレクタ電極、２０６ トレンチ、２０７ 電界緩和領域、２１６ 縦溝、２１７ マスク層、２２０ 側壁。
Claims (6)
- ｎ型を有する炭化珪素基板の上に、前記炭化珪素基板に面する底面側と前記底面側と反対の上面側とを有し、ｐ型を有するコレクタ層を形成する工程と、
前記コレクタ層の前記上面側の上に、ｎ型を有するドリフト層を形成する工程と、
前記ドリフト層の上に設けられｐ型を有するボディ領域と、前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域の上に設けられｎ型を有するエミッタ領域とを形成する工程と、
前記ドリフト層と前記エミッタ領域とをつなぐように前記ボディ領域の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記炭化珪素基板を除去することによって前記コレクタ層の前記底面側を露出する工程とを備え、
前記コレクタ層の前記底面側を露出する工程は、前記ゲート電極を形成する工程の前に行われる、炭化珪素半導体装置の製造方法。 - 前記コレクタ層の前記底面側を露出する工程は、前記ゲート絶縁膜を形成する工程の前に行われる、請求項１に記載の炭化珪素半導体装置の製造方法。
- 前記コレクタ層の前記底面側を露出する工程は、前記コレクタ層の前記底面側の一部を除去する工程を含む、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
- 前記コレクタ層を形成する工程は、炭化珪素を厚さ１０μｍ以上堆積することによって行われる、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
- 前記コレクタ層の前記底面側を露出する工程は、前記コレクタ層が厚さ５μｍ以上残存するように行われる、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
- 前記コレクタ層を形成する工程は、濃度１×１０17ｃｍ3以上１×１０21ｃｍ3以下のアクセプタ型不純物を含有する炭化珪素を堆積することによって行われる、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011211941A JP5751113B2 (ja) | 2011-09-28 | 2011-09-28 | 炭化珪素半導体装置の製造方法 |
| EP12836177.1A EP2763176A4 (en) | 2011-09-28 | 2012-08-15 | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE OF SILICON CARBIDE |
| PCT/JP2012/070738 WO2013046977A1 (ja) | 2011-09-28 | 2012-08-15 | 炭化珪素半導体装置の製造方法 |
| CN201280042349.0A CN103782389B (zh) | 2011-09-28 | 2012-08-15 | 制造碳化硅半导体器件的方法 |
| US13/613,858 US8765562B2 (en) | 2011-09-28 | 2012-09-13 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011211941A JP5751113B2 (ja) | 2011-09-28 | 2011-09-28 | 炭化珪素半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015048121A Division JP2015130528A (ja) | 2015-03-11 | 2015-03-11 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013074097A JP2013074097A (ja) | 2013-04-22 |
| JP5751113B2 true JP5751113B2 (ja) | 2015-07-22 |
Family
ID=47911710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011211941A Expired - Fee Related JP5751113B2 (ja) | 2011-09-28 | 2011-09-28 | 炭化珪素半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8765562B2 (ja) |
| EP (1) | EP2763176A4 (ja) |
| JP (1) | JP5751113B2 (ja) |
| CN (1) | CN103782389B (ja) |
| WO (1) | WO2013046977A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170018634A1 (en) * | 2011-10-26 | 2017-01-19 | Anvil Semiconductors Limited | 3C-SiC IGBT |
| JP5811829B2 (ja) * | 2011-12-22 | 2015-11-11 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| US20150044840A1 (en) * | 2012-03-30 | 2015-02-12 | Hitachi, Ltd. | Method for producing silicon carbide semiconductor device |
| US9570570B2 (en) * | 2013-07-17 | 2017-02-14 | Cree, Inc. | Enhanced gate dielectric for a field effect device with a trenched gate |
| US20160056283A1 (en) * | 2014-08-21 | 2016-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175174A (ja) * | 2003-12-10 | 2005-06-30 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタの製造方法 |
| JP2005303218A (ja) * | 2004-04-16 | 2005-10-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US8329563B2 (en) | 2006-02-24 | 2012-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a gettering layer and manufacturing method therefor |
| US8866150B2 (en) * | 2007-05-31 | 2014-10-21 | Cree, Inc. | Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts |
| JP2009130266A (ja) * | 2007-11-27 | 2009-06-11 | Toshiba Corp | 半導体基板および半導体装置、半導体装置の製造方法 |
| JP2009231574A (ja) * | 2008-03-24 | 2009-10-08 | Sanken Electric Co Ltd | ＳｉＣ半導体素子とその製造方法並びにその製造装置 |
| JP2011035257A (ja) * | 2009-08-04 | 2011-02-17 | Showa Denko Kk | 炭化珪素半導体装置の製造方法 |
| JP5699628B2 (ja) * | 2010-07-26 | 2015-04-15 | 住友電気工業株式会社 | 半導体装置 |
-
2011
- 2011-09-28 JP JP2011211941A patent/JP5751113B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-15 EP EP12836177.1A patent/EP2763176A4/en not_active Withdrawn
- 2012-08-15 WO PCT/JP2012/070738 patent/WO2013046977A1/ja active Application Filing
- 2012-08-15 CN CN201280042349.0A patent/CN103782389B/zh not_active Expired - Fee Related
- 2012-09-13 US US13/613,858 patent/US8765562B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20130078771A1 (en) | 2013-03-28 |
| EP2763176A4 (en) | 2015-06-10 |
| JP2013074097A (ja) | 2013-04-22 |
| CN103782389B (zh) | 2017-02-15 |
| WO2013046977A1 (ja) | 2013-04-04 |
| CN103782389A (zh) | 2014-05-07 |
| US8765562B2 (en) | 2014-07-01 |
| EP2763176A1 (en) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9136378B2 (en) | Semiconductor device and manufacturing method for same | |
| JP6032831B2 (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| US8564017B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP2012253293A (ja) | 半導体装置 | |
| JP5751113B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2014107420A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5676923B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2014063949A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2014090057A (ja) | 炭化珪素半導体装置 | |
| JP5797266B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| JP5802492B2 (ja) | 半導体素子及びその製造方法 | |
| US9806167B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US8772139B2 (en) | Method of manufacturing semiconductor device | |
| JP2012109348A (ja) | 炭化珪素半導体装置 | |
| JP5742712B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2013131512A (ja) | 半導体装置およびその製造方法 | |
| JP2015130528A (ja) | 炭化珪素半導体装置の製造方法 | |
| US8866156B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP6229443B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2014033031A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150504 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5751113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |